CN1638150A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1638150A CN1638150A CNA2004100882234A CN200410088223A CN1638150A CN 1638150 A CN1638150 A CN 1638150A CN A2004100882234 A CNA2004100882234 A CN A2004100882234A CN 200410088223 A CN200410088223 A CN 200410088223A CN 1638150 A CN1638150 A CN 1638150A
- Authority
- CN
- China
- Prior art keywords
- diffusion layer
- layer
- concentration diffusion
- conductivity type
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 76
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 239000010936 titanium Substances 0.000 abstract description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052719 titanium Inorganic materials 0.000 abstract description 21
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 11
- 238000001039 wet etching Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体装置及其制造方法，通过在整个面上溅射钛形成钛层(6)。这样，P+型扩散层(4)通过硅化物阻止层(5)的开口部(5a、5b)与钛层(6)接触。之后，通过进行热处理，将和P+型扩散层(4)接触的钛层(6)部分地硅化，在P+型扩散层(4)的表面上分别地形成硅化物层(7a、7b)。然后，将没有被硅化的钛层(6)湿法腐蚀并除去。从而可防止具有硅化物构造的扩散层电阻单元的结漏。
Description
技术领域
本发明涉及一种半导体及其制造方法，特别是一种包含硅化物构造的扩散层电阻单元的构造及其制造方法。
背景技术
至今，以半导体装置的微型化、高速化为目的，为了实现降低金属布线层和扩散层的接触电阻，使用了硅化物构造。
图7为表示此种扩散层电阻元件的剖面构造的图。在N型硅基板21上，通过LOCOS法或STI法形成单元分离区域22a、22b，并包围活性区域。在活性区域中形成P+型扩散层24，并只在硅化物阻止层25的开口部中，形成钛硅化物层(TiSix层)27a、27b。然后，在钛硅化物层27a、27b上设置开口部并形成金属布线层29a、29b。这样，在金属布线层29a和金属布线层29b之间通过P+型扩散层24的扩散层电阻元件被连接。
图8为表示具有硅化物的构造的另一种扩散层电阻元件的剖面构造的图。这种扩散层电阻元件，被称为中耐压扩散层电阻单元，为具有耐10V程度的高压的性能的扩散电阻单元。在N型硅基板31上，将活性区域包围着通过LOCOS法或STI法形成单元分离区域32a、32b。在活性区域中形成P-型扩散层33，离开单元分离区域32a、32b一定距离在P-型扩散层33的内侧形成比其较浅的P+型扩散层34。然后，只在如图7所示相同的硅化物阻止层35的开口部中，形成钛硅化物层(TiSix层)37a、37b。然后，在钛硅化物层37a、37b上设置开口部并形成金属布线层39a、39b。这样，金属布线层39a和金属布线层39b之间通过P+型扩散层34扩散层电阻元件被连接。中耐压扩散层电阻元件中，由于在P+型扩散层34和N型硅基板31之间形成有P-型扩散层33，所以在P+型扩散层上施加的10V左右的电压通过P-型扩散层33使电场集中被缓和，因而能够获得与图7的扩散层电阻元件的构造相比更高耐压的性能。
此外，离开单元分离区域32a、32b一定距离在P-型扩散层33的内侧形成P+型扩散层34的原因是，由于单元分离区域32a、32b和P-型扩散层33的边界面的形状，使边界面附近的P-型扩散层33中不能被适当地注入P型杂质。因此，由于此单元分离区域32a、32b和P-型扩散层33的边界面附近的耐压不足，因此不能获得高耐压的性能。
在图8的扩散层电阻元件的构造中，由于使P+型扩散层34从单元分离区域32a、32b偏离(offset)，所以P-型扩散层33从N型硅基板31的表面上露出。如果在此状态下，仅利用活性区域的表面中作为P+型扩散层34的电阻单元的部分，通过硅化物阻止层35阻止钛硅化物化，来进行钛硅化物化的形成，便会在P-型扩散层33上也分别形成钛硅化物层37a、37b。这样，由于在硅化物反应时钛将P-型扩散层33的P型杂质(例如，硼)吸收，扩散层的结点变浅，会发生所谓的结漏的问题。
发明内容
本发明的目的在于防止具有硅化物构造的中耐压扩散层电阻单元的结漏。
本发明的半导体装置及其制造方法仅在高浓度扩散层上，形成金属硅化物层，而在低浓度扩散层上不形成硅化物层。
通过本发明，能够防止具有硅化物构造的扩散层电阻单元的结漏。这样，能够将中耐压扩散层电阻元件，和具有硅化物构造的微型MOS晶体管在同一芯片上集成化。
附图说明
图1为说明基于本发明的第1实施例的半导体装置的制造方法的剖面图。
图2为说明基于本发明的第1实施例的半导体装置的制造方法的剖面图。
图3为说明基于本发明的第1实施例的半导体装置的制造方法的剖面图。
图4为基于本发明的第1实施例的半导体装置的俯视图。
图5为说明基于本发明的第2实施例的半导体装置的制造方法的剖面图。
图6为基于本发明的第2实施例的半导体装置的俯视图。
图7为现有例的半导体装置的剖面图。
图8为现有例的另一种半导体装置剖面图。
图中：1～N型硅基板；2a、2b～单元分离区域；3～P-型扩散层；4～P+型扩散层；5～硅化物阻止层；5a、5b～开口部；6，10～钛层；7a、7b、11a、11b～钛硅化物层；8～绝缘膜；9a、9b～金属布线层。
具体实施方式
下面，对本实施例中所涉及的半导体装置及其制造方法参照附图进行说明。
(实施例1)
就第1实施例参照附图1至附图4进行说明。图1至图3为表示此半导体装置的制造方法的剖面图，图4为此半导体装置的俯视图。如图1(a)所示，在N型硅基板1上，包围活性区域地通过LOCOS法或STI法形成单元分离区域2a、2b。在活性区域中形成P-型扩散层3，并在P-型扩散层3的内侧形成比其浅的P+型扩散层4。具体来说，将硼这类的P型杂质低浓度地离子注入到N型硅基板1的活性区域的表面上，之后进行热扩散。P-型扩散层3的杂质浓度为，例如1×1017/cm3左右，但并不限定于此。然后，在离开单元分离区域2a、2b一定距离的区域中有选择地将硼之类的P型杂质高浓度地离子注入到N型硅基板1的表面上，形成P+型扩散层4。这样，在P+型扩散层4和单元分离区域2a、2b之间，P-型扩散层3在N型硅基板1的表面上露出。
下面，如图1(b)所示，例如将由硅氧化膜组成的硅化物阻止层5在整个面上堆积，如图1(c)所示，通过将硅化物阻止层5选择性地蚀刻，在P+型扩散层4上的硅化物阻止层5上设置开口部5a、5b。此时，P-型扩散层3上堆积有硅化物阻止层5。
下面，如图2(a)所示，通过在整个面上溅射钛(Ti)形成钛层6。这样，P+型扩散层4通过开口部5a、5b与钛层6接触。之后，通过图2(b)所示地进行热处理，与P+型扩散层4接触的钛层6被部分地硅化物化，从而在P+型扩散层4的表面上分别形成钛硅化物层7a、7b。然后，如图2(c)所示，将没有硅化物化的钛层湿法腐蚀并除去。此外，图2(c)，与沿图4的俯视图的X-X线的剖面对应。
下面，如图3所示，在整个面上层叠绝缘膜8后在钛硅化物层7a、7b上开连接孔，并形成金属布线层9a、9b。
这样，金属布线层9a和金属布线层9b之间通过P+型扩散层中耐压扩散层电阻单元被连接。
下面，就本发明的第2个实施例参照附图5进行说明。
同图1至图4一样的构成部分附同一符号，并省略说明。如图5(a)所示，经过图1(a)的工序之后，在形成P+型扩散层4的N型硅基板1的整个面上通过溅射钛形成钛层10。
下面，如图5(b)所示，通过将钛层10有选择地蚀刻，在P+型扩散层4的表面上分别残留钛层10a、10b，将此以外的区域上的钛层10除去。之后，如图5(c)所示，通过进行热处理，将钛层10a、10b硅化物化，形成钛硅化物层11a、11b。
下面，如图5(d)所示，在整个面上层叠绝缘膜8后在钛硅化物层11a、11b上开连接孔，形成金属布线层9a、9b。
这样，金属布线层9a和金属布线层9b之间通过P+型扩散层4中耐压扩散层电阻单元被连接。
此外，在第1个实施例中，作为硅化物阻止层5，硅氧化膜以外的材料，也可用例如硅氮化膜。另外，在第1及第2实施例中，也可用其他的高熔点金属代替钛。另外，在第1及第2实施例中，P-型扩散层3不必与单元分离区域2a、2b相邻，也可像图6的这样在P-型扩散层4和单元分离区域2a、2b之间存在N型基板1。还有，第1及第2实施例中，虽然将通过P+型扩散层的扩散层电阻单元作为例子说明，本发明对N+型扩散层电阻单元也同样适用。
Claims (5)
1.一种半导体装置，其特征在于：具有：
第1导电型的半导体基板；
在所述半导体基板上形成的与所述第1导电型不同的第2导电型的高浓度扩散层；
在所述高浓度扩散层与所述半导体基板之间形成的所述第2导电型的低浓度扩散层；
在所述低浓度扩散层上形成，并阻止金属硅化物的形成的金属硅化物阻止层；以及
所述低浓度扩散层上除外，在所述高浓度扩散层上形成的金属硅化物层。
2.一种半导体装置，其特征在于：具有：
第1导电型的半导体基板；
在所述半导体基板上形成的与所述第1导电型不同的第2导电型的高浓度扩散层；
在所述高浓度扩散层与所述半导体基板之间形成的所述第2导电型的低浓度扩散层；以及
所述低浓度扩散层上除外，在所述高浓度扩散层上形成的金属硅化物层。
3.一种半导体制造方法，其特征在于：具有：
在第1导电型的半导体基板上形成与所述第1导电型不同的第2导电型的低浓度扩散层的工序；
在所述低浓度扩散层的内侧，形成比所述低浓度扩散层浅的所述第2导电型的高浓度扩散层的工序；
在整个面上形成硅化物阻止层的工序；
将在所述高浓度扩散层上的所述硅化物阻止层有选择地除去，使所述高浓度扩散层的至少一部分露出的工序；
在整个面上将金属层覆盖的工序；
通过热处理使与所述高浓度扩散层接触的所述金属层反应并硅化物化，在所述高浓度扩散层上形成金属硅化物层的工序；以及
将所述硅化物阻止层上的没有硅化物化的所述金属层有选择性地除去的工序。
4.根据权利要求3所述的半导体的制造方法，其特征在于：
所述硅化物阻止层，由硅氧化膜组成。
5.一种半导体装置的制造方法，其特征在于：具有：
在第1导电体的半导体基板上形成与所述第1导电型不同的第2导电型的低浓度扩散层的工序；
在所述低浓度扩散层的内侧，形成比所述低浓度扩散层浅的所述第2导电型的高浓度扩散层的工序；
在所述低浓度扩散层上有选择性地形成金属层的工序；以及
通过热处理使与所述高浓度扩散层接触的所述金属层反应并硅化物化，在所述高浓度扩散层上形成金属硅化物层的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003425379A JP2005183827A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置及びその製造方法 |
| JP2003425379 | 2003-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1638150A true CN1638150A (zh) | 2005-07-13 |
Family
ID=34785276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004100882234A Pending CN1638150A (zh) | 2003-12-22 | 2004-10-21 | 半导体装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050161767A1 (zh) |
| JP (1) | JP2005183827A (zh) |
| KR (1) | KR100627767B1 (zh) |
| CN (1) | CN1638150A (zh) |
| TW (1) | TW200522375A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101196955B (zh) * | 2007-12-26 | 2012-05-23 | 上海宏力半导体制造有限公司 | 用于增加sab ph制程冗余度的方法以及系统 |
| CN102479684A (zh) * | 2010-11-19 | 2012-05-30 | 国际商业机器公司 | 薄膜电阻器及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US8492801B2 (en) * | 2007-05-11 | 2013-07-23 | System General Corp. | Semiconductor structure with high breakdown voltage and resistance |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227327A (en) * | 1989-11-10 | 1993-07-13 | Seiko Epson Corporation | Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits |
| US5134088A (en) * | 1990-04-27 | 1992-07-28 | Digital Equipment Corporation | Precision resistor in self-aligned silicided mos process |
| JP3297784B2 (ja) * | 1994-09-29 | 2002-07-02 | ソニー株式会社 | 拡散層抵抗の形成方法 |
| US6984869B2 (en) * | 2003-12-08 | 2006-01-10 | Lsi Logic Corporation | High performance diode implanted voltage controlled p-type diffusion resistor |
-
2003
- 2003-12-22 JP JP2003425379A patent/JP2005183827A/ja not_active Withdrawn
-
2004
- 2004-10-21 CN CNA2004100882234A patent/CN1638150A/zh active Pending
- 2004-12-06 TW TW093137593A patent/TW200522375A/zh unknown
- 2004-12-21 KR KR1020040109202A patent/KR100627767B1/ko not_active IP Right Cessation
- 2004-12-22 US US11/019,105 patent/US20050161767A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101196955B (zh) * | 2007-12-26 | 2012-05-23 | 上海宏力半导体制造有限公司 | 用于增加sab ph制程冗余度的方法以及系统 |
| CN102479684A (zh) * | 2010-11-19 | 2012-05-30 | 国际商业机器公司 | 薄膜电阻器及其制造方法 |
| CN102479684B (zh) * | 2010-11-19 | 2014-07-23 | 国际商业机器公司 | 薄膜电阻器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050063703A (ko) | 2005-06-28 |
| JP2005183827A (ja) | 2005-07-07 |
| TW200522375A (en) | 2005-07-01 |
| US20050161767A1 (en) | 2005-07-28 |
| KR100627767B1 (ko) | 2006-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0680077B1 (en) | Integrated circuit with improved contact barrier | |
| KR100296004B1 (ko) | 반도체장치및그제조방법 | |
| JP4397537B2 (ja) | 垂直方向ゲートトランジスタを形成する方法 | |
| KR890004463B1 (ko) | 금속 전극 배선막을 가진 반도체 장치 | |
| KR910009783B1 (ko) | 반도체 장치의 제조방법 | |
| CN1280903C (zh) | 具有伪结构的半导体器件 | |
| CN101315890A (zh) | 制造半导体器件的方法 | |
| TWI423343B (zh) | 半導體積體電路裝置及其製造方法 | |
| CN1197124C (zh) | 半导体器件 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| CN100490062C (zh) | 半导体装置的制造方法 | |
| KR20030079674A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| CN1604340A (zh) | 半导体装置及其制造方法 | |
| US5150178A (en) | Gate structure for a semiconductor memory device | |
| CN1638150A (zh) | 半导体装置及其制造方法 | |
| US6667523B2 (en) | Highly linear integrated resistive contact | |
| US20050087815A1 (en) | Semiconductor resistance element and fabrication method thereof | |
| CN1959956A (zh) | 具有金属硅化物层的半导体器件的制造方法 | |
| US7166504B2 (en) | Semiconductor device manufacturing method | |
| JP2000077549A5 (zh) | ||
| KR20000013433A (ko) | 선택적 금속 실리사이드막 형성방법 | |
| KR100336042B1 (ko) | 반도체 장치의 실리콘-실리콘 계면에 오믹 콘택 형성방법 | |
| KR100219515B1 (ko) | 반도체장치의게이트 전극 형성방법 | |
| JP2011258861A (ja) | 抵抗素子および抵抗素子の製造方法 | |
| KR950000657B1 (ko) | 반도체장치 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |