CN107622991A - 电熔丝结构及其制作方法 - Google Patents

电熔丝结构及其制作方法 Download PDF

Info

Publication number
CN107622991A
CN107622991A CN201610554741.3A CN201610554741A CN107622991A CN 107622991 A CN107622991 A CN 107622991A CN 201610554741 A CN201610554741 A CN 201610554741A CN 107622991 A CN107622991 A CN 107622991A
Authority
CN
China
Prior art keywords
fuse
branch
semiconductor element
fuse branch
branches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610554741.3A
Other languages
English (en)
Other versions
CN107622991B (zh
Inventor
永井享浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201610554741.3A priority Critical patent/CN107622991B/zh
Priority to US15/275,479 priority patent/US11056431B2/en
Publication of CN107622991A publication Critical patent/CN107622991A/zh
Application granted granted Critical
Publication of CN107622991B publication Critical patent/CN107622991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种电熔丝结构及其制作方法。一种制作半导体元件的方法，包括：首先提供一基底，然后形成多个第一熔丝分支与多个第二熔丝分支于基底上，其中该多个第一熔丝分支及该多个第二熔丝分支是通过一浅沟隔离隔开，且该多个第二熔丝分支包含不同尺寸。之后再形成多个熔丝本体连接该多个第一熔丝分支及该多个第二熔丝分支。

Description

电熔丝结构及其制作方法
技术领域
本发明涉及一种电熔丝结构，尤其是涉及一种具有不同尺寸的电熔丝分支的电熔丝结构。
背景技术
随着半导体制作工艺的微小化以及复杂度的提高，半导体元件也变得更容易受各式缺陷或杂质所影响，而单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现行技术便会在集成电路中形成一些可熔断的连接线(fusible links)，也就是熔丝(fuse)，以确保集成电路的可利用性。
一般而言，熔丝是连接集成电路中的冗余电路(redundancy circuit)，一旦检测发现部分电路具有缺陷时，这些连接线就可用于修复(repairing)或取代这些有缺陷的电路。另外，目前的熔丝设计还可以提供程序化(programmingelements)的功能，以使各种客户可依不同的功能设计来程序化电路。而从操作方式来看，熔丝可大致分为两大类，其一主要通过一激光切割(laser zip)的步骤来切断；另一种则是利用电致迁移(electro-migration)的原理使熔丝出现断路，以达到修补的效果或程序化的功能。此外，半导体元件中的电熔丝可为例如多晶硅电熔丝(poly efuse)、MOS电容反熔丝(MOS capacitoranti-fuse)、扩散电熔丝(diffusion fuse)、接触插塞电熔丝(contact efuse)、接触插塞反熔丝(contact anti-fuse)等等。
发明内容
本发明较佳实施例公开一种制作半导体元件的方法。首先提供一基底，然后形成多个第一熔丝分支与多个第二熔丝分支于基底上，其中该多个第一熔丝分支及该多个第二熔丝分支是通过一浅沟隔离隔开，且该多个第二熔丝分支包含不同尺寸。之后再形成多个熔丝本体连接该多个第一熔丝分支及该多个第二熔丝分支。
本发明另一实施例公开一种半导体元件，其主要包含：多个可通过激光被烧断的熔丝本体；多个第一熔丝分支连接熔丝本体的一边；以及多个第二熔丝分支连接熔丝本体的另一边，其中第二熔丝分支包含不同尺寸。
附图说明
图1为本发明较佳实施例制作一电熔丝结构的上视图；
图2为图1中沿着切线AA'的剖面示意图；
图3为本发明一实施例的电熔丝结构的上视图；
图4为本发明一实施例的电熔丝结构的上视图。
主要元件符号说明
12 基底 14 掺杂区
16 掺杂区 18 浅沟隔离
20 第一熔丝分支 22 第一熔丝分支
24 第一熔丝分支 26 第一熔丝分支
28 第一熔丝分支 30 第一熔丝分支
32 第一熔丝分支 34 第一熔丝分支
36 第二熔丝分支 38 第二熔丝分支
40 第二熔丝分支 42 第二熔丝分支
44 第二熔丝分支 46 第二熔丝分支
48 第二熔丝分支 50 第二熔丝分支
52 层间介电层 54 接触洞导体
56 沟槽导体
62 熔丝本体 64 熔丝本体
66 熔丝本体 68 熔丝本体
70 熔丝本体 72 熔丝本体
74 熔丝本体 76 熔丝本体
82 熔丝本体 84 第一熔丝分支
86 第二熔丝分支 90 共同电源供应装置
具体实施方式
请参照图1与图2，图1为本发明较佳实施例制作一电熔丝结构的上视图，图2则为图1中沿着切线AA'的剖面示意图。如图1与图2所示，首先提供一基底12，例如一硅基底、外延硅基底、碳化硅基底或硅覆绝缘(silicon-on-insulator,SOI)基底等的半导体基底，但不以此为限。基底12上可设有例如金属氧化物半导体晶体管(图未示)的主动元件，其可包含栅极结构、间隙壁、源极/漏极区域等掺杂区、金属硅化物以及外延层等标准晶体管组成。
然后形成多个掺杂区14、16，例如金属氧化物半导体晶体管的源极/漏极区域于基底12中，其中掺杂区14、16是通过一浅沟隔离(shallow trenchisolation,STI)18隔开。依据本发明的较佳实施例，这些掺杂区14、16即较佳构成电熔丝结构的第一熔丝分支20、22、24、26、28、30、32、34与第二熔丝分支36、38、40、42、44、46、48、50。需注意的是，除了利用掺杂区作为电熔丝结构的熔丝分支，依据本发明的一实施例，又可于基底12上设置由多晶硅所构成的栅极图案(图未示)，例如金属氧化物半导体晶体管的栅极结构，并利用这些栅极图案直接作为电熔丝结构的熔丝分支，此实施例也属本发明所涵盖的范围。
接着可形成一层间介电层52于基底12上并覆盖金属氧化物半导体晶体管，然后形成多个接触洞导体54于层间介电层52中并连接基底12内的掺杂区14、16，以及形成多个沟槽导体56(图2中仅以单一沟槽导体为例)于层间介电层52上并连接接触洞导体54。其中通过接触洞导体54连接掺杂区14、16的沟槽导体56较佳作为图1中电熔丝结构的熔丝本体62、64、66、68、70、72、74、76。
另外在本实施例中，接触洞导体54与沟槽导体56可利用例如双镶嵌等制作工艺来制作，其中各接触洞导体54与各沟槽导体56可至少包含一阻障层(图未示)与一金属层(图未示)，阻障层可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组，但不局限于此。由于依据双镶嵌制作工艺来制作接触洞导体与沟槽导体为本领域所熟知技术，在此不另加赘述。
从图1的上视图来看，本实施例电熔丝结构主要包含多个可通过激光被烧断的熔丝本体62、64、66、68、70、72、74、76、多个第一熔丝分支20、22、24、26、28、30、32、34连接熔丝本体62、64、66、68、70、72、74、76的一边，以及多个第二熔丝分支36、38、40、42、44、46、48、50连接熔丝本体62、64、66、68、70、72、74、76的另一边。
在本实施例中，各熔丝本体62、64、66、68、70、72、74、76较佳由一导电层，或前述的沟槽导体56所构成，各第一熔丝分支20、22、24、26、28、30、32、34与第二熔丝分支36、38、40、42、44、46、48、50则均由掺杂区14、16所构成，且各第一熔丝分支20、22、24、26、28、30、32、34与第二熔丝分支36、38、40、42、44、46、48、50均通过例如图2的接触洞导体54、56连接熔丝本体62、64、66、68、70、72、74、76。
从细部来看，连接熔丝本体62、64、66、68、70、72、74、76下方的第一熔丝分支20、22、24、26、28、30、32、34实际上虽包含多个掺杂区，但由于彼此之间相互连接并接触，因此可视为单一掺杂区，而连接熔丝本体62、64、66、68、70、72、74、76上方的第二熔丝分支36、38、40、42、44、46、48、50则包含多个彼此不接触的掺杂区。其中第一熔丝分支20、22、24、26、28、30、32、34除了连接熔丝本体62、64、66、68、70、72、74、76外又同时连接至一共同电源供应装置(common power supply)90。
换句话说，第一熔丝分支20、22、24、26、28、30、32、34之间较佳相互接触且较佳构成一具有阶梯状的掺杂区图案，且第一熔丝分支20、22、24、26、28、30、32、34之间较佳包含不同长度。在本实施例中，第一熔丝分支20、22、24、26、28、30、32、34的长度由接触熔丝本体62、64、66、68、70、72、74、76的一端延伸至接触共同电源供应装置90的一端。例如第一熔丝分支20的长度是由接触熔丝本体62的一端量测至接触共同电源供应装置90的一端，而第一熔丝分支22的长度是由接触熔丝本体64的一端量测至接触共同电源供应装置90的一端，也就是第一熔丝分支20较第一熔丝分支22为长。相较于第一熔丝分支20、22、24、26、28、30、32、34，第二熔丝分支36、38、40、42、44、46、48、50之间除了不相互接触外又包含不同尺寸。
更具体而言，本实施例中所谓不同尺寸主要是指第二熔丝分支36、38、40、42、44、46、48、50之间较佳依序所对应第一熔丝分支20、22、24、26、28、30、32、34的宽度与长度而同时具有不同宽度与不同长度。
以图1的上视图为例，由左侧算来第一组的熔丝本体62较佳连接最长的第一熔丝分支20与最短的第二熔丝分支36，其中第一熔丝分支20与第二熔丝分支36可具有约略相同宽度。由左侧算来第二组的熔丝本体64所连接的第一熔丝分支22略短于左侧第一熔丝分支20的长度，熔丝本体64所连接的第二熔丝分支38略长于第二熔丝分支36的长度，且其宽度较佳等于第二熔丝分支36的宽度。由左侧算来第三组的熔丝本体66所连接的第一熔丝分支24又略短于左侧第一熔丝分支22的长度，熔丝本体66所连接的第二熔丝分支40则略长于第二熔丝分支38的长度，且其宽度较佳略大于第二熔丝分支38的宽度。
一般而言，当多个熔丝本体两端同时连接不同长度的熔丝分支时，若所连接的熔丝分支均为相同宽度，则每组熔丝本体与所连接的熔丝分支所测量到的电阻值将无法固定。
举例来说，若图1中熔丝本体62所连接的第一熔丝分支20与第二熔丝分支36以及熔丝本体66所连接的第一熔丝分支24与第二熔丝分支40均为相同宽度时，熔丝本体66处所测量到的电阻值将大于熔丝本体62处所测量到的电阻值。由于不稳定的电阻值容易影响电熔丝的运作，因此本发明较佳调整连接熔丝本体一端的熔丝分支的长度与宽度，例如使较长的第一熔丝分支20对应较短且较窄的第二熔丝分支36，而较短的第一熔丝24分支则对应较长且较宽的第二熔丝分支40。如此即可将每一组电熔丝结构的电阻值控制在相同范围内。
此外，除了利用不同第二熔丝分支的宽度来调整电熔丝结构的电阻值外，依据本发明一实施例，又可利用构成第二熔丝分支的掺杂区浓度来调整每一组电熔丝结构的电阻值，甚至当第二熔丝分支是由多晶硅栅极所构成时，可使第二熔丝分支之间具有不同栅极厚度，由此将每一组电熔丝结构的电阻值控制在相同范围内。例如，当第二熔丝分支由掺杂区所构成时，可维持每一个第二熔丝分支具有相同长宽比例但至少部分第二熔丝分支具有不同浓度的掺杂区，或是同时使部分第二熔丝分支具有不同宽度以及不同掺杂浓度，这些均属本发明所涵盖的范围。当第二熔丝分支由多晶硅栅极所构成时，可维持每一个第二熔丝分支具有相同长宽与厚度比例但至少部分第二熔丝分支具有不同浓度的掺杂区，或是同时使部分第二熔丝分支具有不同宽度以及/或厚度比例加上不同掺杂浓度，这些均属本发明所涵盖的范围。
从实际数据来看，本实施例中第二熔丝分支36的宽度较佳介于0.41微米至0.5微米或更佳约0.45微米，而其长度则较佳介于3.42微米至4.27微米或更佳约3.88微米。第二熔丝分支38的宽度较佳介于0.41微米至0.5微米或更佳约0.45微米，而其长度则较佳介于6.25微米至7.63微米或更佳约6.94微米。第二熔丝分支40的宽度较佳介于0.48微米至0.58微米或更加约0.53微米，而其长度则较佳介于9微米至11微米或更佳约10微米。第二熔丝分支42的宽度较佳介于0.59微米至0.72微米或更加约0.65微米。而其长度则较佳介于11.75微米至14.37微米或更佳约13.06微米。
另外第二熔丝分支36、38、40、42、44、46、48、50之间的距离，即掺杂区之间的距离较佳介于0.13微米至0.15微米或更佳约0.14微米。任两个相互平行的熔丝本体62、64、66、68、70、72、74、76之间的距离，例如熔丝本体62与熔丝本体70所相邻的距离，或是熔丝本体64与熔丝本体72所相邻的距离较佳介于2.38微米至2.90微米或更佳约2.64微米。
请参照图3，图3为本发明一实施例的电熔丝结构的上视图。如图3所示，本实施例中主要包含十二个熔丝本体82，其中各熔丝本体分别连接一第一熔丝分支84与第二熔丝分支86。为了简化说明，本实施例中仅以单一标号分别标示出熔丝本体82、第一熔丝分支84与第二熔丝分支86。如同图1所公开的实施例，连接熔丝本体82的第一熔丝分支84较佳具有不同长度且彼此相连，而至少部分分离的第二熔丝分支86则同时具有不同长度与不同宽度。
请再参照图4，图4为本发明又一实施例的电熔丝结构的上视图。如图4所示，本实施例中主要包含十五个熔丝本体82，其中各熔丝本体分别连接一第一熔丝分支84与第二熔丝分支86。如同图1所公开的实施例，连接熔丝本体82的第一熔丝分支84较佳具有不同长度且彼此相连，而至少部分分离的第二熔丝分支86则同时具有不同长度与不同宽度。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种制作半导体元件的方法，包含：
提供一基底；
形成多个第一熔丝分支与多个第二熔丝分支于该基底上，其中该多个第一熔丝分支及该多个第二熔丝分支是通过一浅沟隔离隔开，且该多个第二熔丝分支包含不同尺寸；以及
形成多个熔丝本体连接该多个第一熔丝分支及该多个第二熔丝分支。
2.如权利要求1所述的方法，其中该多个第一熔丝分支包含单一掺杂区。
3.如权利要求1所述的方法，其中该多个第二熔丝分支包含多个彼此不接触的掺杂区。
4.如权利要求1所述的方法，其中该多个熔丝本体包含多个导电层。
5.如权利要求4所述的方法，其中该多个导电层包含铜。
6.如权利要求1所述的方法，其中该多个第一熔丝分支之间相互接触。
7.如权利要求1所述的方法，其中该多个第一熔丝分支包含不同长度。
8.如权利要求1所述的方法，其中该多个第二熔丝分支之间不相互接触。
9.如权利要求1所述的方法，其中该多个第二熔丝分支包含不同宽度。
10.如权利要求1所述的方法，其中该多个第二熔丝包含不同长度。
11.一种半导体元件，包含：
多个可通过激光被烧断的熔丝本体；
多个第一熔丝分支连接该多个熔丝本体的一边；以及
多个第二熔丝分支连接该多个熔丝本体的另一边，其中该多个第二熔丝分支包含不同尺寸。
12.如权利要求11所述半导体元件，其中该多个第一熔丝分支包含单一掺杂区。
13.如权利要求11所述的半导体元件，其中该多个第二熔丝分支包含多个彼此不接触的掺杂区。
14.如权利要求11所述的半导体元件，其中该多个熔丝本体包含多个导电层。
15.如权利要求14所述的半导体元件，其中该多个导电层包含铜。
16.如权利要求11所述的半导体元件，其中该多个第一熔丝分支之间相互接触。
17.如权利要求11所述的半导体元件，其中该多个第一熔丝分支包含不同长度。
18.如权利要求11所述的半导体元件，其中该多个第二熔丝分支之间不相互接触。
19.如权利要求11所述的半导体元件，其中该多个第二熔丝分支包含不同宽度。
20.如权利要求11所述的半导体元件，其中该多个第二熔丝包含不同长度。
CN201610554741.3A 2016-07-14 2016-07-14 电熔丝结构及其制作方法 Active CN107622991B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610554741.3A CN107622991B (zh) 2016-07-14 2016-07-14 电熔丝结构及其制作方法
US15/275,479 US11056431B2 (en) 2016-07-14 2016-09-26 Electric fuse structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610554741.3A CN107622991B (zh) 2016-07-14 2016-07-14 电熔丝结构及其制作方法

Publications (2)

Publication Number Publication Date
CN107622991A true CN107622991A (zh) 2018-01-23
CN107622991B CN107622991B (zh) 2021-07-20

Family

ID=60941245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610554741.3A Active CN107622991B (zh) 2016-07-14 2016-07-14 电熔丝结构及其制作方法

Country Status (2)

Country Link
US (1) US11056431B2 (zh)
CN (1) CN107622991B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648964A (zh) * 2019-10-30 2020-01-03 华虹半导体(无锡)有限公司 修复芯片的fuse电路的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220248410A1 (en) * 2019-03-28 2022-08-04 Lg Electronics Inc. Method, user equipment, device, and storage medium for performing uplink transmission, and method and base station for performing uplink reception

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089734A (en) * 1974-09-16 1978-05-16 Raytheon Company Integrated circuit fusing technique
US6501107B1 (en) * 1998-12-02 2002-12-31 Microsoft Corporation Addressable fuse array for circuits and mechanical devices
CN101140923A (zh) * 2006-09-08 2008-03-12 恩益禧电子股份有限公司 半导体器件
US20090243113A1 (en) * 2008-03-31 2009-10-01 Andigilog, Inc. Semiconductor structure
CN103930961A (zh) * 2012-01-17 2014-07-16 罗姆股份有限公司 芯片电容器及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844296A (en) 1996-09-20 1998-12-01 Mosel Vitelic Corporation Space saving laser programmable fuse layout
US6586985B1 (en) * 2002-04-12 2003-07-01 Texas Instruments Incorporated Methods and apparatus for trimming packaged electrical devices
JP4400625B2 (ja) 2007-01-26 2010-01-20 エルピーダメモリ株式会社 半導体装置
JP2008186846A (ja) 2007-01-26 2008-08-14 Elpida Memory Inc 半導体装置及びヒューズ素子の切断方法
US8102019B1 (en) 2009-06-19 2012-01-24 Xilinx, Inc. Electrically programmable diffusion fuse
JP2011249493A (ja) 2010-05-26 2011-12-08 Elpida Memory Inc 半導体記憶装置
US8598679B2 (en) 2010-11-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked and tunable power fuse

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089734A (en) * 1974-09-16 1978-05-16 Raytheon Company Integrated circuit fusing technique
US6501107B1 (en) * 1998-12-02 2002-12-31 Microsoft Corporation Addressable fuse array for circuits and mechanical devices
CN101140923A (zh) * 2006-09-08 2008-03-12 恩益禧电子股份有限公司 半导体器件
US20090243113A1 (en) * 2008-03-31 2009-10-01 Andigilog, Inc. Semiconductor structure
CN103930961A (zh) * 2012-01-17 2014-07-16 罗姆股份有限公司 芯片电容器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648964A (zh) * 2019-10-30 2020-01-03 华虹半导体(无锡)有限公司 修复芯片的fuse电路的方法

Also Published As

Publication number Publication date
US20180019206A1 (en) 2018-01-18
CN107622991B (zh) 2021-07-20
US11056431B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
US8013394B2 (en) Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method
US6933591B1 (en) Electrically-programmable integrated circuit fuses and sensing circuits
US8232190B2 (en) Three dimensional vertical E-fuse structures and methods of manufacturing the same
KR101531772B1 (ko) 메탈 ｅ-퓨즈의 구조
US4823181A (en) Programmable low impedance anti-fuse element
US9865536B2 (en) Electrical fuse structure and method of formation
US8952487B2 (en) Electronic circuit arrangement
KR101151302B1 (ko) 집적 회로 장치의 퓨즈 구조
US20070284693A1 (en) Electrically programmable fuse with asymmetric structure
JPH05274993A (ja) 電気的にプログラム可能なアンチヒューズ素子
JP2007073576A (ja) ヒューズ素子及びその切断方法
US20120154102A1 (en) Electrical fuse structure
US20200098687A1 (en) Electrical Fuse Structure and Method of Formation
US20200126911A1 (en) Sub-ground rule e-fuse structure
US8471356B2 (en) Programmable anti-fuse structures with conductive material islands
CN107622991A (zh) 电熔丝结构及其制作方法
US11257750B2 (en) E-fuse co-processed with MIM capacitor
JP2002184777A (ja) 半導体装置
JP2012527768A (ja) 集積回路のための電気的に切断される金属ヒューズの構造体及びその形成方法
US11309244B2 (en) Electrical fuse structure and method of formation
JP2007329196A (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
US20240212770A1 (en) One-time programmable fuse using thin film resistor layer, and related method
EP4391048A1 (en) One-time programmable fuse using thin film resistor layer, and related method
US11101213B2 (en) EFuse structure with multiple links
US20230268267A1 (en) Top via interconnect with an embedded antifuse

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20180709

Address after: Hsinchu City, Taiwan, China

Applicant after: United Microelectronics Corporation

Applicant after: Fujian Jincheng integrated circuit Co., Ltd.

Address before: Hsinchu, Hsinchu, China Science and Technology Industrial Park, Taiwan

Applicant before: United Microelectronics Corporation

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant