JP2012527768A - 集積回路のための電気的に切断される金属ヒューズの構造体及びその形成方法 - Google Patents
集積回路のための電気的に切断される金属ヒューズの構造体及びその形成方法 Download PDFInfo
- Publication number
- JP2012527768A JP2012527768A JP2012511797A JP2012511797A JP2012527768A JP 2012527768 A JP2012527768 A JP 2012527768A JP 2012511797 A JP2012511797 A JP 2012511797A JP 2012511797 A JP2012511797 A JP 2012511797A JP 2012527768 A JP2012527768 A JP 2012527768A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- cap layer
- fuse structure
- metal cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 プログラミングを達成するために、過剰な電圧及び電流を用いることなく、電気的に切断される金属ヒューズ構造体を提供する。
【解決手段】 集積回路デバイスのためのヒューズ構造体が、絶縁層内に定められた細長い金属相互接続層(106)と、金属相互接続層の上面の一部分上にのみ形成された金属キャップ層(108)と、金属キャップ層(108)及び金属キャップ層(108)が上に形成されていない金属相互接続層の残りの部分の両方の上に形成された誘電体キャップ層(112)とを含み、金属キャップ層(108)が上に形成されていない金属相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、細長い金属相互接続層(106)を通して電流を流すことによって、ヒューズ構造体のプログラミングが容易になる。
【選択図】 図4
【解決手段】 集積回路デバイスのためのヒューズ構造体が、絶縁層内に定められた細長い金属相互接続層(106)と、金属相互接続層の上面の一部分上にのみ形成された金属キャップ層(108)と、金属キャップ層(108)及び金属キャップ層(108)が上に形成されていない金属相互接続層の残りの部分の両方の上に形成された誘電体キャップ層(112)とを含み、金属キャップ層(108)が上に形成されていない金属相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、細長い金属相互接続層(106)を通して電流を流すことによって、ヒューズ構造体のプログラミングが容易になる。
【選択図】 図4
Description
本発明は、一般に、集積回路(IC)デバイスの製造に関し、より具体的には、集積回路のための電気的に切断される金属ヒューズの構造体及びその形成方法に関する。
相補型金属酸化膜半導体(CMOS)集積回路のような集積回路デバイスにおいては、多くの場合、情報を恒久的に格納できること、又は集積回路が製造された後に集積回路の恒久的な接続を形成できることが望ましい。この目的のために、ヒューズ又はヒュージブル・リンク(fusible link)を形成するデバイスが用いられることが多い。例えば、ヒューズを用いて冗長要素をプログラムし、同一の欠陥素子を交換することもできる。さらに、ヒューズを用いて、ダイの識別又は他のこうした情報を格納すること、又は電流経路の抵抗を調整することにより回路の速度を調整することができる。
1つの種類のヒューズ・デバイスは、半導体デバイスが処理され不動態化された後、高エネルギー光への暴露によってリンクを開放するように、レーザを用いて「プログラム」されるか又は「切断」され、これにより、(例えば)冗長回路が作動される。特定の種類のヒューズ・デバイスは、近隣のデバイスの破壊を回避するために、ヒューズ・デバイス上でのレーザの正確な位置合わせを必要とする。この手法及び他の同様の手法は、デバイスの不動態化層に損傷をもたらすことがあり、そのため、信頼性の問題を引き起こす。例えば、ヒューズ材料が移動されるとき、ヒューズを切断するプロセスにより、不動態化層内に穴が生じることがある。
別の種類のヒューズ・デバイスは、シリサイド化されたポリシリコンの破壊、凝集、又はエレクトロマイグレーションに基づいている。これらの種類のヒューズは、ポリシリコン層上に配置されたシリサイド層を含み、窒化シリコンのような絶縁層に覆われる。シリサイド層は第1の抵抗を有し、ポリシリコン層は、第1の抵抗より大きい第2の抵抗を有する。完全な状態おいて、ヒューズ・リンクは、シリサイド層の抵抗によって決定される抵抗を有する。一般的な用途において、プログラミング電位が印加され、時間と共にヒューズ素子の両端に必要な電流及び電圧が提供されると、シリサイド層は、ランダムにボールアップ(ball-up)し始め、最終的には、シリサイド層の一部に電気的不連続性又は破壊を生じさせる。従って、ヒューズ・リンクは、ポリシリコン層の抵抗によって定められる結果として生じる抵抗を有する(すなわち、プログラムされたヒューズ抵抗は、第1の抵抗のものに対して増大する)。しかしながら、この種類のヒューズ・デバイスは、一貫性のない破壊プロセスの性質及び一般的にプログラムされた抵抗において現れる比較的わずかな変化のために、周囲の構造体に損傷をもたらすこと、及び/又は、信頼性の低い検知に悩まされることがある。さらに、これらの種類のデバイスは、必要とされるプログラミング電位(すなわち、必要時間にわたる電流及び電圧レベル)のために、最新のプロセス技術と共に使用するのは実行可能でない。
さらに別の種類のヒューズ、すなわちエレクトロマイグレーション・ヒューズにおいては、カソード及びアノードを介して導電性ヒューズ・リンクの両端に電位が印加され、この電位は、半導体ヒューズの領域からシリサイドのエレクトロマイグレーションを開始させ、ヒューズ・リンクの導電率を減少させるような大きさ及び方向のものである。エレクトロマイグレーションとは、そこを通る単方向の又はDC電流を伝導する結果としての、相互接続材料を形成する金属原子(例えば、銅又はアルミニウム)の質量輸送(mass transport)の現象を指す用語である。より具体的には、電子流が金属イオンと衝突し、これにより、電流が流れる方向に金属イオンが押し出される。エレクトロマイグレーションは、印加される電位に応答して、ヒューズ・リンクとカソードとの間の温度勾配を開始することによって強化される。エレクトロマイグレーション・ヒューズにおいても、ヒューズのプログラミングは、依然として、ポリシリコン材料に支配される。ポリシリコン膜はかなりの数の欠陥を含むため、最終抵抗は広範囲に分布する。このことにより、プラグラムされたヒューズが不正確に検知されることが多く、従って、チップの損傷につながる。
要約すると、集積回路ヒューズは、従来より、高エネルギー光の暴露によりレーザ切断されるか、又は、構造体を通して導入される高電流により電気的に切断されるかのいずれかである。典型的には、ヒューズ材料が金属であるとき、レーザを用いてヒューズ構造体を切断し、ヒューズ材料がポリシリコンであるとき、高電流を用いてヒューズ構造体を電気的に切断する。2つのプログラミング・メカニズムのうちで、個々のチップを試験するのに用いられるのと同じウェハ・プローバを用いて電気信号をウェハに適用することができるので、一般的には、電気的に切断されるヒューズが好ましい。言い換えると、レーザ切断されるヒューズは、付加的な工具セットを必要とするだけでなく、ウェハを試験する時間も増大する。他方、金属ヒューズ構造体は、他の側面の中でも、これらが、集積回路デバイスにおける位置について柔軟であるという点で有利である。電気的に切断されるヒューズの別の利点(レーザ切断されるヒューズに対する)は、デバイスの製造中に加えて、現場でプログラミングを実施できることである。
I.A.Blech,J.Appl.Phys.47,1203(1976年)
従って、プログラミングを達成するために、過剰な電圧及び電流を用いることなく、電気的に切断される金属ヒューズ構造体を提供できることが望ましい。
例示的な実施形態において、絶縁層内に定められた細長い金属相互接続層と、金属相互接続層の上面の一部分上にのみ形成された金属キャップ層と、金属キャップ層及び金属キャップ層が上に形成されていない金属相互接続層の残りの部分の両方の上に形成された誘電体キャップ層とを含み、金属キャップ層が上に形成されていない金属相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、細長い金属相互接続層を通して電流を流すことによって、ヒューズ構造体のプログラミングが容易になる、集積回路デバイスのためのヒューズ構造体によって、従来技術の上述の欠点及び欠陥が克服又は軽減される。
別の実施形態において、集積回路デバイスのための電気的に切断される金属ヒューズ構造体が、絶縁層内に定められ、その側面及び底面がライナ層で囲まれている細長い銅相互接続層と、銅相互接続層の上面の一部分上にのみ形成された金属キャップ層と、金属キャップ層及び金属キャップ層が上に形成されていない銅相互接続層の残りの部分の両方の上に形成された誘電体キャップ層とを含み、金属キャップ層が上に形成されていない銅相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、細長い銅相互接続層を通して電流を流すことによって、ヒューズ構造体のプログラミングが容易になる。
別の実施形態において、集積回路デバイスのためのヒューズ構造体を形成する方法が、絶縁体層内に細長い金属相互接続層を定めることと、金属相互接続層の上面の一部分上にのみに金属キャップ層を形成することと、金属キャップ層及び金属キャップ層が上に形成されていない金属相互接続層の残りの部分の両方の上に誘電体キャップ層を形成することとを含み、金属キャップ層が上に形成されていない金属相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、細長い金属相互接続層を通して電流を流すことによって、ヒューズ構造体のプログラミングが容易になる。
さらに別の実施形態において、集積回路デバイスのための電気的に切断される金属ヒューズ構造体を形成する方法が、絶縁体層内に細長い銅相互接続層を定めることと、銅相互接続層の上面の一部分上にのみに金属キャップ層を形成することと、金属キャップ層及び金属キャップ層が上に形成されていない銅相互接続層の残りの部分の両方の上に誘電体キャップ層を形成することとを含み、金属キャップ層が上に形成されていない銅相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、細長い銅相互接続層を通して電流を流すことによって、ヒューズ構造体のプログラミングが容易になる。
幾つかの図において、同様な要素に同様な番号が付けられた例示的な図面を参照する。
大きな損傷をもたらすことなく電気的に切断されるように設計された集積回路のための金属ヒューズ構造体が、本明細書に開示される。つまり、金属ヒューズの特定の領域だけが切断される一方、構造体の残りの部分は、相対的に完全な状態のままである。簡単に言うと、この金属ヒューズ構造体は、金属相互接続部形成プロセスにおいて用いられる従来の材料を意図的に排除し、該構造体の特定の領域が高電流応力により損傷しやすくなるようにすることによって形成される。このように、IC設計に用いるために、改善された金属ヒューズ構造体を実装することができる。
デュアル・ダマシン相互接続構造体におけるエレクトロマイグレーション(EM)は、銅(Cu)のメタライゼーションに関する重大な信頼性の問題であった。電子流がビアから上方のライン内に流れると、ビア又はライン内に損傷が生じることがある。ビア内に形成されるボイドは、初期の損傷(early fail)と呼ばれ、ライン内に形成されるボイドは、後期の損傷(latefail)と呼ばれる。反対に、電子の流れが、ビアから下方のラインへのものであるとき、ライン自体の中にのみ損傷が生じる。このように、デュアル・ダマシン相互接続部の上部界面は、EMプロセス中の主要な拡散経路であることがよく知られている。
通常、Cuが周囲の層間誘電体材料内に拡散するのを防止するために、相互接続部の上部に、窒化シリコン(Si3N4)又は炭化シリコン(SiC)などの誘電体キャップが堆積される。より良好なEM信頼性のために、タンタル(Ta)、窒化タンタル(TaN)、リン化コバルト・タングステン(CoWP)、及びルテニウム(Ru)のような金属キャップを、上部界面に適用できることが、近年明らかになった。その際に、金属キャップを有するCu相互接続部は、誘電体キャップ材料だけを有する相互接続部と比べてずっと高い電流密度を処理できるので、寿命の改善が非常に重要である。実際には、誘電体キャップの場合、Cu相互接続部においてボイドの形成がかなり早い時期に生じることが分かっており、その結果、高応力条件下では、比較的迅速に損傷が引き起こされ得ることが分かった。従って、相互接続構造体の特定の領域に金属キャップ層が意図的に形成されない場合には、この領域が、エレクトロマイグレーション損傷をより受けやすくなることが、本明細書において認識された。
ここで図1を参照すると、本発明の実施形態による、集積回路のための電気的に切断される金属ヒューズ構造体100の断面図が示される。示されるように、SiCOH(炭素ドープ酸化物)などの層間誘電体層102(例えば、「低K」層とも呼ばれる低誘電率層)が、ライナ層104(例えば、チタン(Ti)、窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)等)と、周知のデュアル・ダマシン処理技術に従って、内部に定められたパターン形成されたトレンチ内に形成された細長い銅層106とを有する。結果として得られる金属ラインは、例えば、M1レベルの集積回路デバイスに対応することができる。金属キャップ材料が存在しない銅層106の上面の中心部の周りに領域110を残すように、例えばCoWPのような金属キャップ108が、金属ラインの対向する端部の上に形成される。金属キャップ108がない領域110を含む、ヒューズ・デバイス100の全体の上に、誘電体キャップ層112(例えば、炭窒化シリコン(SiCN))が形成される。
従って、ヒューズ構造体100の選択的な領域110への金属キャップ108の形成を意図的に省くことによって、この構造体は、エレクトロマイグレーション損傷をより受けやすくなる。次に、構造体100を通して電流を強制印加することによって、金属キャップ108を有しないラインの領域110だけが損傷し、金属キャップ108を有するラインの残りは損傷しない。構造体100をヒューズ・デバイスとして有利に用いるために、十分に高い電流が用いられ、損傷が極めて短時間で生じるようにする。1つの例示的な実施形態においては、高電流応力付与技術のような実装方法を、本発明の譲受人に譲渡され、その内容の全体が引用により本明細書に組み入れられる、Filippi,Jr.,他への特許文献1から得ることができる。
より具体的には、高電流応力付与技術は、ジュール加熱によって生じる温度上昇が約400℃(この温度は、構造体の抵抗を測定することにより求められる)に達するまで、金属ラインを通る電流密度が増大される等温応力(isothermal stress)に基づいたものである。こうした損傷を引き起こすために必要な電流密度は、約107A/cm2以上のオーダーであり、このラインは、従来の誘電体キャップ材料を有するCuラインについては、約1分以内に損傷するはずである。電流密度を増大させ、よって、応力温度を上げることによって、損傷時間をさらに低減させることができる。狭幅ラインにおいてよりも広幅ラインにおいてより多くの電力が生成されるので、必要とされる電流密度は、広幅ラインにおいてよりも狭幅ラインにおいて高くなる。このことは、同じ応力条件が与えられた場合、広幅ラインが、狭幅ラインよりも早期に損傷することを意味しており、このことにより、構造体の多くの設計変更が可能になる。
図2乃至図4は、図1の構造体を形成する例示的な方法の断面図である。図2においては、銅層106の中央部の上に、パターン形成されたブロック・マスク114(例えば、フォトレジスト材料)が形成され、相互接続部の金属のその部分の上に金属キャップが堆積されるのを防止する。図3に示されるように、ブロック・マスク114のパターン形成に続いて、CoWPキャップ108が、ブロック・マスク114の両側において銅層106及びライナ層104の露出された領域上に局所的に堆積される。図4に示されるように、ブロック・マスク114が(例えば、レジスト剥離溶媒によって)除去されると、構造体全体の上に、SiCN誘電体キャップ層112が堆積される。
提案された電気的に切断される金属ヒューズ構造体に適用可能な1つの特有の寸法パラメータは、CoWPがない領域(図4)の長さLが、エレクトロマイグレーション短距離効果(short-length effect)に関する「臨界(critical)」長より長いことである。上述のように、エレクトロマイグレーションは、金属相互接続部に対する信頼性損傷メカニズムであり、そこで、金属原子は電場及び電子流の影響下で移動し、Cu相互接続部の場合は、電子流の方向のものある。エレクトロマイグレーションの際、電子風が力を加え、次の式により与えられる原子フラックスJをもたらす。
ここで、nは原子の密度であり、veは原子が移動するドリフト速度であり、Dは有効拡散率であり、kはボルツマン定数であり、Tは絶対温度であり、jは電流密度であり、ρは抵抗率であり、eZ※は有効イオン電荷である。ラインのカソード端からの原子の移動は、この領域内にボイドの形成をもたらし、そのことは、最終的にラインにおける抵抗の増大をもたらす。
しかしながら、拡散障壁の存在下で、原子は、導体のアノード端において蓄積し、導体のカソード端を空乏化させ、応力勾配及び原子の逆拡散をもたらす(例えば、非特許文献1を参照されたい)。エレクトロマイグレーションと、応力により誘起された原子の逆流(stress-induced back flow of atom)との組み合わせは、定常状態において次の式により与えられる正味原子フラックスJeffを生じさせる。
ここで、vbは原子の逆流速度であり、Δσは、カソード端とアノード端との間の応力差であり、Ωは原子容であり、Lは導体の長さである。背応力勾配(back stress gradient)によりエレクトロマイグレーション力の均衡がとられる場合、質量輸送が完全に抑制される。この現象は、エレクトロマイグレーションの閾値又は短距離効果と呼ばれ、十分に短い相互接続部及び低い電流密度において生じる。この閾値条件は、Jeffについての上記の関係から定められ、
となる。
となる。
ここで、(jL)thは、閾値距離積(threshold length product)と呼ばれる。(jL)thより小さいjL値の場合には、相互接続構造体におけるエレクトロマイグレーション損傷はない。j及びLが閾値条件に正確に対応する場合、相互接続部の長さは、臨界長と呼ばれるものに対応する。
通常、相互接続構造体においては、達成時にエレクトロマイグレーションの改善/排除を可能にするので、短距離の利点が望ましい。しかしながら、金属ヒューズ構造体の生成の際にエレクトロマイグレーションが有利に用いられる本実施形態においては、臨界長を上回ることになり、その結果、原子の質量輸送は、均衡がとられた背応力勾配により抑制されない。
上記の例に戻ると、閾値距離積(jL)thを約5000A/cm、及び、ヒューズ・プログラミング電流密度を約107A/cm2と仮定すると、臨界長は、約5ミクロン(μm)となる。しかしながら、ほとんどの場合、EM損傷を引き起こし、よって、ヒューズを切断するために、幾分高い電子密度が用いられるので、必要な長さは、実際にはこの値より小さい。例えば、臨界長は、閾値距離積(jL)th及びヒューズ・プログラミング電流密度に応じて、1μm程度にできると考えられる。
最後に、図5及び図6は、図2に示されるようなレジスト・パターン形成の後の金属ヒューズ構造体100の平面図である。ヒューズ構造体が適切に機能することを保証するために、ヒューズ構造体100の特定のレイアウトは、おそらく重要ではないことが留意される。寧ろ、例えば、金属キャップを除去する領域の幅を変えることなどにより、正確な設計を変更し、望ましい損傷時間を達成することができる。図5において、CoWPの形成を阻止するためのパターン形成されたブロック・マスク114は、示される「犬用の骨(dog bone)」構成における金属層106の狭い部分の長さの大部分を覆い、図6においては、比較的長い長さが、金属層106の狭い部分に対して用いられる。従って、金属キャップの堆積の前に、単にレジスト・ブロック・マスクを用いることによって、効果的な電気的に切断される金属ヒューズが形成される。
本発明は好ましい実施形態を参照して説明されたが、本発明の範囲から逸脱することなく、種々の変更をなし得ること、及び、要素の代わりにその同等物を用い得ることが、当業者によって理解されるであろう。さらに、本発明の本質的な範囲から逸脱することなく、特定の状況又は材料を本発明の教示に適合させるために、多くの修正を施すことができる。従って、本発明は、本発明を実施するために企図された最良の形態として開示された特定の実施形態に限定されないこと、及び、本発明は添付の特許請求の範囲内にある全ての実施形態を含むことが意図されている。
本発明は、半導体装置の分野に有用であり、より特定的には、ヒューズ構造体に有用である。
100:金属ヒューズ構造体
102:層間誘電体層
104:ライナ層
106:銅層
108:金属キャップ
110:領域
112:誘電体キャップ層
114:ブロック・マスク
102:層間誘電体層
104:ライナ層
106:銅層
108:金属キャップ
110:領域
112:誘電体キャップ層
114:ブロック・マスク
Claims (12)
- 集積回路デバイスのためのヒューズ構造体であって、
絶縁層内に定められた細長い金属相互接続層(106)と、
前記金属相互接続層の上面の一部分上にのみ形成された金属キャップ層(108)と、
前記金属キャップ層(108)及び前記金属キャップ層(108)が上に形成されていない前記金属相互接続層の残りの部分の両方の上に形成された誘電体キャップ層と、
を含み、
前記金属キャップ層(108)が上に形成されていない前記金属相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、前記細長い金属相互接続層(106)を通して電流を流すことによって、前記ヒューズ構造体のプログラミングが容易になる、ヒューズ構造体。 - 前記金属キャップ層(108)は、前記細長い金属相互接続層(106)の対向する端部に形成され、前記金属キャップ層(108)が上に形成されていない前記金属相互接続層の残りの部分は、前記対向する端部間にある前記金属相互接続層の中央部に対応する、請求項1に記載のヒューズ構造体。
- 所定の大きさのヒューズ・プログラミング電流密度が適用された場合、前記金属相互接続層の対向する端部にある前記金属キャップ層(108)間の距離に対応する長さLは、エレクトロマイグレーション短距離効果の回避に対して少なくとも臨界長に対応する、請求項1に記載のヒューズ構造体。
- 前記ヒューズ・プログラミング電流密度は、少なくとも107A/cm2であり、Lは、1ミクロン(μm)又はそれより大きい、請求項3に記載のヒューズ構造体。
- 前記金属キャップ層(108)が上に形成されていない前記金属相互接続層の前記残りの部分は、前記金属キャップ層(108)を堆積する前に形成されたブロック・マスク(114)の位置に対応する、請求項1に記載のヒューズ構造体。
- 前記金属キャップ層(108)は、タンタル(Ta)、窒化タンタル(TaN)、リン化コバルト・タングステン(CoWP)、及びルテニウム(Ru)の群から選択される材料を含み、
前記誘電体キャップ層(112)は、窒化シリコン(Si3N4)、炭化シリコン(SiC)、及び炭窒化シリコン(SiCN)の群から選択される材料を含む、請求項1に記載のヒューズ構造体。 - 集積回路デバイスのための電気的に切断される金属ヒューズ構造体であって、
絶縁層内に定められ、その側面及び底面がライナ層で囲まれている細長い銅相互接続層(106)と、
前記銅相互接続層の上面の一部分上にのみ形成された金属キャップ層(108)と、
前記金属キャップ層(108)及び前記金属キャップ層(108)が上に形成されていない前記銅相互接続層の残りの部分の両方の上に形成された誘電体キャップ層(112)と、
を含み、
前記金属キャップ層(108)が上に形成されていない前記銅相互接続層の前記残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、前記細長い銅相互接続層(106)を通して電流を流すことによって、前記ヒューズ構造体のプログラミングが容易になる、ヒューズ構造体。 - 前記金属キャップ層(108)は、前記細長い銅相互接続層(106)の対向する端部に形成され、前記金属キャップ層(108)が上に形成されていない前記銅相互接続層の前記残りの部分は、前記対向する端部間にある前記銅相互接続層の中央部に対応する、請求項7に記載のヒューズ構造体。
- 所定の大きさのヒューズ・プログラミング電流密度が適用された場合、前記銅相互接続層の対向する端部にある前記金属キャップ層(108)間の距離に対応する長さLは、エレクトロマイグレーション短距離効果の回避に対して少なくとも臨界長に対応する、請求項7に記載のヒューズ構造体。
- 前記ヒューズ・プログラミング電流密度は、少なくとも107A/cm2であり、Lは、1ミクロン(μm)又はそれより大きい、請求項9に記載のヒューズ構造体。
- 前記金属キャップ層(108)が上に形成されていない前記銅相互接続層の前記残りの部分は、前記金属キャップ層(108)を堆積する前に形成されたブロック・マスク(114)の位置に対応する、請求項7に記載のヒューズ構造体。
- 前記金属キャップ層(108)は、タンタル(Ta)、窒化タンタル(TaN)、リン化コバルト・タングステン(CoWP)、及びルテニウム(Ru)の群から選択される材料を含み、
前記誘電体キャップ層(112)は、窒化シリコン(Si3N4)、炭化シリコン(SiC)、及び炭窒化シリコン(SiCN)の群から選択される材料を含む、請求項7に記載のヒューズ構造体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2009/044952 WO2010134922A1 (en) | 2009-05-22 | 2009-05-22 | Structure and method of forming electrically blown metal fuses for integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012527768A true JP2012527768A (ja) | 2012-11-08 |
Family
ID=43126415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012511797A Pending JP2012527768A (ja) | 2009-05-22 | 2009-05-22 | 集積回路のための電気的に切断される金属ヒューズの構造体及びその形成方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2433303A4 (ja) |
JP (1) | JP2012527768A (ja) |
CN (1) | CN102428563B (ja) |
WO (1) | WO2010134922A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104835800B (zh) * | 2014-02-08 | 2019-01-22 | 北大方正集团有限公司 | 一种集成电路的熔丝结构及其制造方法 |
CN108666262B (zh) * | 2017-03-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 熔丝结构电路及其形成方法 |
US11935844B2 (en) | 2020-12-31 | 2024-03-19 | Texas Instruments Incorporated | Semiconductor device and method of the same |
US11756882B2 (en) | 2020-12-31 | 2023-09-12 | Texas Instruments Incorporated | Semiconductor die with blast shielding |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969607A (ja) * | 1995-09-01 | 1997-03-11 | Sony Corp | 半導体装置およびその製造方法 |
JP2001284453A (ja) * | 2000-02-22 | 2001-10-12 | Internatl Business Mach Corp <Ibm> | 相互接続用の2重層低誘電性バリアを形成する方法および形成された装置 |
JP2007184347A (ja) * | 2006-01-05 | 2007-07-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008108956A (ja) * | 2006-10-26 | 2008-05-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6603321B2 (en) | 2001-10-26 | 2003-08-05 | International Business Machines Corporation | Method and apparatus for accelerated determination of electromigration characteristics of semiconductor wiring |
JP4959267B2 (ja) * | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
JP4861051B2 (ja) * | 2006-05-09 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
US7566593B2 (en) * | 2006-10-03 | 2009-07-28 | International Business Machines Corporation | Fuse structure including cavity and methods for fabrication thereof |
US7550323B2 (en) * | 2007-08-08 | 2009-06-23 | International Business Machines Corporation | Electrical fuse with a thinned fuselink middle portion |
-
2009
- 2009-05-22 CN CN200980159306.9A patent/CN102428563B/zh not_active Expired - Fee Related
- 2009-05-22 EP EP09845033.1A patent/EP2433303A4/en not_active Withdrawn
- 2009-05-22 JP JP2012511797A patent/JP2012527768A/ja active Pending
- 2009-05-22 WO PCT/US2009/044952 patent/WO2010134922A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969607A (ja) * | 1995-09-01 | 1997-03-11 | Sony Corp | 半導体装置およびその製造方法 |
JP2001284453A (ja) * | 2000-02-22 | 2001-10-12 | Internatl Business Mach Corp <Ibm> | 相互接続用の2重層低誘電性バリアを形成する方法および形成された装置 |
JP2007184347A (ja) * | 2006-01-05 | 2007-07-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008108956A (ja) * | 2006-10-26 | 2008-05-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102428563A (zh) | 2012-04-25 |
CN102428563B (zh) | 2014-06-11 |
WO2010134922A1 (en) | 2010-11-25 |
EP2433303A1 (en) | 2012-03-28 |
EP2433303A4 (en) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7737528B2 (en) | Structure and method of forming electrically blown metal fuses for integrated circuits | |
KR101531772B1 (ko) | 메탈 e-퓨즈의 구조 | |
EP1479106B1 (en) | Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient | |
US7651893B2 (en) | Metal electrical fuse structure | |
KR101151302B1 (ko) | 집적 회로 장치의 퓨즈 구조 | |
US20070063313A1 (en) | Electronic circuit arrangement | |
US9059175B2 (en) | Forming BEOL line fuse structure | |
US8952486B2 (en) | Electrical fuse and method of making the same | |
US9455186B2 (en) | Selective local metal cap layer formation for improved electromigration behavior | |
US8314625B2 (en) | Built-in compliance in test structures for leakage and dielectric breakdown of dielectric materials of metallization systems of semiconductor devices | |
US20140070363A1 (en) | Electronic anti-fuse | |
US9431293B2 (en) | Selective local metal cap layer formation for improved electromigration behavior | |
JP2012527768A (ja) | 集積回路のための電気的に切断される金属ヒューズの構造体及びその形成方法 | |
US20140061851A1 (en) | Metal-via fuse | |
US7190044B1 (en) | Fuse structure for a semiconductor device | |
US9548270B2 (en) | Electrical fuse with metal line migration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |