JP5041724B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5041724B2 JP5041724B2 JP2006112931A JP2006112931A JP5041724B2 JP 5041724 B2 JP5041724 B2 JP 5041724B2 JP 2006112931 A JP2006112931 A JP 2006112931A JP 2006112931 A JP2006112931 A JP 2006112931A JP 5041724 B2 JP5041724 B2 JP 5041724B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resistance element
- sab
- resistance
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
図1(A)〜(C)は、Pcell技術を用いて製造される本発明の実施例1の抵抗素子を有する半導体装置の構造例を示す模式図であり、同図(A)は平面図、同図(B)は同図(A)中のI11−I12線断面図、及び同図(C)は同図(A)中のI13−I14線断面図である。
フォトリソグラフィ技術、イオン打ち込み技術等により、Si基板11の表面内にトランジスタ等の半導体素子を形成した後、全面にSiO2等の絶縁膜12を形成する。フォトリソグラフィ技術により、絶縁膜12上に帯状のポリSi膜13を選択的に形成し、SAB14をマスクにして、Co等をポリSi膜13にイオン打ち込みし、抵抗値の小さな配線部13bを形成する。ポリSi膜13においてSAB14でマスクされた箇所は、Co等がイオン打ち込みされないので、抵抗値の大きな抵抗素子13a−1,13a−2からなる抵抗素子部13aが形成されることになる。
本実施例1の図1と従来の図2とを比較しつつ、本実施例1の効果を説明する。
図3(A)、(B)は、Pcell技術を用いて製造される本発明の実施例2の抵抗素子を有する半導体装置の構造例を示す模式的な平面図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
本実施例2によれば、次の(1)〜(3)のような効果がある。
本発明は、上記実施例1、2に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)、(b)のようなものがある。
13 ポリSi膜
13−1 本体部
13−2〜13−4 突出部
13a 抵抗素子部
13a−1,13a−2 抵抗素子
13b 配線部
14 SAB
14a〜14c SAB境界
16−1〜16−4 コンタクト部
17−1〜17−3 メタル配線
Claims (3)
- 平面視において長方形をなす本体部と、前記本体部の両端において前記本体部の長手方向に対して垂直方向にそれぞれ突設された複数の突出部と、を有し、前記本体部に抵抗素子が形成された半導体膜と、
前記複数の突出部に金属イオンが選択的に打ち込まれて形成された複数の配線部と、
前記複数の配線部にそれぞれ設けられた複数のコンタクト部と、
前記コンタクト部に対して電気的に接続されたメタル配線と、
を備えたことを特徴とする半導体装置。 - 前記半導体膜は、ポリシリコン膜、又は不純物イオンが拡散されたシリコン膜であることを特徴とする請求項1記載の半導体装置。
- 前記配線部は、シリコンと金属との化合物からなるシリサイドにより形成されていることを特徴とする請求項1又は2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006112931A JP5041724B2 (ja) | 2006-04-17 | 2006-04-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006112931A JP5041724B2 (ja) | 2006-04-17 | 2006-04-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287899A JP2007287899A (ja) | 2007-11-01 |
JP5041724B2 true JP5041724B2 (ja) | 2012-10-03 |
Family
ID=38759389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006112931A Active JP5041724B2 (ja) | 2006-04-17 | 2006-04-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5041724B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101096220B1 (ko) | 2008-10-31 | 2011-12-22 | 주식회사 하이닉스반도체 | 차동 증폭기 및 그의 레이아웃 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0614481B2 (ja) * | 1985-04-03 | 1994-02-23 | 日本電気株式会社 | 並置型抵抗体装置 |
JPS6230358U (ja) * | 1985-08-08 | 1987-02-24 | ||
JPH05284031A (ja) * | 1992-03-31 | 1993-10-29 | Hitachi Ltd | 半導体装置 |
JPH06140358A (ja) * | 1992-10-28 | 1994-05-20 | Nec Corp | 半導体装置の製造方法 |
JPH06188371A (ja) * | 1992-12-21 | 1994-07-08 | Hitachi Ltd | 半導体集積回路装置 |
JPH0823072A (ja) * | 1994-07-08 | 1996-01-23 | Fujitsu Ltd | 半導体装置 |
JP2927257B2 (ja) * | 1996-11-20 | 1999-07-28 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000208703A (ja) * | 1999-01-08 | 2000-07-28 | Seiko Epson Corp | 半導体集積回路 |
JP2003152079A (ja) * | 2001-11-14 | 2003-05-23 | Sharp Corp | 基準電圧発生機構、基準電圧発生機構の設計方法、及び基準電圧発生機構の設計装置 |
JP4553722B2 (ja) * | 2003-12-24 | 2010-09-29 | Okiセミコンダクタ株式会社 | 抵抗分割回路及びその製造方法 |
-
2006
- 2006-04-17 JP JP2006112931A patent/JP5041724B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007287899A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102166904B1 (ko) | 비평면 반도체 소자의 금속 레일 도체 | |
TWI552267B (zh) | 積體電路中採用之自對準局部互連線用之方法、結構與設計 | |
TWI791904B (zh) | 半導體裝置和積體電路佈局設計修改方法 | |
KR101827610B1 (ko) | 집적 회로 설계 방법 | |
JP2007243176A (ja) | 集積回路用のヒューズ及びその製造方法(異なる高さで存在する端子部分を有する電気的にプログラム可能なヒューズ構造及びその製造方法) | |
US7893518B2 (en) | Method for generating a layout, use of a transistor layout, and semiconductor circuit | |
TWI303480B (en) | Mixed implantation on polysilicon fuse for cmos technology | |
JP5041724B2 (ja) | 半導体装置 | |
TW202334955A (zh) | 積體電路裝置及製造積體電路裝置的方法 | |
CN110021597A (zh) | 非平面半导体结构及其形成方法 | |
JP4744103B2 (ja) | 抵抗素子を含む半導体装置及びその製造方法 | |
CN113053817A (zh) | 制作集成电路的方法 | |
KR20190064505A (ko) | 비평면형 반도체 디바이스용 금속 레일 전도체 | |
CN220172123U (zh) | 集成电路 | |
US7838966B2 (en) | Semiconductor devices including resistor elements comprising a bridge and base elements and related methods | |
KR102524899B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN115692407A (zh) | 集成电路及其制造方法 | |
TW202303766A (zh) | 半導體結構 | |
KR20240002217A (ko) | 집적 회로 디바이스 및 제조 방법 | |
US9054103B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080813 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5041724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |