JP2001044199A - 半導体装置のための配線構造および配線形成方法 - Google Patents

半導体装置のための配線構造および配線形成方法

Info

Publication number
JP2001044199A
JP2001044199A JP11212976A JP21297699A JP2001044199A JP 2001044199 A JP2001044199 A JP 2001044199A JP 11212976 A JP11212976 A JP 11212976A JP 21297699 A JP21297699 A JP 21297699A JP 2001044199 A JP2001044199 A JP 2001044199A
Authority
JP
Japan
Prior art keywords
wiring
metal layer
layer
point metal
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11212976A
Other languages
English (en)
Other versions
JP3437801B2 (ja
Inventor
Tadashi Narita
匡 成田
Makiko Nakamura
麻樹子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP21297699A priority Critical patent/JP3437801B2/ja
Priority to US09/449,908 priority patent/US6288450B1/en
Priority to KR1020000011744A priority patent/KR100695823B1/ko
Priority to TW089104571A priority patent/TW465029B/zh
Publication of JP2001044199A publication Critical patent/JP2001044199A/ja
Application granted granted Critical
Publication of JP3437801B2 publication Critical patent/JP3437801B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 エレクトロマイグレーション耐性に優れ、配
線寿命の増大を図り得る配線構造を提供する。 【解決手段】 高融点金属層14と、その上に堆積され
たアルミニゥム系合金層15とを含み、該両層間に化合
物層17が生成される積層構造を有する配線13。高融
点金属層14とアルミニゥム系合金層15との間に生成
される化合物層17が配線13の伸長方向に連続するこ
とを阻止すべく、高融点金属層14を配線13の伸長方
向に分断し、この分断された高融点金属層部分14a間
の間隔寸法y1を、化合物層17の厚さ寸法t1の2倍よ
りも大きい値に設定する。これにより、高融点金属層部
分14aの対向面間に成長する前記化合物層17が相互
に連続することが、防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の配線
構造および配線形成方法に関する。
【0002】
【従来の技術】集積回路(IC)のような半導体素子の
配線の主材料には、一般的に、銅に次いで良好な導電性
を示すアルミニゥムが用いられている。しかしながら、
アルミニゥム配線には、エレクトロマイグレーションに
よる断線が生じやすい。このエレクトロマイグレーショ
ン耐性を高め、配線寿命の増大を図るべく、Al−Cu、Al
−Si−Cuのようなアルミニゥム系合金を用い、さらに該
アルミニゥム系合金層を上層として、その下層にTi、Ti
NあるいはWsiのような高融点金属層を備える積層構造を
採用する技術が提案されている。
【0003】Siのような半導体基板上の絶縁層上に高融
点金属層を介してアルミニゥム系合金層を形成すること
により、エレクトロマイグレーションの原因となる欠陥
の少ない、しかも粒径の大きな良質のアルミニゥム系合
金層を形成することができ、また下層の高融点層がエレ
クトロマイグレーションを生じた部分のバイパス路とし
て機能することから、配線寿命の増大が図られる。
【0004】
【発明が解決しようとする課題】ところで、前記したよ
うな高融点金属層上にアルミニゥム系合金層を形成する
とき、両層間に例えばAl3Tiのような化合物層が生成さ
れ、この化合物層の界面がアルミニゥムの拡散経路とな
ることが、M. Hosaka 氏等により、Proceedingsof 36th
International Reliability Physics Symposium (1
998年)、第329頁で報告された。このようなアル
ミニゥムと高融点金属との化合物層が配線経路に連続し
て形成されると、エレクトロマイグレーション耐性が著
しく低下する。そこで、本願発明の目的は、エレクトロ
マイグレーション耐性に優れ、配線寿命の増大を図り得
る配線構造およびその製造方法を提供することにある。
【0005】
【課題を解決するための手段】ために、本発明は、次の
構成を採用する。 〈構成〉本発明は、基本的に、半導体基板上に形成され
た高融点金属層と、該高融点金属層上に堆積されたアル
ミニゥム系合金層とを含み、該両層間に前記アルミニゥ
ム系合金層のアルミニゥムと前記高融点金属層の金属と
の化合物層が生成される積層構造を有する配線におい
て、前記高融点金属層と前記アルミニゥム系合金層との
間に生成される前記化合物層が配線の伸長方向に連続し
て生成することを阻止すべく、前記高融点金属層を前記
配線の伸長方向に分断し、この分断された高融点金属層
部分間の間隔寸法を、前記化合物層の厚さ寸法の2倍よ
りも大きい値に設定することにより、この高融点金属層
部分の対向面間に成長する前記化合物層が相互に連続す
ることを防止することを特徴とする。
【0006】前記高融点金属層部分における前記配線方
向の長さ寸法をブレッヒ(Blech)の臨界長さよりも小
さい値に設定することにより、より一層、エレクトロマ
イグレーション耐性を高めることができる。このブレッ
ヒの臨界長さは、高融点金属層上の前記アルミニゥム系
合金層に導入される応力の大きさに応じて増減するが、
ほぼ100μmであることから、前記高融点金属層部分
における前記配線方向の長さ寸法を約100μm以下と
することが望ましい。
【0007】また、前記高融点金属部分間の前記分断領
域を、前記配線の伸長方向に関して斜角をもって角度的
に伸長させることができる。前記高融点金属層は、望ま
しくは、前記半導体基板上に形成された絶縁膜層上に堆
積される。前記絶縁膜には、該絶縁膜上に前記高融点金
属層を分断して形成するために相互に対向する壁面間隔
を下方へ向けて増大する凹所を形成することができる。
前記高融点金属層は、チタンで形成することが望まし
い。
【0008】本発明に係る配線は、半導体基板上の絶縁
層上に、高融点金属層をほぼ均一の厚さ寸法に形成し、
配線を施すべき配線領域に沿って前記高融点金属層から
前記絶縁層を部分的に露出させるべく前記高融点金属層
に選択的にエッチング処理を施し、前記絶縁層が露出し
た領域を含む前記高融点金属層上にアルミニゥム系合金
層を形成し、前記配線領域に沿って前記高融点金属層お
よび前記アルミニゥム系合金層とを含む積層構造の不要
部分をエッチング処理により除去することにより、形成
することができる。
【0009】前記高融点金属層への前記エッチング処理
により該金属層から露出する前記絶縁層の露出領域にお
ける前記配線領域の伸長方向に沿った長さ寸法は、前記
高融点金属層と前記アルミニゥム系合金層のアルミニゥ
ムとの化合により生成される化合物の膜厚の2倍以上の
値に設定し、前記露出領域における前記伸長方向と直角
な幅寸法は、前記配線部分の幅寸法よりも大きく設定す
ることにより、確実かつ容易に本願発明に係る配線を形
成することができる。
【0010】前記高融点金属層における前記露出領域間
の寸法は、前記ブレッヒ(Blech)の臨界長さよりも小
さくすることが望ましい。
【0011】前記高融点金属層に、前記配線領域に沿っ
て矩形エッチング孔を形成し、このエッチング孔により
前記高融点金属層からの前記露出領域を形成することが
できる。この露出領域は、前記配線領域に該配線領域の
伸長方向に関して傾斜角度をなすべく格子状に配置され
たエッチング溝により、形成することができる。これら
露出領域は、高融点金属層の分断領域を規定することか
ら、格子状にエッチング溝を形成することにより、配線
方向の如何に拘わらず高融点金属層に分断領域を確実に
導入することができ、これにより配線方向の設定に、自
由度が増す。前記格子状のエッチング溝により区画され
る高融点金属層部分の対角線長さは、ブレッヒ(Blec
h)の臨界長さよりも小さくすることが望ましい。
【0012】また、高融点金属層にエッチング処理を施
してこれを高融点金属層部分に分断することに代えて、
前記半導体基板上の絶縁層に配線領域に沿って、相互に
対向する壁面間隔が下方へ向けて増大するエッチング孔
を形成し、前記絶縁層上に高融点金属層を該高融点金属
層が前記エッチング孔壁面に沿って該エッチング孔の底
面から頂面に連続して成長することなくかつ前記エッチ
ング孔を埋設することのない厚さ寸法でかつ堆積させ、
前記エッチング孔が形成された領域を含む前記高融点金
属層上にアルミニゥム系合金層を形成した後、前記配線
領域に沿って前記高融点金属層および前記アルミニゥム
系合金層とを含む積層構造の不要部分をエッチング処理
により除去することにより、前記したと同様な配線を形
成することができる。
【0013】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例1〉図1は、本発明に係る配線構造を、半導体
基板を有する半導体素子に適用した例を概略的に示す。
本発明に係る配線構造10は、図1に示されているよう
に、例えばSi(シリコン)半導体基板11上を覆って形
成される例えば酸化シリコンのような絶縁膜12上に形
成される。
【0014】半導体基板11上には、従来の集積回路で
よく知られているとおり、図示しないが、例えばMOS
トランジスタ等の多数のトランジスタあるいはその他の
回路素子および配線回路等が組み込まれ、これらを覆う
ように、層間絶縁膜として前記した絶縁膜12が形成さ
れている。
【0015】この絶縁膜12上には、図示しないが絶縁
膜12に形成される従来よく知られたコンタクトホール
あるいはビアホールを経て、絶縁膜12下の前記した素
子部分あるいは配線部分に必要に応じて接続される複数
の配線13が形成されている。
【0016】各配線13は、例えばTi材料からなる高融
点金属層14で形成される多数の帯状の高融点金属層部
分14aと、高融点金属層14上に堆積される例えばAl
−Cu、Al−Si−Cuのようなアルミニゥム系合金層15で
形成されるアルミニゥム合金層部分15aとを含む積層
構造を有する。後述する製造方法で説明するフォトリソ
グラフィを用いたパターニング工程で、アルミニゥム系
合金層15の表面からの照射光の反射を抑制するために
例えばTiNからなる反射防止膜16がアルミニゥム系合
金層15上に形成されるが、図示の例では、この反射防
止膜16の残存部16aが各アルミニゥム合金層部分1
5a上に残っている。
【0017】各高融点金属層部分14aは、それぞれ長
さ寸法L1を有し、それぞれが配線13の伸長方向に沿
って、相互に間隔y1をおいて、整列して形成されてい
る。各配線13のアルミニゥム合金層部分15aは、そ
れらの下方で直線状に整列して配置された複数の各高融
点金属層部分14aを覆うように、しかも端部を相互に
対向させて間隔y1をおいて配列された各高融点金属層
部分14a間に入り込むように、配線13の伸長方向に
沿って形成されている。
【0018】これら高融点金属層部分14aとアルミニ
ゥム合金層部分15aとの界面には、後述する製造工程
で説明するとおり、アルミニゥム系合金層15のスパッ
タ時あるいは熱処理時等の熱により、アルミニゥムと高
融点金属材料であるチタンとの化合物層17が生成され
ている。化合物層17は、その熱履歴の温度に応じた、
ほぼ均一な厚さ寸法t1で生成され、アルミニゥム合金
層部分15aと各高融点金属層部分14aとの界面を覆
うべく、各高融点金属層部分14aの端面および上面を
ほぼ均一に覆う。
【0019】この化合物層17の厚さ寸法t1との関係
で、各高融点金属層部分14aの相互間隔y1は、化合
物層17の成長厚さ寸法t1の2倍よりも大きい値に設
定されている。従って、各高融点金属層部分14aの対
向する端面間には、前記したとおり、アルミニゥム合金
層部分15aと高融点金属層部分14aとの界面に生成
する化合物層17が存在するが、対をなす両対向部分間
には、アルミニゥム合金層部分15aの割り込み部15
a−1が確実に進入しており、各配線13で、隣り合う
高融点金属層部分14aを覆う化合物層17が、直接的
に相互に接触することはなく、その間に介在するアルミ
ニゥム合金層部分15aの割り込み部15a−1によ
り、高融点金属層部分14aおよび化合物層17は、配
線13の伸長方向へ確実に分断されている。
【0020】本発明に係る前記配線構造10では、各配
線13のアルミニゥム合金層部分15a下で間隔y1
おいて存在する各高融点金属層部分14aは、その上方
に位置するアルミニゥム合金層部分15aがエレクトロ
マイグレーションによって部分的に高抵抗を示したと
き、この高抵抗下の通電による高温化によって損傷を受
けることなく、その高抵抗部分のバイパス路として機能
することにより、従来におけると同様に、配線13の耐
久性を高める作用をなす。
【0021】また、高融点金属層部分14aは、その間
に割り込むアルミニゥム合金層部分15aの割り込み部
15a−1により、分断され、また対向する化合物層1
7間に、アルミニゥム系合金層15の割り込み部15a
−1が介在することから、化合物層17が配線13の長
手方向に連続することはなく、その長手方向に分断され
ることから、従来のような配線の長手方向に連続する一
続きの化合物層が形成されることはない。従って、化合
物層17の分断化により、アルミニゥム合金層部分15
aのエレクトロマイグレーションの発生が抑制されるこ
とから、従来に比較してエレクトロマイグレーション耐
性を高めることができ、これにより配線13の耐久性の
向上が図られる。
【0022】各高融点金属層部分14aの長さ寸法L1
は、エレクトロマイグレーションを引き起こす目安の一
つである Blech (ブレッヒ)の臨界長さより、小さく
することが望ましい。このブレッヒの臨界長さは、アル
ミニゥム系合金層15の応力に応じて増減するが、おお
よそ100μmであることから、各高融点金属層部分1
4aの長さ寸法L1は100μmよりも小さな値とする
ことが望ましい。
【0023】図2および図3に沿って、前記した配線構
造10の製造方法を説明する。半導体基板11上に形成
された絶縁膜12を均一に覆うべく、例えばスパッタ法
あるいはCVD法を用いて、図2に示すように、ほぼ均
等な所定の厚さ寸法を有するチタンからなる高融点金属
層14を形成する。
【0024】その後、配線13を施すべき配線領域13
aに沿って、間隔L1をおいて高融点金属層14下の絶
縁膜12を部分的に露出させるために、高融点金属層1
4に開口18を形成する。図示の例では、開口18は、
図2に示すX方向に沿った一辺x1およびY方向に沿っ
た他辺y1を有する矩形開口であり、このような開口1
8は、従来よく知られたフォトリソグラフィおよびエッ
チング技術により、形成することができる。また、その
エッチングには、エッチング媒体にフッ素系あるいは塩
素系のエッチングガスを用いる従来よく知られたドライ
エッチングを用いることが望ましい。
【0025】開口18の一辺x1は、配線13の幅方向
に一致する配線領域13aの幅寸法Wの方向に一致して
おり、開口18の一辺x1は幅寸法Wよりも大きい値に
設定される。これにより、製造誤差のばらつきに拘わら
ず、確実に分断される高融点金属層部分14aを形成す
ることが可能となる。
【0026】また、配線13の伸長方向に一致する配線
領域13aの伸長方向に沿った開口18の他辺y1の寸
法は、高融点金属層14とアルミニゥム系合金層15と
の境界に生成する化合物層17の厚さ寸法t1の2倍を
越える値が与えられる。各配線領域13a上に整列する
開口18間の間隔L1は、前記した Blech (ブレッヒ)
の臨界長さより小さな値に設定することが望ましい。
【0027】高融点金属層14に開口18を形成した
後、図3に示すように、各開口18を埋め込むように、
高融点金属層14上にアルミニゥム系合金層15が形成
される。このアルミニゥム系合金層15は、従来よく知
られるように、スパッタ法あるいはCVD法により、所
定の厚さ寸法に形成することができる。必要に応じて、
アルミニゥム系合金層15上には、例えばTiN膜からな
る反射防止膜16が形成され、さらに、パターニングの
ために、反射防止膜16上にはフォトレジスト19が塗
布される。
【0028】フォトレジスト19上には、露光により、
配線領域13aに対応するパターンが投影される。これ
に続く現像処理により、配線領域13aに対応して残さ
れるフォトレジスト19からなるレジストパターンが形
成され、このレジストパターンをエッチングマスクとす
る従来よく知られたドライエッチング技術により、配線
領域13aに対応する下層部分が残され、不要部分が削
除される。この選択エッチング処理により、残存する前
記下層部分からなる各配線13が形成される。
【0029】前記したところでは、高融点金属層14に
エッチング処理を施すことにより、配線領域13aに整
列する多数の開口すなわちエッチング孔18を形成する
例について、説明した。この多数のエッチング孔18を
高融点金属層14に形成する例に代えて、図4に示すよ
うに、前記したと同様なフォトリソグラフィおよびエッ
チング技術を用いて、絶縁膜12上の高融点金属層14
に格子状にエッチング溝18aおよび18bを形成する
ことができる。
【0030】相互に交差する各エッチング溝18aおよ
び18bの幅寸法w1およびw2は、前記した化合物層1
7の厚さ寸法t1より大きい値に設定される。エッチン
グ溝18aおよび18bの交差角度は、90度とするこ
とができ、また必要に応じて適宜90度よりも増減する
ことができる。また、高融点金属層14の格子状のエッ
チング溝18aおよび18bにより区画される各矩形部
分の対角線寸法z1およびz2は、いずれも前記した Ble
ch (ブレッヒ)の臨界長さより小さな値に設定するこ
とが望ましい。
【0031】高融点金属層14に形成された格子状のエ
ッチング溝18aおよび18bは、その下方にある絶縁
膜12を格子状に露出させる。従って、前記したと同様
に高融点金属層14上にアルミニゥム系合金層15が形
成されるとき、各エッチング溝18aおよび18b内に
アルミニゥム系合金層15が進入することにより、前記
したと同様な割り込み部15a−1が格子状に形成され
る。
【0032】高融点金属層14と、そのエッチング溝1
8aおよび18b内に入り込む割り込み部15a−1を
有するアルミニゥム系合金層15とを備える積層構造
は、図3に示したと同様なパターニング工程および前記
したエッチングにより、選択エッチング処理を受ける。
【0033】このとき、アルミニゥム系合金層15の割
り込み部15a−1を受け入れるエッチング溝18aお
よび18bは格子状に形成されていることから、配線領
域13aが高融点金属層14上で例えば図4に示すY方
向から角度的にずれたとしても、また配線領域13aが
X方向に変位したとしても、そのようなずれに拘わら
ず、各配線13にその伸長方向に関して斜角をもって角
度的に伸長する分断領域を形成することができ、これに
より、パターニングの誤差等に拘わらず、高融点金属層
部分14aを分断する割り込み部15a−1を確実に形
成することができる。従って、図4に示した例によれ
ば、前記したと同様な配線13を一層容易に形成するこ
とが可能となる。
【0034】さらに、絶縁膜12上の高融点金属層14
にエッチング処理を施すことに代えて、図5に示すよう
に、この高融点金属層14が堆積される絶縁膜12に、
予め多数の凹所20を形成することができる。凹所20
は、前記開口18におけると同様に、配線領域13aに
沿って相互に間隔L1をおいて形成されている。この間
隔L1は、前記した Blech (ブレッヒ)の臨界長さより
小さな値に設定することが望ましい。
【0035】また、凹所20は、配線領域13aを横切
るX方向に沿った一辺x1および配線領域13aの伸長
方向に沿った他辺y1を有する矩形開口である。一辺x1
の長さ寸法は配線領域13aの幅寸法Wよりも大きく、
また他辺y1のそれは、前記した化合物層17の厚さ寸
法t1の2倍の値を越える。
【0036】凹所20の互いに対向する一対の一辺を含
む一つの側壁20aおよび20a間の間隔は、凹所20
の開口である頂部からその底部へ向けて増大する。ま
た、凹所20の深さ寸法は、絶縁膜12上に高融点金属
層14を堆積させたとき、凹所20内に堆積する高融点
金属層部分が絶縁膜12上の高融点金属層14部分に連
ならないように、充分な深さ寸法を有する。凹所20
は、従来よく知られたエッチングにより、形成すること
ができる。
【0037】凹所20の形成後、スパッタあるいはCV
D法を用いて、絶縁膜12上には、高融点金属層14が
堆積される。この高融点金属層14の堆積に際し、その
成長に方向性を与えることにより、図6に示されている
ように、凹所20の一対の側壁20aおよび20aへの
高融点金属の成長を防止することができる。その結果、
凹所20の底部には、高融点金属が堆積されるものの、
この堆積部分が絶縁膜12の表面に堆積した高融点金属
層14に連なることはない。
【0038】高融点金属層14の堆積後、前記した例に
おけると同様に、高融点金属層14上にアルミニゥム系
合金層15が堆積される。このアルミニゥム系合金層1
5の堆積により、図7に示されているとおり、割り込み
部15a−1が凹所20内に伸長する。
【0039】アルミニゥム系合金層15の形成後、必要
に応じて反射防止膜16が形成され、前記したと同様な
フォトリソグラフィおよびエッチング技術により、不要
部が選択的に除去され、これにより図7に示す配線13
が形成される。
【0040】図7に示すとおり、アルミニゥム系合金層
15の割り込み部15a−1は、アルミニゥム系合金層
15と高融点金属層14との間に生成される化合物層1
7間に伸長することにより、前記した例におけると同様
に、化合物層17が配線13の伸長方向に連なることを
確実に阻止する。従って、図1に示した例におけると同
様に、化合物層17の分断化により、アルミニゥム合金
層部分15aのエレクトロマイグレーションの発生が抑
制されることから、従来に比較してエレクトロマイグレ
ーション耐性を高めることができ、これにより配線13
の耐久性の向上が図られる。
【0041】
【発明の効果】本発明に係る配線構造によれば、アルミ
ニゥム系合金層下の高融点金属層が配線の伸長方向で分
断されていることから、アルミニゥム系合金層と高融点
金属層との間に生成されるアルミニゥム化合物層が配線
の伸長方向に連続することはなく、この化合物層の連続
によるエレクトロマイグレーション耐性の低下を防止す
ることができ、これにより配線の断線寿命の増大を図る
ことが可能となる。
【0042】また、本発明に係る配線製造方法によれ
ば、前記したように、絶縁層または高融点層にエッチン
グ処理を施すことにより、アルミニゥム系合金層下の高
融点金属層を配線方向に分断して形成することができる
ことから、該高融点金属層が配線の伸長方向で分断され
た配線構造を比較的容易に製造することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る配線構造を概略的に示す斜視図で
ある。
【図2】本発明に係る配線製造方法における高融点金属
層形成工程を示す斜視図である。
【図3】本発明に係る配線製造方法における配線パター
ニング工程を示す斜視図である。
【図4】本発明に係る配線製造方法における他の変形例
を示す図2と同様な図面である。
【図5】本発明に係る配線製造方法における他の具体例
を示す絶縁層へのエッチング処理工程を示す斜視図であ
る。
【図6】本発明に係る配線製造方法における他の具体例
についての高融点金属層形成工程を示す図2と同様な図
面である。
【図7】本発明に係る配線製造方法により形成された他
の配線構造をその一部を破断して示す斜視図である。
【符号の説明】
10 配線構造 11 半導体基板 12 絶縁膜 13 配線 14 高融点金属層 14a 高融点金属層部分 15 アルミニゥム系合金層 15a アルミニゥム合金層部分 17 化合物層 18 (開口)エッチング孔 18a、18b エッチング溝 20 凹所
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH09 HH17 HH18 HH33 MM08 MM14 MM20 PP06 PP15 PP21 QQ03 QQ08 QQ09 QQ11 RR04 WW01 XX05

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された高融点金属層
    と、該高融点金属層上に堆積されたアルミニゥム系合金
    層とを含み、該両層間に前記アルミニゥム系合金層のア
    ルミニゥムと前記高融点金属層の金属との化合物層が生
    成される積層構造を有する配線の構造であって、前記高
    融点金属層は、前記アルミニゥム系合金層により前記配
    線の伸長方向に分断され、分断された高融点金属層部分
    間の間隔寸法は、前記化合物層の厚さ寸法の2倍よりも
    大きい値を示すことを特徴とする、半導体装置のための
    配線構造。
  2. 【請求項2】 前記高融点金属層部分における前記配線
    方向の長さ寸法は、ブレッヒ(Blech)の臨界長さより
    も小さいことを特徴とする請求項1記載の配線構造。
  3. 【請求項3】 前記高融点金属層部分間の前記分断領域
    は、前記配線の伸長方向に関して斜角をもって角度的に
    伸長する請求項1記載の配線構造。
  4. 【請求項4】 前記高融点金属層は、前記半導体基板上
    に形成された絶縁膜層上に堆積されている請求項1記載
    の配線構造。
  5. 【請求項5】 前記絶縁膜には、前記高融点金属層部分
    間に対応して、相互に対向する壁面間隔を下方へ向けて
    増大する凹所が形成されている請求項4記載の配線構
    造。
  6. 【請求項6】 前記高融点金属層は、チタンからなる請
    求項1記載の配線構造。
  7. 【請求項7】 半導体基板上の絶縁層上に、高融点金属
    層をほぼ均一の厚さ寸法に形成すること、配線を施すべ
    き配線領域に沿って前記高融点金属層から前記絶縁層を
    部分的に露出させるべく前記高融点金属層に選択的にエ
    ッチング処理を施すこと、前記絶縁層が露出した領域を
    含む前記高融点金属層上にアルミニゥム系合金層を形成
    すること、前記配線領域に沿って前記高融点金属層およ
    び前記アルミニゥム系合金層とを含む積層構造の配線を
    形成すべく、前記積層構造の不要部分をエッチング処理
    により除去することを特徴とする配線の形成方法。
  8. 【請求項8】 前記高融点金属層への前記エッチング処
    理により該金属層から露出する前記絶縁層の露出領域に
    おける前記配線領域の伸長方向に沿った長さ寸法は、前
    記高融点金属層と前記アルミニゥム系合金層のアルミニ
    ゥムとの化合により生成される化合物の膜厚の2倍以上
    の値を有し、前記露出領域における前記伸長方向と直角
    な幅寸法は、前記配線部分の幅寸法よりも大きいことを
    特徴とする請求項7記載の形成方法。
  9. 【請求項9】 前記高融点金属層における前記露出領域
    間の寸法は、ブレッヒ(Blech)の臨界長さよりも小さ
    いことを特徴とする請求項7記載の形成方法。
  10. 【請求項10】 前記高融点金属層から露出する前記露
    出領域は、前記配線領域に沿って形成された矩形エッチ
    ング孔により規定される請求項7記載の形成方法。
  11. 【請求項11】 前記高融点金属層から露出される前記
    露出領域は、前記配線領域に該配線領域の伸長方向に関
    して傾斜角度をなすべく格子状に配置されたエッチング
    溝により規定される請求項7記載の形成方法。
  12. 【請求項12】 前記格子状のエッチング溝により区画
    される高融点金属層部分の対角線長さは、ブレッヒ(Bl
    ech)の臨界長さよりも小さいことを特徴とする請求項
    11記載の形成方法。
  13. 【請求項13】 半導体基板上の絶縁層に配線領域に沿
    って、相互に対向する壁面間隔が下方へ向けて増大する
    エッチング孔を形成すること、前記絶縁層上に高融点金
    属層を該高融点金属層が前記エッチング孔壁面に沿って
    該エッチング孔の底面から頂面に連続して成長すること
    なくかつ前記エッチング孔を埋設することのない厚さ寸
    法でかつ堆積させること、前記エッチング孔が形成され
    た領域を含む前記高融点金属層上にアルミニゥム系合金
    層を形成すること、前記配線領域に沿って前記高融点金
    属層および前記アルミニゥム系合金層とを含む積層構造
    の配線を形成すべく、前記積層構造の不要部分をエッチ
    ング処理により除去することを特徴とする配線の形成方
    法。
  14. 【請求項14】 前記絶縁層の前記エッチング孔に対応
    して形成される前記高融点金属層の空所における前記配
    線領域の伸長方向に沿った長さ寸法は、前記高融点金属
    層と前記アルミニゥム系合金層のアルミニゥムとの化合
    により生成される化合物の膜厚の2倍以上の値を有し、
    前記空所における前記伸長方向と直角な幅寸法は、前記
    配線部分の幅寸法よりも大きいことを特徴とする請求項
    13記載の形成方法。
  15. 【請求項15】 前記配線領域に沿った前記高融点金属
    層の前記空所間における高融点金属層部分の長さ寸法
    は、ブレッヒ(Blech)の臨界長さよりも小さいことを
    特徴とする請求項13記載の形成方法。
JP21297699A 1999-07-28 1999-07-28 半導体装置のための配線構造および配線形成方法 Expired - Fee Related JP3437801B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21297699A JP3437801B2 (ja) 1999-07-28 1999-07-28 半導体装置のための配線構造および配線形成方法
US09/449,908 US6288450B1 (en) 1999-07-28 1999-12-02 Wiring structure for semiconductor device
KR1020000011744A KR100695823B1 (ko) 1999-07-28 2000-03-09 반도체장치를 위한 배선구조 및 배선 형성방법
TW089104571A TW465029B (en) 1999-07-28 2000-03-14 Wiring structure for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21297699A JP3437801B2 (ja) 1999-07-28 1999-07-28 半導体装置のための配線構造および配線形成方法

Publications (2)

Publication Number Publication Date
JP2001044199A true JP2001044199A (ja) 2001-02-16
JP3437801B2 JP3437801B2 (ja) 2003-08-18

Family

ID=16631424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21297699A Expired - Fee Related JP3437801B2 (ja) 1999-07-28 1999-07-28 半導体装置のための配線構造および配線形成方法

Country Status (4)

Country Link
US (1) US6288450B1 (ja)
JP (1) JP3437801B2 (ja)
KR (1) KR100695823B1 (ja)
TW (1) TW465029B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741877B1 (ko) 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 이의 제조 방법
US20070284662A1 (en) * 2006-06-09 2007-12-13 International Business Machines Corporation Microelectronic structure including high current density resistor
JP2009146958A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
US7981771B2 (en) * 2008-06-04 2011-07-19 International Business Machines Corporation Structures and methods to enhance Cu interconnect electromigration (EM) performance
US8421239B2 (en) * 2010-03-16 2013-04-16 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4485675A (en) * 1982-09-17 1984-12-04 Verret Willie M Pneumatic fluid densiometer
EP0223698A3 (en) * 1985-11-14 1987-11-19 Thomson Components-Mostek Corporation Hillock immunization mask
JPH06196483A (ja) * 1992-12-24 1994-07-15 Sony Corp 半導体装置およびその製造方法
US5439731A (en) 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
JP2754176B2 (ja) 1995-03-13 1998-05-20 エルジイ・セミコン・カンパニイ・リミテッド 緻密なチタン窒化膜及び緻密なチタン窒化膜/薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
US5712510A (en) * 1995-08-04 1998-01-27 Advanced Micro Devices, Inc. Reduced electromigration interconnection line
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
JP3415387B2 (ja) * 1997-02-18 2003-06-09 株式会社東芝 半導体装置およびその製造方法
JPH10335330A (ja) 1997-05-29 1998-12-18 Sony Corp 多層溝配線
US6191481B1 (en) * 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same

Also Published As

Publication number Publication date
KR20010014554A (ko) 2001-02-26
TW465029B (en) 2001-11-21
US6288450B1 (en) 2001-09-11
JP3437801B2 (ja) 2003-08-18
KR100695823B1 (ko) 2007-03-16

Similar Documents

Publication Publication Date Title
JPS61172351A (ja) 集積回路およびその製法
US5561084A (en) Method of making an interconnection structure of a semiconductor device
JPH08306774A (ja) 半導体装置及びその製造方法
US6133635A (en) Process for making self-aligned conductive via structures
JP2001044199A (ja) 半導体装置のための配線構造および配線形成方法
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
US20100244254A1 (en) Semiconductor device
JP4068845B2 (ja) 配線構造
JP3375460B2 (ja) 半導体装置
KR100645213B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
JPH08204002A (ja) 半導体集積回路装置の製造方法
JP3065153B2 (ja) 半導体集積回路装置のグリッドライン製造方法
KR100324595B1 (ko) 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
JPH0582521A (ja) 集積回路用の導電性構成体
JPH04214630A (ja) 半導体装置の製造方法
KR100268899B1 (ko) 반도체소자의금속배선및그형성방법
KR100731056B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
KR100752184B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
JP2001298093A (ja) 半導体装置及びその製造方法
JPH1084041A (ja) 半導体装置及びその製造方法
JPH05136271A (ja) 半導体集積回路装置およびその製造方法
KR0169761B1 (ko) 반도체 소자의 금속배선 형성방법
JPH08316310A (ja) 半導体装置の製造方法
JPH05218208A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees