TWI449146B - 熔絲結構 - Google Patents

熔絲結構 Download PDF

Info

Publication number
TWI449146B
TWI449146B TW099130824A TW99130824A TWI449146B TW I449146 B TWI449146 B TW I449146B TW 099130824 A TW099130824 A TW 099130824A TW 99130824 A TW99130824 A TW 99130824A TW I449146 B TWI449146 B TW I449146B
Authority
TW
Taiwan
Prior art keywords
cathode
fuse
connectors
coupled
anode
Prior art date
Application number
TW099130824A
Other languages
English (en)
Other versions
TW201115709A (en
Inventor
Shien Yang Wu
Wei Chan Kung
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201115709A publication Critical patent/TW201115709A/zh
Application granted granted Critical
Publication of TWI449146B publication Critical patent/TWI449146B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

熔絲結構
本發明係有關於熔絲結構及其形成方法，特別有關於在半導體元件中的電性熔絲及其形成方法。
在半導體工業上，熔絲元件因為各種目的而被廣泛地使用在積體電路中，例如作為記憶體修復、類比電阻器調整以及晶片識別。舉例來說，在相同的晶片上以多餘的記憶胞取代有缺陷的記憶胞，可以使得記憶體的製造產率顯著地增加。使用雷射束切斷的熔絲稱為雷射熔絲(laser fuse)，藉由通過電流而切斷或燒斷的熔絲則稱為電性熔絲(electrical fuse)或電子熔絲(e-fuse)。經由在具有多重可能用途的積體電路內選擇性地燒斷熔絲，可以更經濟地製造出一般的積體電路設計，並且適合於各種客製用途。
電子熔絲可以併入積體電路的設計中，其中熔絲被選擇性地燒斷，例如藉由通過足夠量的電流，使得熔斷體(fuse link)產生電子遷移或熔融，因而形成更具有阻抗的路徑或開路(open circuit)。然而，當大的電流穿過熔絲時，在傳統的熔絲之陰極接觸窗會產生問題，傳統的陰極接觸窗通常會對齊熔斷體的軸並靠近熔斷體，並且具有非常小的接觸面積，因為傳統的陰極接觸窗靠近且對齊熔斷體，熔斷體與陰極接觸窗之間的電阻遠低於熔斷體與陰極內的其他任何接觸窗之間的任何電阻，因此，此低電阻會使得大部分的電流流過陰極接觸窗。
大的電流流過陰極接觸窗會造成接觸窗內的金屬之電子遷移至熔斷體，然後當大的電流要產生更具阻抗的路徑或開路時，金屬的電子遷移會使得熔斷體再次讓電路短路。此問題在晶片的高溫儲存(high temperature storage；HTS)或烘烤製程之後會增加，因此，業界亟需更堅固耐用的熔絲結構，以克服習知技術的缺陷。
依據一實施例，熔絲結構包括：陽極、陰極、熔斷體介於陰極與陽極之間，以及陰極連接器耦接至陰極，每個陰極連接器等於或大於耦接至主動元件之接觸窗的最小特徵尺寸的約兩倍。
依據另一實施例，熔絲結構包括：陽極及陰極，陰極具有連接器耦接至陰極，以及熔斷體耦接在陰極與陽極之間，每個連接器的剖面面積等於或大於耦接主動元件之連接器的剖面面積。
依據另一實施例，熔絲結構包括：陰極、熔斷體、陽極，在陰極之上的介電質，在陰極之上的介電質內的開口，以及設置在開口內的金屬連接器，熔斷體耦接在陰極與陽極之間，開口暴露出陰極的一部份，並且平行於陰極之上表面的每個開口之剖面面積大於最小特徵尺寸。
為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：
在此所描述的實施例係有關於半導體晶片中的電性熔絲結構，也可在其他實施例中使用電性熔絲結構。
第1圖顯示熔絲結構10，包括陰極12、熔斷體(fuse link)14以及陽極16。熔絲結構10可由金屬製成，例如銅或類似的金屬材料，或是由多晶矽的矽化物(silicided polysilicon)製成，例如鎳化矽(NiSi)、鈦化矽(TiSi2 )、鈷化矽(CoSix )、鉑化矽(PtSi2 )或類似的材料。陰極12具有矩形的上表面，以及兩個接觸窗(contact)18耦接至其上表面。陽極16具有漏斗形的上表面，以及接觸窗20耦接至其上表面。接觸窗18與20可包括銅、鎢或類似的金屬，並且也可包括擴散阻障層襯墊在接觸窗18與20內，擴散阻障層包括例如TiN、TaN或類似的材料。熔斷體14的寬度(垂直於箭頭22)遠小於陰極12與陽極16的寬度。雖然在此描述中稱為接觸窗18與20，這些接觸窗也可以是導孔(via)以及/或接觸孔。
相較於耦接至晶片內其他部分之主動元件，例如電晶體閘極的接觸窗，在陰極12中，耦接陰極12的接觸窗18之上表面面積較大，並且接觸窗18不會與由箭頭22表示之穿過熔斷體14的長軸對齊或相交。例如，虛線26標示出沿著熔斷體14的邊緣之長軸，其定義出在陰極12內的一區域，此區域內無接觸窗耦接陰極12。
在第1圖的示範性實施例中進一步說明本實施例，其尺寸以32nm的技術世代描述，但並不限定於在此所描述的實施例之尺寸，在此技術領域中具有通常知識者當可瞭解，其尺寸可依據不同的技術世代而改變。在32nm技術世代的元件之一實施例中，陽極16中的接觸窗20可以是接觸孔或導孔，且其表面區域的寬度可約為40nm，長度約為40nm，因此，接觸窗20的面積可以是其平方。接觸窗20可作為最小特徵尺寸(minimum feature size)，最小特徵尺寸對應至實施例的技術世代，例如為閘極電極、接觸窗或金屬線。舉例來說，對於32nm的技術世代而言，接觸窗的尺寸可具有介於約15nm至約40nm之間的臨界尺寸(critical dimension)，導孔的尺寸可具有介於約20nm至約50nm之間的臨界尺寸。因此，接觸窗20可約等於或大於一接觸窗的最小特徵尺寸，此接觸窗耦接至在此晶片的另一部份中的主動元件，例如電晶體閘極，或者更進一步地，接觸窗20可介於一接觸窗的最小特徵尺寸的約一倍至約兩倍之間，此接觸窗耦接至在此晶片的另一部份中的主動元件。對於不同技術世代而言，最小特徵尺寸具有不同的臨界尺寸。
熔斷體14的長度可約為240nm，且其寬度介於約40nm至約60nm之間。因此，熔斷體14的寬度可約等於或大於閘極電極的最小特徵尺寸，或者更進一步地，熔斷體14的寬度可介於閘極電極的最小特徵尺寸的約一倍至約兩倍之間。另外，熔斷體14的寬度可約等於或大於金屬線寬度的最小特徵尺寸，或者更進一步地，熔斷體14的寬度可介於金屬線寬度的最小特徵尺寸的約一倍至約兩倍之間。在陰極12中的接觸窗18之表面區域寬度可約為120nm，且其長度可約為120nm，因此，接觸窗18的面積可以用平方計算，且可約等於或大於一接觸窗的最小特徵尺寸的兩倍，此接觸窗耦接至在此晶片的另一部份中的主動元件，或者更進一步地，接觸窗18的面積範圍可在耦接主動元件之接觸窗的最小特徵尺寸的約兩倍至約四倍之間。這些尺寸可依據不同的技術世代而改變，或者依據不同的需要以及設計需求而改變。
箭頭22也可以表示電流施加在熔絲結構10時，電子流動的方向。因此，在此技術領域中具有通常知識者可以很容易理解，這些接觸窗18與熔斷體14為等距離設置，使得熔斷體14與每個接觸窗18之間的電阻也相等，相同的電阻可使得流過熔斷體14的電流大抵上均等地分攤在每個接觸窗18之間，這可以降低在習知的單一接觸窗中被隔絕的大電流。進一步地，接觸窗18的接觸面積大抵上很大，當電流施加至熔絲結構時，可以降低單一接觸窗18的電流密度，流過任何單一接觸窗18的電流與電流密度的降低量，可使得熔絲結構具有更強健的電子遷移能力，使得接觸窗18內或上方的金屬較不可能遷移至熔斷體14，並使得熔絲結構10短路。
第2至4圖說明其他實施例，當需要更多的接觸窗作為多餘物時，需要第2至4圖中的實施例。第2圖顯示的熔絲結構30包括陰極32，陰極32包括由內部與外部接觸窗34a與34b所組成的1乘4之陣列，內部與外部的接觸窗34a與34b都稱為接觸窗34，其也可以是導孔。接觸窗34不會與熔斷體14對齊，而是從熔斷體的長軸偏移，內部的接觸窗34a從熔斷體14的長軸以等距離設置，或者從虛線26所定義的區域以等距離設置，並且外部的接觸窗34b也從此長軸以等距離設置。接觸窗34具有大的接觸表面面積，每個接觸窗34的長度約為120nm，且寬度約為60nm，雖然其他的尺寸也可以使用。
第3圖顯示的熔絲結構40包括陰極42，陰極42包括由接觸窗44所組成的2乘2之陣列，其也可以是導孔。接觸窗44不會與熔斷體14對齊，並且具有相對較大的接觸表面面積，比較靠近熔斷體14的兩個接觸窗44從熔斷體14的長軸以等距離設置，並且比較遠離熔斷體14的兩個接觸窗44也從此長軸以等距離設置。每個接觸窗的長度約為60nm，且寬度約為120nm，但是其他的尺寸也可以在此實施例的範圍內考慮使用。
第4圖顯示的熔絲結構50包括陰極52，陰極52包括由接觸窗54所組成的2乘4之陣列，其也可以是導孔。接觸窗54不會與熔斷體14對齊，並且具有相對較大的接觸表面面積。多對互相對應的接觸窗54從熔斷體14的長軸以等距離設置，接觸窗54對稱地排列在熔斷體14長軸的相反側。每個接觸窗的長度約為60nm，且寬度約為60nm，但是其尺寸可以改變。
第5A-5F圖顯示依據實施例，形成熔絲結構的示範性方法，這些圖式顯示熔絲結構的陰極之剖面圖，例如沿著第1圖中的線A-A之陰極12。在第5A圖中，提供半導體基底102，例如矽、矽鍺或類似的材料。在半導體基底102中蝕刻出一凹處，並且在凹處內形成介電質，產生淺溝槽隔絕區(shallow trench isolation；STI)104。介電質可藉由將半導體基底102氧化而形成，或藉由在半導體基底102之上沈積介電質而形成，或者可使用相似的技術形成。
在第5B圖中，於半導體基底102之上形成金屬或多晶矽層106，例如藉由全面性的沈積(blanket deposition)形成。如果使用金屬，金屬層106可包括銅或類似的材料。然後，在金屬或多晶矽層106上方形成光阻108，光阻108位於淺溝槽隔絕區104上方。將光阻108的上表面圖案化，其與第1至4圖所示之上表面的圖案相似，在光阻108內的虛線表示在後續的熔絲結構中之熔斷體的寬度。
在第5C圖中，進行蝕刻製程使得光阻108的圖案加在金屬或多晶矽層106上，在金屬或多晶矽層106中的虛線表示耦接至陰極的熔斷體之寬度。如果在金屬或多晶矽層106中使用多晶矽，則多晶矽可以藉由沈積金屬並且將此結構退火而金屬矽化，此金屬例如為鈦、鈷、鎳、鉑或類似的材料，退火後產生鈦化矽、鈷化矽、鎳化矽、鉑化矽或其他類似的矽化物。接著，在半導體基底102之上沈積介電層110，例如為層間介電層(interlayer dielectric；ILD)。在介電層110之上沈積光阻112，並且將光阻112圖案化，經由開口114暴露出在殘餘的金屬或多晶矽層106之上的介電層110的一部份。
在第5D圖中，進行蝕刻製程將開口114的圖案加到介電層110內，形成開口116。然後，在介電層110之上形成另一光阻118，其具有開口120圖案在其中。然後進行等向性蝕刻，在介電層110內形成開口，使得後續形成在開口116內的接觸窗耦接在一起，因此，此製程係描述雙鑲嵌(dual damascene)製程。然而，此實施例並不限定於雙鑲嵌製程，在此技術領域中具有通常知識者當可瞭解，單鑲嵌製程或其他類似製程的功效。
在第5E圖中，於結構上沈積順應性的擴散阻障層122，並且在擴散阻障層122上沈積金屬124。擴散阻障層122可以是任何習知的阻障層，例如氮化鈦、氮化鉭或類似的材料。金屬124可以是銅、鎢或類似的材料。
在第5F圖中，多餘的金屬124被移除，並且在介電層110之上，且不在任何開口內之擴散阻障層122也被移除，例如可藉由化學機械研磨(chemical mechanical polish；CMP)移除，藉此形成接觸窗126耦接作為陰極的金屬或多晶矽層106，以及形成線128將接觸窗126耦接在一起，並且形成一區域，其可耦接在後續的金屬層間介電層(intermetal dielectric；IMD)中的導孔。因此，所形成的接觸窗126具有較大的接觸面積，並且不會對齊任何熔斷體，熔斷體由虛線標示。此製程可產生如第1圖所示之熔絲結構10的佈局，但是在此技術領域中具有通常知識者當可瞭解，可對製程進行任何所需的修改，以形成其他實施例，例如第2至4圖所示之結構。
第6A-6F圖顯示依據實施例，形成熔絲結構的另一示範性方法，這些圖式顯示熔絲結構的陰極之剖面圖，例如沿著第1圖中的線A-A之陰極12。在第6A圖中，提供第一介電層202，例如二氧化矽、氮化矽、氮氧化矽或類似的材料。第一介電層202可形成在半導體基底之上，例如為半導體晶片中的層間介電層(ILD)或金屬層間介電層(IMD)的一部份。在第一介電層202之上的光阻204被圖案化，具有開口206在其中。光阻204的圖案與第1至4圖所示之上表面的圖案相似，在光阻204內的垂直虛線表示在後續的熔絲結構中的熔斷體之寬度，並且水平的虛線表示圍繞開口206的光阻204之其他區域的上表面。
在第6B圖中，第一介電層202被蝕刻，使得開口206加在介電層202中。接著，在第一介電層202之上形成金屬或多晶矽層208，例如藉由全面性的沈積(blanket deposition)形成。如果使用金屬，金屬層208可包括銅或類似的材料。然後移除任何多餘的金屬或多晶矽，例如藉由化學機械研磨製程。如果使用多晶矽作為多晶矽層208，則可以在多晶矽之上沈積金屬，例如鈦、鈷、鎳、鉑或類似的材料，並將此結構退火形成矽化物，例如鈦化矽、鈷化矽、鎳化矽、鉑化矽或其他類似的矽化物。
在第6C圖中，沈積第二介電層210在第一介電層202與金屬或多晶矽層208之上，第二介電層210可以是後續的層間介電層或金屬層間介電層。在第二介電層210之上沈積光阻212，並且將光阻212圖案化，經由開口214暴露出在殘餘的金屬或多晶矽層208之上的介電層210的一部份。
在第6D圖中，進行蝕刻製程將開口214的圖案加到第二介電層210內，形成開口218。然後，在第二介電層210之上形成另一光阻216，具有開口220圖案在其中。接著進行等向性蝕刻，在第二介電層210內形成開口，使得後續形成在開口218內的接觸窗耦接在一起，因此，此製程係描述雙鑲嵌(dual damascene)製程的使用。然而，此實施例並不限定於雙鑲嵌製程，在此技術領域中具有通常知識者當可瞭解，單鑲嵌製程或其他類似製程的功效。
在第6E圖中，於結構上沈積順應性的擴散阻障層222，並且在擴散阻障層222上沈積金屬224。擴散阻障層222可以是任何習知的阻障層，例如氮化鈦、氮化鉭或類似的材料。金屬224可以是銅、鎢或類似的材料。
在第6F圖中，多餘的金屬224被移除，並且在第二介電層210之上，且不在任何開口內的擴散阻障層222也被移除，例如藉由化學機械研磨(CMP)製程移除，藉此形成導孔226耦接至作為陰極的金屬或多晶矽層206，以及形成線128將導孔226耦接在一起，並且形成一區域，其可耦接在後續的金屬層間介電層(IMD)中的導孔。因此，所形成的導孔226具有較大的接觸面積，並且不會與任何熔斷體對齊，熔斷體由虛線表示。此製程可產生如第1圖所示之熔絲結構10的佈局，但是在此技術領域中具有通常知識者當可瞭解，可在此製程中施加任何需要的修改，以形成其他實施例，例如第2至4圖所示之結構。
雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。例如上述各種阻擋結構以及偽多晶矽結構可在不同的實施例中實施，並且也可以互相結合使用。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
10、30、40、50．．．熔絲結構
12、32、42、52．．．陰極
14．．．熔斷體
16．．．陽極
18、34a、34b、44、54、20、126、226．．．接觸窗
22．．．穿過熔斷體的長軸
26．．．沿著熔斷體邊緣的長軸
102．．．半導體基底
104．．．淺溝槽隔絕區構
106、208．．．金屬或多晶矽層
108、112、118、204、212、216．．．光阻
110．．．介電層
114、116、120、206、214、218、220．．．開口
122、222．．．擴散阻障層
124、224‧‧‧金屬
128、228‧‧‧線
202‧‧‧第一介電層
210‧‧‧第二介電層
第1圖係顯示依據一實施例之電性熔絲結構。
第2圖係顯示依據另一實施例之電性熔絲結構。
第3圖係顯示依據又另一實施例之電性熔絲結構。
第4圖係顯示依據再另一實施例之電性熔絲結構。
第5A-5F圖係顯示依據一實施例，形成電性熔絲結構的示範性製程。
第6A-6F圖係顯示依據另一實施例，形成電性熔絲結構的示範性製程。
10．．．熔絲結構
12．．．陰極
14．．．熔斷體
16．．．陽極
18、20．．．接觸窗
22．．．穿過熔斷體的長軸
26．．．沿著熔斷體邊緣的長軸

Claims (10)

  1. 一種熔絲結構，包括：一陽極；一陰極；一熔斷體，介於該陽極與該陰極之間；複數個陰極連接器耦接至該陰極，其中每個陰極連接器等於或大於一接觸窗的一最小特徵尺寸的兩倍，該接觸窗耦接至一主動元件；以及複數個陽極連接器耦接至該陽極，其中該些陰極連接器的尺寸大於該些陽極連接器的尺寸。
  2. 如申請專利範圍第1項所述之熔絲結構，其中每個陰極連接器介於該接觸窗的該最小特徵尺寸的兩倍至四倍之間，該接觸窗耦接至該主動元件。
  3. 如申請專利範圍第1項所述之熔絲結構，其中每個陽極極連接器等於或大於該接觸窗的該最小特徵尺寸的一倍，該接觸窗耦接至該主動元件。
  4. 如申請專利範圍第3項所述之熔絲結構，其中每個陽極連接器介於該接觸窗的該最小特徵尺寸的一倍至兩倍之間，該接觸窗耦接至該主動元件。
  5. 如申請專利範圍第1項所述之熔絲結構，其中該熔斷體的寬度等於或大於一閘極電極或一金屬線寬度的一最小特徵尺寸的一倍。
  6. 如申請專利範圍第5項所述之熔絲結構，其中該熔斷體的該寬度介於該閘極電極或該金屬線寬度的該最小特徵尺寸的一倍至兩倍之間。
  7. 如申請專利範圍第1項所述之熔絲結構，其中該熔斷體包括一第一長軸，沿著該熔斷體的一上表面之一第一邊緣，以及一第二長軸，沿著該熔斷體的該上表面之一第二邊緣，其中該第一長軸與該第二長軸定義出該陰極的上表面的一貫穿區域，該貫穿區域為該陰極對齊該熔斷體的一區域，且其中在該貫穿區域內無連接器耦接該陰極。
  8. 如申請專利範圍第7項所述之熔絲結構，其中該些陰極連接器包括一對互相對應的連接器，該對連接器被該貫穿區域平分為二，使得該對連接器中的每個連接器與該貫穿區域之間的距離相等。
  9. 如申請專利範圍第1項所述之熔絲結構，其中耦接至該陰極的該些陰極連接器包括一連接器陣列耦接至該陰極。
  10. 一種熔絲結構，包括：一陰極；一熔斷體；一陽極，其中該熔斷體耦接在該陰極與該陽極之間；一介電質，設置在該陰極之上；複數個開口，設置在該陰極之上的該介電質內，該些開口暴露出該陰極的一部份，且平行於該陰極的一上表面的每個開口的一剖面面積大於一最小特徵尺寸的兩倍；複數個金屬連接器，設置在該些開口內；一擴散阻障物設置在該些開口內，介於該介電質與 該些金屬連接器之間；以及複數個陽極連接器耦接至該陽極，其中該些金屬連接器的尺寸大於該些陽極連接器的尺寸。
TW099130824A 2009-10-30 2010-09-13 熔絲結構 TWI449146B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US25679209P 2009-10-30 2009-10-30
US30858810P 2010-02-26 2010-02-26
US12/771,768 US8686536B2 (en) 2009-10-30 2010-04-30 Electrical fuse structure and method of formation

Publications (2)

Publication Number Publication Date
TW201115709A TW201115709A (en) 2011-05-01
TWI449146B true TWI449146B (zh) 2014-08-11

Family

ID=43924484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130824A TWI449146B (zh) 2009-10-30 2010-09-13 熔絲結構

Country Status (4)

Country Link
US (2) US8686536B2 (zh)
JP (1) JP5442580B2 (zh)
CN (2) CN105957857A (zh)
TW (1) TWI449146B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045073B4 (de) 2009-10-30 2021-04-22 Taiwan Semiconductor Mfg. Co., Ltd. Elektrische Sicherungsstruktur
US8686536B2 (en) * 2009-10-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
US10249379B2 (en) * 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US8896088B2 (en) * 2011-04-27 2014-11-25 International Business Machines Corporation Reliable electrical fuse with localized programming
US20130043556A1 (en) * 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
US10134631B2 (en) 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US8716831B2 (en) * 2011-09-29 2014-05-06 Broadcom Corporation One time programmable structure using a gate last high-K metal gate process
KR101386703B1 (ko) * 2012-09-28 2014-05-07 매그나칩 반도체 유한회사 반도체 소자의 전기 퓨즈 및 그 제조방법
CN103794549B (zh) * 2012-10-31 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9773632B2 (en) * 2015-09-08 2017-09-26 Micron Technology, Inc. Fuse element assemblies
US10935590B2 (en) * 2017-10-17 2021-03-02 Infineon Technologies Ag Electrically-verifiable fuses and method of fuse verification
CN108493182B (zh) * 2018-03-08 2019-05-07 长鑫存储技术有限公司 电可编程熔丝结构以及半导体器件
US11996837B2 (en) 2021-08-20 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW445624B (en) * 1999-04-14 2001-07-11 Ibm Slotted contacts for minimizing the voltage required to electrically blow fuses
TWI258801B (en) * 2004-06-29 2006-07-21 Taiwan Semiconductor Mfg New fuse structure
TW200941690A (en) * 2008-03-27 2009-10-01 Mediatek Inc Electrical fuse structure
US20090261450A1 (en) * 2008-04-21 2009-10-22 Hsin-Li Cheng Electrical Fuse Structure and Method

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212102A (en) 1990-08-22 1993-05-18 National Semiconductor Corporation Method of making polysilicon Schottky clamped transistor and vertical fuse devices
US5244836A (en) 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices
US5427979A (en) 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
US5493146A (en) 1994-07-14 1996-02-20 Vlsi Technology, Inc. Anti-fuse structure for reducing contamination of the anti-fuse material
KR960006068A (ko) 1994-07-29 1996-02-23 가네꼬 히사시 반도체 장치 및 이의 제조 방법
US5472901A (en) 1994-12-02 1995-12-05 Lsi Logic Corporation Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
US5618750A (en) 1995-04-13 1997-04-08 Texas Instruments Incorporated Method of making fuse with non-corrosive termination of corrosive fuse material
US5538924A (en) 1995-09-05 1996-07-23 Vanguard International Semiconductor Co. Method of forming a moisture guard ring for integrated circuit applications
US5702982A (en) 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
KR100219507B1 (ko) 1996-12-17 1999-09-01 윤종용 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법
US5953635A (en) 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
US5976943A (en) 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US5970346A (en) 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
US5989784A (en) 1998-04-06 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Etch recipe for embedded DRAM passivation with etch stopping layer scheme
US6027999A (en) 1998-09-10 2000-02-22 Chartered Semiconductor Manufacturing, Ltd. Pad definition to achieve highly reflective plate without affecting bondability
US6162686A (en) 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
US6277674B1 (en) 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
US6078088A (en) 1999-01-05 2000-06-20 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid lined interconnection system
US6242790B1 (en) 1999-08-30 2001-06-05 Advanced Micro Devices, Inc. Using polysilicon fuse for IC programming
US6497631B1 (en) * 1999-09-15 2002-12-24 Wilson Sporting Goods Co. Ball bat
US6433404B1 (en) 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
US6642601B2 (en) 2000-12-18 2003-11-04 Texas Instruments Incorporated Low current substantially silicide fuse for integrated circuits
US6436738B1 (en) 2001-08-22 2002-08-20 Taiwan Semiconductor Manufacturing Company Silicide agglomeration poly fuse device
US6670824B2 (en) 2002-03-20 2003-12-30 Agilent Technologies, Inc. Integrated polysilicon fuse and diode
US6661330B1 (en) 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
CN1720621A (zh) * 2003-04-11 2006-01-11 国际商业机器公司 可编程半导体器件
JP4127678B2 (ja) 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US7109564B2 (en) 2004-03-22 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Low power fuse structure and method of making the same
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
US7417300B2 (en) * 2006-03-09 2008-08-26 International Business Machines Corporation Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof
JP4825559B2 (ja) * 2006-03-27 2011-11-30 富士通セミコンダクター株式会社 半導体装置
US20070262413A1 (en) 2006-05-11 2007-11-15 Booth Roger A Jr E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks
KR100871697B1 (ko) * 2007-01-17 2008-12-08 삼성전자주식회사 열발산 구조를 포함하는 전기 퓨즈
US7732898B2 (en) 2007-02-02 2010-06-08 Infineon Technologies Ag Electrical fuse and associated methods
US7825490B2 (en) 2007-07-18 2010-11-02 International Business Machines Corporation Electrical fuse having a cavity thereupon
US9263384B2 (en) * 2008-05-13 2016-02-16 Infineon Technologies Ag Programmable devices and methods of manufacture thereof
JP5430879B2 (ja) 2008-06-03 2014-03-05 ルネサスエレクトロニクス株式会社 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
US8686536B2 (en) * 2009-10-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
US9741658B2 (en) 2009-10-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW445624B (en) * 1999-04-14 2001-07-11 Ibm Slotted contacts for minimizing the voltage required to electrically blow fuses
TWI258801B (en) * 2004-06-29 2006-07-21 Taiwan Semiconductor Mfg New fuse structure
TW200941690A (en) * 2008-03-27 2009-10-01 Mediatek Inc Electrical fuse structure
US20090261450A1 (en) * 2008-04-21 2009-10-22 Hsin-Li Cheng Electrical Fuse Structure and Method

Also Published As

Publication number Publication date
JP2011097061A (ja) 2011-05-12
US20140203396A1 (en) 2014-07-24
CN105957857A (zh) 2016-09-21
TW201115709A (en) 2011-05-01
CN102074547A (zh) 2011-05-25
US20110101493A1 (en) 2011-05-05
US9865536B2 (en) 2018-01-09
US8686536B2 (en) 2014-04-01
JP5442580B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
TWI449146B (zh) 熔絲結構
US7378718B2 (en) Fuse element with adjustable resistance
US11410925B2 (en) Electrical fuse structure and method of formation
US7651893B2 (en) Metal electrical fuse structure
US8237457B2 (en) Replacement-gate-compatible programmable electrical antifuse
TWI639218B (zh) 半導體元件與其製造方法
US20070262413A1 (en) E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks
US20060102964A1 (en) Passive device and method for forming the same
US10515894B2 (en) Enhanced self-alignment of vias for a semiconductor device
US20070046421A1 (en) Structure and method for forming thin film resistor with topography controlled resistance density
US6815797B1 (en) Silicide bridged anti-fuse
TWI449156B (zh) 半導體裝置及其形成方法
WO2021033063A1 (en) Interconnect structure having fully aligned vias
US11309244B2 (en) Electrical fuse structure and method of formation
US11075247B2 (en) Circuit structure and method for resistive RAM with self aligned contacts in zero-via layer
TWI767850B (zh) 反熔絲元件及其製造方法
JP2008078358A (ja) 半導体装置及びその製造方法
TWI441225B (zh) 電熔絲結構
KR101159996B1 (ko) 전기적 퓨즈 구조 및 그의 형성 방법
US11665891B2 (en) One-time programmable memory cell and fabrication method thereof
CN110556380B (zh) 熔丝单元、熔丝位单元结构及其制造方法
TWI666756B (zh) 一種電熔絲結構及其製造方法
US20090085151A1 (en) Semiconductor fuse structure and method
TW201112382A (en) Electrical fuse structure and method for fabricating the same