CN103794549B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN103794549B
CN103794549B CN201210428527.5A CN201210428527A CN103794549B CN 103794549 B CN103794549 B CN 103794549B CN 201210428527 A CN201210428527 A CN 201210428527A CN 103794549 B CN103794549 B CN 103794549B
Authority
CN
China
Prior art keywords
layer
fuse
protective layer
dielectric layer
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210428527.5A
Other languages
English (en)
Other versions
CN103794549A (zh
Inventor
吴金刚
王剑屏
倪景华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210428527.5A priority Critical patent/CN103794549B/zh
Priority to US14/022,387 priority patent/US9177913B2/en
Publication of CN103794549A publication Critical patent/CN103794549A/zh
Priority to US14/870,117 priority patent/US20160020215A1/en
Application granted granted Critical
Publication of CN103794549B publication Critical patent/CN103794549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底内具有浅沟槽隔离结构，所述浅沟槽隔离结构具有熔丝区，所述半导体衬底和浅沟槽隔离结构表面具有高K介质层、以及位于所述高K介质层表面的保护层；去除熔丝区的保护层和高K介质层，直至暴露出浅沟槽隔离结构表面为止；在去除熔丝区的保护层和高K介质层后，在所述保护层和浅沟槽隔离结构表面形成熔丝层；去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层，直至暴露出浅沟槽隔离结构表面，形成熔丝结构。所形成的熔丝结构性能稳定。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺的微小化以及复杂度的提高，半导体器件也变得更容易受各种缺陷或杂质所影响，而单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现有技术便会在集成电路中形成一些可熔断的连接线（fusible links），也就是熔丝（fuse），以确保集成电路的可利用性。
现有技术中，熔丝用于连接集成电路中的冗余电路，当检测发现电路具有缺陷时，这些可熔断的连接线可用于修复或取代有缺陷的电路；此外，熔丝还能够提供程序化的功能，即先将电路、器件阵列以及程序化电路在芯片上加工好，再由外部进行数据输入，通过程序化电路熔断熔丝以完成电路的设计；例如，在可编程只读存储器（Programmable Read Only Memory,PROM）中，通过熔断熔丝产生断路，即为状态“1”，而未断开的熔丝保持连接状态，即为状态“0”。
现有技术的几种常见熔丝结构中，多晶硅熔丝结构一般在形成具有高K栅介质层和金属栅极层的晶体管的过程中同时形成；具体地，现有技术形成具有高K栅介质层和金属栅极层的晶体管时，会采用后栅工艺（gate last），首先在半导体衬底表面形成伪栅极结构，所述伪栅极结构包括：高K介质层、高K介质层表面的保护层、以及保护层表面的多晶硅层；后续再以金属替代所述多晶硅层，以形成晶体管的栅极结构；而现有技术的多晶硅熔丝结构形成于浅沟槽隔离结构表面；因此，现有技术为了简化工艺，在半导体衬底表面形成所述伪栅极结构的同时，在浅沟槽隔离结构表面形成所述多晶硅熔丝结构；具体的，如图1至图2所示，包括：
请参考图1，提供半导体衬底100，所述半导体衬底100内具有浅沟槽隔离结构101；在所述半导体衬底100和浅沟槽隔离结构101表面形成高K介质层102、所述高K介质层102表面的保护层103、以及所述保护层103表面的多晶硅层104。
请参考图2，刻蚀部分所述半导体衬底100和浅沟槽隔离结构101表面的多晶硅层104、保护层103和高K介质层102，在半导体衬底100表面形成伪栅极结构110，在浅沟槽隔离结构101表面形成熔丝结构120。其中，所述伪栅极结构110包括：高K介质层102a、位于所述高K介质层102a表面的保护层103a、以及位于所述保护层103a表面的多晶硅层104a；所述熔丝结构120包括：高K介质层102b、位于所述高K介质层102b表面的保护层103b、以及位于所述保护层103b表面的多晶硅层104b。
需要说明的是，在形成所述伪栅极结构110之后，去除所述伪栅极结构110中的多晶硅层104a，并在原多晶硅层104a的位置形成金属栅极层（未示出），从而形成晶体管的栅极结构。
然而，如上所述的现有技术中，当所述熔丝结构120与所述伪栅极结构110同时形成时，所述熔丝结构120的性能不稳定。
更多的熔丝结构及其形成方法请参考公开号为US 2006/0157819A1的美国专利文件。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，使所形成的熔丝结构性能稳定。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底内具有浅沟槽隔离结构，所述浅沟槽隔离结构具有熔丝区，所述半导体衬底和浅沟槽隔离结构表面具有高K介质层、以及位于所述高K介质层表面的保护层；去除熔丝区的保护层和高K介质层，直至暴露出浅沟槽隔离结构表面为止；在去除熔丝区的保护层和高K介质层后，在所述保护层和浅沟槽隔离结构表面形成熔丝层；去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层，直至暴露出浅沟槽隔离结构表面，形成熔丝结构。
可选地，在形成熔丝层之前，所述去除熔丝区的保护层和高K介质层的方法包括：在所述保护层表面形成第一光刻胶层，所述第一光刻胶层暴露出熔丝区所对应的保护层表面；以所述第一光刻胶层为掩膜，刻蚀所述保护层和高K介质层，直至暴露出浅沟槽隔离结构为止。
可选地，所述去除所述熔丝区以外的熔丝层、保护层和高K介质层的方法包括：在所述熔丝层表面形成第二光刻胶层，所述第二光刻胶层暴露出熔丝区以外的熔丝层表面；以所述第二光刻胶层为掩膜，刻蚀所述熔丝层、保护层和高K介质层，直至暴露出浅沟槽隔离结构为止。
可选地，所述第一光刻胶层和第二光刻胶层的光刻胶材料相互反型，形成所述第一光刻胶层和第二光刻胶层的光刻版图相同。
可选地，还包括：在形成熔丝结构的同时，在所述半导体衬底表面形成晶体管，所述晶体管的栅介质层的材料为高K材料，栅电极层的材料为金属。
可选地，所述晶体管的形成方法包括：在去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层之前，在半导体衬底上的部分熔丝层表面形成第三光刻胶层；在去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层的同时，以所述第三光刻胶层为掩膜，刻蚀所述熔丝层、保护层和高K介质层，直至暴露出半导体衬底为止，形成伪栅极结构，其中，所述伪栅极结构中刻蚀后的高K介质层作为栅介质层，刻蚀后的熔丝层作为伪栅极层。
可选地，还包括：在形成伪栅极结构之后，在所述伪栅极结构两侧的半导体衬底表面形成绝缘层，并去除所述伪栅极层，形成开口；在所述开口内填充满金属，形成栅电极层；形成栅电极层后，去除所述绝缘层，并在所述栅电极层两侧的半导体衬底表面形成侧墙；在所述栅电极层和侧墙两侧的半导体衬底内形成源/漏区。
可选地，所述熔丝层的材料为多晶硅或多晶锗，所述保护层的材料为氮化钛和氮化钽中的一种或两种组合。
可选地，所述多晶硅掺杂有p型离子或n型离子，所述掺杂p型离子或n型离子的工艺为原位掺杂工艺或离子注入工艺。
可选地，所述浅沟槽隔离结构的材料为氧化硅。
可选地，所述保护层、高K介质层和熔丝层的形成工艺为化学气相沉积工艺或物理气相沉积工艺。
可选地，在去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层后，所述熔丝层包括：位于所述熔丝层两端的阴极和阳极，以及位于所述阴极和阳极之间的熔断区。
可选地，所述熔断区的宽度小于所述阴极和阳极的宽度。
可选地，还包括：在所述阴极和阳极表面分别形成若干导电插塞，所述导电插塞的材料为铜、钨或铝中的一种或多种。
与现有技术相比，本发明的技术方案具有以下优点：
在半导体衬底和浅沟槽隔离结构表面形成高K介质层和保护层之后，去除熔丝区的保护层和高K介质层，再于所述保护层、浅沟槽隔离结构和半导体衬底表面形成熔丝层；由于熔丝区的熔丝层直接形成于浅沟槽隔离结构表面，因此在后续去除熔丝区之外的熔丝层、保护层和高K介质层之后，所形成的熔丝结构直接与所述浅沟槽隔离结构接触，避免了因所述熔丝结构与浅沟槽隔离结构之间存在电流，而使用于熔断熔丝结构的电压无法完全施加予熔丝结构的问题；因此，使所形成的熔丝结构的熔断效果好，所形成的熔丝从结构性能更稳定。
进一步的，去除熔丝区的保护层和高K介质层时，采用第一光刻胶层为掩膜，而后续去除所述熔丝区以外的熔丝层、保护层和高K介质层时，采用第二光刻胶层为掩膜；由于所述第一光刻胶层覆盖的区域与所述第二光刻胶层暴露的区域形状相同，因此当所述第一光刻胶层和第二光刻胶层的光刻胶材料互为反型时，曝光形成所述第一光刻胶层和第二光刻胶层所采用的光刻版图能够相同；从而，避免了额外制作光刻版图的工序，简化了工艺，节约成本。
附图说明
图1至图2是现有技术多晶硅熔丝结构与伪栅极结构同时形成的过程的剖面结构示意图；
图3至图9是本发明的晶体管的形成过程实施例的剖面结构示意图；
图10是图9所示的熔丝结构的俯视结构图。
具体实施方式
如背景技术所述，在现有技术形成具有高K栅介质层和金属栅极层的晶体管的过程中，在形成伪栅极结构的同时形成多晶硅熔丝结构时，所形成的熔丝结构性能不稳定。
由于现有的多晶硅熔丝结构在形成具有高K栅介质层的晶体管的过程中同时形成，请继续参考图1至图2，由于现有技术在形成具有高K栅介质层102a和金属栅极层的晶体管时，首先需要形成伪栅极结构110，而所述伪栅极结构110包括：高K介质层102a、位于所述高K介质层102a表面的保护层103a、以及位于所述保护层103a表面的多晶硅层104a；其中，所述保护层103a用于在晶体管的形成工艺中，避免后续形成于所述保护层103a表面的金属栅极层内的金属原子发生扩散而进入高K介质层102a内，进而影响器件的性能；其次，所述保护层103a还能够防止在工艺过程中所产生的杂质经过高K介质层102a进入后续形成的金属栅极层内；再次，所述保护层103a还能够在去除伪栅极层104a时，保护所述高K介质层102a不受损伤。
然而，经过本发明的发明人研究发现，由于所述保护层103a的材料为氮化钛或氮化钽，具有导电性，当熔丝结构120与具有高K介质层和金属栅极层的晶体管同时形成时，所形成的熔丝结构120也包括：高K介质层102b、位于所述高K介质层102b表面的保护层103b、以及位于所述保护层103b表面的多晶硅层104b；其中，由于所述保护层103b具有导电性，导致多晶硅层104b与浅沟槽隔离结构101之间在所述熔丝结构120工作时导电；而且，由于用于熔断熔丝结构120的电压较高，在所述高电压的状态下，所述高K介质层102b也能够使部分电荷通过；因此，在熔丝结构120的多晶硅层104b两端加入高电压，以使所述多晶硅层104b熔断时，由于所述高K介质层102b或保护层103b能够导电，使所加入的电压未能完全用于熔断所述多晶硅层104b，导致所述熔丝结构工作时的性能不稳定。
经本发明的发明人进一步研究发现，在半导体衬底和浅沟槽隔离结构表面形成高K介质层和保护层后，去除位于熔丝区的保护层和高K介质层，使后续所形成的以多晶硅为材料的熔丝结构直接与所述浅沟槽隔离结构接触，从而避免了在熔断所述熔丝结构时，由于所述熔丝结构与浅沟槽隔离结构之间存在电流而无法使所施加的高电压完全用于熔断所述熔丝结构的问题，保证了熔断效果，使所形成的熔丝结构稳定。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
以下将结合附图对本发明的半导体结构的形成方法实施例进行说明，图3至图9是本发明的半导体结构的形成过程实施例的剖面结构示意图，图10是图9所示的熔丝结构的俯视结构图。
请参考图3，提供半导体衬底200，所述半导体衬底200内具有浅沟槽隔离结构201，所述浅沟槽隔离结构201具有熔丝区（未示出）。
所述半导体衬底200用于为后续工艺提供工作平台，所述半导体衬底200的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（例如氮化硅或砷化镓等）。
所述浅沟槽隔离结构201的材料为氧化硅，所述浅沟槽隔离结构201表面在后续工艺中用于形成熔丝结构；所述熔丝区定义了为后续需要形成的熔丝结构的对应位置。
需要说明的是，所述浅沟槽隔离结构201之外的半导体衬底200在后续工艺用于形成晶体管，包括：PMOS晶体管、NMOS晶体管或CMOS晶体管；所述熔丝结构在形成所述晶体管的过程中被形成；具体地，当所述晶体管为高K金属栅极结构时，所述熔丝结构中的熔丝层与晶体管的伪栅极结构同时形成；然而，在形成伪栅极层之前，所述半导体衬底200还形成有高K介质层，以及位于所述高K介质层表面的保护层；因此，所述形成的熔丝结构中，熔丝层和浅沟槽隔离结构之间还具有高K介质层和保护层。
请参考图4，在半导体衬底200和浅沟槽隔离结构201表面形成高K介质层202、以及位于所述高K介质层202表面的保护层203。
所述高K介质层202的形成工艺为化学气相沉积工艺或物理气相沉积工艺，较佳的是化学气相沉积工艺；所述半导体衬底200表面的高K介质层202在后续工艺中形成半导体衬底200表面的晶体管的栅介质层；所述高K介质层202的材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；所述高K材料能够在减薄栅介质层厚度的同时，提高隔离效果，适用于小尺寸的集成电路。
所述保护层203的形成工艺为化学气相沉积工艺或物理气相沉积工艺，较佳的是化学气相沉积工艺，在所述高K介质层202表面形成保护层203；而半导体衬底200表面的保护层203是后续形成的晶体管栅极结构中的一部分，且用于在后续去除伪栅极层的过程中，保护所述高K介质层202表面不受损伤；此外，所述半导体衬底200表面的保护层203能够在热退火激活源/漏区的过程中，防止栅介质层中释放的气体污染栅电极层；所述保护层203的材料为氮化钛和氮化钽中的一种或两种组合。
然而，对高K材料、氮化钛或氮化钽施加大电压时，所述高K材料、氮化钛或氮化钽能够导电；而熔断熔丝结构时，所施加的电压较大；若后续工艺在所述保护层203表面形成熔丝层，则后续工艺所形成的熔丝结构和浅沟槽隔离结构之间存在所述保护层203和高K介质层202；熔断所形成的熔丝结构时，所述高K介质层202和保护层203导电，形成电流，致使熔断所述熔丝结构的效果不佳，所形成的熔丝结构性能不稳定。
在本实施例中，为了避免所形成的熔丝结构与浅沟槽隔离结构201之间存在电流而影响熔丝结构的性能，在后续工艺中，去除熔丝区的浅沟槽隔离结构表面的高K介质层202和保护层203，再形成熔丝层，则所述熔丝层直接形成于浅沟槽隔离结构201表面，从而性能稳定。
请参考图5，在所述保护层203表面形成第一光刻胶层204，所述第一光刻胶层204暴露出熔丝区所对应的保护层203表面。
所述第一光刻胶层204的形成工艺为：在所述保护层203表面旋涂光刻胶薄膜，所述光刻胶薄膜的材料为正性光刻胶或负性光刻胶；采用光刻版图对所述光刻胶薄膜曝光，并暴露出熔丝区的保护层203表面，形成第一光刻胶层204；对所述第一光刻胶层204进行热处理，以使所述第一光刻胶层204坚硬。
由于所述第一光刻胶层204所覆盖的区域与后续形成的第二光刻胶层所暴露的区域相同，因此使形成所述第一光刻胶层204和第二光刻胶层的光刻胶材料互为反型时，采用相同光刻版图曝光形成所述第一光刻胶层204和第二光刻胶层，所形成的第一光刻胶层204所暴露的区域即为所述第二光刻胶层所覆盖的区域；从而无需再次制作新的光刻版图以形成第二光刻胶层，能够简化工艺流程，节约成本。
请参考图6，以第一光刻胶层204为掩膜，刻蚀所述保护层203和高K介质层202，直至暴露出浅沟槽隔离结构201为止。
刻蚀所述保护层203和高K介质层202的工艺为干法刻蚀或湿法刻蚀；所述干法刻蚀较佳的是各向异性的干法刻蚀，所述湿法刻蚀较佳的是各向同性的湿法刻蚀。
由于所述第一光刻胶层204暴露出熔丝区的保护层203表面，因此在经过刻蚀工艺后，熔丝区的保护层203和高K介质层202被去除，使后续形成的熔丝层能够直接形成于浅沟槽隔离结构201表面；从而后续形成熔丝结构直接与所述浅沟槽隔离结构201表面接触，使所述熔丝结构在熔断过程中，所述熔丝结构和浅沟槽隔离结构201之间不会发生漏电，因此性能稳定。
请参考图7，刻蚀所述保护层203和高K介质层202，并去除第一光刻胶层204（如图5所示）之后，在所述保护层203和浅沟槽隔离结构201表面形成熔丝层205。
所述熔丝层205的材料为多晶硅或多晶锗，所述熔丝层205的形成工艺为化学气相沉积工艺或物理气相沉积工艺；位于半导体衬底200的保护层203表面的熔丝层205在后续工艺中用于形成伪栅极层。
所述熔丝层205具有电阻，在后续工艺所形成的熔丝结构后，施加一定电压予所述熔丝结构后，所述电阻会使所述熔丝结构发热，由于熔丝结构的熔断区宽度较窄，易于被熔断；需要说明的是，在本实施例中，所述多晶硅或多晶锗中掺杂p型离子或n型离子，能够使所述多晶硅或多晶锗的电阻增大，后续所形成的熔丝结构更为稳定；所述p型离子包括：硼离子和铟离子，所述n型离子包括：磷离子和砷离子；在熔丝层205的多晶硅或多晶锗中掺杂离子的工艺为离子注入工艺或原位掺杂工艺。
请参考图8，所述熔丝层205表面形成第二光刻胶层206，所述第二光刻胶层206暴露出熔丝区以外的熔丝层205表面。
所述第二光刻胶层206的形成工艺与形成所述第一光刻胶层204（如图5所示）相同，在此不做赘述。
形成所述第二光刻胶层206的光刻胶材料与形成所述第一光刻胶层205的光刻胶材料互为反型，即所述第一光刻胶层205为正性光刻胶时，所述第二光刻胶为负性光刻胶，当所述第一光刻胶层205为负性光刻胶时，所述第二光刻胶为正性光刻胶；而且，曝光形成所述第二光刻胶层206的光刻版图与曝光形成所述第一光刻胶层205时相同；由此，避免为了曝光第二光刻胶层而在制作光刻版图，能够简化工艺，节约成本。
所述第二光刻胶层206覆盖熔丝区的相应位置，而所述第一光刻胶层205暴露所述熔丝区的相应位置，因此，所述第二光刻胶层206与所述第一光刻胶层205的图形互补；因此，仅需使形成所述第一光刻胶层205与形成所述第二光刻胶层206的光刻胶材料互为反型，采用与形成第一光刻胶层205相同的光刻版图即可形成第二光刻胶层。
需要说明的是，在本实施例中，除了所述第二光刻胶层206仅覆盖浅沟槽隔离结构201的熔丝区，所述半导体衬底200需要形成晶体管伪栅极层的相应位置覆盖有第三光刻胶层（未示出）；所述第三光刻胶层的形成工艺与形成第一光刻胶层205相同；在后续的刻蚀工艺后，即可形成熔丝结构，同时形成晶体管的伪栅极层。
请参考图9和图10，图10是图9所示的熔丝结构205a的俯视结构图，以所述第二光刻胶层206为掩膜，刻蚀所述熔丝层205（如图7所示）、保护层203（如图7所示）和高K介质层202（如图7所示），直至暴露出浅沟槽隔离结构201表面为止，形成熔丝结构205a。
刻蚀所述熔丝层205、保护层203和高K介质层202的工艺为干法刻蚀或湿法刻蚀；所述干法刻蚀较佳的是各向异性的干法刻蚀，所述湿法刻蚀较佳的是各向同性的湿法刻蚀；在完成所述刻蚀工艺后去除所述第二光刻胶层206和第三光刻胶层。
所述第二光刻胶层206覆盖所述熔丝区的相应位置，在刻蚀工艺后，所述浅沟槽隔离结构201表面形成熔丝结构205a；所述熔丝结构205a的材料为多晶硅或多晶锗；在本实施例中，所述多晶硅或多晶锗内掺杂有p型离子或n型离子，所述熔丝结构205a的电阻增大，所形成的熔丝结构205a性能稳定；而且，所述熔丝结构205a直接形成于浅沟槽隔离结构201表面，避免了所述熔丝结构205a与浅沟槽隔离结构201之间产生漏电，进一步提高所形成的熔丝结构205a的性能。
此外，在本实施例中，以所述第三光刻胶层为掩膜，经过刻蚀工艺后，在所述半导体衬底200表面形成栅介质层、覆盖层和伪栅极层；所述栅介质层由所述高K介质层202刻蚀形成，所述覆盖层由所述保护层203刻蚀形成，所述伪栅极层由所述熔丝层205刻蚀形成。
由此，在本实施例中，所述熔丝结构205a在晶体管的形成过程中同时形成，从而节省了工艺步骤；需要说明的是，在形成所述栅介质层、覆盖层和伪栅极层后，在所述伪栅极层两侧的半导体衬底200表面形成绝缘层，并去除所述伪栅极层，形成开口；在所述开口内填充满金属，形成栅电极层；形成栅电极层后，去除所述绝缘层，并在所述栅电极层两侧的半导体衬底表面形成侧墙；在所述栅电极层和侧墙两侧的半导体衬底200内形成源/漏区；最终形成具有高K栅介质层，以及金属栅电极层结构的晶体管；所形成的晶体管为PMOS晶体管、NMOS晶体管或者CMOS晶体管。
请参考图10，是形成于浅沟槽隔离结构201表面的熔丝结构205a的俯视结构图，包括：位于所述熔丝结构205a两端的阴极（未示出）和阳极（未示出），以及位于所述阴极和阳极之间的熔断区；所述熔断区的宽度小于所述阴极和阳极的宽度，当所述熔丝结构205a进行熔断时，宽度较窄的熔断区易于被熔断；在形成完所述熔丝结构205a后，在所述阴极和阳极表面分别形成若干导电插塞，所述导电插塞的材料为铜、钨或铝中的一种或多种，所述导电插塞用于对所述阴极和阳极施加偏压，使所述熔丝结构205a熔断。
本实施例的形成半导体结构的过程中，在形成熔丝层之前，去除熔丝区的高K介质层和保护层，再在所述熔丝区的浅沟槽隔离结构表面形成熔丝层，所形成的熔丝层直接与浅沟槽隔离结构相接触；从而最终形成的熔丝结构形成于浅沟槽隔离结构表面，避免了在熔断过程中，所述熔丝结构和浅沟槽隔离结构之间产生漏电流，所形成的熔丝结构性能稳定；此外，所述熔丝结构在形成晶体管的伪栅极结构的过程中同时被形成，能够简化的工艺步骤；另一方面，所述第一光刻胶层和第二光刻胶层采用相互反型的光刻胶材料形成，并采用相同的光刻版图进行曝光，能够节约成本。
综上所述，在半导体衬底和浅沟槽隔离结构表面形成高K介质层和保护层之后，去除熔丝区的保护层和高K介质层，再于所述保护层、浅沟槽隔离结构和半导体衬底表面形成熔丝层；由于熔丝区的熔丝层直接形成于浅沟槽隔离结构表面，因此在后续去除熔丝区之外的熔丝层、保护层和高K介质层之后，所形成的熔丝结构直接与所述浅沟槽隔离结构接触，避免了因所述熔丝结构与浅沟槽隔离结构之间存在电流，而使用于熔断熔丝结构的电压无法完全施加予熔丝结构的问题；因此，使所形成的熔丝结构的熔断效果好，所形成的熔丝从结构性能更稳定。
进一步的，去除熔丝区的保护层和高K介质层时，采用第一光刻胶层为掩膜，而后续去除所述熔丝区以外的熔丝层、保护层和高K介质层时，采用第二光刻胶层为掩膜；由于所述第一光刻胶层覆盖的区域与所述第二光刻胶层暴露的区域形状相同，因此当所述第一光刻胶层和第二光刻胶层的光刻胶材料互为反型时，曝光形成所述第一光刻胶层和第二光刻胶层所采用的光刻版图能够相同；从而，避免了额外制作光刻版图的工序，简化了工艺，节约成本。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内具有浅沟槽隔离结构，所述浅沟槽隔离结构具有熔丝区，所述半导体衬底和浅沟槽隔离结构表面具有高K介质层、以及位于所述高K介质层表面的保护层；
在所述保护层表面形成第一光刻胶层，所述第一光刻胶层暴露出熔丝区所对应的保护层表面；
以所述第一光刻胶层为掩膜，刻蚀所述保护层和高K介质层，直至暴露出浅沟槽隔离结构表面为止；
在去除熔丝区的保护层和高K介质层后，在所述保护层和浅沟槽隔离结构表面形成熔丝层；
在所述熔丝层表面形成第二光刻胶层，所述第二光刻胶层暴露出熔丝区以外的熔丝层表面，所述第一光刻胶层和第二光刻胶层的光刻胶材料相互反型，形成所述第一光刻胶层和第二光刻胶层的光刻版图相同；
以所述第二光刻胶层为掩膜，刻蚀所述熔丝层、保护层和高K介质层，直至暴露出浅沟槽隔离结构表面，形成熔丝结构。
2.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在形成熔丝结构的同时，在所述半导体衬底表面形成晶体管，所述晶体管的栅介质层的材料为高K材料，栅电极层的材料为金属。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述晶体管的形成方法包括：在去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层之前，在半导体衬底上的部分熔丝层表面形成第三光刻胶层；在去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层的同时，以所述第三光刻胶层为掩膜，刻蚀所述熔丝层、保护层和高K介质层，直至暴露出半导体衬底为止，形成伪栅极结构，其中，所述伪栅极结构中刻蚀后的高K介质层作为栅介质层，刻蚀后的熔丝层作为伪栅极层。
4.如权利要求3所述半导体结构的形成方法，其特征在于，还包括：在形成伪栅极结构之后，在所述伪栅极结构两侧的半导体衬底表面形成绝缘层，并去除所述伪栅极层，形成开口；在所述开口内填充满金属，形成栅电极层；形成栅电极层后，去除所述绝缘层，并在所述栅电极层两侧的半导体衬底表面形成侧墙；在所述栅电极层和侧墙两侧的半导体衬底内形成源/漏区。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述熔丝层的材料为多晶硅或多晶锗，所述保护层的材料为氮化钛和氮化钽中的一种或两种组合。
6.如权利要求5所述半导体结构的形成方法，其特征在于，所述多晶硅掺杂有p型离子或n型离子，所述掺杂p型离子或n型离子的工艺为原位掺杂工艺或离子注入工艺。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述浅沟槽隔离结构的材料为氧化硅。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述保护层、高K介质层和熔丝层的形成工艺为化学气相沉积工艺或物理气相沉积工艺。
9.如权利要求1所述半导体结构的形成方法，其特征在于，在去除所述浅沟槽隔离结构的熔丝区以外的熔丝层、保护层和高K介质层后，所述熔丝层包括：位于所述熔丝层两端的阴极和阳极，以及位于所述阴极和阳极之间的熔断区。
10.如权利要求9所述半导体结构的形成方法，其特征在于，所述熔断区的宽度小于所述阴极和阳极的宽度。
11.如权利要求9所述半导体结构的形成方法，其特征在于，还包括：在所述阴极和阳极表面分别形成若干导电插塞，所述导电插塞的材料为铜、钨或铝中的一种或多种。
CN201210428527.5A 2012-10-31 2012-10-31 半导体结构的形成方法 Active CN103794549B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210428527.5A CN103794549B (zh) 2012-10-31 2012-10-31 半导体结构的形成方法
US14/022,387 US9177913B2 (en) 2012-10-31 2013-09-10 Semiconductor structure and fabrication method
US14/870,117 US20160020215A1 (en) 2012-10-31 2015-09-30 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210428527.5A CN103794549B (zh) 2012-10-31 2012-10-31 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN103794549A CN103794549A (zh) 2014-05-14
CN103794549B true CN103794549B (zh) 2016-08-10

Family

ID=50546256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210428527.5A Active CN103794549B (zh) 2012-10-31 2012-10-31 半导体结构的形成方法

Country Status (2)

Country Link
US (2) US9177913B2 (zh)
CN (1) CN103794549B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9946598B1 (en) * 2016-09-30 2018-04-17 Intel Corporation Handling open circuits while writing data by moving them to the least vulnerable location in an error correction code codeword
CN109346435B (zh) * 2016-12-02 2023-09-05 深圳市威能腾达科技有限公司 可编程多晶硅熔丝结构的制造方法
CN106531718B (zh) * 2016-12-02 2019-02-05 南通壹选工业设计有限公司 一种可编程熔丝结构
CN108987248B (zh) * 2017-06-01 2020-10-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN110379714B (zh) * 2019-07-15 2022-08-05 武汉新芯集成电路制造有限公司 半导体结构的形成方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716591A (zh) * 2004-06-29 2006-01-04 松下电器产业株式会社 半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157819A1 (en) 2005-01-20 2006-07-20 Bing-Chang Wu Efuse structure
US9263384B2 (en) * 2008-05-13 2016-02-16 Infineon Technologies Ag Programmable devices and methods of manufacture thereof
US8865592B2 (en) * 2009-02-03 2014-10-21 Infineon Technologies Ag Silicided semiconductor structure and method of forming the same
US8686536B2 (en) * 2009-10-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
DE102010003454B4 (de) * 2010-03-30 2019-07-18 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit Metallgateelektrodenstrukturen mit großem ε und E-Sicherungen, die in dem Halbleitermaterial hergestellt sind
US8488359B2 (en) * 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
JP5712875B2 (ja) * 2011-09-07 2015-05-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716591A (zh) * 2004-06-29 2006-01-04 松下电器产业株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103794549A (zh) 2014-05-14
US9177913B2 (en) 2015-11-03
US20160020215A1 (en) 2016-01-21
US20140117491A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
JP5723546B2 (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法
US8163640B2 (en) Metal gate compatible electrical fuse
CN104183542B (zh) 电熔丝结构及其形成方法、半导体器件及其形成方法
CN103794549B (zh) 半导体结构的形成方法
CN104241389B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
WO2012154228A1 (en) Local interconnect structure self-aligned to gate structure
US10396027B2 (en) Electrical fuse and/or resistor structures
JP6323961B2 (ja) 集積チップ及び集積チップの形成方法
TW201724311A (zh) 分離閘式快閃記憶體技術中的測試線圖案
US10529423B2 (en) DRAM device with embedded flash memory for redundancy and fabrication method thereof
CN104241246B (zh) 电熔丝结构及其形成方法、半导体器件及其形成方法
CN104183543B (zh) 电熔丝结构及其形成方法、半导体器件
CN103730370A (zh) 提升mosfet性能和nbti的方法和结构
CN103681465B (zh) 半导体器件的形成方法
CN104701295B (zh) 电熔丝结构及其形成方法
TWI747109B (zh) 半導體結構及其形成方法
US9123825B2 (en) Methods for fabricating FinFET integrated circuits using laser interference lithography techniques
KR20170090987A (ko) 반도체 디바이스 및 방법
CN104681422B (zh) 半导体器件的形成方法
TW201539663A (zh) 半導體裝置及其形成方法
CN105609464B (zh) 熔丝结构及其形成方法
CN109244061A (zh) 电可编程熔丝结构及其形成方法
US20230180470A1 (en) Memory device having merged active area
US20230180469A1 (en) Method for manufacturing memory device having merged active area
US20230290855A1 (en) Transistor structure having an air spacer and method for making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant