CN109244061A - 电可编程熔丝结构及其形成方法 - Google Patents

电可编程熔丝结构及其形成方法 Download PDF

Info

Publication number
CN109244061A
CN109244061A CN201811020067.6A CN201811020067A CN109244061A CN 109244061 A CN109244061 A CN 109244061A CN 201811020067 A CN201811020067 A CN 201811020067A CN 109244061 A CN109244061 A CN 109244061A
Authority
CN
China
Prior art keywords
electrically programmable
dielectric layer
ion
programmable fuse
negative pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811020067.6A
Other languages
English (en)
Inventor
高超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811020067.6A priority Critical patent/CN109244061A/zh
Publication of CN109244061A publication Critical patent/CN109244061A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种电可编程熔丝结构及其形成方法，所述电可编程熔丝结构包括：半导体衬底；多晶硅结构，位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；金属硅化物，位于所述多晶硅结构的表面；其中，所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子。本发明方案可以降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。

Description

电可编程熔丝结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种电可编程熔丝结构及其形成方法。
背景技术
随着半导体工艺的微小化以及复杂度的提高，半导体元件也变得更容易受到各种缺陷或杂质的影响，而单一导线、二极管或者晶体管等的失效往往导致整个芯片发生缺陷。为了解决这个问题，会在集成电路中形成一些熔丝，以确保集成电路的可利用性。
在现有技术中，电可编程熔丝(Electrically Programmable Fuse，eFuse)为半导体集成电路常用的器件，其中，电可编程熔丝又可以称为电可编程的硅化物多晶硅熔丝，例如利用电子迁移(Electromigration，EM)特性编程的多晶硅熔丝(Poly Fuse)。并且所述电可编程熔丝可以与逻辑的互补金属氧化物半导体(CMOS)工艺完全兼容、操作简单、体积小且能够提供更高的灵活性。
在现有技术中，所述电可编程熔丝结构可以包括半导体衬底、多晶硅结构以及金属硅化物。通常设置所述电可编程熔丝结构的第一端与电源阳极耦接，所述电可编程熔丝结构的第二端与电源阴极耦接，以在对电可编程熔丝进行熔断时，通过输入电流，熔断所述电可编程熔丝结构的第一端与第二端之间的金属硅化物，以切断所述第一端与第二端之间的电流，完成编程。
然而，电可编程熔丝结构的第一端与第二端之间仍然存在有多晶硅结构，容易导致在读出操作中形成漏电流，特别是采用掺杂多晶硅(Doped Poly)材料形成所述多晶硅结构时，由于电阻率较低，导致漏电流较大，严重时影响编程的读出结果，导致运算错误。
发明内容
本发明解决的技术问题是提供一种电可编程熔丝结构及其形成方法，可以降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。
为解决上述技术问题，本发明实施例提供一种电可编程熔丝结构，包括：半导体衬底；多晶硅结构，位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；金属硅化物，位于所述多晶硅结构的表面；其中，所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子。
可选的，所述电可编程熔丝结构还包括：介质层，覆盖所述金属硅化物；导电插塞，位于所述介质层内且穿通所述介质层，并与所述金属硅化物电连接。
可选的，所述电可编程熔丝结构还包括：衬底介质层，所述衬底介质层位于所述半导体衬底的表面，且所述多晶硅结构位于所述衬底介质层的表面。
可选的，所述衬底介质层为氧化物层、氮化物层或者氧化物和氮化物的堆叠层。
可选的，所述N型离子选自磷离子、砷离子以及锑离子；所述P型离子选自硼离子、镓离子以及铟离子。
为解决上述技术问题，本发明实施例提供一种电可编程熔丝结构的形成方法，包括：提供半导体衬底；形成多晶硅结构，所述多晶硅结构位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；向所述阳极部进行N型离子注入；向所述阴极部进行P型离子注入；在所述多晶硅结构的表面，形成金属硅化物。
可选的，所述电可编程熔丝结构的形成方法还包括：形成介质层，所述介质层覆盖所述金属硅化物；在所述介质层内形成导电插塞，所述导电插塞穿通所述介质层，并与所述金属硅化物电连接。
可选的，在所述形成多晶硅结构之前，所述的电可编程熔丝结构的形成方法还包括：在所述半导体衬底的表面形成衬底介质层，且所述多晶硅结构位于所述衬底介质层的表面。
可选的，所述衬底介质层为氧化物层、氮化物层或者氧化物和氮化物的堆叠层。
可选的，所述N型离子选自磷离子、砷离子以及锑离子；所述P型离子选自硼离子、镓离子以及铟离子。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供一种电可编程熔丝结构，包括：半导体衬底；多晶硅结构，位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；金属硅化物，位于所述多晶硅结构的表面；其中，所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子。采用上述方案，通过设置电可编程熔丝结构的多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部，且所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子，可以使多晶硅结构在所述连接部形成反向PN结，且在读出操作中使得在所述反向PN结上施加的电流为反向电流，相比于现有技术中的多晶硅结构，在本发明实施例中的反向PN结的电阻率更大，有助于降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。进一步地，在本发明实施例中，可以复用现有的N阱(N-well)掺杂以及P阱(P-Well)掺杂工艺及其掩膜版，无需新增掩膜版或工艺步骤，有助于控制生产成本。
进一步，所述电可编程熔丝结构还包括衬底介质层，所述衬底介质层位于所述半导体衬底的表面，且所述多晶硅结构位于所述衬底介质层的表面，在本发明实施例中，通过形成衬底介质层，可以在形成多晶硅结构、金属硅化物等后续工艺中对半导体衬底进行保护，还可以在熔断金属硅化物的过程中对半导体衬底进行保护，提高半导体器件的质量。
附图说明
图1是现有技术中一种电可编程熔丝结构的电路示意图；
图2是现有技术中一种电可编程熔丝结构的俯视图；
图3是图2沿切割线A1-A2的剖面结构示意图；
图4是现有技术中一种电可编程熔丝结构熔断后的剖面结构示意图；
图5是本发明实施例中一种电可编程熔丝结构的形成方法的流程图；
图6至图8是本发明实施例中一种电可编程熔丝结构的形成方法中部分步骤对应的器件剖面结构示意图；
图9是本发明实施例中一种电可编程熔丝结构的俯视图；
图10是图9沿切割线B1-B2的剖面结构示意图；
图11是本发明实施例中一种电可编程熔丝结构熔断后的剖面结构示意图。
具体实施方式
在现有技术中，电可编程熔丝结构在完成编程后，往往发生漏电流较大的问题，严重时影响编程的读出结果，导致运算错误。
参照图1，图1是现有技术中一种电可编程熔丝结构的电路示意图。
所述电可编程熔丝结构10的第一端可以与电源阳极11耦接，所述电可编程熔丝结构10的第二端可以与电源阴极12耦接，并且电可编程熔丝结构10的第二端可以作为晶体管的漏极。
其中，所述晶体管还可以包括栅极(Gate)13以及源极(Source)14。
结合参照图2以及图3，图2是现有技术中一种电可编程熔丝结构的俯视图，图3是图2沿切割线A1-A2的剖面结构示意图。
所述电可编程熔丝结构可以包括熔丝阳极(Anode)101以及熔丝阴极(Cathode)102，其中，熔丝阳极101与熔丝阴极102之间为熔丝链(Fuse Link)107。
在具体实施中，所述电可编程熔丝结构可以视为是熔丝链107对外部延伸出熔丝阳极101以及熔丝阴极102，为了得到更好的熔断效果，熔丝阳极101以及熔丝阴极102的面积通常远比熔丝链107大，从而形成如图2示出的狗骨形状。
如图3所示，所述电可编程熔丝结构可以包括半导体衬底100、多晶硅结构以及金属硅化物。
其中，所述多晶硅结构可以包括用于与电源阳极耦接的阳极部1011、用于与电源阴极耦接的阴极部1021以及连接所述阳极部1011和阴极部1021的连接部1031。
所述金属硅化物可以位于所述多晶硅结构的表面，还可以包括用于与电源阳极耦接的硅化物阳极部1012、用于与电源阴极耦接的硅化物阴极部1022以及连接所述硅化物阳极部1012和硅化物阴极部1022的硅化物连接部1032。
具体地，为了避免金属硅化物在形成过程中对栅氧化层及半导体衬底100引入缺陷，目前的电可编程熔丝技术多采用多晶硅结构与金属硅化物的互连结构，即直接采用蒸发、溅射或化学气相沉积的方法，在多晶硅结构的表面淀积难熔金属，进而加热形成金属硅化物。
编程时，在电源阳极与电源阴极之间较高的电流密度作用下，金属原子会沿着电子运动方向进行迁移，随着电流密度的持续增加，电迁移也会增加，若电迁移剧烈，则熔丝阳极101可能会出现原子堆积，形成小丘形貌，熔丝阴极102可能会由于原子的短缺而形成空洞，导致断路，完成编程，这种现象又称为电迁移(Electro-migration，EM)现象。
进一步地，所述电可编程熔丝结构还可以包括介质层106，所述介质层106覆盖所述金属硅化物。
所述电可编程熔丝结构还可以包括导电插塞105，所述导电插塞105可以位于所述介质层106内且穿通所述介质层106，并与所述金属硅化物电连接。
参照图4，图4是现有技术中一种电可编程熔丝结构熔断后的剖面结构示意图。
在对电可编程熔丝进行熔断时，通过输入电流，熔断所述电可编程熔丝结构的硅化物连接部1032(参照图3)，以切断所述硅化物阳极部1012和硅化物阴极部1022之间的电流，完成编程。
然而，本发明的发明人经过研究发现，电可编程熔丝结构中仍然存在多晶硅结构，具体地，包括阳极部1011、阴极部1021以及连接所述阳极部1011和阴极部1021的连接部1031。
所述多晶硅结构容易导致在读出操作中形成如图4虚线箭头方向示出的漏电流，特别是采用掺杂多晶硅(Doped Poly)材料形成所述多晶硅结构时，由于电阻率较低，导致漏电流较大，严重时影响编程的读出结果，导致运算错误。
在本发明实施例中，提供一种电可编程熔丝结构，包括：半导体衬底；多晶硅结构，位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；金属硅化物，位于所述多晶硅结构的表面；其中，所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子。采用上述方案，通过设置电可编程熔丝结构的多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部，且所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子，可以使多晶硅结构在所述连接部形成反向PN结，且在读出操作中使得在所述反向PN结上施加的电流为反向电流，相比于现有技术中的多晶硅结构，在本发明实施例中的反向PN结的电阻率更大，有助于降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。进一步地，在本发明实施例中，可以复用现有的N阱掺杂以及P阱掺杂工艺及其掩膜版，无需新增掩膜版或工艺步骤，有助于控制生产成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图5，图5是本发明实施例中一种电可编程熔丝结构的形成方法的流程图。所述电可编程熔丝结构的形成方法可以包括步骤S21至步骤S25：
步骤S21：提供半导体衬底；
步骤S22：形成多晶硅结构，所述多晶硅结构位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；
步骤S23：向所述阳极部进行N型离子注入；
步骤S24：向所述阴极部进行P型离子注入；
步骤S25：在所述多晶硅结构的表面，形成金属硅化物。
下面结合图6至图8对上述各个步骤进行说明。
图6至图8是本发明实施例中一种电可编程熔丝结构的形成方法中部分步骤对应的器件剖面结构示意图。
参照图6，提供半导体衬底200，在所述半导体衬底200的表面形成衬底介质层207，形成多晶硅结构，且所述多晶硅结构位于所述衬底介质层207的表面。
其中，所述多晶硅结构可以包括用于与电源阳极耦接的初始阳极部2010、用于与电源阴极耦接的初始阴极部2020，以及连接所述初始阳极部2010和初始阴极部2020的连接部2031。
具体地，所述多晶硅结构的材料可以选自：多晶硅(Poly)或者掺杂多晶硅(DopedPoly)。
进一步地，所述衬底介质层207可以为氧化物层、氮化物层或者氧化物和氮化物的堆叠层。
其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。
在本发明实施例的一种具体实施方式中，可以采用氧化硅作为衬底介质层207，相比于采用氮化硅，由于氧化硅的应力低于氮化硅的应力。可以提高器件品质。
在本发明实施例的一种优选实施方式中，可以采用氧化物和氮化物的堆叠层作为衬底介质层207，由于氧化物和氮化物的应力方向相反，采用氧化物和氮化物的堆叠层，有助于降低应力，提高器件品质。
所述衬底介质层207的形成工艺可以采用现场水汽生成(In-situ SteamGeneration，ISSG)、原子层沉积工艺(Atomic Layer Deposition，ALD)、流体化学气相沉积、等离子体化学气相沉积、亚常压化学气相沉积、低压化学气相沉积或流体化学气相沉积工艺(Flowable Chemical Vapor Deposition，FCVD)。
在本发明实施例中，通过形成衬底介质层207，可以在形成多晶硅结构、金属硅化物等后续工艺中对半导体衬底200进行保护，还可以在熔断金属硅化物的过程中对半导体衬底200进行保护，提高半导体器件的质量。
参照图7，形成第一掩膜层211，所述第一掩膜层211覆盖所述连接部2031以及所述初始阴极部2020。
以所述第一掩膜层211为掩膜，对所述初始阳极部2010(参照图6)进行离子注入，以形成阳极部2011。
需要指出的是，在具体实施中，可以复用现有的N阱掺杂工艺及其掩膜版材料，无需新增掩膜版或工艺步骤，有助于控制生产成本。
进一步地，在对所述初始阳极部2010进行离子注入时，工艺参数可以复用N阱掺杂工艺中的离子注入参数，从而有助于降低研发复杂度。
具体地，所述N型离子可以选自磷离子、砷离子以及锑离子。
参照图8，形成第二掩膜层212，所述第二掩膜层212覆盖所述连接部2031以及所述阳极部2011。
以所述第二掩膜层212为掩膜，对所述初始阴极部2020(参照图7)进行离子注入，以形成阴极部2021。
需要指出的是，在具体实施中，可以复用现有的P阱掺杂工艺及其掩膜版材料，无需新增掩膜版或工艺步骤，有助于控制生产成本。
进一步地，在对所述初始阴极部2020进行离子注入时，工艺参数可以复用N阱掺杂工艺中的离子注入参数，从而有助于降低研发复杂度。
具体地，所述P型离子可以选自硼离子、镓离子以及铟离子。
在本发明实施例中，可以复用现有的N阱掺杂以及P阱掺杂工艺及其掩膜版，无需新增掩膜版或工艺步骤，有助于控制生产成本。
在本发明实施例中，通过设置电所述阳极部2011掺杂有N型离子，所述阴极部2021掺杂有P型离子，可以使多晶硅结构在所述连接部2031形成反向PN结，且在读出操作中使得在所述反向PN结上施加的电流为反向电流，相比于现有技术中的多晶硅结构，在本发明实施例中的反向PN结的电阻率更大，有助于降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。
结合参照图9以及图10，图9是本发明实施例中一种电可编程熔丝结构的俯视图；图10是图9沿切割线B1-B2的剖面结构示意图；
具体地，在所述多晶硅结构的表面，形成金属硅化物。
其中，所述金属硅化物可以位于所述多晶硅结构的表面，还可以包括用于与电源阳极耦接的硅化物阳极部2012、用于与电源阴极耦接的硅化物阴极部2022以及连接所述硅化物阳极部2012和硅化物阴极部2022的硅化物连接部2032。
如图9所示，所述电可编程熔丝结构可以包括熔丝阳极201以及熔丝阴极202，其中，熔丝阳极201与熔丝阴极202之间为熔丝链207。
在具体实施中，所述电可编程熔丝结构可以视为是熔丝链207对外部延伸出熔丝阳极201以及熔丝阴极202，为了得到更好的熔断效果，熔丝阳极201以及熔丝阴极202的面积通常远比熔丝链207大，从而形成如图9示出的狗骨形状。
进一步地，所述电可编程熔丝结构还可以包括介质层206，所述介质层206覆盖所述金属硅化物。
具体地，所述介质层206的材料可以选自：氧化物、氮化物。
其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。
在本发明实施例的一种具体实施方式中，可以采用氧化硅作为所述介质层206，相比于采用氮化硅，由于氧化硅的应力低于氮化硅的应力。可以提高器件品质。
所述介质层206的形成工艺可以采用现场水汽生成、原子层沉积工艺、流体化学气相沉积、等离子体化学气相沉积、亚常压化学气相沉积、低压化学气相沉积或流体化学气相沉积工艺。
所述电可编程熔丝结构还可以包括导电插塞205，所述导电插塞205可以位于所述介质层206内且穿通所述介质层206，并与所述金属硅化物电连接。
具体地，所述导电插塞205的材料可以为金属钨(W)。
在本发明实施例中，通过设置电可编程熔丝结构的多晶硅结构包括用于与电源阳极耦接的阳极部2011、用于与电源阴极耦接的阴极部2021以及连接所述阳极部2011和阴极部2021的连接部2031，且所述阳极部2011掺杂有N型离子，所述阴极部2021掺杂有P型离子，可以使多晶硅结构在所述连接部2031上形成反向PN结，且在读出操作中使得在所述反向PN结上施加的电流为反向电流，相比于现有技术中的多晶硅结构，在本发明实施例中的反向PN结的电阻率更大，有助于降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。
进一步地，在本发明实施例中，可以复用现有的N阱掺杂以及P阱掺杂工艺及其掩膜版，无需新增掩膜版或工艺步骤，有助于控制生产成本。
参照图11，图11是本发明实施例中一种电可编程熔丝结构熔断后的剖面结构示意图。
在对电可编程熔丝进行熔断时，通过输入电流，熔断所述电可编程熔丝结构的硅化物连接部2032(参照图10)，以切断所述硅化物阳极部2012和硅化物阴极部2022之间的电流，完成编程。
在本发明实施例中，由于多晶硅结构在连接部上形成反向PN结，且在读出操作中使得在所述反向PN结上施加的电流为反向电流，相比于现有技术中的多晶硅结构，在本发明实施例中的反向PN结的电阻率更大，有助于降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。
本发明实施例还提供了一种电可编程熔丝结构，参照图10，所述电可编程熔丝结构可以包括：
半导体衬底200；
多晶硅结构，位于所述半导体衬底200上，所述多晶硅结构包括用于与电源阳极耦接的阳极部2011、用于与电源阴极耦接的阴极部2021以及连接所述阳极部2011和阴极部2021的连接部2031；
金属硅化物，位于所述多晶硅结构的表面；
其中，所述阳极部2011掺杂有N型离子，所述阴极部2021掺杂有P型离子。
进一步，所述电可编程熔丝结构还可以包括：介质层206，覆盖所述金属硅化物；导电插塞205，位于所述介质层206内且穿通所述介质层206，并与所述金属硅化物电连接。
进一步，所述电可编程熔丝结构还可以包括：衬底介质层207，所述衬底介质层207可以位于所述半导体衬底200的表面，且所述多晶硅结构位于所述衬底介质层207的表面。
所述衬底介质层207可以为氧化物层、氮化物层或者氧化物和氮化物的堆叠层。
进一步地，所述N型离子可以选自磷离子、砷离子以及锑离子；所述P型离子可以选自硼离子、镓离子以及铟离子。
关于该电可编程熔丝结构的原理、具体实现和有益效果请参照前文及图5至图11示出的关于电可编程熔丝结构的形成方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种电可编程熔丝结构，其特征在于，包括：
半导体衬底；
多晶硅结构，位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；
金属硅化物，位于所述多晶硅结构的表面；
其中，所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子。
2.根据权利要求1所述的电可编程熔丝结构，其特征在于，还包括：
介质层，覆盖所述金属硅化物；
导电插塞，位于所述介质层内且穿通所述介质层，并与所述金属硅化物电连接。
3.根据权利要求1所述的电可编程熔丝结构，其特征在于，还包括：
衬底介质层，所述衬底介质层位于所述半导体衬底的表面，且所述多晶硅结构位于所述衬底介质层的表面。
4.根据权利要求3所述的电可编程熔丝结构，其特征在于，所述衬底介质层为氧化物层、氮化物层或者氧化物和氮化物的堆叠层。
5.根据权利要求1所述的电可编程熔丝结构，其特征在于，
所述N型离子选自磷离子、砷离子以及锑离子；
所述P型离子选自硼离子、镓离子以及铟离子。
6.一种电可编程熔丝结构的形成方法，其特征在于，包括：
提供半导体衬底；
形成多晶硅结构，所述多晶硅结构位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；
向所述阳极部进行N型离子注入；
向所述阴极部进行P型离子注入；
在所述多晶硅结构的表面，形成金属硅化物。
7.根据权利要求6所述的电可编程熔丝结构的形成方法，其特征在于，还包括：
形成介质层，所述介质层覆盖所述金属硅化物；
在所述介质层内形成导电插塞，所述导电插塞穿通所述介质层，并与所述金属硅化物电连接。
8.根据权利要求6所述的电可编程熔丝结构的形成方法，其特征在于，在所述形成多晶硅结构之前，还包括：
在所述半导体衬底的表面形成衬底介质层，且所述多晶硅结构位于所述衬底介质层的表面。
9.根据权利要求8所述的电可编程熔丝结构的形成方法，其特征在于，所述衬底介质层为氧化物层、氮化物层或者氧化物和氮化物的堆叠层。
10.根据权利要求6所述的电可编程熔丝结构的形成方法，其特征在于，
所述N型离子选自磷离子、砷离子以及锑离子；
所述P型离子选自硼离子、镓离子以及铟离子。
CN201811020067.6A 2018-09-03 2018-09-03 电可编程熔丝结构及其形成方法 Pending CN109244061A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811020067.6A CN109244061A (zh) 2018-09-03 2018-09-03 电可编程熔丝结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811020067.6A CN109244061A (zh) 2018-09-03 2018-09-03 电可编程熔丝结构及其形成方法

Publications (1)

Publication Number Publication Date
CN109244061A true CN109244061A (zh) 2019-01-18

Family

ID=65059891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811020067.6A Pending CN109244061A (zh) 2018-09-03 2018-09-03 电可编程熔丝结构及其形成方法

Country Status (1)

Country Link
CN (1) CN109244061A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115810609A (zh) * 2022-12-08 2023-03-17 上海功成半导体科技有限公司 熔丝修调结构及其制备方法、集成电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300677A (zh) * 2005-11-03 2008-11-05 国际商业机器公司 电可编程熔丝
CN101645434A (zh) * 2009-06-24 2010-02-10 上海宏力半导体制造有限公司 一种电熔丝器件及其制造方法
CN103855127A (zh) * 2012-12-04 2014-06-11 上海华虹宏力半导体制造有限公司 可编程的多晶硅二极管熔丝器件结构及制造方法
CN103872011A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 电可编程熔丝结构
CN104064548A (zh) * 2013-03-19 2014-09-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件结构及其制作方法
CN104425446A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其使用方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300677A (zh) * 2005-11-03 2008-11-05 国际商业机器公司 电可编程熔丝
CN101645434A (zh) * 2009-06-24 2010-02-10 上海宏力半导体制造有限公司 一种电熔丝器件及其制造方法
CN103855127A (zh) * 2012-12-04 2014-06-11 上海华虹宏力半导体制造有限公司 可编程的多晶硅二极管熔丝器件结构及制造方法
CN103872011A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 电可编程熔丝结构
CN104064548A (zh) * 2013-03-19 2014-09-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件结构及其制作方法
CN104425446A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其使用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115810609A (zh) * 2022-12-08 2023-03-17 上海功成半导体科技有限公司 熔丝修调结构及其制备方法、集成电路
CN115810609B (zh) * 2022-12-08 2023-09-12 上海功成半导体科技有限公司 熔丝修调结构及其制备方法、集成电路

Similar Documents

Publication Publication Date Title
CN105720058B (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
CN107039372B (zh) 半导体结构及其形成方法
CN106252326B (zh) 集成电路的预金属化电介质或层间电介质层中的接触结构
CN110192269A (zh) 三维nand存储器件与多个功能芯片的集成
TWI413217B (zh) 具矽鍺之可程式熔線
CN105304477B (zh) 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区
TW200849596A (en) A technique for enhancing transistor performance by transistor specific contact design
CN110323221A (zh) 半导体结构
TW200903799A (en) Electrical antifuse, method of manufacture and method of programming
CN106816470A (zh) 具有栅极堆叠件的半导体器件结构的结构和形成方法
TWI511286B (zh) 具有縮減長度之汲極和源極區及與其毗鄰之受力介電材料的ｓｏｉ電晶體
US7416973B2 (en) Method of increasing the etch selectivity in a contact structure of semiconductor devices
US20160020215A1 (en) Semiconductor structure
US11670587B2 (en) Semiconductor device with copper-manganese liner and method for forming the same
CN109244061A (zh) 电可编程熔丝结构及其形成方法
US11876045B2 (en) Method for preparing semiconductor device with copper-manganese liner
CN109509721A (zh) 半导体元件及其制作方法
TW201931523A (zh) 形成閘極至源極／汲極接觸結構之方法
US20180261461A1 (en) Salicide formation using a cap layer
US11908923B2 (en) Low-resistance top contact on VTFET
CN103681465B (zh) 半导体器件的形成方法
TWI747109B (zh) 半導體結構及其形成方法
CN104701295B (zh) 电熔丝结构及其形成方法
JP2007508705A (ja) 半導体装置とこの種の半導体装置の製造方法
CN109216321A (zh) 具有插塞的半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190118

RJ01 Rejection of invention patent application after publication