CN103855127A - 可编程的多晶硅二极管熔丝器件结构及制造方法 - Google Patents

可编程的多晶硅二极管熔丝器件结构及制造方法 Download PDF

Info

Publication number
CN103855127A
CN103855127A CN201210513279.4A CN201210513279A CN103855127A CN 103855127 A CN103855127 A CN 103855127A CN 201210513279 A CN201210513279 A CN 201210513279A CN 103855127 A CN103855127 A CN 103855127A
Authority
CN
China
Prior art keywords
polysilicon
diode
fuse
wire device
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210513279.4A
Other languages
English (en)
Inventor
仲志华
俞峥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210513279.4A priority Critical patent/CN103855127A/zh
Publication of CN103855127A publication Critical patent/CN103855127A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种可编程的多晶硅二极管熔丝器件的结构,包括P型掺杂的多晶硅阳极、N型掺杂的多晶硅阴极和金属硅化物;所述金属硅化物覆盖在多晶硅阳极和多晶硅阴极上。本发明还公开了上述结构的熔丝器件的制造方法。本发明通过在多晶硅熔丝器件的结构中引入NP二极管与表层金属硅化物,利用NP二级管正向导通时电压低,反向截止时阻抗大的特点,使编程时电流只从表面的金属硅化物流过,从而显著降低了熔丝器件的编程电压,并使器件的集成度得到提高。

Description

可编程的多晶硅二极管熔丝器件结构及制造方法
技术领域
本发明涉及半导体器件制造领域,特别是涉及一种可编程的多晶硅二极管熔丝器件的结构以及该结构的工艺实现方法。
背景技术
多晶硅熔丝器件被广泛使用在集成电路中,起到各种各样的功能,如静态随机存储器(SRAM)中调整冗余的存储单元,以提高静态随机存储器的产品良率,调节晶振的频率,为特定的应用选择输入/输出接口等等。传统的多晶硅熔丝器件需要比较高的编程电压才能物理上熔断多晶硅,以实现编程前后器件电阻变化的功能。如图1所示,传统的多晶硅熔丝器件在编程时,较大的电流流过熔丝部分时,会产生巨大的热量,将熔丝熔断,同时会有多余的多晶硅会析出。这些特点决定了多晶硅熔丝器件周围一段较多的空间内不能放置任何的其它器件,以免这些器件在多晶硅熔丝器件编程过程中受到影响。这样,两个多晶硅熔丝器件之间就不得不保持较大的距离,其它器件离多晶硅熔丝器件的距离也得较大,这使得多晶硅熔丝器件的集成度很低。随着工艺技术的发展,半导体器件的线宽变得更小,器件的集成度变得很高,传统的多晶硅熔丝器件低集成度的缺点显得愈发的明显。目前,在0.25μm工艺以下,传统的多晶硅熔丝器件被金属熔丝器件逐渐取代,但金属熔丝器件需要高昂的激光切割机,这让该器件的应用成本提高许多;另外,传统的多晶硅熔丝器件的高编程电压也是先进工艺上所不能提供的。
发明内容
本发明要解决的技术问题是提供一种可编程的多晶硅二极管熔丝器件结构,它可以显著降低多晶硅熔丝器件的编程电压,并可以提高器件的集成度。
为解决上述技术问题,本发明的可编程的多晶硅二极管熔丝器件结构,包括P型掺杂的多晶硅阳极、N型掺杂的多晶硅阴极和金属硅化物;所述金属硅化物覆盖在所述多晶硅阳极和多晶硅阴极上。
本发明要解决的技术问题之二是提供上述结构的可编程的多晶硅二极管熔丝器件的制造方法。
为解决上述技术问题,本发明的可编程的多晶硅二极管熔丝器件的制造方法,步骤包括:
1)在P型衬底上通过氧化形成场区;
2)在场区上生长一层多晶硅;
3)在多晶硅区域的两侧分别注入P型杂质和N型杂质,形成P型掺杂的多晶硅阳极和N型掺杂的多晶硅阴极;
4)在多晶硅表面生长一层金属硅化物;
5)制作接触孔和金属导线,引出器件的阳极接触端和阴极接触端。
本发明的可编程的多晶硅二极管熔丝器件,通过器件结构上的创新,在多晶硅熔丝器件中引入NP二极管与表层的金属硅化物,利用NP二级管正向导通时电压低,反向截止时阻抗大的特点,使得编程时电流强制从表面的金属硅化物走,从而使该器件可以在低电压下获得大电流。与现有的熔丝器件相比,本发明的多晶硅二极管熔丝器件具有以下优点和有益效果:
1.能显著降低多晶硅熔丝器件的编程电压,这样器件编程时就不再需要额外的电路来产生一个高电压,从而不仅降低了电路设计的难度,同时也减小了整个电路由于高压应用而引起的漏电大的问题。
2.器件编程瞬间,电流只流过金属硅化物,整个器件可以在低电压的情况下能获得很高的电流密度,所产生的热量很小,同时也没有多余的多晶硅会析出,这些特点使得该多晶硅熔丝器件之间的间距可以极大地缩小,同时电路中其它器件距离这种多晶硅熔丝器件的距离也能变得很小,这使多晶硅熔丝器件的集成度得以提高。
3.NP二极管与金属硅化物电阻并联,使得正向偏压时只要很小的电压即可导通;而反向偏压时,所有的电压都加在金属硅化物电阻上,而金属硅化物本身电阻很小,因此流经金属硅化物的电流密度很大,可以迅速把金属硅化物熔断,且它带来的热量也可以彻底把下层多晶硅熔断,使电路断路,因此器件的可靠性和良率能够得到很好的保证。
4.逻辑工艺和普通的逻辑工艺相兼容,因此器件的生产不会增加额外的生产成本。此外,采用电学的方式进行编程,不必像金属熔丝器件那样需要使用昂贵的激光切割机,因此器件的应用成本较低。
附图说明
图1是传统的多晶硅熔丝器件的结构示意图。
图2是本发明的多晶硅二极管熔丝器件的横向结构示意图。
图3是本发明的多晶硅二极管熔丝器件的纵向结构示意图。
图4是编程前,本发明的多晶硅二极管熔丝器件的电阻示意图。
图5是编程后,本发明的多晶硅二极管熔丝器件的电阻示意图。
图中附图标记说明如下:
1:接触孔
2:金属线
101:P型掺杂的多晶硅阳极
102:N型掺杂的多晶硅阴极
103:金属硅化物
104:NP二极管
105:阳极接触端
106:阴极接触端
107:衬底
108:场区
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合图示的实施方式,详述如下:
如图2所示,本发明的可编程的NP多晶硅二极管熔丝器件,主要包括P型掺杂的多晶硅阳极101、N型掺杂的多晶硅阴极102、金属硅化物103、接触孔1和金属线2。金属硅化物103覆盖在P型掺杂的多晶硅阳极101和N型掺杂的多晶硅阴极102上。P型掺杂的多晶硅阳极101和其上覆盖的金属硅化物103、接触孔1以及金属线2共同组成阳极接触端105。N型掺杂的多晶硅阴极102和其上覆盖的金属硅化物103、接触孔1以及金属线2共同组成阴极接触端106。
此种结构的多晶硅二极管熔丝器件的工艺实现方法如下(请参阅图3所示):
步骤1,在P型衬底107上氧化生成场区108。
步骤2,在场区108上生成多晶硅区域。
步骤3,在多晶硅区域的两侧,利用离子注入工艺,分别注入P型杂质和N型杂质,形成P型掺杂的多晶硅阳极101和N型掺杂的多晶硅阴极102。这样,N型掺杂的多晶硅阴极102和P型掺杂的多晶硅阳极101的交界面就构成了一个NP二级管104。
步骤4,利用金属硅化物工艺,在多晶硅的表面生长一层低电阻的金属硅化物103。
步骤5,利用通孔工艺以及后端金属工艺,形成接触孔1和金属线2,完成该器件的阳极接触端105和阴极接触端106的引出。
上述新的结构可以使熔丝器件的编程电压降低到3.3V左右。编程前,该器件会呈现低阻态(电阻为二极管的导通电阻),如图4所示,当在该NP多晶硅二极管熔丝器件的阳极上加偏压(相当于编程电位的熔断电压,例如3.3V或更低的电压)时,由于NP二极管处于正向偏压状态,因此只要很小的电压(约0.07V)就可以使电路处于正向导通状态,电流可以流过此多晶硅二极管,即此时熔丝器件处于通路状态。编程后,该器件则呈现高阻态(电阻在几兆欧左右),如图5所示,当在该NP二极管多晶硅熔丝器件的阴极上施加偏压(相当于编程电位的熔断电压,例如3.3V或更低的电压)时,由于该二极管处于反偏状态,整个PN结电阻Rd无穷大,而该外加偏压又不足以使该PN结反向击穿,因此,所有的外加电压都作用于金属硅化物电阻Rs的两端,由于金属硅化物本身的电阻只有几欧姆(一般小于5ohm),因此强大的电流密度使得金属硅化物首先被熔断,并且此热量也会把下层多晶硅彻底熔断,这样熔丝器件就处于断路状态了。多晶硅二极管熔丝器件在熔断前后通路和断路的两种状态在电路中被识别为1和0两种状态。

Claims (2)

1.可编程的多晶硅二极管熔丝器件的结构,其特征在于,包括P型掺杂的多晶硅阳极、N型掺杂的多晶硅阴极和金属硅化物;所述金属硅化物覆盖在所述多晶硅阳极和多晶硅阴极上。
2.权利要求1所述多晶硅二极管熔丝器件的制造方法,其特征在于,步骤包括:
1)在P型衬底上通过氧化形成场区;
2)在场区上生长一层多晶硅;
3)在多晶硅区域的两侧分别注入P型杂质和N型杂质,形成P型掺杂的多晶硅阳极和N型掺杂的多晶硅阴极;
4)在多晶硅表面生长一层金属硅化物;
5)制作接触孔和金属导线,引出器件的阳极接触端和阴极接触端。
CN201210513279.4A 2012-12-04 2012-12-04 可编程的多晶硅二极管熔丝器件结构及制造方法 Pending CN103855127A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210513279.4A CN103855127A (zh) 2012-12-04 2012-12-04 可编程的多晶硅二极管熔丝器件结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210513279.4A CN103855127A (zh) 2012-12-04 2012-12-04 可编程的多晶硅二极管熔丝器件结构及制造方法

Publications (1)

Publication Number Publication Date
CN103855127A true CN103855127A (zh) 2014-06-11

Family

ID=50862589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210513279.4A Pending CN103855127A (zh) 2012-12-04 2012-12-04 可编程的多晶硅二极管熔丝器件结构及制造方法

Country Status (1)

Country Link
CN (1) CN103855127A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037190A (zh) * 2018-07-27 2018-12-18 上海华力集成电路制造有限公司 一种电熔丝结构及其制造方法
CN109244061A (zh) * 2018-09-03 2019-01-18 上海华虹宏力半导体制造有限公司 电可编程熔丝结构及其形成方法
CN114725060A (zh) * 2022-06-09 2022-07-08 广州粤芯半导体技术有限公司 基于cmos工艺的电可编程熔丝结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969404A (en) * 1995-09-29 1999-10-19 Intel Corporation Silicide agglomeration device
US20050212080A1 (en) * 2004-03-23 2005-09-29 Shien-Yang Wu Diode junction poly fuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969404A (en) * 1995-09-29 1999-10-19 Intel Corporation Silicide agglomeration device
US20050212080A1 (en) * 2004-03-23 2005-09-29 Shien-Yang Wu Diode junction poly fuse

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037190A (zh) * 2018-07-27 2018-12-18 上海华力集成电路制造有限公司 一种电熔丝结构及其制造方法
CN109244061A (zh) * 2018-09-03 2019-01-18 上海华虹宏力半导体制造有限公司 电可编程熔丝结构及其形成方法
CN114725060A (zh) * 2022-06-09 2022-07-08 广州粤芯半导体技术有限公司 基于cmos工艺的电可编程熔丝结构及其制备方法

Similar Documents

Publication Publication Date Title
CN104969360B (zh) 半导体装置
CN102738245B (zh) 带有嵌入式伪栅电极的二极管
CN100442500C (zh) 鳍片型反熔丝及其制造方法
US10096589B2 (en) Fin ESD protection diode and fabrication method thereof
CN102694011B (zh) 半导体器件
US8779518B2 (en) Apparatus for ESD protection
CN103579246B (zh) 一次性可编程存储器单元及其制造方法
CN103811484A (zh) 包括半导体鳍的esd器件
CN102856250B (zh) 具有鳍片基础熔丝的集成电路及相关制造方法
CN102867857B (zh) 半导体器件及其制作方法
CN104425630A (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
CN103811560A (zh) 钳位二极管及其版图结构和其制造方法
TWI608626B (zh) 接面場效電晶體、半導體裝置及其製造方法
CN104464816A (zh) 单次可编程记忆体及其操作方法和编程方法以及电子系统
CN103855127A (zh) 可编程的多晶硅二极管熔丝器件结构及制造方法
CN101803022B (zh) 静电破坏保护元件、静电破坏保护电路、半导体装置及制法
CN104240762A (zh) 反熔丝结构及编程方法
CN103456773B (zh) 肖特基二极管及其制造方法
CN104347589A (zh) 一种反熔丝结构
CN103296004B (zh) 一种反熔丝元件及其制造方法
CN103022114B (zh) 一种基于截止环的高压大功率igbt芯片及其设计方法
CN103107159A (zh) 可编程的多晶硅熔丝器件结构以及其工艺实现方法
CN102037518B (zh) 包括非易失性存储单元的电路及电子器件和电子器件形成工艺
KR20090003709A (ko) 피엔 다이오드를 이용한 상변화 기억 소자 및 그 제조방법
CN102760720B (zh) 电子可编程熔丝空置有源区添加方法以及电子可编程熔丝

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140611

RJ01 Rejection of invention patent application after publication