CN103579246B - 一次性可编程存储器单元及其制造方法 - Google Patents

一次性可编程存储器单元及其制造方法 Download PDF

Info

Publication number
CN103579246B
CN103579246B CN201210594465.5A CN201210594465A CN103579246B CN 103579246 B CN103579246 B CN 103579246B CN 201210594465 A CN201210594465 A CN 201210594465A CN 103579246 B CN103579246 B CN 103579246B
Authority
CN
China
Prior art keywords
trap
region
memory cell
gate electrode
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210594465.5A
Other languages
English (en)
Other versions
CN103579246A (zh
Inventor
全成都
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megna Zhixin Hybrid Signal Co.,Ltd.
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN103579246A publication Critical patent/CN103579246A/zh
Application granted granted Critical
Publication of CN103579246B publication Critical patent/CN103579246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种一次性可编程（OTP）存储器单元，其包括：具有第一导电类型的阱；在阱上形成的并且包括第一和第二熔丝区域的栅绝缘层；在栅绝缘层上形成的具有第二导电类型的栅电极，该第二导电类型与第一导电类型电荷相反；在阱中形成的并且被布置为包围第一和第二熔丝区域的第二导电类型的结区域；以及在第一熔丝区域与第二熔丝区域之间的阱中形成的隔离层。

Description

一次性可编程存储器单元及其制造方法
相关申请的交叉引用
根据35U.S.C.§119（a），本申请要求2012年8月2日在韩国知识产权局所提交的第10-2012-0084862号韩国专利申请的利益，其公开全文通过引用并入本文以用于所有目的。
技术领域
以下描述涉及一种一次性可编程（OTP）存储器单元及其制造方法，并且诸如涉及例如一种反熔丝OTP存储器单元及其制造方法。
背景技术
一次性可编程（OTP）存储器装置是一种非易失性存储器装置，在该装置中仅可在电路上编程一次。
已经研发了多种OTP存储器装置。其中，反熔丝OTP存储器装置的晶胞（cell unit）通常包括在半导体基底中所形成的阱、在阱上所形成的并且包括至少一个熔丝区域的栅绝缘层、在栅绝缘层上所形成的栅电极以及在阱中所形成的结区域（诸如源区域和漏区域）。
通过将写入电压施加到栅电极而实现一次性编程，这使熔丝区域的绝缘状态熔断。然后，栅绝缘层的熔丝区域和邻接熔丝区域的结区域起电阻器的作用，该电阻器具有预定范围的电阻值。
然而，在被熔断之后，熔丝区域可能具有超出预定范围的电阻值。这对应于熔断故障。为了提高其良品率（yield），反熔丝类型存储器装置可在晶胞内提供两个熔丝。在这样的反熔丝类型存储器装置中，如果两个熔丝区域中的任一个熔断，则施加到另一熔丝区域的写入电压可能降低，从而导致熔断故障。如果首先熔断的熔丝区域引起熔断故障，则两个熔丝区域均发生熔断故障，从而在读取操作期间发生错误。
另一方面，理想的是当写入电压施加到栅电极时，熔断发生在熔丝区域的边缘部分。然而，在一些情况下，熔丝区域的中心部分而不是边缘部分被熔断。在这样的情况下，在熔断之后，多晶硅熔丝（fuse poly）（熔丝区域）和下面的阱可能形成反偏二极管。在这样的情况下，对应的晶胞变为缺陷单元（cell）。
发明内容
在一个通常的方面中，提供了一种一次性可编程（OTP）存储器单元，其包括：具有第一导电类型的阱；在阱上所形成的并且包括第一和第二熔丝区域的栅绝缘层；在栅绝缘层上所形成的、具有第二导电类型的栅电极，该第二导电类型与第一导电类型的电荷相反；在阱中所形成的并且被布置为包围第一和第二熔丝区域的具有第二导电类型的结区域；以及在第一熔丝区域与第二熔丝区域之间的阱中所形成的隔离层。
OTP存储器单元的通常的方面可进一步包括在阱中所形成的、与结区域接触的具有第一导电类型的阱分接头（tap）。
OTP存储器单元的通常的方面可进一步包括半导体基底，阱是在半导体基底中通过注入具有第一导电类型的离子而形成的，并且与阱相比，阱分接头具有更高的第一导电类型的离子的浓度。
在OTP存储器单元的通常的方面中，栅电极可进一步包括，主体部分；和至少一个突出部分，至少一个突出部分从主体部分朝向阱分接头延伸，并且具有比主体部分的宽度更小的宽度。
在OTP存储器单元的通常的方面中，结区域可形成在栅电极的外侧并且被布置为包围至少一个突出部分。
在OTP存储器单元的通常的方面中，栅电极可包括两个突出部分，并且隔离层可被布置在两个突出部分之间且与两个突出部分相比可朝向阱分接头延伸的更远。
在OTP存储器单元的通常的方面中，栅绝缘层可进一步包括比熔丝区域更厚的电容器区域。
在OTP存储器单元的通常的方面中，与栅电极的主体部分相比栅绝缘层的电容器区域可朝向阱分接头延伸的更远。
在OTP存储器单元的通常的方面中，在栅电极的主体部分下面可能仅提供栅绝缘层的电容器区域，并且在栅电极的突出部分下面可能提供熔丝区域和电容器区域。
在OTP存储器单元的通常的方面中，栅电极可包括一个突出部分，并且该突出部分可能被布置为覆盖隔离层的至少一部分。
在OTP存储器单元的通常的方面中，与栅电极的突出部分相比隔离层可能朝向阱分接头延伸的更远，并且隔离层可能嵌入在栅电极的下面。
在OTP存储器单元的通常的方面中，栅电极可能包括两个突出部分，并且结区域的一个区域可能存在于突出部分与绝缘层之间。
在OTP存储器单元的通常的方面中，与突出部分相比绝缘层可能朝向阱分接头延伸的更远，并且可与突出部分部分地重叠。
OTP存储器单元的通常的方面可进一步包括注入层，该注入层是在阱的表面部分上通过注入具有第二导电类型的离子而形成的。
在另一通常的方面中，提供了一种OTP存储器单元，其包括：通过注入具有第一导电类型的离子而形成的阱；在阱上所形成的并且包括至少一个熔丝区域的栅绝缘层；在栅绝缘层上所形成的并且用具有第二导电类型的离子掺杂的栅电极，第二导电类型与第一导电类型的电荷相反；在阱的表面部分中通过注入具有第二导电类型的离子而形成的注入层；以及在阱中通过注入具有第二导电类型的离子而形成的并且被布置为包围至少一个熔丝区域的结区域。
OTP存储器单元的通常的方面可进一步包括在阱中通过注入具有第一导电类型的离子而形成的阱分接头，该阱分接头被布置为与结区域接触。
在OTP存储器单元的通常的方面中，栅电极可能包括：主体部分；和至少一个突出部分，该至少一个突出部分从主体部分朝向阱分接头延伸并且具有比主体部分的宽度更小的宽度。
在OTP存储器单元的通常的方面中，栅绝缘层可进一步包括比熔丝区域更厚的电容器区域。
在OTP存储器单元的通常的方面中，在栅电极的主体部分下面可能仅提供栅绝缘层的电容器区域，并且在栅电极的突出部分下面可能提供熔丝区域和电容器区域。
在另一通常的方面中，提供了一种OTP存储器单元，其包括：第一导电类型的阱；在阱上所形成的栅绝缘层；在栅绝缘层上所形成的第二导电类型的栅电极，第二导电类型与第一导电类型的电荷相反，并且栅电极包括一个主体部分和两个突出部分；在阱上所形成以包围两个突出部分的第二导电类型的结区域；以及在两个突出部分之间的阱中所形成的隔离层。
OTP存储器单元的通常的方面可进一步包括被布置为与结区域接触的第一导电类型的阱分接头。
在OTP存储器单元的通常的方面中，隔离层和两个突出部分可能朝向阱分接头延伸，并且与两个突出部分相比隔离层可能延伸的更远。
在另一通常的方面中，提供了一种用于形成一次性可编程（OTP）存储器单元的方法，该方法包括：在第一导电类型的阱中形成隔离层；在阱上形成栅绝缘层和栅电极，其中该栅绝缘层包括电容器区域、第一熔丝区域以及第二熔丝区域；以及将阱的上部部分暴露于具有第二导电类型的离子以形成包围栅电极的结区域，栅绝缘层和栅电极形成在该上部部分上。
在该方法的通常的方面中，隔离层的形成可包括在阱中形成沟道，并且用二氧化硅填充沟道。
在该方法的通常的方面中，电容器区域具有比第一熔丝区域和第二熔丝区域更大的厚度，并且通过在阱上沉积预定厚度的栅绝缘层材料并且然后刻蚀第一熔丝区域和第二熔丝区域，获得电容器区域与第一熔丝区域和第二熔丝区域的厚度差别。
在该方法的通常的方面中，当通过将阱暴露于具有第二导电类型的离子而形成结区域时，用具有第二导电类型的离子对栅电极进行掺杂。
该方法的通常的方面可进一步进一步包括在阱中形成具有第一导电类型的阱分接头，与在阱中相比，在阱分接头中第一导电类型的离子的浓度更高。
根据以下详述的说明、附图以及权利要求，其它特征和方面可变得明显。
附图说明
图1是示出OTP存储器单元的示例的示意平面图。
图2A是沿图1的线II-II所截取的、图1中所示的OTP存储器单元的示例的横截面图。
图2B是沿图1的线IV-IV所截取的、图1中所示的OTP存储器单元的示例的横截面图。
图3是沿图1的线III-III所截取的、图1中所示的OTP存储器单元的示例的横截面图。
图4A是示出例如8V的栅电压被施加到图1的OTP存储器单元的示例的横截面图。
图4B是图4A中所示的OTP存储器单元的放大图。
图5是示出例如8V的栅电压被施加到未被设置中间隔离层的存储器单元的示例的横截面图。
图6A至6C是顺序地示出用于制造图1至3中所示的OTP存储器单元的方法示例的处理的横截面图。
图7是顺序地示出图1至3中所示的OTP存储器单元的通过附加处理的布局的图。
图8是在一个平面上示出图1、图2以及图3的OTP存储器单元的图。
图9和图10是示出根据附加示例在栅电极的主体部分与突出部分之间的组合的图。
图11是示出根据另一示例的OTP存储器单元的示意平面图。
图12是沿图1的线VI-VI所截取的、图11中所示的OTP存储器单元的横截面图。
图13A至13C是顺序地示出用于制造图11和12中所示的OTP存储器单元的方法示例的处理的横截面图。
图14是示出根据另一实施例的OTP存储器单元的示意平面图。
图15是沿图1的线IX-IX所截取的、图14中所示的OTP存储器单元的示例的横截面图。
图16是以类似于图8的方式示出图14和15的平面图以及垂直横截面图的OTP存储器示例的图。
图17A至图17D是顺序地示出用于制造图14和15中所示的OTP存储器单元的方法示例的处理的横截面图。
贯穿于附图和详细的描述中，除非另外描述，否则相同的附图参考标记将被理解为指代相同的组件、特征以及结构。为了明晰、图解以及方便，可能夸大这些组件的相对大小和描述。
具体实施方式
提供以下详细的说明以帮助读者获得本文中所描述的方法、设备以及/或系统的全面的理解。因此，在本文中所描述的系统、设备以及/或方法的各种改变、修改以及其等同物将被建议给本领域内的普通技术人员。同样地，为了增加明确性和简洁性，可能省略已知的功能和构造的描述。
在下文中，参照附图详细地描述了反熔丝OTP存储器单元的各种示例。为了便于说明，示意地示出了附图，并且为了简洁，可省略不是讨论的核心对象的部分配置。
根据通常的方面，反熔丝OTP存储器单元可具有两个或更多个熔丝区域，这可以增加熔丝区域的熔断可能性，并且即使熔断了熔丝区域的中心部分也可防止对应单元的缺陷。
图1是示出OTP存储器单元的示例的示意平面图。图2A是沿图1的线II-II所截取的、图1中所示的OTP存储器单元的横截面图。图2B是沿图1的线IV-IV所截取的、图1中所示的OTP存储器单元的横截面图。图3是沿图1的线III-III所截取的、图1中所示的OTP存储器单元的横截面图。
参照图1至3，根据第一示例的OTP存储器单元100包括半导体基底110、栅绝缘层140、栅电极150、结区域160、阱分接头190以及中间隔离层170。
在图1中，栅电极150包括主体部分151以及第一和第二突出部分152A和152B。栅电极150被设计为使熔断发生在第一和第二突出部分152A和152B中。提供两个突出部分以制造OR类型OTP熔丝。突出部分用作熔丝，并且用于应对如下情况：一个熔丝是软故障缺陷单元并且另一个熔丝是正常的。即使一个熔丝是有缺陷的，也有可能另一个熔丝正常。因此，存在另一正常的熔丝被熔断的很高的可能性，并且通过以此方式形成OR类型单元，可以增加总体单元的熔断良品率。
参照图2A，与在其上形成了栅电极150的主体部分151的区域相比，在其上形成了第一和第二突出部分152A和152B的区域中的栅绝缘层140的厚度较薄。因此，如果相同的电压被施加到该两个区域上，则位于第一和第二突出部分152A和152B下面的栅绝缘层的区域具有更小的厚度并且更可能熔断。
如在图2A中所示，结区域160形成在栅电极150的外部区域中。这是因为结区域160是通过在形成栅电极150之后的离子注入处理而形成的。另外，如在图2B中所示，形成结区域160以包围栅电极150，并且结区域160延伸至第一与第二突出部分152A与152B之间的空间。如在图3中所示，中间隔离层170形成在第一突出部分152A和第二突出部分152B之间以分隔结区域160。
如在图1中所示，形成中间隔离层170以朝向阱分接头190突出。然而，在本示例中，中间隔离层170不延伸至阱分接头190，而仅延伸至结区域160的中部。在本示例中，优选地是与第一和第二突出部分152A和152B相比，中间隔离层170朝向阱分接头190延伸的更远。例如，如果在上面形成了第一突出部分152A的栅绝缘层140的区域中发生熔断，则电压下降发生。因为，中间隔离层170朝向阱分接头190延伸的更远，所以通过延伸的部分延长了通道，通过该通道电压被从在第一突出部分152A附近中形成的结区域160传递至在第二突出部分152B附近。结果，可降低通过结区域而下降的电压的传递速度，并且有可能由于传递至第一突出部分152A的电压增加到一定程度而导致对应的部分熔断。如果第一突出部分152A和第二突出部分152B之间的通道过于接近，上述的问题可能发生。在一个示例中，突出部分与中间隔离层之间的长度差可能被设置为0.1至0.3μm。在另一示例中，突出部分的长度可能被设置为0.5μm，并且起始于主体部分的中间隔离层170的长度可能被设置为0.6至0.8μm。在这样的示例中，中间隔离层170的宽度可能是0.3至0.4μm。
如在图1和2A中所示，阱分接头190和结区域160被布置为彼此物理接触。在本示例中，因为阱120为P型，所以阱分接头190也为P型。借助于阱分接头190，预定的电压（例如，0V）可以被施加于阱120。
图3中的参考标记“130”表示限定OTP存储器单元100的有源区域的装置隔离层。在图1和2A中，出于说明的方便省略装置隔离层130。图1中的附图标记“190”表示通过注入具有与阱120相同导电类型的离子而形成的阱分接头。然而，以高于阱120的离子浓度注入阱分接头190。
半导体基底110包括通过离子注入处理、通过掺杂P型离子所形成的阱120。换言之，半导体基底100包括P型阱120。例如可使用硅基底制造半导体基底110.
栅极绝缘层140形成在半导体基底110上，并且更具体地，形成在半导体基底110的阱120上。栅绝缘层140包括电容器区域141以及第一和第二熔丝区域142A和142B，第一和第二熔丝区域142A和142B被形成以从电容器区域141朝向阱分接头190延伸。如在图2A中所示，以比熔丝区域142A和142B厚的厚度形成电容器区域141；因此，由于各区域的厚度的差别，栅绝缘层140在电容器141以及熔丝区域142A和142B之间形成阶梯状结构。形成在熔丝区域142A和142B上的栅绝缘层140比形成在电容器区域141上的栅绝缘层140相对更薄，并且如果施加恒定电压以用于熔断，则在熔丝区域142A和142B下面所形成的栅绝缘层140首先熔断。
栅电极150形成在栅绝缘层140上，并且被布置为与栅绝缘层140重叠。因此，栅电极140包括与栅绝缘层140的电容器区域141重叠的主体部分101和与栅绝缘层140的第一和第二熔丝区域142A和142B重叠的第一和第二突出部分152A和152B。栅电极150具有与半导体基底110的阱120的掺杂类型相反的掺杂类型。如上所述，因为可通过注入P型离子形成半导体基底110的阱120，所以可用N型离子对栅电极150掺杂。替选地，如果用N型离子形成半导体基底110的阱120，则用P型材料形成栅电极150。
通过注入具有与栅电极150的导电类型相同的导电类型的离子而在阱120中形成结区域160。因此，以与栅电极150相同的方式，结区域160具有与半导体基底110的阱120的掺杂类型相反的掺杂类型。在本示例中，因为用N型离子对栅电极150掺杂，所以通过N型离子的注入而形成结区域160。作为替选，如果用N型离子形成半导体基底110的阱120，则用P型材料形成结区域160。
如在图1至3中所示，在OTP存储器单元100的一个示例中，结区域160包围栅绝缘层140的第一和第二熔丝区域141A和142B，并且在平面图中栅电极150的第一和第二突出部分152A和152B与栅绝缘层140的第一和第二熔丝区域142A和142B重叠。另外，结区域160包括布置在第一熔丝区域142A的外侧和内侧以包围第一熔丝区域142A的第一外部结区域161和第一内部结区域162，和布置在第二熔丝区域142B的外侧和内侧的第二外部结区域163和第二内部结区域164。换言之，第一外部结区域161被布置为接触第一熔丝区域142A的外部边缘，并且第一内部结区域162被布置为接触第一熔丝142A的内部边缘。另外，第二外部结区域163被布置为接触第二熔丝区域142B的外部边缘，并且第二内部结区域164被布置为接触第二熔丝142B的内部边缘。
中间隔离层170形成在第一熔丝区域142A与第二熔丝区域142B之间的半导体基底110的一个区域上。通过在半导体基底110上形成沟道并且用绝缘材料填充沟道而形成中间隔离层170。例如，可用二氧化硅形成沟道。
通过中间隔离层170将布置在第一熔丝区域142A与第二熔丝区域142B之间的结区域部分在空间上分隔为两个部分。即，结区域160的第一内部结区域162和第二内部结区域164在空间上被中间隔离层170分隔。
如上所述，通过将中间隔离层170布置在第一内部结区域162与第二内部结区域164之间，即使在写入操作期间两个熔丝区域152A和152B中的任一个首先熔断，施加给另一熔丝区域的电压也不下降。因此，可以成功地执行另一剩余的熔丝区域的熔断。结果，在写操作期间，可以在没有缺陷地情况下读取OTP存储器单元（读取为“ON”）。
如在图4A中所示，在写入操作期间施加8V的写入电压以用于熔丝区域142A和142B的熔断的示例中，根据根据一个示例的OTP存储器单元100，即使两个熔丝区域142A和142B中的任一个熔断，施加在另一剩余熔丝区域的电压仍保持“8V”。因此，可以平稳地执行另一剩余的熔丝区域的熔断。图4A示出了如下示例，在该示例中第一熔丝区域142A的区域“A”首先熔断，然后第二熔丝区域142B的区域“C”熔断。
图4B是图4A所示的OTP存储器单元100的放大图。在图4B中所示的OTP存储器单元100中，在熔丝区域142A的中部所找到的区域“F”被称为熔丝区域142A的中心部分。位于熔丝区域142A的边缘的区域“E”和“G”被称为边缘部分。
相比之下，参照图5，在未提供中间隔离层170的OTP存储器单元100’的示例中，如果两个熔丝区域142A和142B中的任一个熔断，则施加到另一剩余的熔丝区域的电压可能降低。因此，存在另一剩余的熔丝区域的熔断也发生故障的较高的可能性。如果发生熔断故障，则对应的存储器单元具有超出可读取范围的电阻值，并且因此可被作为未被执行写入操作的存储器单元读取（即，被错误地读取为“OFF”）。即，如果两个熔丝区域142A和142B中的左侧的熔丝区域142在其“A”点（位于边缘部分）熔断，则下方的N激活电势162立即提高（例如，从0V提高至2V）。因此，在所示的示例中，施加在另一右侧熔丝区域142B上的电压变为8-2=6V。在本示例中，因为施加了小于8V的电压，右侧的熔丝区域可能不在其“C”点（末端部分或中间部分）熔断。如果仅有“A”点熔断而“C”点未熔断，则在“A”点熔断后电阻值为例如10,000Ω的情况下存在问题。因为在读取操作期间，参考电阻值必须等于或小于1,000Ω，10,000Ω的电阻值使对应的存储器单元被错误地读取为“OFF”。因此，存储器单元的状态未从“OFF”改变至“ON”从而导致了问题。
图6A至6C是顺序地示出用于制造图1至3中所示的OTP存储器单元100的方法的示例的处理的横截面图。
参照图6A，装置隔离层130和中间隔离层170首先形成在半导体基底110上。例如可能通过形成沟道并且用绝缘材料（诸如二氧化硅）填充沟道来形成装置隔离层130和中间隔离层170。在形成绝缘层130和170之后通过从半导体基底110的上侧注入P型离子，在半导体基底110上形成P阱120。
参照图6B，包括第一和第二熔丝区域142A和142B的栅绝缘层140形成在半导体基底110的阱120上，并且然后栅电极150形成在栅绝缘层140上以被布置为与栅绝缘层140重叠。例如，可通过使用湿法氧化处理或使用自由基离子的氧化处理来形成栅绝缘层150。如在图2A中所示，在栅绝缘层140的电容器区域141与熔丝142A和142B之间存在阶梯状差别，并且例如通过以预定的厚度沉积栅绝缘层材料并且然后通过刻蚀处理以预定的厚度刻蚀熔丝区域142A和142B可能形成这样的阶梯状结构。另一方面，栅电极150可以由从多晶硅和金属电极中选择的任意一种材料构成。
参照图6C，最后，通过从半导体基底110的上侧注入N型离子来对栅电极150进行N型掺杂，并且在半导体基底110的阱120中形成结区域160。如上所述，结区域160包括第一外部结区域161、第一内部结区域162、第二外部结区域163以及第二内部结区域164。在此，第一内部结区域162和第二内部结区域164被布置为在空间上由已经形成的中间隔离层170分隔。
图7是顺序地示出通过对OTP存储器单元100的附加处理的布局的图。在有源区域（可能是结区域160和栅电极150）形成之后，如图7（b）所示地执行接触插塞处理。即，形成连接至栅电极150的多晶硅（poly）接触C1和C2、与结区域160接触的N型有源接触（contact）C3、以及连接至P型阱分接头190的P型有源接触C4。之后，如在图7（c）中所示，在多晶硅接触C1和C2上，用于同时连接N型有源接触C3和P型有源接触C4的金属层M1和金属层M2被形成为相同的层。在本实例中，两个金属层M1和M2必须以预定的距离彼此隔开。
图8是在一个平面上示出图1、2以及3的OTP存储器单元的图。在本示例中，两个突出部分152A和152B朝向阱分接头190延伸，结区域存在于突出部分与中间隔离层之间，并且中间隔离层170的长度长于突出部分152A和152B的长度。在图8中所示的示例中，结区域160是N+离子注入区域，并且阱分接头190是P+离子注入区域。因为栅绝缘层140具有一对熔丝区域142A和142B，所以栅绝缘层140的电容器区域141与熔丝区域142A和142B之间的边界是重要的。如在图8中所示，相对厚的电容器区域141进一步从突出部分开始的点延伸到线α，与D1长度相同（大约0.1至0.3μm）。即，栅电极150被分割为主体部分1512以及突出部分152A和152B，并且电容器区域141从主体部分151与突出部分152A和152B之间的边界线延伸至线α。通过这样，在栅电极150的主体部分151的内侧，未形成相对薄的栅极氧化物（熔丝区域）。如果在主体部分151的区域内形成薄的栅极氧化物，则若干问题可能发生。例如，漏电流路径可能发生在主体部分151与薄的栅极氧化物之间，并且因此不能很好地执行熔断。因此，重要的是使熔断发生在两个突出区域和相对薄的栅极氧化物区域中。为此，相对厚的栅极氧化物（电容器区域）进一步延伸为与D1长度相同。换言之，在主体部分151下面，仅存在厚栅极绝缘层，并且在各个突出部分下面，厚的栅极绝缘层和薄的栅极绝缘层共同存在。
在本示例中，考虑到作为起始点的线α来确定薄栅极氧化物的周长。因为周长小，所以从装置可靠性的角度是优选的。
在其它示例中，栅电极（可能是熔丝电极）的主体部分151和突出部分152的组合形状可能如图9和10中所示发生变化。如在图9中所示，一个突出部分152可能朝向阱分接头190延伸，并且突出部分152可能广泛地覆盖中间隔离层170。另外，中间隔离层170的长度可被设置为长于突出部分152的长度，并且如在图9中所示中间隔离层170可嵌入到突出部分152下面的阱中。在图9所示的示例中，D2表示中间隔离层170的外部边缘与突出部分152的外部边缘之间的距离。距离D2可被设置为大约0.05至0.2μm。另外，如在图10中所示，两个突出部分152A和152B可能朝向阱分接头190延伸，并且中间隔离层170的长度可被设置为长于突出部分152A和152B的长度。另外，在平面图中，中间隔离层170可能与突出部分152A和152B部分地重叠。
图11是示出OTP存储器单元的另一示例的示意平面图，图12是沿图1的线VI-VI所截取的、图11中所示的OTP存储器单元的横截面图。在解释图11和12中所示的OTP存储器单元中，简化或省略与根据图1-3中所示的示例的OTP存储器单元的配置相同的配置。因此，关于图1-3的描述在适当的地方应用于本示例。以下详细地描述区别于上述的OTP存储器单元的存储器单元的特征。
参照图11和12，根据另一实施例的OTP存储器单元200包括半导体基底210、栅绝缘层240、栅电极250、结区域260以及注入层280。
半导体基底210包括通过注入P型离子而形成的P型阱220，并且半导体基底210可能是例如硅基底。在其它替选的示例中，阱220可能由N型材料构成。
栅绝缘薄膜240和栅电极250与上述的OTP存储器单元100的绝缘薄膜140和栅电极150相同。例如，栅绝缘薄膜240包括电容器区域（未示出）以及第一和第二熔丝区域242A和242B，并且栅电极250包括主体部分250以及从主体部分250所延伸的第一和第二突出单元252A和252B。用具有与阱220的类型相反的类型的离子对栅电极250进行掺杂。在本示例中，因为阱220是P型，所以用P型离子对栅电极250进行掺杂。在替选的示例中，阱220可由N型材料构成，并且可能用N型离子对栅电极250进行掺杂。
结区域260类似于根据上述的OTP存储器单元100的结区域160，在结区域260中包括第一和第二外部结区域261和263。然而，不同于包括第一和第二内部结区域162和164的结区域160，结区域260仅包括一个内部结区域262。此差别是由如下事实所造成的：存储器单元100包括布置在第一与第二内部结区域162与164之间的中间隔离层170，而图11中所示的存储器单元200不包括这样的中间隔离层。结区域260由与栅电极250相同的N型材料构成。因此，通过将N型离子注入半导体基底210的阱220而形成结区域260。在其它替选示例中，阱220可能由N型材料构成，并且结区域260可能由相反类型材料（即，P型材料）构成。
通过在形成阱220之后，将具有与阱类型相反的类型的离子注入阱220的表面部分而形成注入层280。在本示例中，因为阱220由P型材料构成，所以注入层280通过注入N型离子而形成。在其它替选实施例中，阱220可能由N型材料构成，并且注入层280可能由P型材料构成。
通过在阱220的表面部分形成注入层280，替代N型结区域和P型阱220，具有与N型结区域260相同类型的注入层280被布置在栅绝缘薄膜240的熔丝区域242A和242B的紧下面。注入层280的浓度被设置为低于结区域260的浓度。例如，如果注入层280的浓度被设置为高于结区域260的浓度，则由于将栅极氧化物培养地较厚，因此问题可能发生。在本示例中，例如，如果结区域260的浓度被设置为1E14至1E16cm-2，则注入层280可被设置为具有1E12至1E13cm-2的浓度。另外，其深度可被设置为小于结区域260。这是为了不对其它单元施加影响。
通过在写入操作期间将写入电压施加到熔丝区域242A和242B，可能熔断栅绝缘薄膜240的熔丝区域242A和242B。优选地，这样的熔断发生在熔丝区域242A和242B的边缘部分。如果熔断发生在熔丝242A和242B的中心部分，则N型栅电极250和P型阱220可能形成N/P反偏二极管。在这样的情况下，在读取操作期间对应的存储器单元变为缺陷单元。参照图5，如上所述，如果熔断发生在熔丝区域的中心部分的点“B”，则栅极二氧化物的中心部分被熔断为具有N+（150）/P-（120）结构，并且即使在读取操作期间电压被施加到栅极，小量电流也会流过N+（150）/P-（120）反偏二极管。因此，如果由于这样的漏电流造成栅极电压未保持在阈值Vth，则未产生反型层从而导致读取缺陷的发生。即，存储器单元的状态未从“OFF”改变至“ON”，并且造成问题。
然而，根据此示例，因为注入层280被布置为连接至结区域260，所以即使熔断发生在熔丝区域242A和242B的中心区域，N型栅电极和P型阱220也不形成反偏二极管。这是因为，在N型栅电极与P型阱220之间提供了注入层280，以使得N型栅电极与P型阱彼此不直接接触。因此，在存储器单元220的读取操作期间防止缺陷发生。
图13A至图13C是顺序地示出用于制造图11和12中所示的OTP存储器单元的方法的示例的处理的示意性横截面图。参照图13A至13C，描述用于制造OTP存储器单元200的方法。
参照图13A，首先在半导体基底210上形成装置隔离层230，并且然后通过将P型离子注入半导体基底210来形成阱220。然后，通过将N型离子注入阱220的表面部分形成注入层280。如上所述，在其它示例中，阱220可能由N型材料构成，并且注入层280可能由相反类型（即，P型材料）构成。
参照图13B，在半导体基底210的阱220上顺序地形成栅绝缘薄膜240和栅电极250。可使用湿法氧化处理或使用自由基离子的氧化处理来形成栅绝缘层240。栅电极150可能由选自多晶硅和金属电极中的任一种材料构成。
参照图13C，通过从半导体基底110的上侧注入N型离子，也在半导体基底210的阱220上形成用N型离子掺杂的栅电极150和N型结区域260。
图14是示出OTP存储器单元的另一示例的示意平面图，并且图15是沿图14的线IX-IX所截取的、图14中所示的OTP存储器单元的横截面图。在解释图14和15中所示的OTP存储器单元300中，可简化或省略用于具有与上述的OTP存储器单元100和OTP存储器单元200相同配置的特征的说明。因此，上述描述应用到这些特征。以下详细地描述区别于上述的OTP存储器单元100和200的特征。
参照图14和15，OTP存储器单元300包括半导体基底310、栅绝缘层340、栅电极350、结区域360、中间隔离层370以及注入层380。注入层380的浓度被设置为低于结区域360的浓度。在本示例中，如果注入层的浓度被设置为高于结区域的浓度，则由于将栅极氧化物培养的较厚因此可能发生问题。例如，在结区域的浓度被设置为1E14至1E16cm-2的示例中，注入层280可具有1E12至1E13cm-2的浓度。另外，其深度还可被设置为小于结区域260。这是为了不对其它单元施加影响。
半导体基底310包括通过从上侧注入P型离子而形成的P型阱320。半导体基底310可能是例如硅基底。在其它替选的示例中，阱320可能由N型材料构成。
如上所述，栅绝缘薄膜340和栅电极350与上述的OTP存储器单元100的栅极绝缘薄膜140和栅电极150相同。因此，栅绝缘薄膜340包括电容器区域（未示出）以及从电容器区域（未示出）所延伸的第一和第二熔丝区域342A和342B，并且栅电极350包括主体部分351以及从主体部分351所延伸的第一和第二突出单元352A和352B。在本示例中，用具有与阱320的类型相反的类型的离子对栅电极350进行掺杂。例如，因为阱320由P型材料构成，所以用N型离子对栅电极350进行掺杂。在其它替选的示例中，阱320可能由N型材料构成，并且栅电极350可能由P型材料构成。
结区域360与上述的OTP存储器单元100的结区域160相同。因此通过将具有与栅电极350的掺杂类型相同类型的离子注入到阱320而在阱320中形成结区域360，并且结区域360包括第一外部结区域361、第一内部结区域362、第二外部结区域363以及第二内部结区域364。
中间隔离层370与上述的OTP存储单元100的中间隔离层170相同。因此，中间隔离层370形成在第一熔丝区域342A与第二熔丝区域342B之间的半导体基底310的一个部分上。如上所述，提供了中间隔离层370，并且即使两个熔丝区域342A和342B中的任一个熔断，施加在另一剩余的熔丝区域的电压也不下降（例如，从8V至6V）。因此，可以平稳地执行另一剩余熔丝区域的熔断，并且因此在读取操作期间可以防止OTP存储器单元300的缺陷。
注入层380与上述的OTP存储器单元200的注入层280几乎相同。因此，通过在形成阱320之后，将具有与阱类型相反的类型的离子注入阱320的表面部分而形成注入层380。如上所述，提供了注入层380，并且即使熔断发生在熔丝区域342A和342B的中心部分，也可以防止N型栅电极350和P型阱320形成N/P反偏二极管。这是因为在N型栅电极与P型阱320之间提供了N型注入层，以使得N型栅电极与P型阱彼此不直接接触。因此，在存储器单元300的读取操作期间防止缺陷发生。
图16是以类似于图8的方式示出图14的平面图以及垂直横截面图的OTP存储器单元。如在图16中所示，注入层380形成在N+区域上，而是不形成在P+区域上。
图17A至图17D是顺序地示出用于制造图14和15中所示的OTP存储器单元的方法的处理的横截面图。参照图17A至D，描述用于制造OTP存储器单元300的方法。
参照图17A，首先在半导体基底310上形成装置隔离层330和中间隔离层370，并且然后通过将P型离子注入半导体基底310上来形成阱320。
参照图17B，通过将N型离子注入阱320的表面部分而形成注入层380。在替选的示例中，阱320可能由N型材料构成，并且注入层380可能由P型材料构成。
参照图17C，在半导体基底310的阱320上顺序地形成栅绝缘薄膜340和栅电极350。可通过使用湿法氧化处理或使用自由基离子的氧化处理来形成栅绝缘薄膜340。栅电极350可能由选自多晶硅和金属电极中的任一种材料构成。
参照图17D，通过从半导体基底310的上侧注入N型离子来对栅电极350进行N型掺杂，并且还在半导体基底310的阱320上形成N型结区域360。如上所述，结区域360包括第一外部结区域361、第一内部结区域362、第二外部结区域363以及第二内部结区域364。在本示例中，第一内部结区域362和第二内部结区域364被布置为由已经形成的中间隔离层370在空间上互相隔开。
虽然参照本公开的一些实施例示出并且描述了本公开，但是本领域内技术人员可以理解可以在形式上和具体地进行各种改变，而不背离由所附的权利要求所限定的本公开的精神和范围。
应当理解，本公开的特征可以体现为不同的形式，并且不应被解释为限制于在本文中所述的示例。此外，提供示例使得本公开深入且完整，并且向本领内技术人员传达本公开的全部范围。附图不必按比例绘制，并且在一些情况中，可能夸大比例以清楚地示出示例的特征。当第一层被称为在第二层“上”或在基底“上”时，可能不仅指第一层直接形成在第二成或基底上的情况，并且还可能指在第一层与第二层或基底之间存在第三层的情况。
以上描述了若干示例。虽然如此，应当理解可以进行各种修改。例如，如果以不同的顺序执行所描述的技术，和/或如果以不同的方式组合和/或用其他组件或等价物替换或补充所描述的系统、架构、装置或电路中的组件，可能获得合适的结果。因此，其它实现在以下的权利要求的范围内。

Claims (27)

1.一种一次性可编程存储器单元，包括：
具有第一导电类型的阱；
栅绝缘层，其形成在所述阱上并且包括第一熔丝区域和第二熔丝区域；
具有第二导电类型的栅电极，其形成在所述栅绝缘层上，所述第二导电类型与所述第一导电类型电荷相反；
具有第二导电类型的结区域，其形成在所述阱中并且被布置为包围所述第一熔丝区域和第二熔丝区域；以及
隔离层，其形成在所述第一熔丝区域与所述第二熔丝区域之间的所述阱中，
其中，所述隔离层与所述第一熔丝区域和所述第二熔丝区域间隔开。
2.根据权利要求1所述的一次性可编程存储器单元，进一步包括在所述阱中形成的、与所述结区域接触的具有所述第一导电类型的阱分接头。
3.根据权利要求1所述的一次性可编程存储器单元，进一步包括半导体基底，所述阱是在所述半导体基底中通过注入具有所述第一导电类型的离子而形成的，并且与所述阱相比，所述阱分接头具有更高的所述第一导电类型的离子的浓度。
4.根据权利要求2所述的一次性可编程存储器单元，其中所述栅电极包括：
主体部分；和
至少一个突出部分，所述至少一个突出部分从所述主体部分朝向所述阱分接头延伸，并且具有比所述主体部分的宽度更小的宽度。
5.根据权利要求4所述的一次性可编程存储器单元，其中所述结区域形成在所述栅电极的外侧并且被布置为包围所述至少一个突出部分。
6.根据权利要求4所述的一次性可编程存储器单元，其中所述栅电极包括两个突出部分，并且所述隔离层被布置在所述两个突出部分之间且与所述两个突出部分相比朝向所述阱分接头延伸的更远。
7.根据权利要求4所述的一次性可编程存储器单元，其中所述栅绝缘层进一步包括比所述第一熔丝区域和所述第二熔丝区域更厚的电容器区域。
8.根据权利要求7所述的一次性可编程存储器单元，其中与所述栅电极的所述主体部分相比，所述栅绝缘层的所述电容器区域朝向所述阱分接头延伸的更远。
9.根据权利要求7所述的一次性可编程存储器单元，其中所述栅绝缘层的所述电容器区域设置在所述栅电极的所述主体部分下面，并且所述栅绝缘层的所述第一熔丝区域和所述第二熔丝区域两者和所述电容器区域都设置在所述栅电极的所述突出部分下面。
10.根据权利要求4所述的一次性可编程存储器单元，其中所述栅电极包括一个突出部分，并且所述突出部分被布置为覆盖所述隔离层的至少一部分。
11.根据权利要求10所述的一次性可编程存储器单元，其中与所述栅电极的所述突出部分相比，所述隔离层朝向所述阱分接头延伸的更远，并且所述隔离层嵌入在所述栅电极的下面。
12.根据权利要求4所述的一次性可编程存储器单元，其中所述栅电极包括两个突出部分，并且所述结区域的一个区域存在于所述突出部分与所述隔离层之间。
13.根据权利要求4所述的一次性可编程存储器单元，其中与所述突出部分相比，所述隔离层朝向所述阱分接头延伸的更远，并且所述隔离层与所述突出部分部分地重叠。
14.根据权利要求2所述的一次性可编程存储器单元，进一步包括注入层，所述注入层是在所述阱的表面部分上通过注入具有所述第二导电类型的离子而形成的。
15.一种一次性可编程存储器单元，其包括：
具有第一导电类型的阱；
栅绝缘层，其形成在所述阱上并且包括至少一个熔丝区域；
栅电极，其形成在所述栅绝缘层上并且掺杂了具有第二导电类型的离子，所述第二导电类型与所述第一导电类型电荷相反；
注入层，其形成为与所述栅电极完全重叠，并且是在所述阱的表面部分中通过注入具有所述第二导电类型的离子而形成的；以及
具有所述第二导电类型的结区域，其形成在所述阱中并且被布置为包围所述至少一个熔丝区域。
16.根据权利要求15所述的一次性可编程存储器单元，进一步包括阱分接头，所述阱分接头是在所述阱中通过注入具有所述第一导电类型的离子而形成的，并且所述阱分接头被布置为与所述结区域接触。
17.根据权利要求16所述的一次性可编程存储器单元，其中所述栅电极包括：
主体部分；和
至少一个突出部分，所述至少一个突出部分从所述主体部分朝向所述阱分接头延伸，并且具有比所述主体部分的宽度更小的宽度。
18.根据权利要求17所述的一次性可编程存储器单元，其中所述栅绝缘层进一步包括比所述熔丝区域更厚的电容器区域。
19.根据权利要求18所述的一次性可编程存储器单元，其中所述栅绝缘层的所述电容器区域设置在所述栅电极的所述主体部分下面，并且所述栅绝缘层的所述熔丝区域和所述电容器区域都设置在所述栅电极的所述突出部分下面。
20.一种一次性可编程存储器单元，其包括：
第一导电类型阱；
在所述阱上形成的栅绝缘层；
在所述栅绝缘层上形成的第二导电类型栅电极，所述第二导电类型与所述第一导电类型电荷相反，并且所述栅电极包括主体部分和两个突出部分；
在所述阱中形成以包围所述两个突出部分的第二导电类型结区域；以及
在所述两个突出部分之间的阱中形成的隔离层，
其中，所述结区域被布置在所述隔离层与所述两个突出部分中的每一个之间。
21.如在权利要求20中所述的一次性可编程存储器单元，进一步包括第一导电类型阱分接头，其被布置为与所述结区域接触。
22.如在权利要求21中所述的一次性可编程存储器单元，其中所述隔离层和所述两个突出部分朝向所述阱分接头延伸，并且与所述两个突出部分相比，所述隔离层朝向所述阱分接头延伸的更远。
23.一种用于形成一次性可编程存储器单元的方法，所述方法包括：
在第一导电类型阱中形成隔离层；
在所述阱上形成栅绝缘层和具有第二导电类型的栅电极，所述第二导电类型与所述第一导电类型电荷相反；
在所述阱中形成第二导电类型结区域，
其中，所述栅绝缘层包括电容器区域、第一熔丝区域以及第二熔丝区域，并且所述结区域包围所述第一熔丝区域和所述第二熔丝区域；以及
其中，所述隔离层形成在所述第一熔丝区域与所述第二熔丝区域之间的所述阱中，并且与所述第一熔丝区域和所述第二熔丝区域分隔开。
24.根据权利要求23所述的方法，其中所述隔离层的形成包括在所述阱中形成沟道并且用二氧化硅填充所述沟道。
25.根据权利要求23所述的方法，其中所述电容器区域具有比所述第一熔丝区域和所述第二熔丝区域更大的厚度，并且通过在所述阱上沉积预定厚度的栅绝缘层材料并且然后刻蚀所述第一熔丝区域和所述第二熔丝区域，获得所述电容器区域与所述第一熔丝区域和所述第二熔丝区域的厚度差别。
26.根据权利要求23所述的方法，其中当通过将所述阱的上部部分暴露于具有所述第二导电类型的离子以形成包围所述栅电极的结区域时，用具有所述第二导电类型的离子对所述栅电极进行掺杂。
27.根据权利要求23所述的方法，进一步包括在所述阱中形成具有第一导电类型的阱分接头，与在所述阱中相比，在所述阱分接头中所述第一导电类型的离子的浓度更高。
CN201210594465.5A 2012-08-02 2012-12-31 一次性可编程存储器单元及其制造方法 Active CN103579246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120084862A KR101731129B1 (ko) 2012-08-02 2012-08-02 Ｏｔｐ 메모리 셀 및 그 제조 방법
KR10-2012-0084862 2012-08-02

Publications (2)

Publication Number Publication Date
CN103579246A CN103579246A (zh) 2014-02-12
CN103579246B true CN103579246B (zh) 2018-03-27

Family

ID=50024623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210594465.5A Active CN103579246B (zh) 2012-08-02 2012-12-31 一次性可编程存储器单元及其制造方法

Country Status (4)

Country Link
US (2) US9263450B2 (zh)
KR (1) KR101731129B1 (zh)
CN (1) CN103579246B (zh)
TW (1) TWI555130B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101731129B1 (ko) 2012-08-02 2017-04-28 매그나칩 반도체 유한회사 Ｏｔｐ 메모리 셀 및 그 제조 방법
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
KR102358054B1 (ko) 2014-09-29 2022-02-04 삼성전자주식회사 일회적 프로그램 가능 메모리 셀들을 구비하는 메모리 장치
JP6500200B2 (ja) * 2015-02-25 2019-04-17 株式会社フローディア 半導体記憶装置
KR102633049B1 (ko) 2016-01-08 2024-02-06 삼성전자주식회사 반도체 소자
US10032784B2 (en) 2016-07-27 2018-07-24 Synopsys, Inc. One-time programmable bitcell with native anti-fuse
KR101958518B1 (ko) * 2016-08-09 2019-03-15 매그나칩 반도체 유한회사 프로그래밍의 신뢰성이 개선된 otp 셀
US10395745B2 (en) 2016-10-21 2019-08-27 Synposys, Inc. One-time programmable bitcell with native anti-fuse
US10446562B1 (en) 2017-01-10 2019-10-15 Synopsys, Inc. One-time programmable bitcell with partially native select device
US10529436B1 (en) 2017-01-17 2020-01-07 Synopsys, Inc. One-time programmable bitcell with diode under anti-fuse
US9953990B1 (en) * 2017-08-01 2018-04-24 Synopsys, Inc. One-time programmable memory using rupturing of gate insulation
US10929588B2 (en) 2018-02-13 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout, structure, system, and methods
CN112420663B (zh) * 2019-08-23 2022-05-10 长鑫存储技术有限公司 反熔丝结构及其制造方法
US20220189973A1 (en) * 2020-12-15 2022-06-16 Synopsys, Inc. One-transistor (1t) one-time programmable (otp) anti-fuse bitcell with reduced threshold voltage
US20230301073A1 (en) * 2022-03-18 2023-09-21 Nanya Technology Corporation Semiconductor device with programmable element and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1385211A1 (en) * 2002-07-18 2004-01-28 Broadcom Corporation Mosfet anti-fuse structure and method for making same
CN101901809A (zh) * 2009-03-03 2010-12-01 旺宏电子股份有限公司 用于fn隧穿编程及擦除的三维存储器阵列
CN102306643A (zh) * 2008-02-20 2012-01-04 美格纳半导体有限会社 反熔丝及其形成方法和具有该反熔丝的非易失性存储器件的单位单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7553704B2 (en) * 2005-06-28 2009-06-30 Freescale Semiconductor, Inc. Antifuse element and method of manufacture
US20090283814A1 (en) * 2008-05-19 2009-11-19 Hsin-Ming Chen Single-poly non-volatile memory cell
US8471355B2 (en) * 2009-10-30 2013-06-25 Sidense Corp. AND-type one time programmable memory cell
JP5596467B2 (ja) * 2010-08-19 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びメモリ装置への書込方法
KR101731129B1 (ko) 2012-08-02 2017-04-28 매그나칩 반도체 유한회사 Ｏｔｐ 메모리 셀 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1385211A1 (en) * 2002-07-18 2004-01-28 Broadcom Corporation Mosfet anti-fuse structure and method for making same
CN102306643A (zh) * 2008-02-20 2012-01-04 美格纳半导体有限会社 反熔丝及其形成方法和具有该反熔丝的非易失性存储器件的单位单元
CN101901809A (zh) * 2009-03-03 2010-12-01 旺宏电子股份有限公司 用于fn隧穿编程及擦除的三维存储器阵列

Also Published As

Publication number Publication date
US20160079113A1 (en) 2016-03-17
US9263450B2 (en) 2016-02-16
US9362158B2 (en) 2016-06-07
TWI555130B (zh) 2016-10-21
CN103579246A (zh) 2014-02-12
TW201407721A (zh) 2014-02-16
KR101731129B1 (ko) 2017-04-28
US20140035014A1 (en) 2014-02-06
KR20140018575A (ko) 2014-02-13

Similar Documents

Publication Publication Date Title
CN103579246B (zh) 一次性可编程存储器单元及其制造方法
US8101471B2 (en) Method of forming programmable anti-fuse element
US8258586B1 (en) Non-volatile anti-fuse with consistent rupture
TWI469339B (zh) 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列
US8305790B2 (en) Electrical anti-fuse and related applications
CN102376358B (zh) 电子系统、反熔丝记忆体元件及其提供方法
CN101271881A (zh) 熔断后不会造成非线性电流的反熔丝及存储单元
TWI399847B (zh) 可調諧反熔絲元件及其製造方法
CN104766860B (zh) 具有多个阈值电压的半导体器件及其制造方法
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
US10032783B2 (en) Integrated circuits having an anti-fuse device and methods of forming the same
TW201515156A (zh) 可程式化記憶體
KR20120050338A (ko) 접합 항복을 이용한 전기적 퓨즈 및 이를 구비하는 반도체 집적회로
US8470645B2 (en) Method for manufacturing an antifuse memory cell
US10283648B2 (en) PN junction-based electrical fuse using reverse-bias breakdown to induce an open conduction state
US9941017B1 (en) Antifuse one-time programmable semiconductor memory
CN103855127A (zh) 可编程的多晶硅二极管熔丝器件结构及制造方法
JP2003273257A (ja) 単一グリッド材レイヤを有する不揮発性の書き込み可能かつ電気的消去可能なメモリ
CN107301877A (zh) 可配置的rom
CN112234062A (zh) 一种反熔丝一次性可编程存储单元
US9589967B2 (en) Fast programming antifuse and method of manufacture
KR100621773B1 (ko) 전기적 퓨즈 회로 및 레이아웃 방법
TWI670719B (zh) 抗熔絲記憶體及半導體記憶裝置
CN117673027A (zh) 一种efuse器件结构及其制备方法
TW201515184A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240424

Address after: Han Guozhongqingbeidao

Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd.

Country or region after: Republic of Korea

Address before: Han Guozhongqingbeidao

Patentee before: Magnachip Semiconductor, Ltd.

Country or region before: Republic of Korea