CN112420663B - 反熔丝结构及其制造方法 - Google Patents
反熔丝结构及其制造方法 Download PDFInfo
- Publication number
- CN112420663B CN112420663B CN201910785082.8A CN201910785082A CN112420663B CN 112420663 B CN112420663 B CN 112420663B CN 201910785082 A CN201910785082 A CN 201910785082A CN 112420663 B CN112420663 B CN 112420663B
- Authority
- CN
- China
- Prior art keywords
- layer
- active region
- gate
- substrate
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
Abstract
本发明实施例提供了一种反熔丝结构及其制造方法，涉及半导体生产技术领域，所述反熔丝结构包括：衬底；位于所述衬底中的有源区；栅极结构，位于所述衬底中的所述有源区上；覆盖所述栅极结构和所述有源区的应力层。本发明的技术方案通过在栅极结构和有源区上方覆盖应力层，可以降低反熔丝结构的编程电压。
Description
技术领域
本发明涉及半导体生产技术领域，具体而言，涉及一种反熔丝结构及其制造方法。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存储器)电路中广泛使用反熔丝(Anti-fuse)进行修复工作。反熔丝具有面积小、成本低以及与半导体工艺兼容等优点。
如图1所示，相关技术中的一种反熔丝结构100中，有源区形成于衬底101上方，栅极结构包括栅介质层103和栅电极层104。有源区中与栅极结构重叠区域为重叠区域102。在外接高压的条件下，栅极结构104与重叠区域102之间会发生隧穿，从而使得栅极结构与有源区导通。该方案需要较高的编程电压，因此种反熔丝结构在编程过程中存在可靠性问题，如果编程电压过高，会对反熔丝结构所在的电路的其它部分产生高压过冲的影响。
如何降低反熔丝结构的编程电压是当前亟需解决的技术问题。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明实施例的目的在于提供一种反熔丝结构及其制造方法，进而至少在一定程度上降低反熔丝结构的编程电压。
本发明的其它特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明实施例的第一方面，提供了一种反熔丝结构，所述反熔丝结构包括：衬底；位于所述衬底中的有源区；栅极结构，位于所述有源区上；覆盖所述栅极结构和所述有源区的应力层。
在一些实施例中，所述有源区的源区和漏区在所述栅极结构的下方相连。
在一些实施例中，所述应力层包括氮化硅层，所述氮化硅层的厚度大于40nm。
在一些实施例中，所述衬底还包括隔离结构，所述栅极结构呈长条状，所述栅极结构沿长边方向上横跨有源区和隔离结构，所述栅极结构沿短边方向的长度小于下方有源区的长度。
在一些实施例中，所述栅极结构沿短边方向的长度为20nm至54nm。
在一些实施例中，所述反熔丝结构还包括间隔层，所述间隔层位于所述栅极结构的侧壁上，所述间隔层的厚度小于5nm。
根据本发明实施例的第二方面，提供了一种反熔丝结构的制造方法，所述方法包括：提供衬底；在所述衬底中形成阱区；在所述阱区上形成栅极结构；利用所述栅极结构自对准于所述衬底中形成有源区；在所述栅极结构和所述有源区表面覆盖应力层。
在一些实施例中，所述方法还包括：在所述衬底中形成隔离结构，所述栅极结构横跨所述有源区与所述隔离结构。
在一些实施例中，所述方法还包括：在所述栅极结构的侧壁上形成隔离层；利用所述栅极结构和所述隔离层自对准于所述衬底中形成有源区，所述有源区包括源区和漏区，所述源区和漏区在所述栅极结构下方相连。
在一些实施例中，所述方法还包括：所述隔离层的厚度小于5nm，所述栅极结构的宽度为20nm至54nm。
本发明实施例提供的技术方案可以包括以下有益效果：
在本发明的一些实施例所提供的技术方案中，通过在栅极结构和有源区上方覆盖应力层，可以降低反熔丝结构的编程电压，提高电路灵敏度，并避免高压对电路其它部分的高压过冲。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。在附图中：
图1示意性示出了相关技术中的一种反熔丝结构的剖面示意图；
图2a示意性示出了根据本发明的一种实施例的反熔丝结构的剖面示意图；
图2b示意性示出了根据本发明的一种实施例的反熔丝结构的俯视图；
图3示意性示出了根据本发明的一种实施例的反熔丝结构的制造方法的流程图；
图4至图8为图3中的步骤S302至步骤S310后的剖面示意图；
图9为执行步骤S305形成隔离结构后的剖面示意图；
图10为执行步骤S306形成栅极结构的示意图；
图11是执行步骤S308形成源区和漏区的示意图。
具体实施方式
现在将参考附图更全面地描述示例性实施方式。然而，示例性实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例性实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的模块翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其它相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
相关技术中，如图1所示，栅极结构包括栅介质层103和栅电极层104。在外接高压的条件下，栅电极层104与重叠区域102之间会发生隧穿从而实现栅极结构和有源区的导通。该方案需要较高的编程电压，而编程电压较高会对反熔丝结构所在的电路的其它部分产生高压过冲的影响。
为解决上述问题，本发明实施例提供一种反熔丝结构，以降低反熔丝结构的编程电压。
图2a示意性示出了根据本发明的实施例的反熔丝结构的剖面图。如图2a所示，本公开示例性实施例提供一种反熔丝结构200，包括：
衬底、位于衬底中的有源区、位于衬底中的有源区上的栅极结构以及覆盖栅极结构和有源区的应力层207。其中，栅极结构包括栅介质层205和位于栅介质层205上的栅电极层206。
在本发明实施例的技术方案中，有源区包括源区202和漏区203，源区202和漏区203在栅极结构的下方相连。
在本发明实施例的技术方案中，如图2b所示，衬底411还包括隔离结构204，栅极结构为长条状。该长条状包括长边方向和短边方向，栅极结构206沿长边方向上横跨有源区401和隔离结构204，栅极结构206沿短边方向的长度小于下方有源区401的长度。栅极结构沿短边方向的长度可以为20nm至54nm，如20nm，28nm等。
在本发明实施例的技术方案中，在有源区与栅极结构的表面覆盖一层应力层，应力层引入的应力导致反熔丝结构中栅介质层内产生缺陷或导致缺陷密度急剧增加，从而使得有源区与栅极结构之间在较小的电压下发生击穿进而导通，从而有效降低反熔丝结构的编程电压。
具体的，应力层可以为采用HPCVD(Hybrid physical-chemical vapordeposition，混合物理化学气相沉积法)方式沉积的氮化硅层，氮化硅产生的拉伸应力使得栅极结构的栅介质层中产生缺陷，缺陷导致栅介质层的击穿电压降低。如图2a所示，黑色箭头指向的方向即为拉伸应力的方向。栅介质层205与有源区的交界处的白色圆形代表的是拉伸应力导致的栅介质层的缺陷。
在本发明实施例中，应力层的厚度可以大于40nm。在一种优选的技术方案中，应力层的厚度为80nm～至100nm。
在本发明实施例中，衬底可以为P型或者N型硅衬底。在衬底为N型时，扩散进源区和漏区的离子为硼B或镓Ga等Ⅲ族元素离子。在衬底为P型时，扩散进源区和漏区的离子为磷P或砷As等Ⅴ族元素离子。
在本发明实施例中，反熔丝结构还包括位于栅极结构侧壁上的间隔层208。间隔层可以为氧化硅层或氮化硅层中的任一种或其组合。间隔层的厚度小于5nm，可以为2nm，3nm等。
在本发明实施例中，在衬底中的有源区两侧形成有隔离结构204。
本发明实施例所提供的反熔丝结构中，通过在栅极结构和有源区上方覆盖应力层，可以降低反熔丝结构的编程电压，提高电路灵敏度，并避免高压对电路其它部分的高压过冲。
如图3所示，本发明实施例提供一种反熔丝结构的制造方法，该方法包括：
步骤S302，提供衬底211。
步骤S304，在衬底中形成阱区201。
步骤S306，在阱区上形成栅极结构。栅极结构包括栅介质层205和栅电极层206，栅电极层206的宽度为20nm至54nm。
步骤S308，利用栅极结构自对准于衬底中形成有源区；
步骤S310，在栅极结构和有源区表面覆盖应力层207。
在本发明实施例的技术方案中，在有源区与栅极结构的表面覆盖一层应力层，应力层引入的应力导致反熔丝结构中栅介质层的产生缺陷或导致缺陷密度急剧增加，可使有源区与栅极结构之间在较小的电压下发生击穿，从而有效降低反熔丝结构的编程电压。
在步骤S302中，如图4所示，提供的衬底211可以是硅衬底、锗衬底、氮化镓、砷化镓以及绝缘体上硅(SOI)等半导体衬底。
在步骤S304中，如图5所示，在衬底中设定的位置进行离子注入形成阱区。在衬底为N型时，离子注入的离子类型为P型。在衬底为P型时，离子注入的离子类型为N型。
如图5所示，进行离子注入的位置可以为采用光刻工艺定义的特定位置。
本发明实施例还包括步骤S305，在衬底中形成隔离结构204。具体地，在步骤S305中，在预先定义好的衬底位置形成如图9示的隔离结构204为浅槽隔离区。
在步骤S306中，经过沉积刻蚀形成如图6所示的栅介质层205。栅介质层可以是氧化硅、氮氧化硅或者氧化铪等高介电常数材质。具体的，当栅介质层为氧化硅时，可以通过热生长或者沉积的方法产生栅介质层。在升温环境里，通过外部供给高纯氧气使之与硅衬底反应，可以在硅片上得到一层热生长的氧化层。沉积的氧化层可以通过外部供给氧气和硅源，使它们在腔体中反应，从而在硅片表面形成一层氧化硅薄膜。经过刻蚀，即可以得到如图6所示的栅介质层的形状。可选的，在此步骤中，也可不刻蚀栅介质层，待在栅介质层上形成栅电极层后再一起刻蚀栅电极层和栅介质层，形成栅极结构。
在步骤S306中，利用光罩402形成宽度为20nm至54nm的如图6所示的栅电极层206。栅电极层206可以为多晶硅层或金属层。如图10所示，黑色箭头所示的方向即为光的照射方向。栅电极层206与有源区401部分重叠。
利用预设的光罩作为掩模版进行遮挡，可以在栅电极层上形成所需的结构。在栅电极层上涂上光刻胶，利用光罩402通过曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光罩402上的图形转移到栅电极层和栅介质层上，形成栅极结构。
本发明实施例还包括步骤S307，在步骤S307中，在栅极结构的侧壁上形成间隔层，间隔层包括氧化硅层或氮化硅层中的一种或其组合，并刻蚀形成如图7所示的间隔层208。优选的，间隔层的厚度小于5nm，使得后续经过退火形成的源区和漏区能够在栅极结构底部相连形成如图7所示的底部导通区。
在步骤S308中，如图11所示，以栅电极层206和间隔层208作为自对准在有源区形成如图7所示的源区和漏区。如图11所示，黑色箭头所示的方向即为离子注入方向。本发明实施例的技术方案不需要额外的栅极结构底部导通区的制作，利用较小的间隔层厚度以及栅极结构的横向尺寸，在源区和漏区掺杂以及退火后于栅极结构底部形成源区和漏区相连的底部导通区，减少了反熔丝结构中的植入工序，简化了工艺流程。
在步骤S310中，如图8所示，沉积应力层的厚度大于40nm，优选的，应力层厚度可以为80nm至100nm。具体的，当应力层为氮化硅层时，厚度的氮化硅层可以引入较佳的拉伸应力，增加反熔丝结构中栅介质层的缺陷密度，从而减少击穿电压，当应力层的厚度过小时，应力不足以产生足够影响栅介质层击穿电压的缺陷密度；当应力层的厚度过大时，应力会破坏栅介质层的有效厚度从而影响器件性能。
本发明实施例所提供的反熔丝结构的制造方法中，通过在栅极结构和有源区上方覆盖应力层，可以降低反熔丝结构的编程电压，提高电路灵敏度，并避免高压对电路其它部分的高压过冲。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (10)
1.一种反熔丝结构，其特征在于，包括：
衬底；
位于所述衬底中的有源区；
栅极结构，位于所述有源区上，所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层；
覆盖所述栅极结构和所述有源区的应力层，所述应力层被配置为增加所述栅介质层的缺陷密度，以降低所述反熔丝结构的编程电压。
2.根据权利要求1所述的反熔丝结构，其特征在于，所述有源区的源区和漏区在所述栅极结构的下方相连。
3.根据权利要求1所述的反熔丝结构，其特征在于，所述应力层包括氮化硅层，所述氮化硅层的厚度大于40nm。
4.根据权利要求1所述的反熔丝结构，其特征在于，所述衬底还包括隔离结构，所述栅极结构呈长条状，所述栅极结构沿长边方向上横跨有源区和隔离结构，所述栅极结构沿短边方向的长度小于下方有源区的长度。
5.根据权利要求4所述的反熔丝结构，其特征在于，
所述栅极结构沿短边方向的长度为20nm至54nm。
6.根据权利要求5所述的反熔丝结构，其特征在于，所述反熔丝结构还包括间隔层，所述间隔层位于所述栅极结构的侧壁上，所述间隔层的厚度小于5nm。
7.一种反熔丝结构的制造方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底中形成阱区；
在所述阱区上形成栅极结构所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层；
利用所述栅极结构自对准于所述衬底中形成有源区；
在所述栅极结构和所述有源区表面覆盖应力层，所述应力层被配置为增加所述栅介质层的缺陷密度，以降低所述反熔丝结构的编程电压。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：在所述衬底中形成隔离结构，所述栅极结构横跨所述有源区与所述隔离结构。
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：在所述栅极结构的侧壁上形成隔离层；利用所述栅极结构和所述隔离层自对准于所述衬底中形成有源区，所述有源区包括源区和漏区，所述源区和漏区在所述栅极结构下方相连。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：所述隔离层的厚度小于5nm，所述栅极结构的宽度为20nm至54nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910785082.8A CN112420663B (zh) | 2019-08-23 | 2019-08-23 | 反熔丝结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910785082.8A CN112420663B (zh) | 2019-08-23 | 2019-08-23 | 反熔丝结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420663A CN112420663A (zh) | 2021-02-26 |
| CN112420663B true CN112420663B (zh) | 2022-05-10 |
Family
ID=74779827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910785082.8A Active CN112420663B (zh) | 2019-08-23 | 2019-08-23 | 反熔丝结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420663B (zh) |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140676A (ja) * | 1997-07-23 | 1999-02-12 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3629187B2 (ja) * | 2000-06-28 | 2005-03-16 | 株式会社東芝 | 電気フューズ、この電気フューズを備えた半導体装置及びその製造方法 |
| JP2003115537A (ja) * | 2001-10-04 | 2003-04-18 | Toshiba Corp | アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法 |
| US6700176B2 (en) * | 2002-07-18 | 2004-03-02 | Broadcom Corporation | MOSFET anti-fuse structure and method for making same |
| US6683365B1 (en) * | 2002-08-01 | 2004-01-27 | Micron Technology, Inc. | Edge intensive antifuse device structure |
| US7329911B2 (en) * | 2004-02-10 | 2008-02-12 | Kabushiki Kaisha Toshiba | Semiconductor device including memory cell and anti-fuse element |
| US7755162B2 (en) * | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| US7436044B2 (en) * | 2006-01-04 | 2008-10-14 | International Business Machines Corporation | Electrical fuses comprising thin film transistors (TFTS), and methods for programming same |
| JP2011096736A (ja) * | 2009-10-27 | 2011-05-12 | Renesas Electronics Corp | 半導体装置 |
| KR101559345B1 (ko) * | 2010-08-26 | 2015-10-15 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101731129B1 (ko) * | 2012-08-02 | 2017-04-28 | 매그나칩 반도체 유한회사 | Ｏｔｐ 메모리 셀 및 그 제조 방법 |
| CN204375742U (zh) * | 2014-12-19 | 2015-06-03 | 孟玲 | 一种新型反熔丝元件 |
| US10038000B2 (en) * | 2015-09-17 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell and fabricating method thereof |
| US11217595B2 (en) * | 2020-01-15 | 2022-01-04 | Zhuhai Chuangfeixin Technology Co., Ltd. | Antifuse OTP structure with hybrid device and hybrid junction for select transistor |
-
2019
- 2019-08-23 CN CN201910785082.8A patent/CN112420663B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420663A (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7385274B2 (en) | High-voltage metal-oxide-semiconductor devices and method of making the same | |
| US7741138B2 (en) | Semiconductor device and fabricating method thereof | |
| US6955972B2 (en) | Methods of fabricating integrated circuit devices having trench isolation structures | |
| KR100450762B1 (ko) | 초미세 에스오아이 모스 전계효과 트랜지스터 및 그의제조방법 | |
| KR100801729B1 (ko) | 함몰된 게이트구조를 갖는 트랜지스터 및 그 제조방법 | |
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| US7256092B2 (en) | Method for fabricating integrated circuits having both high voltage and low voltage devices | |
| US5656537A (en) | Method of manufacturing a semiconductor device having SOI structure | |
| US7118956B2 (en) | Trench capacitor and a method for manufacturing the same | |
| US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
| US20070212842A1 (en) | Manufacturing method of high-voltage MOS transistor | |
| CN112420663B (zh) | 反熔丝结构及其制造方法 | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| US20080067616A1 (en) | Semiconductor device | |
| KR19990086719A (ko) | 반도체 소자 제조방법 | |
| KR101102966B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| US20110089474A1 (en) | Semiconductor device including misfet and its manufacture method | |
| US20230402114A1 (en) | Semiconductor device with programmable feature | |
| US20230402115A1 (en) | Method of manufacturing semiconductor device with programmable feature | |
| JPH08213601A (ja) | 半導体装置とその製造方法 | |
| KR19990050035A (ko) | 트랜지스터의 형성 방법 | |
| US7402494B2 (en) | Method for fabricating high voltage semiconductor device | |
| JP2966037B2 (ja) | 半導体装置の製造方法 | |
| KR0172619B1 (ko) | 반도체 장치 및 그 성형방법 | |
| JPH10189952A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |