TWI469339B - 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列 - Google Patents

Description

反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列

本發明大致上關於半導體積體電路技術，且更確切地關於半導體裝置之反熔絲元件結構。

本申請案已於2005年3月31日在美國專利申請案11/095,302號中提出。

一次可程控非揮發性記憶體(OTP)已經廣泛地使用於電路修整之ROMs中，且能利用一包含熔絲或反熔絲元件結構之電路實施。當使用一熔絲元件時，該裝置在所選擇節點上利用可熔吹連結程控產生一開路。熔吹及非熔吹連結之組合表示一零與一的數位位元圖案，藉此指示一使用者所希望儲存在OTP中的資料。熔吹該連結通常需要一高功率(例如在一0.25 um CMOS製程中之多熔絲連結需要~50 mA)。此外，需要一大面積以支撐電路。如果該電路中所產生的開口不夠大，所分離的熔吹連結會在該等連結長期操作期間重新連接，這導致一電路的誤主動及可靠度的爭議。

當使用一反熔絲元件時，該程控機制係與產生一所形成熔絲結構中之開路的過程相反。相反地，該反熔絲元件程控機制產生一短路或一低電阻路徑。該反熔絲件包括一位於二導電層間之絕緣介電層，例如一閘極氧化層。一反熔絲元件之未程控狀態係一具有完整介電層之開斷電路。該程控狀態係在該介電層/閘極氧化層中，藉由施加一高於該介電層破裂電壓的電壓，在一破損點形成一短路路徑，習稱破裂點。由此得知，當CMOS製程中閘極氧化層變薄(低於50埃)時，許多NMOS或PMOS型式結構可用於反熔絲，因為該閘極氧化層破裂電壓/電流隨著變薄的氧化層而降低，這導致一較小的修整電路。再者，一破裂閘極氧化層的自發性復合非常不可能，這導致裝置可靠度的改良。

典型地，先前方法所包括的反熔絲元件係利用CMOS元件將該源極、汲極及主體聯繫在一起當作該底部電極且將該聚矽當作該頂部電極。於程控期間，該等破裂點能在該源極側、汲極側或該聚矽閘極下方所形成之通道區域中的任何位置發生。這導致一相當大的電阻變化。此外，當該破裂位於該閘極下方之通道區域中時，由於相反掺雜的型式，所不想要的二極體行為可在該聚矽閘極及矽主體間量測。通常，先前反熔絲元件的特徵為：(1)一高於一低電壓CMOS電晶體操作電壓之程控電壓；(2)長程控時間(該擊穿電荷(QBD)係閘極氧化物厚度、面積及瑕疵的函數)；及(3)由於該閘極氧化層中隨機破裂位置所引發的大型後程控電阻及變化。

因此，本發明想要提供一種反熔絲元件，一種形成反熔絲元件之方法，及複數個反熔絲元件結構與一電氣冗餘反熔絲陣列(ERAA)之整合，其中該破裂位置被控制且該局部破裂電場被加強。本發明其他所想要的特性及特徵可從後續詳細說明及文後請求項，並參考文後附圖及先前技術領域及背景而逐漸明白。

下列詳細說明本質上僅作舉例之用且不因此限制本發明或本發明之應用或用法。再者，本發明將不會受到先前技術領域或下列說明中所提出明顯或隱含定理的限制。

根據本發明，其提供一種利用一特殊閘極電容器之反熔絲元件、形成該反熔絲元件之方法及一陣列內複數個反熔絲元件之整合。

現在回到圖形中，圖1－2係根據本發明實施例之反熔絲元件的俯視及截面圖。一半導體裝置100，特別是一反熔絲元件102，其形成作為一特殊閘極電容器，該電容器包含一閘極材料及一形成一基板材料101中且由淺渠溝隔離(STI)103圍起之主動區域。基板材料101可為一例如大型或磊晶矽晶圓的半導體基板。反熔絲元件102包含一頂部閘極104及一作為一底部電極的主動區域106。該主動區域106的表面可包括大量的n型或p型植入離子，以提供良好的電氣接觸。

閘極104可由聚矽形成且作為反熔絲元件102之頂部電極。閘極104具有一最小寬度，通常為次微米，該最小寬度被延伸以致覆蓋主動區域106之至少一部分。在此較佳實施例中，閘極104由一習知技術之n掺雜聚矽材料形成，且包括一形成在其最上層表面111之接點108。閘極104的位置延伸於主動區域106上，該主動區域作為該底部電極。在此實施例中，閘極電極104係由一第一端角120及一第二端角122形成，該二者覆蓋主動區域106之一部分，因此"坐落於"主動區域106。如圖2所示，一絕緣材料110形成於閘極104及主動區域106之間。在一較佳實施例中，絕緣材料110係一介電材料，例如任何適合一閘極氧化層之材料。閘極104延伸於絕緣材料110及主動區域106之一部分的上方。

如圖2所示，反熔絲元件102包括一高掺雜的n型井112，其形成於一基板材料101的表面中，以致與n型掺雜之閘極104具有相同掺雜型式。在可替代實施例中，反熔絲元件102可包括一高掺雜p型井112，當閘極104係p型掺雜時。由於所產生之一低電阻路徑係在絕緣材料110破裂後形成，一n型井為較佳。一擴散接點或井接點114連同一端子115作為一n型井112之接點，且接近一下方閘極104之尾端116(圖1)形成。此設計目標提供下方閘極104之尾端116及擴散或井接點114間之最小間隔，以容許一較低的程控電壓。

裝置100係一CMOS電容器，其係在程控後逐漸導電時當作一反熔絲。在任何程控事件之前，其中一電壓透過端子115與一端子109施加於接點108與114之間，該閘極接點108及擴散或井接點114間的路徑係一開路。通常，該程控電壓高於該破裂電壓，其藉由產生一破裂(即閘極104及主動區域106間之絕緣材料110的擊穿)使得反熔絲元件102從一開啟狀態改變至一閉合狀態。在反熔絲元件102程控期間，一程控電壓施加於閘極104及該主動區域、或底部電極106之間。該程控事件在閘極104及主動區域106，該底部電極間產生一垂直電流路徑。其間所形成之絕緣層110的破裂或擊穿將在該電場的最高點發生。於程控期間，該等最高電場在覆蓋該主動區域106之閘極104的端角120及122處發生。更確切地說，該等最高電場將在閘極104的端角120及122覆蓋主動區域106處發生。更確切而言，該等最高電場將在閘極104的端角120及122與n型井接點的導電路徑最短的地方發生。因此，在閘極104之端角120及122所發生之絕緣層110的破裂或擊穿即受到控制且導致閘極104及主動區域106間的低電阻。

最佳如圖1所示，此反熔絲元件102實施例需要閘極104的定位，以便複數個端角120及122疊覆於主動區域106上且這部分將被視為"在主動區域106之內"。此特殊配置具有兩個顯著優點。該第一優點在於該破裂發生在與n型井接點114的最接近導電路徑之閘極104的端角120及122處發生。這不只導致一低的短路徑電阻而且造成該後程控電阻的緊密分布。該第二優點在於與閘極104類似的複數個閘極能在一共用主動區域(詳細說明如下)中平行密集包裝。此增加的包裝密度將產生一具有簡化支援電路之電氣冗餘反熔絲陣列(ERAA)。

圖3說明一使用習知的標準CMOS製造技術製造根據本發明反熔絲元件之方法的簡圖。圖1及2之MOS裝置100被製作成一反熔絲，但不實行超過一般在其製造中所進行以外的任何額外處理步驟，因此不會產生額外成本。於圖1及2之裝置100的製造期間，一溝渠製程及植入技術在例如一矽晶圓這類基板上實行，以界定主動區域106及n型井112，如步驟150所示。主動區域106上一閘極氧化層的後續生長及閘極材料沉積(即聚矽)被實施，以形成一MOS結構及具有一絕緣閘極氧化材料110形成其間的閘極104，如步驟152所示。閘極104經製作圖案以致形成覆蓋該主動區域少一端角，如步驟154所示。閘極104被製造以便端角120及122覆蓋主動區域106。如圖1及2之先前說明，閘極104係由複數個所製造的端角將主動區域106覆蓋而界定，藉此提供該複數個端角的破裂點。一n型接點盡可能地靠近該下方端角製造，以減少一後程控導電路徑。實施源極與汲極植入、介電層間的沉積、接點蝕刻及額外背端製程，以完成反熔絲元件102，如步驟156所示。

圖4－7說明藉由整合根據本發明之複數個反熔絲元件所形成的可替代陣列布局。為達成較高的包裝密度，根據先前說明實施例所形成之複數個熔絲元件被使用。更確切地說，圖4說明根據本發明所形成之電氣冗餘反熔絲陣列(ERAA)300。陣列300包含複數個在一基板305上形成的反熔絲元件302，其與圖1－2的反熔絲元件102類似。反熔絲元件302形成於各別n型井306的上方，且包括各反熔絲元件302的各別主動區域304。這類型的陣列布局提供包含陣列300之複數個反熔絲元件302間的電氣隔離。各反熔絲元件的個別程控係透過導體端子310及擴散或井端子314達成。該提供反熔絲元件302個別程控的電氣隔離增加陣列300的程控彈性及包裝密度。

圖5說明根據本發明之一陣列布局的可替代實施例。在一基板321上所形成的這個特別陣列布局320中，所形成之複數個反熔絲元件322共享一共用主動區域324，及因此一共用端子334。反熔絲元件322，且更確切而言，複數個閘極326可透過複數個接點328經由複數個閘極端子330及複數個擴散或井接點322經由複數個端子334程控。這類型的布局提供額外增加的包裝密度。

圖6係根據本發明實施例在一基板401上所形成之電氣冗餘反熔絲陣列400之又一實施例的俯視圖，其中包括複數個反熔絲元件402，各反熔絲元件係由一閘極404及一共用主動區域405所界定。複數個擴散或井接點408形成於共用主動區域405的最上層表面。在此特別陣列布局中，各別反熔絲元件402且更確切地說最高電場所產生的各閘極404的複數個端角406係與多擴散或井接點408相連，這在程控完成後導致較低的裝置電阻。此結構用於增加包裝密度。

圖7說明在一基板421上形成之電氣冗餘反熔絲陣列420的另一實施例。陣列420包含複數個反熔絲元件422，如先前圖1－2之相關說明。反熔絲元件422係由複數個閘極424界定，該等閘極沿一共用主動區域426而定位於一插置結構中。在這類型陣列布局中，各別閘極424的複數個端角428係與複數個擴散或井接點430緊密地電氣接觸。在圖7中，各閘極與至少三個擴散或井接點緊密地電氣接觸，這導致低的後程控電阻及增加包裝密度。

圖8－9係根據本發明又一實施例之俯視示意圖，其說明一半導體裝置500，且特別是在一基板501上形成之一反熔絲元件502，其中一特殊閘極電容器包含一閘極材料，且一第二導體包含一由淺渠溝隔離所限制的主動區域。更確切地說，反熔絲元件502包含一閘極504及一同樣當作一電極的主動區域506。閘極504係由n型掺雜聚矽形成且當作一反熔絲元件502的頂部電極。閘極504在一已知技術中具有一最小寬度，通常為次微米，其最小寬度被延伸以覆蓋主動區域506之至少一部分。在此實施例中，閘極504係由一習知技術的聚矽材料形成且包括一位於其最上層表面的接點508與端子509，一第一端角520與第二端角522。閘極504在當作該底部電極的主動區域506上延伸配置。一絕緣材料(未顯示)形成於閘極504及主動區域506間。閘極504延伸於該絕緣材料及主動區域506之至少一部分上。

主動區域506包括一具有與閘極504相同掺雜型式的高掺雜n型井512。由此預料在該可替代方式中主動區域506將包括一高掺雜p型井，當該閘極係p型掺雜。一擴散或井接點514當作一n型井512的接點，且接近下方閘極504之一尾端516形成。此一設計目標提供下方閘極504之尾端516及擴散或井接點514間的最小間隔，以容許一較低的後程控電阻及變化。

反熔絲元件502的程控包含透過一閘極端子509及一端子517在閘極504及主動區域或底部電極506間施加一程控電壓。在此實施例中，閘極504係由僅具有第一端角520下方主動區域506形成，或"坐落於"主動區域506。第二端角522位於主動區域506外側。於反熔絲元件502的程控期間，一垂直電流路徑在閘極504及主動區域506即該底部電極間產生。該最高電場原本將在覆蓋主動區域506之閘極504的第一端角520發生，這係由於其位於與一n型井接點514距離最短的導電路徑。端角520的反熔絲元件502的控制破裂，導致閘極504及主動區域506間的較低電阻。

與圖1及圖2的反熔絲元件102相反，反熔絲元件502僅需將一單一端角，第一端角520定位，以便壓在主動區域506上，且因此"坐落於"主動區域106。此配置提供在一基板501上形成的陣列550，其具有如圖9所示之布局，其中複數個反熔絲元件502被形成且共享一單一主動區域506。藉由僅製造各閘極504之一單一端角520以覆蓋主動區域506，陣列550密集地並列包裝在該共用主動區域506中，這將導致一具有簡化支撐電路的電氣冗餘反熔絲陣列(ERAA)。

典型熔絲或反熔絲可一次程控。一旦該等熔絲被程控時，該等狀態(開路或短路)不可逆轉。因此，典型熔絲及反熔絲程控係一永久事件。當該熔絲或反熔絲元件製造一具有例如在此所揭露之冗餘性的陣列時，多餘的反熔絲能用以重新程控該IC裝置，藉此形成一電氣冗餘反熔絲陣列(ERAA)。

因此，一反熔絲元件被提供且包含：一具有一形成於一最上層表面中之主動區域的基板材料；一具有一定位於該主動區域上方之端角的閘極；及一配置於該閘極與該主動區域間之絕緣層，使得該絕緣層與該主動區域之間之一電壓透過該絕緣層產生一電流路徑，且在定位於該主動區域上方的閘極的端角處產生一電場，並使得該絕緣層在該閘極端角下方的位置產生一破裂。該反熔絲元件尚包括定位於該主動區域上方之一第一端角及一第二端角的閘極，使得該閘極與該主動區域之間的電壓在該閘極之第一端角及第二端角處產生一電壓，藉此使得該絕緣層在該閘極之第一及第二端角各自下方的位置產生一破裂。該絕緣材料典型係一半導體材料。該主動區域包含一電氣導電掺雜區域且該絕緣層包含一閘極氧化層。

此外，本發明揭露一種反熔絲元件之方法，包含：提供一具有一主動區域形成於一最上層表面中之基板材料；形成一具有一端角定位於該主動區域上之閘極；及形成一配置在該閘極與該主動區域間的絕緣層，使得該閘極與該主動區域間之一電壓，產生一通過該絕緣層的電流路徑及一定位於該主動區域上之端角的電場。形成一閘極之該步驟尚能包括形成一具有位於該主動區域上之一第一端角及一第二端角，使得該閘極與該主動區域間的電壓產生一位於該第一端角與該第二端角的電場，使得該絕緣層在該第一與第二端角各別下方位置產生一破裂。

此外，本發明揭露一電氣冗餘反熔絲陣列，該陣列包含複數個在一基板上形成之反熔絲元件。該陣列之各反熔絲元件包含：一形成在該基板之最上層表面中的主動區域；一具有一定位於該主動區域上方之端角的閘極；及一配置於該閘極與該主動區域間之絕緣層，使得該絕緣層與該主動區域間之一電壓透過該絕緣層產生一電流路徑，且在定位於該主動區域上方的閘極的端角處產生一電場，並使得該絕緣層在該閘極端角下方的位置產生一破裂。本發明揭露一陣列之多種陣列實施例，其包括：一陣列，其中該複數個反熔絲元件具有一共用主動區域且可共同程控；一陣列，其中該複數個反熔絲陣列各別具有壓在該共用主動區域上之一第一端角及一第二端角；一陣列，其中該複數個閘極各別之第一端角及第二端角與複數個井接點電氣連接；一陣列，其中該複數個反熔絲元件形成於該基板之最上層表面的相反側上，且具有複數個閘極的端角插置其中；及一陣列，其中該複數個閘極各者之第一端角及第二端角係與一單一井接點電氣連接。

雖然複數個舉例實施例已在先前詳細說明中提出，但必須瞭解其他變化亦存在。同時必須瞭解，該等舉例實施例僅作為範例，而不欲以任何方式限制本發明範圍、實用性或結構。更確切地說，先前詳細說明將提供習於此技者在實施該等舉例實施例時一便利的指導原則。但必須瞭解，該等元件功能及配置的多種變化可取得，但不能偏離本發明文後請求項所述及其合法等效技術之範圍。

100、500．．．半導體裝置

101．．．基板材料

102、322、422、502．．．反熔絲元件

103．．．淺渠溝隔離(STI)

104、326、404、504．．．閘極

106、304、324、405、426．．．區域

108．．．閘極接點

109、115、517．．．端子

110．．．絕緣層

111．．．最上層表面

112、512．．．n型井

114、328、502、514．．．接點

116、516．．．尾端

120、122、406、428、522．．．端角

300、550．．．陣列

302、402．．．個別反熔絲元件

305、321、401、421、501．．．基板

306．．．上方分別n型井

310．．．導體端子

314．．．井端子

320．．．特別陣列布局

330、509．．．閘極端子

334．．．共用端子

400、420．．．冗餘反熔絲陣列

408、430．．．井接點

424．．．個別閘極

506．．．主動區域

520．．．單一端角

本發明上述詳細說明係參考下列附圖加以說明，其中相同編號表示相同元件，及圖1係本發明實施例之反熔絲元件之俯視示意圖；圖2係本發明實施例沿圖1之線2－2所取之反熔絲元件的截面示意圖；圖3說明一製造本發明反熔絲元件之方法的簡圖；圖4－7係本發明另外實施例之反熔絲陣列的俯視示意圖；圖8係本發明另一實施例之反熔絲元件之俯視示意圖；及圖9係本發明另一實施例之反熔絲元件之俯視示意圖。

100．．．半導體裝置

102．．．反熔絲元件

103．．．淺渠溝隔離(STI)

104．．．閘極

106．．．區域

108．．．閘極接點

109、115．．．端子

111．．．最上層表面

112．．．n型井

114．．．接點

116．．．尾端

120、122．．．端角

Claims (18)

1. 一種反熔絲元件包含：一基板材料，其具有一在一最上層表面中形成之主動區域；一閘極，其具有一定位於該主動區域上之外部周界端角；及一絕緣層，其配置在該閘極及該主動區域之間，使得該閘極與該主動區域之間之一電壓透過該絕緣層產生一電流路徑及一電場，該電場在定位於該主動區域上方之該閘極的該外部周界端角處，使得該絕緣層在該閘極之該外部周界端角下方的位置產生一破裂。
2. 如請求項1之反熔絲元件，其中該閘極包括一第一外部周界端角及一位於該主動區域上方之第二外部周界端角，使得該閘極與該主動區域之間之該電壓在該閘極之該第一外部周界端角與該第二外部周界端角產生一電場，並使得該絕緣層在該閘極之該第一與第二外部周界端角之下方之一位置產生一破裂。
3. 如請求項1之反熔絲元件，其中該基板材料係一半導體材料。
4. 如請求項1之反熔絲元件，其中該主動區域包含一導電性掺雜區域。
5. 如請求項1之反熔絲元件，其中該絕緣層係一閘極氧化物。
6. 如請求項1之反熔絲元件，其中該電流路徑基本上垂直於 該閘極與該主動區域。
7. 一種形成一反熔絲元件之方法，該方法包含：提供一具有形成於一最上層表面中一主動區域之基板材料；形成一具有一外部周界端角配置於該主動區域上方之閘極；及形成一配置在該閘極與該主動區域之間之絕緣層，使得該閘極與該主動區域之間之一電壓透過該絕緣層產生一電流路徑及一電場，該電場在位於該主動區域上方之該外部周界端角處，使得該絕緣層在該閘極之該外部周界端角下方的位置產生一破裂。
8. 如請求項7之形成一反熔絲元件之方法，其中沉積一閘極材料以形成一閘極之該步驟包括沉積一閘極材料以形成一具有一第一外部周界端角與一第二外部周界端角位於該主動區域上方之閘極，使得該閘極與該主動區域間之該電壓在該第一外部周界端角與該第二外部周界端角產生一電場，並使得該絕緣層在該第一與第二外部周界端角之下方的一點產生一破裂。
9. 如請求項7之形成一反熔絲元件之方法，尚包括提供一程控電壓至該反熔絲元件，且使得該絕緣層在該第一與第二外部周界端角之下方的位置產生該破裂的步驟。
10. 如請求項9之形成一反熔絲元件之方法，其中提供一程控電壓至該反熔絲元件之該步驟包括使得該絕緣層在該閘極之一第一外部周界端角與一第二外部周界端角下方的 位置產生該破裂的步驟。
11. 一種電氣冗餘反熔絲陣列，包含：複數個反熔絲元件，其形成於一基板上，各反熔絲元件包含：一主動區域，其形成於該基板之一最上層表面中；一閘極，其具有一定位於該主動區域上方之外部周界端角；及一絕緣層，其配置於該閘極與該主動區域間，使得該閘極與該主動區域之間之一電壓透過該絕緣層產生一電流路徑及一電場，該電場在位於該主動區域上方之該外部周界端角處，使得該絕緣層在該閘極之該外部周界端角下方的位置產生一破裂。
12. 如請求項11之電氣冗餘反熔絲陣列，其中該複數個反熔絲元件之各別主動區域可個別程控。
13. 如請求項11之電氣冗餘反熔絲陣列，其中該複數個反熔絲元件具有一共用主動區域且可共同程控。
14. 如請求項13之電氣冗餘反熔絲陣列，其中該複數個反熔絲元件各別具有疊覆於該共用主動區域上之一第一與第二外部周界端角。
15. 如請求項14之電氣冗餘反熔絲陣列，其中該複數個閘極各別之第一外部周界端角與第二外部周界端角係與複數個井接點電氣連接。
16. 如請求項15之電氣冗餘反熔絲陣列，其中該複數個反熔絲元件形成於該基板之一最上層表面的相反側上，其具 有該複數個閘極之外部周界端角插置於其間。
17. 如請求項11之電氣冗餘反熔絲陣列，其中該複數個閘極各別之第一外部周界端角與第二外部周界端角係與一單一井接點電氣通信。
18. 一種電氣冗餘反熔絲陣列，包含：複數個反熔絲元件，其形成於一基板上，各反熔絲元件包含：一主動區域，其形成於該基板之一最上層表面中；一閘極，其具有一定位於該主動區域上方之端角；及一絕緣層，其配置於該閘極與該主動區域間，使得該閘極與該主動區域之間之一電壓透過該絕緣層產生一電流路徑及一電場，該電場在位於該主動區域上方之該端角處，使得該絕緣層在該閘極之該端角下方的位置產生一破裂，其中該複數個反熔絲元件形成於該基板之該最上層表面的相對兩側上，其具有複數個該閘極之端角插置於其間。