JP2009206490A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009206490A JP2009206490A JP2008315572A JP2008315572A JP2009206490A JP 2009206490 A JP2009206490 A JP 2009206490A JP 2008315572 A JP2008315572 A JP 2008315572A JP 2008315572 A JP2008315572 A JP 2008315572A JP 2009206490 A JP2009206490 A JP 2009206490A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- gate electrode
- semiconductor device
- region
- overlap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】半導体基板10上に形成された活性領域2と、活性領域2の表面に形成されたゲート絶縁膜4を介して活性領域2上に設けられたゲート電極1と、を含み、活性領域2をゲート電極1が分割しない位置でゲート電極1の周縁部と活性領域2の周縁部とが互いに重なって、オーバーラップ領域3が形成されるように、ゲート電極1がゲート絶縁膜4上に形成されている。
【選択図】図1
Description
大幅に軽減できるため、アンチフューズ素子としての信頼性を向上させることが可能となる。
、従来のレイアウトで実現できるよりもオーバーラップ領域3が小さくなるように、またパターンエッジ長さが短くなるようにレイアウトされたレチクルを使用する。
た構成例である。オーバーラップ領域3dは、矩形状の活性領域2dの2つの角部とゲート電極1dの切り込み縁部の辺との間に形成されている。
欠き部23を構成する3辺に沿ってオーバーラップ領域3eが形成されているレイアウトを示している。ゲート電極1eを左右どちらかに移動させることで、切り欠き部23を構成する3辺のうち、隣接した2辺に沿ってオーバーラップ領域3eが形成されるようなレイアウトにすることもできる。また、図9(b)では、活性領域2fが、図9(a)の場合と比べてより深く形成された切り欠き部24を有している構成例を示している。切り欠き部24の周縁の2箇所の先端部分でオーバーラップ領域3fが形成されており、この場合も、ゲート電極1fを左右どちらかに移動させることで、オーバーラップ領域3fを1箇所に配置することが可能となる。
示すように、太線Cで示したゲート電極1g端部の下には、活性領域2gに形成された不純物拡散層5a(図11)があり、そのため、絶縁破壊によって形成される電流パスの端部は拡散層5aに到達し、電気抵抗値は低く保たれることになる。したがって、図10に示すような、コンタクトプラグ18a、28aとオーバーラップ領域3gとが同一直線上に配置された構成によって、絶縁破壊の発生する場所の分散を抑制することが可能となり、多数のアンチフューズ素子を設ける場合には、図1に示す実施形態の場合よりも抵抗値を一層安定させることが可能となる。
2、2a−2i 活性領域
3、3a−3i オーバーラップ領域
4、4a ゲート絶縁膜
8、18a−18c、28a−28c コンタクトプラグ
10 半導体基板
11、12、13 開口
14 切り込み部
21 中央矩形部
22 延長部
23、24 切り欠き部
Claims (10)
- 半導体基板上に形成された活性領域と、該活性領域の表面に形成されたゲート絶縁膜を介して前記活性領域上に設けられたゲート電極と、を含み、
前記活性領域を前記ゲート電極が分割しない位置で前記ゲート電極の周縁部と前記活性領域の周縁部とが互いに重なって、オーバーラップ領域が形成されるように、前記ゲート電極が前記ゲート絶縁膜上に形成されている半導体装置。 - 前記活性領域の平面形状が矩形であり、前記オーバーラップ領域が、前記活性領域の少なくとも1つの辺に沿って位置している、請求項1に記載の半導体装置。
- 前記活性領域の平面形状が矩形であり、前記ゲート電極は前記活性領域より小さな開口を備え、前記オーバーラップ領域が、前記活性領域の周縁部の少なくとも一部と前記ゲート電極の開口縁部の少なくとも一部との間に形成されている、請求項1に記載の半導体装置。
- 前記活性領域は、中央矩形部と該中央矩形部から延びる延長部とを有し、前記オーバーラップ領域が、前記活性領域の前記延長部の先端部に位置している、請求項1に記載の半導体装置。
- 前記活性領域の平面形状が矩形であり、前記ゲート電極は矩形の開口を備え、前記オーバーラップ領域が、前記活性領域の角部と前記ゲート電極の開口縁部の辺との間に形成されている、請求項1に記載の半導体装置。
- 前記活性領域の平面形状が矩形であり、前記ゲート電極は切り込み部を備え、前記オーバーラップ領域が、前記活性領域の角部と前記ゲート電極の切り込み縁部の辺との間に形成されている、請求項1に記載の半導体装置。
- 前記活性領域の平面形状が切り欠き部を有し、前記オーバーラップ領域が、前記活性領域の切り欠き部を構成する複数の辺のうち、少なくとも1つの辺に沿って位置している、請求項1に記載の半導体装置。
- 前記オーバーラップ領域が、前記半導体基板に直交する方向から見て、前記オーバーラップ領域を前記活性領域に接続する第1のコンタクトプラグと、前記オーバーラップ領域を形成する前記ゲート電極に接続する第2のコンタクトプラグとを結ぶ直線上にあって、前記第1のコンタクトプラグと前記第2のコンタクトプラグとの間に位置している、請求項1に記載の半導体装置。
- 前記ゲート電極の平面形状が、前記直線に沿って延びる形状である、請求項8に記載の半導体装置。
- 半導体基板上に活性領域を形成する工程と、ゲート絶縁膜を介して前記活性領域上にゲート電極を形成する工程と、を含み、
前記ゲート電極を形成する工程は、前記活性領域の表面に前記ゲート絶縁膜を形成する工程と、前記活性領域を前記ゲート電極が分割しない位置で前記ゲート電極の周縁部と前記活性領域の周縁部とが互いに重なって、オーバーラップ領域が形成されるように、前記ゲート電極を前記ゲート絶縁膜上に形成する工程と、を含む半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315572A JP2009206490A (ja) | 2008-01-30 | 2008-12-11 | 半導体装置及びその製造方法 |
US12/362,498 US20090189248A1 (en) | 2008-01-30 | 2009-01-30 | Semiconductor device and method of manufacturing the same |
US13/252,006 US8729642B2 (en) | 2008-01-30 | 2011-10-03 | Semiconductor device comprising a gate electrode having an opening |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019163 | 2008-01-30 | ||
JP2008315572A JP2009206490A (ja) | 2008-01-30 | 2008-12-11 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206490A true JP2009206490A (ja) | 2009-09-10 |
JP2009206490A5 JP2009206490A5 (ja) | 2011-11-24 |
Family
ID=40898355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315572A Ceased JP2009206490A (ja) | 2008-01-30 | 2008-12-11 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20090189248A1 (ja) |
JP (1) | JP2009206490A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043970A (ja) * | 2010-08-19 | 2012-03-01 | Renesas Electronics Corp | 半導体装置、メモリ装置への書込方法、メモリ装置からの読出方法、及び半導体装置の製造方法 |
KR101145383B1 (ko) | 2010-02-25 | 2012-05-15 | 에스케이하이닉스 주식회사 | 반도체 장치의 전기적 퓨즈 및 그 제조방법 |
WO2014203813A1 (ja) * | 2013-06-19 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587037B1 (en) * | 2009-07-08 | 2013-11-19 | Hrl Laboratories, Llc | Test structure to monitor the in-situ channel temperature of field effect transistors |
JP4937316B2 (ja) * | 2009-08-21 | 2012-05-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5727204B2 (ja) | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR20120006707A (ko) * | 2010-07-13 | 2012-01-19 | 주식회사 하이닉스반도체 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
US9842802B2 (en) | 2012-06-29 | 2017-12-12 | Qualcomm Incorporated | Integrated circuit device featuring an antifuse and method of making same |
US9502424B2 (en) | 2012-06-29 | 2016-11-22 | Qualcomm Incorporated | Integrated circuit device featuring an antifuse and method of making same |
US8975724B2 (en) * | 2012-09-13 | 2015-03-10 | Qualcomm Incorporated | Anti-fuse device |
WO2015148944A1 (en) * | 2014-03-27 | 2015-10-01 | Qualcomm Incorporated | Integrated circuit device featuring an antifuse and method of making same |
US20180145083A1 (en) * | 2015-06-25 | 2018-05-24 | Intel Corporation | Controlled modification of antifuse programming voltage |
US10720389B2 (en) * | 2017-11-02 | 2020-07-21 | Nanya Technology Corporation | Anti-fuse structure |
US10522556B1 (en) * | 2018-07-13 | 2019-12-31 | Nanya Technology Corporation | Antifuse structure |
US11916016B2 (en) | 2021-12-30 | 2024-02-27 | Winbond Electronics Corp. | Anti-fuse device and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6515344B1 (en) * | 1999-10-28 | 2003-02-04 | Advanced Micro Devices, Inc. | Thin oxide anti-fuse |
US20060226509A1 (en) * | 2005-03-31 | 2006-10-12 | Min Won G | Antifuse element and electrically redundant antifuse array for controlled rupture location |
JP2007536744A (ja) * | 2004-05-06 | 2007-12-13 | サイデンス コーポレーション | 分割チャネルアンチヒューズアレイ構造 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3275893B2 (ja) | 1999-09-27 | 2002-04-22 | 日本電気株式会社 | 半導体記憶素子 |
US6531410B2 (en) | 2001-02-27 | 2003-03-11 | International Business Machines Corporation | Intrinsic dual gate oxide MOSFET using a damascene gate process |
KR100694644B1 (ko) * | 2003-04-11 | 2007-03-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 프로그래머블 반도체 전자 퓨즈 |
US6879021B1 (en) * | 2003-10-06 | 2005-04-12 | International Business Machines Corporation | Electronically programmable antifuse and circuits made therewith |
US7755162B2 (en) * | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
US7553704B2 (en) * | 2005-06-28 | 2009-06-30 | Freescale Semiconductor, Inc. | Antifuse element and method of manufacture |
JP2007194486A (ja) | 2006-01-20 | 2007-08-02 | Elpida Memory Inc | 半導体装置 |
US7742336B2 (en) * | 2006-11-01 | 2010-06-22 | Gumbo Logic, Inc. | Trap-charge non-volatile switch connector for programmable logic |
JP5537020B2 (ja) * | 2008-01-18 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
-
2008
- 2008-12-11 JP JP2008315572A patent/JP2009206490A/ja not_active Ceased
-
2009
- 2009-01-30 US US12/362,498 patent/US20090189248A1/en not_active Abandoned
-
2011
- 2011-10-03 US US13/252,006 patent/US8729642B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6515344B1 (en) * | 1999-10-28 | 2003-02-04 | Advanced Micro Devices, Inc. | Thin oxide anti-fuse |
JP2007536744A (ja) * | 2004-05-06 | 2007-12-13 | サイデンス コーポレーション | 分割チャネルアンチヒューズアレイ構造 |
US20060226509A1 (en) * | 2005-03-31 | 2006-10-12 | Min Won G | Antifuse element and electrically redundant antifuse array for controlled rupture location |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101145383B1 (ko) | 2010-02-25 | 2012-05-15 | 에스케이하이닉스 주식회사 | 반도체 장치의 전기적 퓨즈 및 그 제조방법 |
JP2012043970A (ja) * | 2010-08-19 | 2012-03-01 | Renesas Electronics Corp | 半導体装置、メモリ装置への書込方法、メモリ装置からの読出方法、及び半導体装置の製造方法 |
WO2014203813A1 (ja) * | 2013-06-19 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090189248A1 (en) | 2009-07-30 |
US20120018841A1 (en) | 2012-01-26 |
US8729642B2 (en) | 2014-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009206490A (ja) | 半導体装置及びその製造方法 | |
JP5703790B2 (ja) | 半導体装置及びその製造方法 | |
TWI647843B (zh) | 半導體裝置 | |
US8466026B2 (en) | Semiconductor device and method for manufacturing the same | |
TWI426568B (zh) | 半導體功率元件與其製作方法 | |
US10418480B2 (en) | Semiconductor device capable of high-voltage operation | |
CN102737975B (zh) | 与有源区重叠的poly切口的布局 | |
US10121894B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008085278A (ja) | 半導体装置及びその製造方法 | |
JP6872951B2 (ja) | 半導体装置及びその製造方法 | |
US20090166765A1 (en) | Mos transistor and method for manufacturing the transistor | |
EP3217434B1 (en) | Semiconductor device capable of high-voltage operation | |
JP2006344943A (ja) | トレンチ分離領域を有するmos電界効果トランジスタ及びその製造方法 | |
JP6168792B2 (ja) | 半導体装置およびその製造方法 | |
JP2012038964A (ja) | 半導体装置およびその製造方法 | |
KR100652231B1 (ko) | 반도체 장치 및 그 제조방법 | |
JPWO2017212644A1 (ja) | 半導体装置 | |
US20190088780A1 (en) | Demos transistor and method of manufacturing the same | |
US20200235102A1 (en) | Memory structure and manufacturing method thereof | |
US8598659B2 (en) | Single finger gate transistor | |
US9870996B1 (en) | Semiconductor device and method of fabricating the same | |
KR20100092580A (ko) | 반도체 소자의 패턴 및 이의 형성 방법 | |
US8809960B2 (en) | Semiconductor device and method for manufacturing | |
WO2010103714A1 (ja) | 半導体装置及びその製造方法 | |
JP2011187472A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111007 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140117 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140903 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20150526 |