KR20120006707A - 반도체 소자의 안티퓨즈 및 그 제조 방법 - Google Patents
반도체 소자의 안티퓨즈 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20120006707A KR20120006707A KR1020100067321A KR20100067321A KR20120006707A KR 20120006707 A KR20120006707 A KR 20120006707A KR 1020100067321 A KR1020100067321 A KR 1020100067321A KR 20100067321 A KR20100067321 A KR 20100067321A KR 20120006707 A KR20120006707 A KR 20120006707A
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- gate
- fuse
- region
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000008439 repair process Effects 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 안티퓨즈의 안정적인 동작을 위하여 게이트와 활성 영역을 일부만 중첩시켜 중첩된 영역을 형성하고, 전압 인가 시 중첩된 영역을 파괴(rupture)함으로써 전류 레벨을 안정화시키고 안정적인 동작이 가능한 반도체 소자의 안티퓨즈 제조 방법을 제공한다.
Description
본 발명은 반도체 소자의 안티퓨즈 및 그 제조 방법에 관한 것으로, 특히 게이트 안티퓨즈의 특성을 개선할 수 있는 반도체 소자의 안티퓨즈 및 그 제조 방법에 관한 것이다.
최근에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력이 요구된다. 이에 따라 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전하고 있다.
반도체 장치는 주로 실리콘 재질의 기판상에 설정된 회로 패턴을 반복적으로 형성하여 집적 회로를 갖는 셀 들을 형성하는 패브리케이션(Fabrication; FAB) 공정과 상기 셀 들이 형성된 기판을 칩(Chip) 단위로 패키징(Packaging)하는 어셈블리(Assembly) 공정을 포함한다. 그리고 상기 패브리케이션 공정과 어셈블리 공정 사이에는 상기 기판상에 형성하는 셀들의 전기적 특성을 검사하기 위한 공정(Electrical Die Sorting; EDS)을 수행한다.
상기 검사 공정은 기판상에 형성한 셀들의 전기적으로 양호한 상태 또는 불량한 상태를 갖는가를 판별하는 공정이다. 상기 검사 공정을 통하여 불량한 상태를 갖는 셀들을 상기 어셈블리 공정을 수행하기 이전에 제거함으로써 어셈블리 공정에서 소모되는 노력 및 비용을 절감할 수 있다. 또한, 상기 불량한 상태를 갖는 셀 들을 조기에 발견하고, 이를 리페어(Repair) 공정을 통하여 재생할 수 있다.
여기서, 리페어 공정에 대해 좀더 자세히 설명하면 다음과 같다.
반도체 소자 제조 공정 중 결함이 발생할 경우 소자의 수율을 향상시킬 목적으로 소자 설계 시 결함이 있는 소자 또는 회로를 대체하기 위하여 여분(Redundancy)의 셀을 부가하며 이러한 여분의 셀을 집적회로에 접속시키기 위해 퓨즈를 함께 설계하고 있는데 리페어 공정은 검사 공정을 통해 불량으로 판명된 셀을 상기 퓨즈를 사용하여 칩 내에 내장된 여분의 셀과 연결시켜 재생시키는 공정이다. 즉, 특정 퓨즈들만을 커팅(Cutting)함으로써 리페어할 셀 들의 위치 정보를 생성하는 것이다.
그러나, 웨이퍼 레벨에서의 결함 셀들을 리페어 하는 리페어 공정을 수행하더라도 패키지 공정을 수행하고 나면 웨이퍼 레벨에서 전혀 이상 없던 칩(Chip)들에서 1 비트 또는 2 비트 결함이 발생하게 되는데 이로 인한 불량률이 약 10% 가량 발생하는바 패키지 이후의 리페어 공정의 도입이 요구되었다. 특히, 여러 개의 칩을 패키징하는 MCP(Multi-chip Package)의 경우 1 비트 또는 2 비트 결함에 의해 디램 뿐만 아니라 상대적으로 고가인 플래쉬램 또한 사용하지 못하게 되므로 패키지 이후의 리페어 공정의 도입이 필수적이다.
그러나, 패키징 이후에는 레이저 리페어 장비를 사용할 수 없기 때문에 패키지 이전의 리페어 공정과는 다른 새로운 방식의 퓨즈 구성이 요구된다. 이하에서는 패키지 이후의 리페어 공정에 사용하는 퓨즈에 대해서 설명하도록 한다.
상기 패키징 이후에 사용하는 퓨즈는 통상 안티퓨즈(Anti-fuse)라 하는데 이는 패키지 이전의 퓨즈는 절단에 의해 리페어를 수행하는 반면 패키징 이후에 사용하는 퓨즈는 절단이 아닌 상호 접속에 의해 리페어를 수행하기 때문이다. 즉, 안티퓨즈란 패키지 이전의 퓨즈에 대한 상대적인 의미로 정상 상태에서는 전기적으로 개방(open)되어 있다가 필요에 따라 고전압을 인가하여 도전체 사이의 절연체를 파괴하면 단락(short) 상태가 되는 퓨즈를 말한다. 이러한 안티퓨즈는 주변회로영역(Periphery)에 형성하며 안티퓨즈를 위한 여분의 셀들 또한 주변회로영역에 형성하되 통상 리프레쉬(refresh)가 필요없는 SRAM 셀로 형성한다.
도 1은 종래 기술에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 평면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 활성 영역(110)을 정의하는 소자분리막(120)이 형성되어 있으며, 활성 영역(120)에는 소스/드레인 영역(130)이 형성되어 있다. 이때, 소스/드레인 영역(130)은 N형 불순물을 이온 주입하여 형성한다.
다음에는, 활성 영역(110) 상에는 게이트 패턴(160)이 구비되고, 게이트 패턴(160)과 접속되는 제 1 금속 콘택(170)과 소스/드레인 영역(130) 및 활성 영역(110)에 접속되는 제 2 금속 콘택(170')을 구비한다. 여기서, 제 1 및 제 2 금속 콘택(170, 170')을 이용한 전압 차이로 인하여 게이트 패턴(160)의 하부에 증착된 게이트 산화막(미도시)이 파괴(rupture)된다.
여기서, 제 1 및 제 2 금속 콘택(170, 170')을 통하여 전압 인가 시 게이트 패턴(160)과 중첩되는 활성 영역(110)의 모든 영역(A 영역)에서 퓨즈가 파괴(rupture)되어 전류 레벨(Current level)이 달라진다. 이러한 전류 레벨이 불안정하면 안티 퓨즈의 안정적인 동작을 방해하는 문제점이 있다.
도 2는 종래 기술에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 단면도이다.
도 2를 참조하면, 반도체 기판(100) 상에 활성 영역(110)을 정의하는 소자분리막(120)을 형성한다. 이때, 활성 영역(110)은 P형 불순물을 이온 주입하여 형성한다. 이러한 활성 영역(110)을 바디(Body)부로 정의한다.
다음에는, 활성 영역(110)에 불순물을 이온 주입하여 소스/드레인 영역(130)을 형성한다. 이때, 소스/드레인 영역(130)은 N형 불순물을 이온 주입하여 형성한다. 이후, 활성 영역(110) 상부에 게이트 산화막(140) 및 게이트 전극층(150)을 순차적으로 형성한다. 이때, 게이트 전극층(150)은 N형 불순물을 이온 주입하여 형성한다.
다음으로, 게이트 전극층(150) 상에 감광막(미도시)을 형성한 후, 게이트(Gate) 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 식각 마스크로 게이트 전극층(150) 및 게이트 산화막(140)을 식각하여 게이트 패턴(160)을 형성한다. 그리고, 소스/드레인 영역(130), 게이트 패턴(160) 및 활성 영역(110)과 접속되는 금속 콘택(170, 170')을 각각 형성한다. 이때, 금속 콘택(170, 170')은 텅스텐(W), 티타늄(Ti) 또는 티타늄질화막(TiN)으로 형성한다. 이때, 금속 콘택(170, 170')을 통해 서로 다른 전압이 인가된다. 이러한 서로 다른 전압이 인가되어 전압 차이로 인한 게이트 산화막(140)이 파괴(rupture)되어 안티 퓨즈로서의 역할을 한다.
여기서, 게이트 패턴(160)과 중첩되는 활성 영역(110)의 모든 영역(A 영역)에서 퓨즈가 파괴(rupture)되어 전류 레벨(Current level)이 달라지고 안티 퓨즈의 안정적인 동작을 방해하는 문제점이 있다.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 안티퓨즈의 안정적인 동작을 위하여 게이트와 활성 영역을 일부만 중첩시켜 중첩된 영역을 형성하고, 전압 인가 시 중첩된 영역을 파괴(rupture)함으로써 전류 레벨을 안정화시키고 안정적인 동작이 가능한 반도체 소자의 안티퓨즈 제조 방법을 제공한다.
본 발명은 반도체 기판상에 활성 영역을 정의하는 소자분리막, 상기 활성 영역 상에 구비된 접합 영역, 상기 활성 영역과 일부만 중첩되도록 상기 반도체 기판상에 구비된 게이트 패턴, 상기 게이트 패턴과 접속된 제 1 콘택 플러그 및 상기 활성 영역 및 상기 접합 영역과 접속된 제 2 콘택플러그를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈를 제공한다.
바람직하게는, 상기 게이트 패턴은 게이트 산화막 및 게이트 전극층의 구조를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 및 제 2 콘택 플러그는 텅스텐(W), 티타늄(Ti) 또는 티타늄질화막(TiN)을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 활성 영역과 상기 게이트 패턴의 끝단이 중첩되는 것을 특징으로 한다.
아울러, 본 발명은 반도체 기판상에 활성 영역을 정의하는 소자분리막을 형성하는 단계, 상기 활성 영역 상에 접합 영역을 형성하는 단계, 상기 활성 영역과 일부만 중첩되도록 상기 반도체 기판상에 게이트 패턴을 형성하는 단계, 상기 게이트 패턴과 접속하는 제 1 콘택 플러그를 형성하는 단계 및 상기 활성 영역 및 상기 접합 영역과 접속하는 제 2 콘택 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법을 제공한다.
바람직하게는, 상기 활성 영역은 P형 불순물을 이온 주입하여 형성하는 것을 특징으로 한다.
바람직하게는, 상기 접합 영역을 형성하는 단계는 상기 활성 영역에 N형 불순을 이온 주입하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴을 형성하는 단계는 상기 반도체 기판상에 게이트 산화막 및 게이트 전극층을 순차적으로 형성하는 단계 및 게이트 마스크를 식각 마스크로 상기 활성 영역의 일부가 노출될 때까지 상기 게이트 전극층 및 상기 게이트 산화막을 식각하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 전극층은 N형 불순물을 이온 주입하여 형성하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 전극층은 폴리머(Polymer), 텅스텐(W), 티타늄(Ti) 또는 텅스텐 질화막(WN)을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 활성 영역과 중첩된 게이트 산화막이 파괴되는 것을 특징으로 한다.
바람직하게는, 상기 제 1 및 제 2 콘택 플러그는 텅스텐(W), 티타늄(Ti) 또는 티타늄질화막(TiN)을 포함하는 것을 특징으로 한다.
본 발명은 안티퓨즈의 안정적인 동작을 위하여 게이트와 활성 영역을 일부만 중첩시켜 중첩된 영역을 형성하고, 전압 인가 시 중첩된 영역을 파괴(rupture)함으로써 전류 레벨을 안정화시키고 안정적인 동작이 가능한 반도체 소자의 안티퓨즈 제조 방법을 제공하는 장점이 있다.
도 1은 종래 기술에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 평면도.
도 2는 종래 기술에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 단면도.
도 3은 본 발명에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 평면도.
도 4는 본 발명에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 단면도.
도 2는 종래 기술에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 단면도.
도 3은 본 발명에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 평면도.
도 4는 본 발명에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명하고자 한다.
도 3은 본 발명에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 평면도이다.
도 3을 참조하면, 반도체 기판(200) 상에 활성 영역(210)을 정의하는 소자분리막(220)을 형성되어 있으며, 활성 영역(220)에는 소스/드레인 영역(230, 접합 영역)이 형성되어 있다. 이때, 소스/드레인 영역(230)은 후속 공정 시 형성되는 게이트 패턴과 일부만 중첩되도록 형성한다(B 영역) 이때, 소스/드레인 영역(230)은 N형 불순물을 이온 주입하여 형성한다.
다음에는, 소자분리막(220) 상에는 게이트 패턴(260)이 구비되고, 게이트 패턴(260)과 접속되는 제 1 금속 콘택(270)과 소스/드레인 영역(230) 및 활성 영역(210)에 접속되는 제 2 금속 콘택(270')이 구비된다. 여기서, 제 1 및 제 2 금속 콘택(170, 170')을 통하여 인가된 전압 차이로 게이트 패턴(260)의 하부에 증착된 게이트 산화막(미도시)을 파괴하여 안티 퓨즈가 동작한다. 이때, 게이트 패턴(260)과 활성 영역(210)이 일부만 중첩되고 전압 인가 시 게이트 패턴(260)의 일부 영역(B 영역)에만 손상 또는 파괴되어 전류 레벨(Current level)의 차이를 감소시키고 안티 퓨즈로서 안정적으로 동작한다.
도 4는 본 발명에 따른 반도체 소자의 안티퓨즈 및 그 제조 방법을 도시한 단면도이다.
도 4를 참조하면, 반도체 기판(200) 상에 활성 영역(210)을 정의하는 소자분리막(220)을 형성한다. 이때, 활성 영역(210)은 P형 불순물을 이온 주입하여 형성하는 것이 바람직하며, 이러한 활성 영역(210)을 바디(Body)부로 정의한다. 여기서, 소자분리막(220)을 활성 영역(210)에 비해 더 넓게 형성하여 후속 공정 시 게이트 패턴이 활성 영역(210)과 일부만 중첩되도록 형성한다.
다음에는, 활성 영역(210)에 불순물을 이온 주입하여 소스/드레인 영역(230, 접합 영역)을 형성한다. 이때, 소스/드레인 영역(230)은 N형 불순물을 이온 주입하여 형성하는 것이 바람직하다. 이는 후속 공정 중 퓨즈에 전압 인가 시 활성 영역(210)과 중첩되는 일부 영역에서 퓨즈가 파괴(rupture)되어 전류 레벨(Current level)의 차이를 감소시키고 안티퓨즈의 안정적인 동작을 가능하게 한다.
다음으로, 활성 영역(210) 및 소자분리막(220) 상부에 게이트 산화막(240) 및 게이트 전극층(250)을 순차적으로 형성한다. 이때, 게이트 전극층(250)은 N형 불순물을 이온 주입하여 형성하는 것이 바람직하다.
그리고, 게이트 전극층(250) 상에 감광막(미도시)을 형성한 후, 게이트(Gate) 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 식각 마스크로 게이트 전극층(250) 및 게이트 산화막(240)을 식각하여 게이트 패턴(260)을 형성한다. 이때, 게이트 패턴(160)은 안티퓨즈(Anti-Fuse)로서의 역할을 하며 활성 영역(210)과 일부만 중첩되는 것이 바람직하다. 즉, 활성 영역(210)과 게이트 패턴(160)의 중첩 영역을 최소화하기 용이하도록 게이트 패턴(160)의 모서리 끝단을 활성 영역(210)과 중첩시키는 것이 바람직하다.
다음에는, 게이트 패턴(260)과 접속되는 제 1 금속 콘택(270)과 소스/드레인 영역(230) 및 활성 영역(210)과 접속되는 제 2 금속 콘택(270')을 각각 형성한다. 이때, 제 1 및 제 2 금속 콘택(270, 270')은 텅스텐(W), 티타늄(Ti) 또는 티타늄질화막(TiN)으로 형성하는 것이 바람직하다. 여기서, 제 1 및 제 2 금속 콘택(270, 270')을 통하여 전압 인가 시 게이트 패턴(260)과 중첩되는 활성 영역(210)의 일부 영역에서 퓨즈가 파괴(rupture)되어 전류 레벨(Current level)의 차이를 감소시키고 안티 퓨즈가 안정적으로 동작하도록 만든다.
전술한 바와 같이, 본 발명은 안티퓨즈의 안정적인 동작을 위하여 게이트와 활성 영역을 일부만 중첩시켜 중첩된 영역을 형성하고, 전압 인가 시 중첩된 영역을 파괴(rupture)함으로써 전류 레벨을 안정화시키고 안정적인 동작이 가능한 반도체 소자의 안티퓨즈 제조 방법을 제공하는 장점이 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (12)
- 반도체 기판상에 활성 영역을 정의하는 소자분리막;
상기 활성 영역 상에 구비된 접합 영역;
상기 활성 영역과 일부만 중첩되도록 상기 반도체 기판상에 구비된 게이트 패턴;
상기 게이트 패턴과 접속된 제 1 콘택 플러그; 및
상기 활성 영역 및 상기 접합 영역과 접속된 제 2 콘택플러그
를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈. - 제 1 항에 있어서,
상기 게이트 패턴은 게이트 산화막 및 게이트 전극층의 구조를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈. - 제 1 항에 있어서,
상기 제 1 및 제 2 콘택 플러그는 텅스텐(W), 티타늄(Ti) 또는 티타늄질화막(TiN)을 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈. - 제 1 항에 있어서,
상기 활성 영역과 상기 게이트 패턴의 모서리 끝단이 중첩되는 것을 특징으로 하는 반도체 소자의 안티퓨즈. - 반도체 기판상에 활성 영역을 정의하는 소자분리막을 형성하는 단계;
상기 활성 영역 상에 접합 영역을 형성하는 단계;
상기 활성 영역과 일부만 중첩되도록 상기 반도체 기판상에 게이트 패턴을 형성하는 단계;
상기 게이트 패턴과 접속하는 제 1 콘택 플러그를 형성하는 단계; 및
상기 활성 영역 및 상기 접합 영역과 접속하는 제 2 콘택 플러그를 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법. - 제 5 항에 있어서,
상기 활성 영역은 P형 불순물을 이온 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법. - 제 5 항에 있어서,
상기 접합 영역을 형성하는 단계는 상기 활성 영역에 N형 불순을 이온 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법. - 제 5 항에 있어서,
상기 게이트 패턴을 형성하는 단계는
상기 반도체 기판상에 게이트 산화막 및 게이트 전극층을 순차적으로 형성하는 단계; 및
게이트 마스크를 식각 마스크로 상기 활성 영역의 일부가 노출될 때까지 상기 게이트 전극층 및 상기 게이트 산화막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법. - 제 8 항에 있어서,
상기 게이트 전극층은 N형 불순물을 이온 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법. - 제 8 항에 있어서,
상기 게이트 전극층은 폴리머(Polymer), 텅스텐(W), 티타늄(Ti) 또는 텅스텐 질화막(WN)을 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법. - 제 5 항에 있어서,
상기 활성 영역과 중첩된 게이트 산화막이 파괴되는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법. - 제 5 항에 있어서,
상기 제 1 및 제 2 콘택 플러그는 텅스텐(W), 티타늄(Ti) 또는 티타늄질화막(TiN)을 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100067321A KR20120006707A (ko) | 2010-07-13 | 2010-07-13 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
| US13/181,472 US20120012943A1 (en) | 2010-07-13 | 2011-07-12 | Anti-fuse of semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100067321A KR20120006707A (ko) | 2010-07-13 | 2010-07-13 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120006707A true KR20120006707A (ko) | 2012-01-19 |
Family
ID=45466285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100067321A KR20120006707A (ko) | 2010-07-13 | 2010-07-13 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120012943A1 (ko) |
| KR (1) | KR20120006707A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8975701B2 (en) | 2012-11-06 | 2015-03-10 | SK Hynix Inc. | Antifuse of semiconductor device and method of fabricating the same |
| US9000528B2 (en) | 2012-08-22 | 2015-04-07 | SK Hynix Inc. | Semiconductor device and fabrication method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140138777A1 (en) * | 2012-11-21 | 2014-05-22 | Qualcomm Incorporated | Integrated circuit device and method for making same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4607645B2 (ja) * | 2005-04-04 | 2011-01-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2009206490A (ja) * | 2008-01-30 | 2009-09-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2010
- 2010-07-13 KR KR1020100067321A patent/KR20120006707A/ko not_active Application Discontinuation
-
2011
- 2011-07-12 US US13/181,472 patent/US20120012943A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9000528B2 (en) | 2012-08-22 | 2015-04-07 | SK Hynix Inc. | Semiconductor device and fabrication method |
| US9305786B2 (en) | 2012-08-22 | 2016-04-05 | SK Hynix Inc. | Semiconductor device and fabrication method |
| US8975701B2 (en) | 2012-11-06 | 2015-03-10 | SK Hynix Inc. | Antifuse of semiconductor device and method of fabricating the same |
| US9287274B2 (en) | 2012-11-06 | 2016-03-15 | SK Hynix Inc. | Antifuse of semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120012943A1 (en) | 2012-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101966278B1 (ko) | 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법 | |
| US5241212A (en) | Semiconductor device having a redundant circuit portion and a manufacturing method of the same | |
| KR101950002B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101140106B1 (ko) | 반도체 소자의 안티퓨즈 및 그 제조 방법 | |
| KR102086466B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20140058220A (ko) | 반도체 소자의 안티퓨즈 및 그 제조 방법 | |
| KR20120006707A (ko) | 반도체 소자의 안티퓨즈 및 그 제조 방법 | |
| KR20110029955A (ko) | 반도체 소자의 안티퓨즈 및 그 제조 방법 | |
| KR101159677B1 (ko) | 반도체 소자의 안티퓨즈의 제조 방법 | |
| KR20120103982A (ko) | 퓨즈 패턴 및 그 제조 방법 | |
| KR100728963B1 (ko) | 반도체 소자의 안티퓨즈 형성방법 | |
| KR100334388B1 (ko) | 반도체소자의 안티퓨즈 제조방법 | |
| KR101128896B1 (ko) | 반도체 소자의 안티퓨즈 및 그 제조 방법 | |
| KR100359161B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100334865B1 (ko) | 반도체소자의퓨즈형성방법 | |
| KR20070079804A (ko) | 반도체 소자의 제조방법 | |
| KR100406566B1 (ko) | 반도체소자의 안티퓨즈 제조방법 | |
| KR20010005306A (ko) | 반도체소자의 안티퓨즈 제조방법 | |
| KR20070088061A (ko) | 반도체 소자의 제조방법 | |
| KR20010061008A (ko) | 반도체소자의 안티퓨즈 제조방법 | |
| KR19990003718A (ko) | 반도체 소자 | |
| KR20090077585A (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20080000836A (ko) | 반도체 소자의 제조방법 | |
| KR20120126440A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20080114038A (ko) | 반도체 소자의 리페어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |