JP2011187472A - 半導体装置 - Google Patents

Abstract

【課題】アンチヒューズ素子として用いられる半導体装置において、導通状態における抵抗値のばらつきを低減することで、アンチヒューズ素子として安定した動作を実現する。
【解決手段】半導体基板１の主面上に形成されたアクティブフィールド１１と、アクティブフィールド１１の表面に形成されたゲート絶縁膜５を介してアクティブフィールド１１上に設けられたゲート電極１２と、を有し、ゲート電極１２は、半導体基板２の主面を平面視する方向から見て、アクティブフィールド１１に周囲を囲まれるように配置されているとともに、ゲート電極１２の周縁部がゲート電極１２の周囲に配置されたアクティブフィールド１１に重なって重なり領域１３を形成するように配置されている。
【選択図】図１

Description

本発明は、アンチヒューズ素子として用いられる半導体装置に関する。

半導体デバイスでは、製造工程での不具合に起因した動作不良の救済や、回路機能の切り替え等の目的で、製造の最終工程において回路結線情報を変更し、所望の回路動作を起こすことが一般的に行われている。

このような回路結線変更の実施手段の一つとして、あらかじめ半導体チップ上にヒューズ（Ｆｕｓｅ）素子を設けておき、外部から特定の信号を入力することでヒューズの導通状態を変更し、所望の回路動作を起こすことが行われている。その際に用いられるヒューズは、アンチヒューズ（または、電気ヒューズとも呼ばれる）として知られており、初期状態である非導通状態を、外部からの信号入力に応答して導通状態に変更することができる。

ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタを備えた半導体装置では、ＭＯＳ型トランジスタをそのまま用い、アンチヒューズを形成する技術が知られている（例えば、特許文献１および２参照）。

図８（ａ）は、ＭＯＳ型トランジスタからなるアンチヒューズ素子の一例を示す概略平面図であり、図８（ｂ）は、図８（ａ）のＡ−Ａ’線に沿った概略断面図である。

アクティブフィールド１１１は、Ｓｉ基板１０１上に設けられた一導電型のウェル１０２内に形成され、素子分離領域１０３によって区画されている。アクティブフィールド１１１には、ウェル１０２と反対導電型の不純物拡散層１０４が設けられている。アクティブフィールド１１１上には、ゲート絶縁膜１０６を介して、アクティブフィールド１１１と共にＭＯＳ型トランジスタを形成するゲート電極１１２が設けられている。ゲート電極１１２およびアクティブフィールド１１１には、それぞれコンタクトプラグ１１４を介して、引き出し用の配線１１５が接続されている。

このようなアンチヒューズ素子１１０では、ゲート絶縁膜１０６を破壊することで導通状態が変更でき、ゲート絶縁膜１０６の破壊は、比較的低電圧の印加で可能である。

特開２００９−２０６４９０号公報 特開２００９−０３２９４１号公報

破壊されるゲート絶縁膜１０６は、図８（ａ）に示すように、半導体基板１０１と直交する方向から見て、アクティブフィールド１１１とゲート電極１１２とが互いに重なる重なり領域（チャネル領域）１１３に存在する。図８に示すアンチヒューズ素子１１０の場合、重なり領域１１３の大きさは、アクティブフィールド１１１およびゲート電極１１２の幅Ｗで決定されるため、製造に用いられるプロセスの最小加工寸法以下にすることはできない。すなわち、重なり領域１１３は平面的な広がりを持つため、比較的低抵抗の不純物拡散層１０４に近い場所でゲート絶縁膜１０６の破壊が起これば、破壊後のゲート電極１１２とアクティブフィールド１１１との間の抵抗値が低く抑えられる。

しかしながら、重なり領域１１３の中央付近でゲート絶縁膜の破壊が起こった場合、素子の抵抗値は、チャネル領域やウェルの抵抗を含んでしまうため高くなり、それにより、素子間の抵抗値のばらつきも大きくなってしまう。ヒューズの導通状態の判定は、ゲート電極とアクティブフィールドとの間で流れる電流値を検出して、ゲート絶縁膜の破壊の有無によって行うため、抵抗値のばらつきが大きくなると誤判定の可能性が高くなるということが問題であった。

なお、特許文献１には、抵抗値のばらつきを低減することを目的として、ゲート電極の一部（周縁部）をアクティブフィールド上にオーバーラップさせた構成のアンチヒューズ素子が開示されている。しかしながら、半導体デバイスの高性能化を進めるにあたって、特許文献１に記載のアンチヒューズ素子のレイアウトでは、ゲート絶縁膜を破壊した後に発生する抵抗値のばらつきを十分に抑制することが困難であった。

以上のことから、アンチヒューズ素子として用いられる半導体装置において、導通状態における抵抗値のばらつきを低減することで、アンチヒューズ素子として安定して動作させることができるレイアウトが求められている。

上述した課題を解決するために、本発明の半導体装置は、半導体基板の主面上に形成されたアクティブフィールドと、アクティブフィールドの表面に形成されたゲート絶縁膜を介してアクティブフィールド上に設けられたゲート電極と、を有し、ゲート電極は、半導体基板の主面を平面視する方向から見て、アクティブフィールドに周囲を囲まれるように配置されているとともに、ゲート電極の周縁部がゲート電極の周囲に配置されたアクティブフィールドに重なって重なり領域を形成するように配置されている。

上述の半導体装置では、アンチヒューズ素子として動作する際に破壊されるゲート絶縁膜は、重なり領域に存在しており、その重なり領域は、アクティブフィールドがゲート電極の周囲に配置されていることで、ゲート電極を構成する各辺に沿って、ゲート電極の周縁部に形成されることになる。これにより、重なり領域の幅を従来よりも大幅に小さくすることができ、また、ゲート電極とアクティブフィールドとの間でアライメントずれが発生しても、抵抗値のばらつきを引き起こす重なり領域への影響を最小限に抑えることが可能となる。さらに、アクティブフィールドがゲート電極の周囲に配置されているため、アクティブフィールドの面積をゲート電極の面積よりも大きくすることができる。これにより、アクティブフィールドに形成される高抵抗の不純物拡散層に接続するコンタクトプラグの数を増やすことができ、その結果、寄生抵抗を減少させて、電流を安定して流すことが可能となる。このようにして、ゲート絶縁膜破壊後の抵抗値を低減するとともに、抵抗値のばらつきを抑えることで、アンチヒューズ素子としての半導体装置を安定して動作させることが可能となる。

以上、本発明によれば、アンチヒューズ素子として用いられる半導体装置において、導通状態における抵抗値のばらつきを低減することで、アンチヒューズ素子として安定した動作を実現することができる。

本発明の半導体装置の第１の実施形態を示す概略平面図および概略断面図である。 図１の円で囲まれた重なり領域付近の拡大図である。 図１の円で囲まれた重なり領域付近における、アクティブフィールドとゲート電極との間の相対変位の様子を示す図である。 本発明の半導体装置の第２の実施形態を示す概略平面図である。 図４の円で囲まれた重なり領域付近の拡大図である。 図４の円で囲まれた重なり領域付近における、アクティブフィールドとゲート電極との間の相対変位の様子を示す図である。 本発明の半導体装置の第２の実施形態の変形例を示す概略平面図である。 アンチヒューズ素子として用いられる関連技術の半導体装置を示す概略平面図および概略断面図である。

以下、図面を参照しながら、本発明の実施の形態について説明する。

（第１の実施形態）
まず、図１から図３を参照して、アンチヒューズ素子を搭載する本発明の半導体装置の第１の実施形態について説明する。

図１（ａ）は、本実施形態の半導体装置の概略平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’線に沿った概略断面図であり、半導体基板に垂直な方向の断面を示している。なお、後述するように、本発明の半導体装置は平面形状が矩形であり、以下では、図１（ａ）に示すように、その矩形の各辺の方向をそれぞれｘ方向およびｙ方向として各実施形態を説明する。

本実施形態の半導体装置は、半導体基板１と、半導体基板１の主面上に設けられ、アクティブフィールド１１とゲート電極１２とを有するアンチヒューズ素子１０と、を備えている。

アクティブフィールド１１は、Ｓｉからなる半導体基板１にイオン注入により形成されたＰ型のウェル２内に配置され、素子分離領域３によって画定されている。アクティブフィールド１１は、図１（ａ）に示すように、半導体基板１と直交する方向（半導体基板１の主面を平面視する方向）から見て、内側に開口部を有する矩形のパターンで構成されている。素子分離領域３は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等で形成されている。

アクティブフィールド１１上に設けられたゲート電極１２は、アクティブフィールド１１の表面に形成されたゲート絶縁膜５を介して、アクティブフィールド１１上に設けられている。ゲート電極１２は、図１（ａ）に示すように、半導体基板１と直交する方向から見て、アクティブフィールド１１の開口部よりも若干大きく設定され、その開口部を塞ぐように配置されている。それにより、ゲート電極１２の周縁部とアクティブフィールド１１の内周縁部とが互いに重なることで、ゲート電極１２の周縁部の全周にわたって、重なり領域１３が形成されることになる。重なり領域１３は、アクティブフィールド１１とゲート電極１２とがゲート絶縁膜５を介して対向している領域であり、破壊されるゲート絶縁膜５が存在する領域である。ゲート絶縁膜５は、酸化シリコン（ＳｉＯ₂）等を用いて、熱酸化によって形成することができる。

半導体基板１と直交する方向から見て、アクティブフィールド１１のゲート電極１２と重なっていない領域には、Ｎ型の不純物拡散層４がイオン注入によって形成されている。なお、ウェル２がＮ型で、不純物拡散層４がＰ型であってもよく、あるいは、ウェル２と不純物拡散層４が同じ導電型（Ｎ型またはＰ型のいずれか）であってもよい。また、アクティブフィールド１１上には、酸化シリコン等からなり、ゲート電極１２を埋め込むように形成された層間絶縁膜６と、給電用の配線１５とが設けられている。ゲート電極１２と不純物拡散層４とは、層間絶縁膜６に設けられたコンタクトプラグ１４を介して、配線１５に接続されている。

本実施形態の半導体装置は、平面形状が矩形である。それに対して、アクティブフィールド１１の平面形状は、開口部を構成する各辺が、矩形である半導体装置の各辺（それぞれｘ方向およびｙ方向に平行）に対してそれぞれ４５度傾斜するようにレイアウトされている。同様に、ゲート電極１２は、平面形状を構成する各辺が対向するアクティブフィールド１１の各辺に平行になるようにレイアウトされている。すなわち、重なり領域１３は、ゲート電極１２の各辺にそれぞれ平行に形成されており、アクティブフィールド１１とゲート電極１２とのパターンの相対的な変位（アライメントずれ）が独立して生ずるｘ方向、ｙ方向に対して、それぞれ４５度傾斜している。この点について、図２および図３を参照して説明する。

図２は、図１（ａ）において円で囲まれた重なり領域１３付近を示す拡大図である。

アンチヒューズ素子を含む半導体装置の製造に際して、アクティブフィールド１１とゲート電極１２は、それぞれ別のフォトマスクを用いてパターニングされる。このため、２つのパターン間でアライメントずれが発生することになる。アライメントずれは、ｘ方向およびｙ方向において許容値が設定されており、許容値を超えたずれ量が発生した場合には、リワーク処置によって、再度フォトレジストパターンの形成が行われる。

ここで、アライメントずれの許容最大値をｘ方向、ｙ方向共に±Ｄであるとして、重なり領域１３の幅の最小値を、その許容ずれ量±Ｄの絶対値と同じ値になるように設定する。図２に示す例では、重なり領域３の全域で、幅がＤに設定されているとする。

図３は、図２の拡大図に対応する図であり、アクティブフィールド１１とゲート電極１２との相対位置の変化の様子を示す図である。

図３（ａ）および図３（ｂ）は、ゲート電極１２に対するアクティブフィールド１１の相対変位が、製造プロセスで想定される最大値Ｄだけ、それぞれｘ方向およびｙ方向に沿って発生した場合を示している。また、図３（ｃ）は、ゲート電極１２に対するアクティブフィールド１１の相対変位が、ｘ方向およびｙ方向に沿って同時に発生した場合を示している。このときの変位量は、それぞれの方向におけるずれの発生が独立で正規分布に従うと仮定すると、斜め４５度方向には最大で、二乗平均に相当するＤとなる。

重なり領域１３はゲート電極１２の各辺に平行に形成されているため、図３（ａ）および図３（ｂ）に示す変位の場合、変位方向は、重なり領域１３を構成する各辺に対して４５度傾斜している。したがって、相対変位が最大値Ｄの場合でも、重なり領域１３はゲート電極１２の周縁部全周に存在することになり、そのときの最小の幅はＤ−Ｄ／√２≒０．３Ｄとなる。

一方、図３（ｃ）に示す変位の場合、ゲート電極１２に対するアクティブフィールド１１の相対変位は、重なり領域１３の幅方向に沿って起こる。そのため、ゲート電極１２の４つの辺に沿って形成されている重なり領域１３のうち、相対変位が起こる方向の辺に存在する重なり領域は消滅してしまうが、残りの３辺では、重なり領域１３は依然として存在している。消滅した重なり領域の対辺側の重なり領域１３では、幅が２Ｄとなり、それ以外の辺に沿った重なり領域１３の幅はＤのままである。

例えば、図８に示す関連技術のアンチヒューズ素子では、重なり領域１１３の幅は、前述のように、ゲート絶縁膜１１２およびアクティブフィールド１１１で決定される。そのため、最小加工寸法７０ｎｍのプロセスを用いる場合、主にリソグラフィ技術で加工可能な寸法７０ｎｍ〜１００ｎｍ程度にしか設計することができない。

しかしながら、本実施形態の半導体装置に搭載されたアンチヒューズ素子では、上記のような理由で、重なり領域１３の幅を、リソグラフィ技術の合わせマージン許容量Ｄ＝１５ｎｍ程度で設計することができる。そのため、ゲート絶縁膜とアクティブフィールドとの間で相対変位が発生した場合でも、その幅がおよそ４．５ｎｍ〜３０ｎｍの範囲にある重なり領域を備えたアンチヒューズ素子を構成することができる。これにより、ゲート絶縁膜の破壊が発生する重なり領域の面積を最小限にすることで、破壊後の抵抗値のばらつきを抑制することが可能となる。

なお、図２および図３に示すレイアウトでは、設定される重なり領域１３の幅が相対変位の許容最大値Ｄと等しいため、その最大の変位が斜め４５度方向に起こった場合、ゲート電極１２の１つの辺に沿って形成された重なり領域はなくなることになる。このとき、ゲート電極やアクティブフィールドの加工時におけるフォトマスクからの寸法変動を考慮すると、ゲート絶縁膜破壊後の抵抗値のばらつきが許容できる範囲であれば、重なり領域の幅を許容最大値よりも大きめに設定しておくことが好ましい。すなわち、斜め方向に最大変位が発生した場合でも、重なり領域として一定の幅αが存在するように、重なり領域の幅をＤ＋αに設定することもできる。また、上述の寸法変動をあらかじめ考慮して、パターン形成時のマスク寸法を、完成した状態での重なり領域３の幅が最小でＤ（ｘ方向およびｙ方向におけるずれの許容値）となるように設定することもできる。

以上説明したように、本実施形態のゲート絶縁膜を用いたアンチヒューズ素子では、アクティブフィールドとゲート電極との重なり領域、すなわち破壊されるゲート絶縁膜が存在する領域は、ゲート電極の周縁部に形成されている。そのため、この領域は、それぞれの層の加工寸法を含むことなく、アクティブフィールドとゲート電極との間の相対的な変位を考慮した合わせ余裕で決定することができる。これにより、プロセスの最小加工寸法で決定される従来のパターンと比べて、重なり領域の幅を縮小することで、破壊対象となるゲート絶縁膜の領域を縮小することができる。したがって、重なり領域内で破壊箇所の分散が起こるとしても、その破壊箇所と不純物拡散層との間の距離を小さくすることができ、それにより、ゲート絶縁膜破壊後の抵抗値のばらつきを抑えることが可能となる。

また、この重なり領域は、アクティブフィールドがゲート電極の周囲を取り囲むように配置されているため、ゲート電極を構成する各辺に沿って、ゲート電極の周縁部の全周にわたって形成されている。ゲート電極の各辺は、ｘ方向およびｙ方向に制御される製造プロセスの各方向に対して、それぞれ４５度傾斜している。したがって、アクティブフィールドとゲート電極との間の相対的な変位は、ｘ方向、ｙ方向、および斜め４５度方向に発生することになる。本実施形態のような重なり領域によれば、その相対的な変位によって重なり領域の一部が消滅しても、その部分を、それ以外の領域に依然として存在する重なり領域で補完することが可能となる。これにより、重なり領域の幅を許容される最大変位量に可能な限り近づけて設定することができ、こうして、抵抗値のばらつきを最大限抑えることが可能となる。

また、本実施形態のアンチヒューズ素子は、１つのゲート電極に対して、その周囲を囲うように、不純物拡散層が形成されるアクティブフィールドを配置したレイアウトを有している。このため、アクティブフィールドの面積をゲート電極の面積よりも大きくすることができ、それにより、不純物拡散層に接続するコンタクトプラグの数を、ゲート電極に接続するコンタクトプラグの数よりも多く（例えば４倍以上に）することが容易となる。一般に、同じサイズのコンタクトプラグの場合、不純物拡散層に接続するコンタクトプラグの接続抵抗値は、ゲート電極に接続するコンタクトプラグよりも高くなる。したがって、高抵抗の不純物拡散層に接続するコンタクトプラグの数を増やすことによって、寄生抵抗を減少させ、電流を安定して流すことが可能となる。これにより、アンチヒューズとして動作する本実施形態の半導体装置において、ゲート絶縁膜破壊時および導通状態の判定時ともに、安定した動作を実現することが可能となる。

なお、不純物拡散層に接続するコンタクトプラグの数は、本実施形態では４つであったが、これに限定されず、より多くのコンタクトプラグが不純物拡散層に接続されていてもよい。これにより、ゲート絶縁膜破壊時の抵抗値をさらに安定させることも可能である。

（第２の実施形態）
次に、図４から図７を参照しながら、本発明の第２の実施形態における半導体装置について説明する。

本実施形態は、第１の実施形態に対して、アクティブフィールドおよびゲート電極の平面形状（および、それに伴いコンタクトプラグと配線の構成）を変更した変形例である。アクティブフィールドおよびゲート電極の以外の本実施形態の構成ついては、第１の実施形態と同様であり、本実施形態の半導体装置（アンチヒューズ素子）によって得られる効果も、大部分は第１の実施形態と同様である。したがって、以下では、本実施形態における構成の変更点と、それによって得られる効果とについてのみ説明する。

図４は、本実施形態の半導体装置を概略的に示す平面図であり、図５は、図４において円で囲まれた領域付近の拡大平面図である。

本実施形態のアンチヒューズ素子２０では、上述したように、アクティブフィールド２１およびゲート電極２２の平面形状が第１の実施形態と異なっており、したがって、本実施形態の重なり領域２３の平面形状も第１の実施形態と異なっている。しかしながら、本実施形態では、アクティブフィールド２１がゲート電極２２の周囲を囲むように配置されている点、および重なり領域２３がゲート電極２２の周縁に形成されている点は、第１の実施形態と同様である。また、本実施形態の重なり領域２３が、ゲート電極２２の平面形状を構成する複数の辺（本実施形態では８つの辺）のうち、ｘ方向およびｙ方向に対してそれぞれ４５度傾斜した４つの辺に平行に形成されている点も、第１の実施形態と同様である。したがって、本実施形態においても、重なり領域２３が延びる方向は、ｘ方向およびｙ方向の２方向に制御される製造プロセス（輪郭線がｘ方向およびｙ方向にそれぞれ延びる矩形の半導体装置を半導体基板上に形成する場合の製造プロセス）の各方向に対して、４５度傾斜していることになる。

本実施形態の重なり領域２３は、上述の４つの辺に対応して４つ形成されており、各重なり領域２３の平面形状は、図５からもわかるように、２回対称の平行六辺形である。互いに平行な３組の対辺は、ゲート電極２２に対するアクティブフィールド２１の相対変位が発生する３つの方向、すなわちｘ方向、ｙ方向、および斜め４５度方向に対してそれぞれ直交している。また、互いに平行でない３つの辺はそれぞれ、アクティブフィールド２１およびゲート電極２２を構成する各辺のうちの３つの辺から構成されている。

第１の実施形態では、重なり領域１３の平面レイアウトの設計パラメータは、ゲート電極１２の大きさとアクティブフィールド１１の開口部との大きさとで決まる重なり領域１３の幅のみであった。一方、本実施形態の重なり領域２３（すなわち平行六辺形）は、アクティブフィールド２１およびゲート電極２２の形状を変更することで、それぞれ３つの辺の長さ、すなわち平行六辺形の６つの辺全部を変更することが可能となる。

図５に示す重なり領域２３のレイアウトは、ゲート電極２２に対するアクティブフィールド２１の相対変位が、製造プロセスで想定される最大値Ｄで斜め４５度方向に発生した場合でも、重なり領域２３として一定の幅αが存在するようなレイアウトである。図６は、図５に示す重なり領域２３に対する、アクティブフィールド２１とゲート電極２２との間の相対変位の様子を示す図である。図６（ａ）、図６（ｂ）、および図６（ｃ）には、相対変位が、それぞれｙ方向、ｘ方向、および斜め４５度方向に最大変位量Ｄで起こった場合の重なり領域２３を示している。

重なり領域２３を構成する互いに平行な３組の対辺のうち、２組の短辺を同じ長さａとして、１組の長辺を長さｂとする。また、相対変位が起こった場合の重なり領域２３の面積について、相対変位の方向がｙ方向の場合（図６（ａ）参照）をＳ_yyとし、相対変位の方向がｘ方向の場合（図６（ｂ）参照）をＳ_xxとし、相対変位の方向が斜め４５度方向の場合（図６（ｃ）参照）をＳ_xyとする。

このとき、相対変位発生後の各面積Ｓ_yy，Ｓ_xx，Ｓ_xyに対して、Ｓ_yy＝Ｓ_xx＝Ｓ_xyの関係が成立するためには、重なり領域２３の互いに平行な３組の対辺の長さａ，ｂが、
２ａ＋√２ｂ＝（√２＋１）Ｄ
の関係を満たす必要がある。言い換えれば、重なり領域２３を構成する各辺ａ，ｂを上式のように設定することで、ずれが発生した場合に変化する重なり領域２３の面積をそれぞれ等しくすることができる。上式の関係を満たすａ，ｂとしては、例えば、Ｄ＝１５ｎｍの場合には、ａ＝１１ｎｍ、ｂ＝１０ｎｍなどがある。

本実施形態の重なり領域では、上述のように、重なり領域を構成する互いに平行な３組の対辺が、ゲート電極に対するアクティブフィールドの相対変位が発生する３つの方向に対してそれぞれ直交している。そのために、ゲート電極のパターンとアクティブフィールドのパターンとの間でアライメントずれが発生した場合でも、重なり領域を構成する各辺の長さを調整することで、ずれ発生後の重なり領域の面積を一定に保つことができる。これにより、第１の実施形態の場合と比べて、アンチヒューズ素子の抵抗値のばらつきを、より効果的に抑制することが可能となる。

なお、図７に示すアンチヒューズ素子３０のように、重なり領域２３の形状に影響しない部分であれば、図４に示すレイアウトでは互いに隣接するアクティブフィールドをそれぞれ連結して、１つのアクティブフィールド３１とすることもできる。

１ 半導体基板
５ ゲート絶縁膜
１０，２０，３０ アンチヒューズ素子
１１，２１，３１ アクティブフィールド
１２，２２ ゲート電極
１３，２３ 重なり領域
１４ コンタクトプラグ

Claims (7)

1. 半導体基板の主面上に形成されたアクティブフィールドと、該アクティブフィールドの表面に形成されたゲート絶縁膜を介して前記アクティブフィールド上に設けられたゲート電極と、を有し、
   前記ゲート電極は、前記半導体基板の主面を平面視する方向から見て、前記アクティブフィールドに周囲を囲まれるように配置されているとともに、前記ゲート電極の周縁部が該ゲート電極の周囲に配置された前記アクティブフィールドに重なって重なり領域を形成するように配置されている、半導体装置。
2. 半導体基板と、
   前記半導体基板の主面上に形成されたアクティブフィールドと、該アクティブフィールドの表面に形成されたゲート絶縁膜を介して前記アクティブフィールド上に設けられたゲート電極とを有するアンチヒューズ素子と、を備え、
   前記ゲート電極は、前記半導体基板の主面を平面視する方向から見て、前記アクティブフィールドに周囲を囲まれるように配置されているとともに、前記ゲート電極の周縁部が該ゲート電極の周囲に配置された前記アクティブフィールドに重なって重なり領域を形成するように配置されている、半導体装置。
3. 前記半導体装置の平面形状が矩形であり、
   前記ゲート電極の平面形状が、前記半導体装置の各辺に対してそれぞれ実質的に４５度傾斜した４つの辺を含む複数の辺から構成された多角形であり、前記重なり領域が、前記４つの辺に平行に形成されている、請求項１または２に記載の半導体装置。
4. 前記ゲート電極の平面形状が、前記４つの辺から構成された矩形である、請求項３に記載の半導体装置。
5. 前記重なり領域が、前記ゲート電極の前記周縁部の全周にわたって形成されている、請求項４に記載の半導体装置。
6. 前記重なり領域の平面形状が、互いに平行な３組の対辺を含む多角形である、請求項３に記載の半導体装置。
7. 前記重なり領域を形成する前記アクティブフィールドに接続するコンタクトプラグの数が、前記ゲート電極に接続するコンタクトプラグの数よりも多い、請求項１から６のいずれか１項に記載の半導体装置。

Images