JP2009152437A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009152437A
JP2009152437A JP2007329857A JP2007329857A JP2009152437A JP 2009152437 A JP2009152437 A JP 2009152437A JP 2007329857 A JP2007329857 A JP 2007329857A JP 2007329857 A JP2007329857 A JP 2007329857A JP 2009152437 A JP2009152437 A JP 2009152437A
Authority
JP
Japan
Prior art keywords
gate
gate electrode
transistor
semiconductor device
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007329857A
Other languages
English (en)
Inventor
Kazuyuki Ito
和幸 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007329857A priority Critical patent/JP2009152437A/ja
Priority to US12/314,230 priority patent/US20090159977A1/en
Publication of JP2009152437A publication Critical patent/JP2009152437A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】複数列のゲート電極を備える半導体装置におけるトランジスタ特性のばらつきを低減する。
【解決手段】半導体基板７０の上部にゲート長方向に並んで複数列に設けられたゲート電極１０と、複数列のゲート電極１０と同層に設けられてこれらを互いに電気的に接続するゲート接続部３０と、を備え、ゲート接続部３０が、複数列のゲート電極１０のうち最も端に位置するゲート電極１０ｂよりもゲート長方向の外側に突出する突出部３２を有することを特徴とする半導体装置１００。
【選択図】図１

Description

本発明は、ゲート長方向に並ぶ複数列のゲート電極を備える半導体装置に関する。
この種の技術に関し、ゲート電極はトランジスタの特性（以下、Ｔｒ特性という場合がある。）に直接影響するため、その線幅の寸法（ゲート長）や形状について微細な制御が要求されている。
ゲートパターンをフォトリソグラフィー法によって形成する場合、ゲート電極の微細化に伴ってレジストパターンの寸法が露光波長以下になると、ゲートパターンの寸法や形状が設計時のものと異なってくる、いわゆる光近接効果が生じて問題となる。
これに対し下記特許文献１には、ゲートパターンの形状を工夫することによって、光近接効果が生じた場合もゲート長のばらつきを低減する発明が開示されている。同文献には、拡散層の一方側に隣接した素子分離絶縁膜上にあるゲート配線に、コンタクトプラグと接続するための幅広領域（コンタクト部）を設け、拡散層の他方側に隣接した素子分離絶縁膜上、つまり、コンタクト部に対して拡散層をはさんで反対側に伸びるゲート配線上に、ダミーコンタクト部を設けることが開示されている。
これにより、拡散層の上に配置されるゲート電極について、長手方向（ゲート幅方向）のうちコンタクト部が設けられた一端と、これが設けられていない他端とにおけるゲート電極の不均一性を改善することができるとされている。
特開２００６−１５６７７８号公報
しかしながら本発明者は、上記特許文献１の発明によったとしても、同文献の図３，４のように複数列のゲート電極を備えるゲートパターンの場合には、ゲート電極ごとにＴｒ特性がばらつくという問題が生じることを見出した。
図７は、従来のゲートパターンの一例を示す平面模式図であり、上記文献の図３，４に相当するものである。
半導体装置１０００は、シリコン基板などの半導体基板に形成された不純物拡散層のチャネル領域（拡散層１０５０）と、これに隣接して設けられた素子分離絶縁領域（素子分離絶縁膜１０６０）とを備えている。拡散層１０５０はトランジスタのチャネル領域、ソース、ドレインとなる。
そしてゲート長方向に複数列（同図では４列）に並ぶゲート電極１０１０が、同図に示すように拡散層１０５０のチャネル領域および素子分離絶縁膜１０６０にまたがって形成されている。そしてゲート電極１０１０はゲート接続部１０３０によって互いに電気的に接続され、ゲート接続部１０３０の上に設けられたコンタクト部１０４０を介して上層の配線（図示せず）と電気的に接続されている。
同図に示す従来例においては、このゲート接続部１０３０への光近接効果の影響により、４本のゲート電極１０１０に対して不均一な太り（コーナーラウンディング１０８０）が生じている。つまり、ゲート電極とゲート接続部とのコーナー部に生じたコーナーラウンディング１０８０が、４本のうち外側に位置する２本のゲート電極１０１０ｂについては片側のみに形成され、内側に位置する２本のゲート電極１０１０ａについては両側に形成されている。
これにより、コーナー部近傍においてゲート電極１０１０ａの線幅はゲート電極１０１０ｂの線幅よりも太く形成される。
ここで、ゲート電流の流路であるゲート電極の線幅が太い場合、ゲート電流に対する抵抗が小さくなることから、これを通過する際のゲート電流の電圧降下は小さくなる。逆にゲート電極の線幅が細い場合は抵抗が大きくなることからゲート電流の電圧降下は大きくなる。したがってゲート接続部１０３０が等電位である場合、細線であるゲート電極１０１０ｂからチャネル領域に負荷されるゲート電圧が、太線であるゲート電極１０１０ａからチャネル領域に負荷されるゲート電圧よりも低くなる。これにより半導体装置１０００のＴｒ特性にばらつきが生じることとなる。
また特に、図示のようにコーナーラウンディング１０８０が拡散層１０５０に重なった場合には、拡散層１０５０上のゲート電極１０１０の幅（ゲート長）が長くなることから、Ｔｒ特性に顕著な影響を与える。
図７の場合、外側に位置するゲート電極１０１０ｂについては、線幅方向の片側においてコーナーラウンディング１０８０が拡散層１０５０と重なり合っているため、当該ゲート電極のゲート長は設計時のゲート長Ｌよりも僅かに長くなっている。
一方、内側に位置するゲート電極１０１０ａについては、線幅方向の両側においてコーナーラウンディング１０８０が拡散層１０５０と重なり合っているため、当該ゲート電極のゲート長は更に長くなる。
これにより、複数列のゲート電極１０１０ごとにゲート長に不均一が生じ、Ｔｒ特性にばらつきが生じてしまう。
本発明の半導体装置は、半導体基板の上部にゲート長方向に並んで複数列に設けられたゲート電極と、
前記複数列のゲート電極と同層に設けられてこれらを互いに電気的に接続するゲート接続部と、を備え、
前記ゲート接続部が、前記複数列のうち最も端に位置するゲート電極よりもゲート長方向の外側に突出する突出部を有することを特徴とする。
本発明の半導体装置によれば、並列に設けられた複数列のうち最も外側に位置するゲート電極についても、その幅方向の両側にコーナー部が形成されるため、光近接効果が生じた場合にも、内側に位置する他のゲート電極との線幅のばらつきが抑制される。これにより均一なトランジスタ特性を得ることができる。
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜第一実施形態＞
図１は、本発明の第一の実施形態にかかる半導体装置１００の一例を示す平面模式図である。また図２（ａ）は図１のＡ−Ａ断面矢視図、図２（ｂ）は図１のＢ−Ｂ断面図である。
はじめに、本実施形態の半導体装置１００の概要について説明する。
半導体装置１００は、半導体基板７０の上部にゲート長方向に並んで複数列に設けられたゲート電極１０と、これと同層に設けられてゲート電極１０同士を互いに電気的に接続するゲート接続部３０とを備えている。
そして本実施形態のゲート接続部３０は、複数列のうち最も端に位置するゲート電極１０ｂよりもゲート長方向の外側に突出する突出部３２を有することを特徴とする。
次に、本実施形態の半導体装置１００について詳細に説明する。
半導体装置１００は、半導体基板７０の上部に設けられた複数列のゲート電極１０およびこれらを接続するゲート接続部３０とでトランジスタ構造（第一トランジスタ９０）が構成されている。
図１に例示するゲート電極１０は、拡散層５０の上部に直接に、または介在層を介して間接に、ゲート長方向に４列に並んで櫛歯状に設けられている。このようなレイアウトは、１つの入力から複数の出力を得る場合などに用いられる。
ゲート接続部３０で接続されるゲート電極１０の本数は、三本以上であって外側のゲート電極１０ｂと内側のゲート電極１０ａとが存在する限り特に限定されない。
半導体基板７０には、不純物拡散層のチャネル領域（拡散層５０）と、これに隣接して素子分離絶縁領域（素子分離絶縁膜６０）が、それぞれ一つまたは複数設けられている。本実施形態の場合、拡散層５０はゲート幅方向（図中上下方向）に対向して二つ設けられ、素子分離絶縁膜６０は拡散層５０同士の間、およびこれらの周囲に設けられている。
複数列のゲート電極１０は、それぞれ拡散層５０および素子分離絶縁膜６０の上部にまたがって形成されている。一方、ゲート接続部３０は素子分離絶縁膜６０の上部に設けられている。
ゲート電極１０およびこれと同層に設けられるゲート接続部３０は、ポリシリコン膜や、シリサイド化したポリシリコン膜、ポリＳｉＧｅ膜などの導電性材料からなる。このほかタングステンなどの金属材料を用いたメタルゲートでもよい。
ゲート接続部３０は、複数列のゲート電極１０のうち両端に位置するゲート電極１０ｂよりもゲート長方向のそれぞれ外側に、上記突出部３２を有している。
これにより、外側のゲート電極１０ｂと突出部３２との交差部には外側コーナー部３４が形成される。
一方、ゲート接続部３０のうち突出部３２を除く領域、すなわち両端のゲート電極１０ｂ同士の間に存在する領域（ブリッジ部）と、ゲート電極１０ａ，１０ｂとの交差部には、内側コーナー部２４が形成されている。
ゲート電極１０とゲート接続部３０とのコーナー部（内側コーナー部２４，外側コーナー部３４）には素子分離絶縁膜６０から拡散層５０に向かって伸びるコーナーラウンディング８０ａ，８０ｂが光近接効果によっていずれも形成されている。
そして本実施形態の場合、コーナーラウンディング８０ａ，８０ｂは、拡散層５０の上部に到達し、これと重なる大きさに形成されている。
突出部３２は導電性であっても非導電性であってもよいが、ゲート電極１０やゲート接続部３０と同種の導電性材料で形成することにより、これらと同一の成膜工程にて形成することができる。
また突出部３２をゲート電極１０やゲート接続部３０と同層で設けることにより、ゲート電極１０およびゲート接続部３０のパターン形成にあたり、外側コーナー部３４にコーナーラウンディング８０ｂが生じる。
ゲート接続部３０は素子分離絶縁膜６０の上部にて、複数列のゲート電極１０とそれぞれ交差する方向に伸びる。本実施形態の場合、ゲート電極１０はいずれもゲート長方向に平行に並び、ゲート接続部３０はゲート電極１０と直交する方向、すなわちゲート長方向に伸びて形成されている。
そして拡散層５０と素子分離絶縁膜６０との境界線はゲート長方向に伸び、ゲート接続部３０とは平行である。したがって拡散層５０とゲート接続部３０との平面視距離（図１に示すＸａ）は、いずれのコーナー部においても等距離である。
これにより、外側コーナー部３４に形成されるコーナーラウンディング８０ｂは、内側コーナー部２４に形成されるコーナーラウンディング８０ａと合同または鏡面対称形となる。
このように、櫛歯状のゲート電極１０について、ゲート長方向の両側にはコーナーラウンディング８０ａ，８０ｂがそれぞれ同形同サイズにて形成されている。
図１では、外側コーナー部３４に形成されるコーナーラウンディング８０ｂ、および内側コーナー部２４に形成されるコーナーラウンディング８０ａを三角形状に、かつゲート電極１０やゲート接続部３０とは区別して強調して図示している。しかし実際に形成されるコーナーラウンディング８０ａ，８０ｂと、ゲート電極１０やゲート接続部３０との境界は明確に形成されるものではない。実際のコーナーラウンディング８０ａ，８０ｂは、ゲート電極１０がテーパー状に徐々に太幅化してゲート接続部３０に至る、当該太幅部分に相当する。
なお図１では突出部３２を強調するためにゲート電極１０やゲート接続部３０とは区別して図示している。しかし上記のように突出部３２をゲート接続部３０と同種材料で設ける場合は、これらの境目は必ずしも明確に形成されるわけではない。突出部３２は、端に位置するゲート電極１０の外側エッジを拡散層５０から素子分離絶縁膜６０に延長した仮想線よりも、ゲート長方向の外側に突出した部分として識別される。
半導体装置１００では、コーナーラウンディング８０ａ，８０ｂが、いずれも拡散層５０の上部にかかるサイズで形成されている。換言すると、内側コーナー部２４および外側コーナー部３４に形成されるコーナーラウンディング８０ａ，８０ｂのゲート幅方向の寸法は、拡散層５０とゲート接続部３０との平面視距離よりも大きい。
したがって上述のようにゲート電極１０のゲート長Ｌは、拡散層５０のうちゲート接続部３０に近接する一端側においてより長く、拡散層５０の他端側（ゲート接続部３０と離れる側）においてより短くなる。コーナーラウンディング８０ａ，８０ｂはゲート電極１０と同種の導電性材料からなるため、拡散層５０の上部でコーナーラウンディング８０ａ，８０ｂが形成された領域（図１における領域Ｘ１）では、ゲート電極１０が太幅に、すなわちゲート長Ｌが大きく形成された状態となるからである。
上記観点から、突出部３２のゲート長方向の突出長さは、コーナーラウンディング８０ｂによるゲート電極１０の太り量に比べて十分大きくとる。また突出部３２と拡散層５０との平面視距離は、ゲート接続部３０と拡散層５０との平面視距離と等しくするとよい。すなわち突出部３２はゲート接続部３０をゲート長方向にそのまま延出するとよい。
具体的な寸法としては、ゲート長Ｌは３０〜１００ｎｍなどとすることができる。
突出部３２の突出長さはゲート長Ｌの１乃至５倍とすることができる。かかる突出部３２を設けることにより外側コーナー部３４にコーナーラウンディング８０ｂが十分に形成され、これを内側コーナー部２４に生じるコーナーラウンディング８０ａと同等の寸法とすることができる。またさらに、かかる突出長さをゲート長Ｌの１乃至２．５倍とすることにより、ゲート接続部３０が拡散層５０よりゲート長方向に突出することを抑え、第一トランジスタ９０のパターン面積を過大とすることがない。
また突出部３２と拡散層５０との距離Ｘａは、ゲート長Ｌの１乃至３倍、好ましくは１乃至１．５倍とすることができる。
上記特許文献１に記載の半導体装置では、横並びに設けられたうちの外側に位置するゲート電極１０１０ｂ（図７を参照）についてはその外側にコーナーラウンディングが発生しないことが、Ｔｒ特性のばらつきの要因となっていた。これに対し本実施形態の半導体装置１００では、外側に位置するゲート電極１０ｂに外側コーナー部３４が与えられてコーナーラウンディング８０ｂが発生する。
ゲート電極１０と、その上層に設けられた配線（図示せず）とは、ゲート接続部３０に設けられたコンタクト部４０を介して電気的に接続されている。
そして本実施形態のコンタクト部４０は、複数列のゲート電極１０のうち両端に位置するゲート電極１０ｂ同士の内側に設けられている。
コンタクト部４０は、ゲート接続部３０の上面に仮想的に区画形成された領域であり、導電性のコンタクトプラグ４２のフットプリントである。
コンタクトプラグ４２の位置、寸法、形状および本数は特に限定されるものではないが、本実施形態の場合、図１，２に示すように矩形柱状のコンタクトプラグ４２がゲート長方向に二本並んで設けられている。
ここで、コンタクトプラグ４２のゲート長方向の寸法（幅寸法）は、ゲート電極１０よりも太幅とすることが一般的である。したがってコンタクト部４０のゲート長方向の寸法をゲート電極１０よりも太幅としている。
一方、ゲート電極１０同士を接続するゲート接続部３０は、両端のゲート電極１０ｂ同士の間に、ゲート長方向の十分な寸法を有している。このため本実施形態においては、ゲート接続部３０上であって、両端のゲート電極１０ｂの内側にコンタクト部４０を配置している。
そしてゲート電極１０からコンタクト部４０およびコンタクトプラグ４２を介して上層の配線（図示せず）に至る導電経路は、突出部３２を除くゲート接続部３０（ブリッジ部）によって構成されている。すなわち本実施形態の突出部３２は半導体回路を構成するものではなく、外側コーナー部３４およびコーナーラウンディング８０ｂを得るためのいわばダミーゲートである。
上記本実施形態の半導体装置１００の作用効果について説明する。
本実施形態の半導体装置１００によれば、並列に設けられた複数列のゲート電極のうち最も外側に位置するゲート電極についても、その幅方向の両側にコーナー部が形成される。このため、ゲートパターンの製造プロセスにおいて、当該外側のゲート電極と、複数列のうち内側に位置するゲート電極とが同一の条件で作製される。
したがって、光近接効果によってコーナー部（内側コーナー部，外側コーナー部）にコーナーラウンディングが生じた場合も、当該外側のゲート電極の線幅と、内側のゲート電極の線幅とが均一に太ることになる。これにより、光近接効果の発生の有無を問わず、ゲート電極ごとの電圧降下の程度を均一化し、チャネル領域に等しいゲート電圧を負荷することができる。
またコーナーラウンディングのサイズが大きく、これが拡散層５０と重なり合う場合についても、当該外側のゲート電極と内側のゲート電極とでは、いずれも線幅の両側にて上記重なり合いが生じる。これにより、当該外側と内側のゲート電極のゲート長は当該重なり部において均一に長くなるため、半導体装置１００のＴｒ特性にばらつきは生じない。
図１に示すように、突出部３２を、ゲート接続部３０の長手方向の両側に、すなわち複数列のうち両端に位置するゲート電極１０ｂよりもゲート長方向のそれぞれ外側に突出して設けたことにより、すべてのゲート電極１０に対して線幅を均一化することが可能である。このため本実施形態の半導体装置１００は、露光波長や、マスクパターンとフォトレジストとの距離、内部セリフの有無など、様々なプロセス要因が変動した場合もＴｒ特性のばらつきの少ない構造となる。
また、本実施形態の半導体装置１００では、複数列のゲート電極１０が、それぞれ拡散層５０および素子分離絶縁膜６０にまたがって形成されるとともに、ゲート電極１０とゲート接続部３０とのコーナー部（内側コーナー部２４，外側コーナー部３４）には、拡散層５０にかかるコーナーラウンディング８０ａ，８０ｂがいずれも形成されている。
これにより、拡散層の上部に設けられたゲート電極の線幅がコーナーラウンディングによって太線化される影響が、複数本のゲート電極に対して等しく及ぼされることとなり、半導体装置１００のＴｒ特性の均一性を損なうことがない。
また本実施形態の半導体装置１００では、ゲート電極１０とゲート接続部３０が交差するコーナー部（内側コーナー部２４，外側コーナー部３４）と、拡散層５０との平面視距離がいずれも等しく形成されている。
これにより、コーナーラウンディング８０ａ，８０ｂが拡散層５０と重なり合う寸法が、いずれのコーナー部でも等しくなり、各ゲート電極のゲート長が均一化される。
＜第二実施形態＞
図３は本実施形態にかかる半導体装置１００の一例を示す平面模式図である。
本実施形態は、コンタクト部４０およびコンタクトプラグ４２が突出部３２上に配置されている点で上記第一実施形態と相違する。
すなわち本実施形態の突出部３２は、複数列のゲート電極１０のうち端に位置するゲート電極１０ｂとの交差部に外側コーナー部３４およびコーナーラウンディング８０ｂを形成しているほか、ゲート電極１０から上層の配線（図示せず）に至る導電経路を構成している。
かかる場合、突出部３２は導電性材料から構成する。したがって導電性のゲート電極１０およびゲート接続部３０と同種材料にて、かつ同層にて突出部３２を作製するとよい。
本実施形態の半導体装置１００によれば、ゲート接続部３０の端部に突出部３２を設けたことにより、当該端部に位置するゲート電極１０ｂに外側コーナー部３４およびコーナーラウンディング８０ｂが与えられるとともに、コンタクト部４０の配置スペースとして活用することができる。
＜第三実施形態＞
図４は本実施形態にかかる半導体装置２００の一例を示す平面模式図である。
はじめに、本実施形態の半導体装置２００の概要について説明する。
半導体装置２００は、上記第一実施形態にかかるゲート電極（第一ゲート電極）１０およびゲート接続部（第一ゲート接続部）３０を含む第一トランジスタ９０と、不純物拡散層のチャネル領域（拡散層１５０）および素子分離絶縁領域（素子分離絶縁膜１６０）にまたがって単列に形成された第二ゲート電極１１０を含む第二トランジスタ１９０と、を備えている。
そして本実施形態の第二ゲート電極１１０は、ゲート長方向（同図における左右方向）の両側に突出する突出部１３２ａ，１３２ｂ（同図にて強調して図示）を素子分離絶縁領域に有することを特徴とする。
次に、本実施形態の半導体装置２００について詳細に説明する。
第二ゲート電極１１０が単列で配置される拡散層１５０は、第一ゲート電極１０が複数列に並列配置される拡散層５０と同一のものであっても、これとは別に半導体基板７０に設けられたものでもよい。同様に、突出部１３２ａ，１３２ｂが設けられる素子分離絶縁膜１６０についても、第一ゲート接続部３０が設けられる素子分離絶縁膜６０と同一であっても、半導体基板７０に別々に設けられたものでもよい。
単列に設けられた第二ゲート電極１１０には、素子分離絶縁膜１６０の上部にて線幅方向の両側に突出部１３２ａ，１３２ｂが設けられて幅広部１３０が形成されている。
幅広部１３０は、第二ゲート電極１１０よりもゲート長方向の一方側にオフセットして設けられた第二コンタクト部１４０、および第二コンタクト部１４０と接続された第二コンタクトプラグ１４２を介して、第二ゲート電極１１０よりも上層に設けられた配線（図示せず）と電気的に接続されている。
本実施形態の場合、第二コンタクト部１４０は突出部１３２ａの突出方向（同図右側）にオフセットしている。そして突出部１３２ａと第二ゲート電極１１０との交差部にあたるコーナー部１２４にはコーナーラウンディング１８０ａが生じている。
突出部１３２ａは、内部に第二コンタクト部１４０が設けられる程度の突出長さにて形成されている。かかる突出長さは、第二ゲート電極１１０のゲート長の１〜２．５倍またはこれを超える長さとすることが一般的である。
一方、第二ゲート電極１１０から、第二コンタクト部１４０のオフセット反対方向に突出形成される突出部１３２ｂの突出長さは特に限定されるものではないが、第二ゲート電極１１０のゲート長の１〜５倍とすることで十分なサイズのコーナーラウンディング１８０ｂが形成される。さらに、同じく１〜２．５倍とすることで第二トランジスタ１９０のパターン面積を過大とすることがない。
上記本実施形態の半導体装置２００の作用効果について説明する。
まず、設計上または製造上の都合等により、第二コンタクトプラグ１４２が図４に示すように第二ゲート電極１１０の幅方向の一方側（同図では右側）にオフセットして設けられる場合がある。かかる場合、第二ゲート電極１１０より当該一方側にのみ突出部１３２ａを突出形成すれば、第二コンタクトプラグ１４２のフットプリントとしての第二コンタクト部１４０を確保することが可能である。
しかしかかる場合、第二トランジスタ１９０の回路パターンをフォトリソグラフィー法でパターニングする際に、光近接効果によって第二ゲート電極１１０と突出部１３２ａとのコーナー部１２４にのみコーナーラウンディング１８０ａが形成されて問題となる。
第二ゲート電極１１０の一方側にのみ突出部１３２ａが存在すると、コーナーラウンディング１８０ａが当該一方側にのみ形成されることとなり、第二ゲート電極１１０の線幅が第一ゲート電極１０の線幅と相違することとなるからである。
そこで第二コンタクトプラグ１４２が第二ゲート電極１１０の一方側にオフセットして設けられる本実施形態の半導体装置２００においては、第二ゲート電極１１０の幅方向の両側にコーナーラウンディング１８０ａ，１８０ｂを等しく形成することを目的として、突出部１３２ａの反対側に突出部１３２ｂをダミーゲートとして突出形成している。
これにより第二ゲート電極１１０には線幅方向の両側にコーナーラウンディング１８０ａ，１８０ｂが形成され、第一トランジスタ９０が備える第一ゲート電極１０の線幅と第二トランジスタ１９０の第二ゲート電極１１０の線幅とが等しくなる。したがって第一トランジスタ９０と第二トランジスタ１９０とが混在する半導体装置２００においてＴｒ特性を均一化することができる。
また本実施形態では、図４に示すように拡散層１５０と素子分離絶縁膜１６０の境界線の伸びる方向と、突出部１３２ａ，１３２ｂの突出方向とを一致させている。これにより、拡散層１５０からコーナー部１２４までの平面視距離と、拡散層１５０からコーナー部１３４までの平面視距離が等しくなる。
このため、コーナーラウンディング１８０ａ，１８０ｂが拡散層１５０に重なり合う寸法で形成された場合には、当該重なり合ったコーナーラウンディング１８０ａ，１８０ｂの形状および寸法が等しくなる。
また本実施形態の半導体装置２００は、第二トランジスタ１９０における拡散層１５０と幅広部１３０との平面視距離（Ｘｃ）が、第一トランジスタ９０における拡散層５０と第一ゲート接続部３０との平面視距離（Ｘａ）と等しい。
このため本実施形態の半導体装置２００では、露光波長等との関係で、拡散層１５０と重なる比較的大きなコーナーラウンディングが生じた場合にも、第一トランジスタ９０と第二トランジスタ１９０とで上記重なり合いの寸法を互いに等しくすることができる。これにより、拡散層１５０の上部でコーナーラウンディング１８０ａ，１８０ｂが形成された領域（図４における領域Ｘ２）における第二ゲート電極１１０のゲート長が、第一トランジスタ９０における第一ゲート電極１０のゲート長と等しくなる。そして第一トランジスタ９０と第二トランジスタ１９０を混在して備える半導体装置２００においてＴｒ特性のばらつきが低減されることとなる。
＜第四実施形態＞
図５は本発明の第四実施形態にかかる半導体装置２００の一例を示す平面模式図である。
本実施形態の半導体装置２００は、第二トランジスタ１９０における拡散層１５０と第二コンタクト部１４０との平面視距離（Ｘｄ）が、第一トランジスタ９０における拡散層５０とコンタクト部（第一コンタクト部）４０との平面視距離（Ｘｂ：図２（ａ）を参照）よりも大きく、かつ、
第二トランジスタ１９０における拡散層１５０と幅広部１３０との平面視距離（Ｘｃ）が、第一トランジスタ９０における拡散層５０と第一ゲート接続部３０との平面視距離（Ｘａ：図１を参照）と等しいことを特徴とする。
本実施形態の半導体装置２００は、上記第三実施形態と同様に、第一トランジスタ９０と第二トランジスタ１９０とが混在して存在する半導体装置に関する。そして本実施形態では、第二トランジスタ１９０に生じるコーナーラウンディング１８０ａ，１８０ｂの形状および寸法を、第一トランジスタ９０に生じるコーナーラウンディング８０ａ，８０ｂと同等にするため、幅広部１３０を第二コンタクト部１４０よりもゲート幅方向（同図における上下方向）に配置している。すなわち第二ゲート電極１１０からゲート長方向に突出する突出部１３２ａ，１３２ｂ（同図にて強調して図示）の長さを十分に確保した上で、第二トランジスタ１９０における拡散層１５０と幅広部１３０との平面視距離（Ｘｃ）が、第一トランジスタ９０における拡散層５０と第一ゲート接続部３０との距離（Ｘａ）と同等になるよう幅広部１３０を配置している。
本実施形態の半導体装置２００では、第二トランジスタ１９０における拡散層１５０から第二コンタクト部１４０までの平面視距離（Ｘｄ）が、第一トランジスタ９０における拡散層５０から第一コンタクト部４０までの平面視距離（Ｘｂ）よりも大きい。
したがって仮に、突出部１３２ａ，１３２ｂを第二ゲート電極１１０よりゲート長方向にのみ突出させて幅広部１３０を形成した場合は、拡散層１５０から幅広部１３０までの平面視距離が、拡散層５０から第一ゲート接続部３０までの平面視距離よりも大きくなる。
すると、第二トランジスタ１９０では、拡散層１５０のうち幅広部１３０に近接する領域（図５における領域Ｘ３）にはコーナーラウンディング１８０ａ，１８０ｂが重なり合うことがないか、または重なり合う寸法が第一トランジスタ９０の場合よりも小さくなる。すると、第一トランジスタ９０におけるゲート長と、第二トランジスタ１９０におけるゲート長とが相違してＴｒ特性に不均一が生じることとなる。
これに対し半導体装置２００では、素子分離絶縁膜１６０上において幅広部１３０をゲート長方向のみならずゲート幅方向にも突出して形成し、拡散層１５０から幅広部１３０までの平面視距離Ｘｃを、拡散層５０から第一ゲート接続部３０までの平面視距離Ｘａと等しくしている。これにより、第二トランジスタ１９０において拡散層１５０に重なり合うコーナーラウンディング１８０ａ，１８０ｂの形状および寸法を、第一トランジスタ９０において拡散層５０に重なり合うコーナーラウンディング８０ａ，８０ｂと同等とすることができる。
このため、第一トランジスタ９０と第二トランジスタ１９０とが混在して設けられた半導体装置２００においてＴｒ特性のばらつきを低減することができる。
＜第五実施形態＞
図６は本発明の第五実施形態にかかる半導体装置３００の一例を示す平面模式図である。
半導体装置３００は、第一ゲート電極１０および第一ゲート接続部３０を含む第一トランジスタ９０と、第三ゲート電極２１０および第三ゲート接続部２３０を含む第三トランジスタ２９０とを備えている。
第三ゲート電極２１０は、第一ゲート電極１０と同様に、複数列がゲート長方向に並ぶとともに、それぞれ不純物拡散領域のチャネル領域（拡散層２５０）および素子分離絶縁領域（素子分離絶縁膜２６０）にまたがって形成されている。
第三ゲート接続部２３０は、第一ゲート接続部３０と同様に、素子分離絶縁領域に第三ゲート電極２１０と同層に設けられてこれらを互いに電気的に接続するとともに、複数列のうち最も端に位置する第三ゲート電極２１０よりもゲート長方向の外側に突出する突出部２３２（同図にて強調して図示）を有する。
そして第三ゲート電極２１０と、これよりも上層に設けられた配線（図示せず）とは、第三ゲート接続部２３０に設けられた第三コンタクト部２４０を介して電気的に接続されている。
また本実施形態の半導体装置３００は、拡散層２５０と第三コンタクト部２４０との平面視距離（Ｘｆ）が、拡散層５０と第一コンタクト部４０との平面視距離（Ｘｂ：図２（ａ）を参照）よりも大きく、かつ、拡散層２５０と第三ゲート接続部２３０との平面視距離（Ｘｅ）が、拡散層５０と第一ゲート接続部３０との平面視距離（Ｘａ：図１を参照）と等しいことを特徴とする。
本実施形態の半導体装置３００は、複数列のゲート電極と、これらを接続するゲート接続部とを含む二式のトランジスタを備えるとともに、これらのゲート接続部にはゲート長方向に突出する突出部がいずれも設けられている。これにより、複数列のうち端に位置するゲート電極に対してその外側にコーナー部（外側コーナー部）を与えることができる。
そして半導体装置３００は、ゲート接続部と拡散層との距離を、第一トランジスタ９０および第三トランジスタ２９０に含まれるいずれのコーナー部（内側コーナー部，外側コーナー部）についても等しくなるよう、第三ゲート接続部２３０の線幅が設定されている。換言すると、本実施形態の第三ゲート接続部２３０は、第三ゲート電極２１０同士を電気的に接続し、また第三コンタクト部２４０を配置するのに必要な線幅を超えて、拡散層２５０までの平面視距離が第一トランジスタ９０と同等となるよう、ゲート幅方向に突出して太幅に形成されている。
また半導体装置３００は、拡散層５０，２５０からの平面視距離の異なる位置にコンタクト部（第一コンタクト部４０，第三コンタクト部２４０）を有しつつも、拡散層５０，２５０からの平面視距離の等しい位置にゲート接続部（第一ゲート接続部３０，第三ゲート接続部２３０）が配置されている。
なお、第三ゲート電極２１０が複数列で配置される拡散層２５０は、第一ゲート電極１０が複数列に並列配置される拡散層５０と同一のものであっても、半導体基板７０に別々に設けられたものでもよい。同様に、第三ゲート接続部２３０が設けられる素子分離絶縁膜２６０についても、第一ゲート接続部３０が設けられる素子分離絶縁膜６０と同一であっても、半導体基板７０に別々に設けられたものでもよい。
第三ゲート電極２１０の本数は特に限定されるものではなく、図６に示すように第一ゲート電極１０と同本数であってもよく、または異なる本数であってもよい。
また第三コンタクト部２４０および第三コンタクトプラグ２４２の本数についても特に限定されるものではなく、図６に示すように第一コンタクト部４０および第一コンタクトプラグ４２と同数であってよく、または異なる数であってもよい。
第三ゲート接続部２３０に形成される突出部２３２は、両端に位置する第三ゲート電極２１０の外側にそれぞれ突出して形成されてもよく、一方のみに形成されてもよい。
特に本実施形態のように第三ゲート接続部２３０のゲート長方向の両端に突出部２３２を設けることにより、第一実施形態と同様に、複数列の第三ゲート電極２１０のいずれについても線幅の両側にコーナー部が与えられる。
そして本実施形態の半導体装置３００は、拡散層５０，２５０からゲート接続部（第一ゲート接続部３０，第三ゲート接続部２３０）までの平面視距離Ｘａ，Ｘｅがそれぞれ等しい。したがって、拡散層からコンタクト部までの平面視距離が異なる複数のトランジスタがそれぞれ複数列のゲート電極を備えている場合についても、すべてのゲート電極について、拡散層の上部に重なるコーナーラウンディングが形成された領域（図１における領域Ｘ１、および図６における領域Ｘ４）におけるゲート長が均一化される。
以上説明したように本発明においては、第一乃至第三実施形態のように、ゲート電極よりゲート長方向の両側に突出する突出部を設けることにより、ゲート電極の両側に対してともに光近接効果を発生させてコーナーラウンディングを形成させることができる。これにより、当該ゲート電極の太りがいずれのゲート電極に対しても等しく発生し、ゲート電極の線幅が均一化する。
そしてコーナーラウンディングが拡散層に重なり合う場合についても、ゲート電極ごとに当該重なり合いの寸法が等しくなることからゲート長が均一化され、Ｔｒ特性のばらつきが抑制される。
また第四および第五実施形態のように、コンタクト部よりゲート長方向とゲート幅方向にともに突出させて突出部やゲート接続部を設けることにより、拡散層からコンタクト部までの平面視距離が異なるトランジスタに対しても、コーナーラウンディングと拡散層との重なり合いの寸法を同等とすることができる。これにより各ゲート電極のゲート長のばらつきが抑制され、Ｔｒ特性が均一化される。
本発明は上述の実施形態に限定されるものではなく、本発明の目的が達成される限りにおける種々の変形、改良等の態様も含む。
例えば上記第一または第二実施形態においては、突出部３２を、ゲート接続部３０のうちゲート長方向の片側の端にのみ外側に突出して設けてもよい。かかる態様によれば、突出部３２を備える当該片側の端に位置するゲート電極１０については、複数列のうち内側に位置する他のゲート電極１０と同様、線幅の両側にコーナー部およびコーナーラウンディングが形成されるため、半導体装置１００全体のＴｒ特性をある程度均一化することが可能である。
また第一乃至第五実施形態において、突出部３２，１３２ａ，１３２ｂ，２３２の形状は、図１，３，４，５，６に例示する矩形状である場合に限られない。突出部は、外側コーナー部をゲート電極に形成するとともに、外側コーナー部と拡散層との距離を、内側コーナー部と拡散層との距離と同等とするものであればよく、その形状は特に限定されない。また突出部は、コーナーラウンディング８０ｂ，１８０ｂ，２８０ｂよりもゲート長方向の外側に突出する部分を、ゲート電極およびゲート接続部のパターン形成後に除去してもよい。
また第三実施形態においては、図４に示すように第二コンタクト部１４０が第二ゲート電極１１０および突出部１３２ａの内部にのみ設けられているが、本発明はこれに限られない。例えば第二コンタクト部１４０の中心が第二ゲート電極１１０の一方方向（突出部１３２ａ側）にオフセットしている限りにおいて、第二コンタクト部１４０の一部が突出部１３２ｂにかかるように設けられて、すなわち第二コンタクト部１４０のフットプリントの一部が突出部１３２ｂに含まれてもよい。
また第四実施形態においては、図５に示すように幅広部１３０が第二ゲート電極１１０の一方側（図示の場合は右側）にのみ膨出して形成されているが、本発明はこれに限られず、幅広部１３０が第二ゲート電極１１０の中心線の両側に膨出して形成されてもよい。また第四実施形態において、図５では突出部１３２ａが幅広部１３０をさらに超えてゲート長方向に突出している状態を図示しているが、これに限られるものではない。
なお本発明の半導体装置においては、上記トランジスタ構造のいずれかを単独で備えてもよく、任意の二種以上を混在して備えてもよい。
本発明の第一の実施形態にかかる半導体装置の一例を示す平面模式図である。 （ａ）は図１のＡ−Ａ断面矢視図、（ｂ）は図１のＢ−Ｂ断面図である。 本発明の第二実施形態にかかる半導体装置の一例を示す平面模式図である。 本発明の第三実施形態にかかる半導体装置の一例を示す平面模式図である。 本発明の第四実施形態にかかる半導体装置の一例を示す平面模式図である。 本発明の第五実施形態にかかる半導体装置の一例を示す平面模式図である。 従来のゲートのパターンの一例を示す平面模式図である。
符号の説明
１０，１１０，２１０，１０１０ ゲート電極
２４，３４，１２４，１３４ コーナー部
３４ 外側コーナー部
３０，２３０，１０３０ ゲート接続部
３２，１３２ａ，１３２ｂ，２３２ 突出部
４０，１４０，２４０ コンタクト部
４２，１４２，２４２ コンタクトプラグ
５０，１５０，２５０，１０５０ 拡散層
６０，１６０，２６０，１０６０ 素子分離絶縁膜
７０ 半導体基板
８０ａ，８０ｂ，１８０ａ，１８０ｂ，２８０ａ，２８０ｂ，１０８０ コーナーラウンディング
９０ 第一トランジスタ
１９０ 第二トランジスタ
２９０ 第三トランジスタ
１００，２００，３００，１０００ 半導体装置
１３０ 幅広部

Claims (10)

  1. 半導体基板の上部にゲート長方向に並んで複数列に設けられたゲート電極と、
    前記複数列のゲート電極と同層に設けられてこれらを互いに電気的に接続するゲート接続部と、を備え、
    前記ゲート接続部が、前記複数列のうち最も端に位置するゲート電極よりもゲート長方向の外側に突出する突出部を有することを特徴とする半導体装置。
  2. 前記ゲート接続部が、前記複数列のうち両端に位置するゲート電極よりもゲート長方向のそれぞれ外側に、前記突出部を有していることを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲート電極と、該ゲート電極よりも上層に設けられた配線とが、前記ゲート接続部に設けられたコンタクト部を介して電気的に接続されており、かつ、
    前記コンタクト部が、前記複数列のうち両端に位置するゲート電極同士の内側に設けられていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体基板が、不純物拡散層のチャネル領域と、これに隣接して設けられ前記ゲート接続部が形成された素子分離絶縁領域とを備え、
    前記複数列のゲート電極が、それぞれ前記チャネル領域および前記素子分離絶縁領域にまたがって形成されるとともに、
    前記ゲート電極と前記ゲート接続部とのいずれのコーナー部にも、前記不純物拡散層に重なるコーナーラウンディングが形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記ゲート電極および前記ゲート接続部を含む第一トランジスタを備える請求項４に記載の半導体装置であって、さらに、
    前記チャネル領域および前記素子分離絶縁領域にまたがって単列に形成された第二ゲート電極を含む第二トランジスタを備えるとともに、
    前記第二ゲート電極が、ゲート長方向の両側に突出する突出部を前記素子分離絶縁領域に有することを特徴とする半導体装置。
  6. 前記第二ゲート電極と、該第二ゲート電極よりも上層に設けられた配線とが、前記第二ゲート電極の中心線よりもゲート長方向の一方側にオフセットして前記突出部に設けられた第二コンタクト部を介して電気的に接続されている請求項５に記載の半導体装置。
  7. 第二トランジスタにおける前記チャネル領域と前記突出部との平面視距離が、前記第一トランジスタにおける前記チャネル領域と前記ゲート接続部との平面視距離と等しいことを特徴とする請求項５または６に記載の半導体装置。
  8. 前記第一トランジスタにおける前記ゲート電極と、該ゲート電極よりも上層に設けられた配線とが、前記ゲート接続部に設けられたコンタクト部を介して電気的に接続されている請求項６に記載の半導体装置であって、
    前記第二トランジスタにおける前記チャネル領域と前記第二コンタクト部との平面視距離が、前記第一トランジスタにおける前記チャネル領域と前記コンタクト部との平面視距離よりも大きく、かつ、
    前記第二トランジスタにおける前記チャネル領域と前記突出部との平面視距離が、前記第一トランジスタにおける前記チャネル領域と前記ゲート接続部との平面視距離と等しいことを特徴とする半導体装置。
  9. 第一トランジスタおよび第二トランジスタにおける前記突出部の突出長さが、それぞれ該突出部と接続されたゲート電極のゲート長の１〜２．５倍である請求項５から８のいずれかに記載の半導体装置。
  10. 前記ゲート電極および前記ゲート接続部を含む第一トランジスタを備える請求項４に記載の半導体装置であって、さらに、
    それぞれ前記チャネル領域および前記素子分離絶縁領域にまたがって形成された、ゲート長方向に並ぶ複数列の第三ゲート電極と、
    前記素子分離絶縁領域に前記複数列の第三ゲート電極と同層に設けられてこれらを互いに電気的に接続するとともに、前記複数列のうち最も端に位置する第三ゲート電極よりもゲート長方向の外側に突出する突出部を有する第三ゲート接続部と、を含む第三トランジスタを備え、
    前記第三ゲート電極と、該第三ゲート電極よりも上層に設けられた配線とが、前記第三ゲート接続部に設けられた第三コンタクト部を介して電気的に接続されるとともに、
    前記第三トランジスタにおける前記チャネル領域と前記第三コンタクト部との平面視距離が、前記第一トランジスタにおける前記チャネル領域と前記コンタクト部との平面視距離よりも大きく、かつ、
    前記第三トランジスタにおける前記チャネル領域と前記第三ゲート接続部との平面視距離が、前記第一トランジスタにおける前記チャネル領域と前記ゲート接続部との平面視距離と等しいことを特徴とする半導体装置。
JP2007329857A 2007-12-21 2007-12-21 半導体装置 Pending JP2009152437A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007329857A JP2009152437A (ja) 2007-12-21 2007-12-21 半導体装置
US12/314,230 US20090159977A1 (en) 2007-12-21 2008-12-05 Semiconductor device having gate electrode including contact portion on element isolation region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007329857A JP2009152437A (ja) 2007-12-21 2007-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2009152437A true JP2009152437A (ja) 2009-07-09

Family

ID=40787576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007329857A Pending JP2009152437A (ja) 2007-12-21 2007-12-21 半導体装置

Country Status (2)

Country Link
US (1) US20090159977A1 (ja)
JP (1) JP2009152437A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048737A1 (ja) * 2009-10-19 2011-04-28 パナソニック株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004014B2 (en) 2008-07-04 2011-08-23 Panasonic Corporation Semiconductor integrated circuit device having metal interconnect regions placed symmetrically with respect to a cell boundary
US8587037B1 (en) * 2009-07-08 2013-11-19 Hrl Laboratories, Llc Test structure to monitor the in-situ channel temperature of field effect transistors
CN116994951A (zh) * 2022-04-24 2023-11-03 长鑫存储技术有限公司 半导体结构的制作方法及其结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136356A (ja) * 1991-11-13 1993-06-01 Nec Corp 半導体集積回路
JP2005259953A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
JP2007189016A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4175649B2 (ja) * 2004-07-22 2008-11-05 松下電器産業株式会社 半導体装置
JP2006156778A (ja) * 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置及びそのレイアウト設計方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136356A (ja) * 1991-11-13 1993-06-01 Nec Corp 半導体集積回路
JP2005259953A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
JP2007189016A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048737A1 (ja) * 2009-10-19 2011-04-28 パナソニック株式会社 半導体装置
US8431967B2 (en) 2009-10-19 2013-04-30 Panasonic Corporation Semiconductor device
JP5331195B2 (ja) * 2009-10-19 2013-10-30 パナソニック株式会社 半導体装置
US8791507B2 (en) 2009-10-19 2014-07-29 Panasonic Corporation Semiconductor device

Also Published As

Publication number Publication date
US20090159977A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
US20120142194A1 (en) Method of forming semiconductor memory device
JP5331195B2 (ja) 半導体装置
US9142539B2 (en) Semiconductor device
JP2008235350A (ja) 半導体集積回路
JP2006303220A (ja) 半導体装置
JP2007116049A (ja) 半導体装置
US8941241B2 (en) Semiconductor device and method of manufacturing the same
US7432143B2 (en) Method for forming gate of semiconductor device
JP5547934B2 (ja) 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法
JP2009152437A (ja) 半導体装置
TW201822301A (zh) 半導體裝置及其製造方法
KR101936393B1 (ko) 반도체 장치 및 그 제조 방법
WO2011145240A1 (ja) 半導体装置
JP2010258224A (ja) 不揮発性半導体記憶装置及びその製造方法
US20150255552A1 (en) Semiconductor device and manufacturing method thereof
KR20120080206A (ko) 집적회로
JP4891962B2 (ja) 半導体装置の製造方法
JP2011187472A (ja) 半導体装置
WO2010103714A1 (ja) 半導体装置及びその製造方法
KR102098663B1 (ko) 정전기 방전 보호 소자
KR20190061363A (ko) 마스크 설계 방법 및 이를 이용한 반도체 장치 제조 방법
JP5863892B2 (ja) 半導体装置
JP5592560B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007273689A (ja) 半導体装置
KR102369509B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219