CN116994951A - 半导体结构的制作方法及其结构 - Google Patents

半导体结构的制作方法及其结构 Download PDF

Info

Publication number
CN116994951A
CN116994951A CN202210434946.3A CN202210434946A CN116994951A CN 116994951 A CN116994951 A CN 116994951A CN 202210434946 A CN202210434946 A CN 202210434946A CN 116994951 A CN116994951 A CN 116994951A
Authority
CN
China
Prior art keywords
layer
initial
opening
side wall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210434946.3A
Other languages
English (en)
Inventor
徐政业
祝啸
张晓红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210434946.3A priority Critical patent/CN116994951A/zh
Priority to PCT/CN2022/093394 priority patent/WO2023206641A1/zh
Priority to EP22790202.0A priority patent/EP4290555A4/en
Priority to US17/879,061 priority patent/US20230343600A1/en
Publication of CN116994951A publication Critical patent/CN116994951A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构的制作方法及其结构，其中，半导体结构的制作方法包括：提供活性区域；形成初始栅极，初始栅极位于活性区域上；在初始栅极顶面形成第一掩膜层，第一掩膜层内具有贯穿第一掩膜层的第一开口，第一开口至少具有沿第一方向延伸的相对的两侧边；形成侧墙层，侧墙层至少位于第一开口沿第一方向延伸的两侧边的侧壁；去除第一掩膜层；以第一开口两侧边的侧墙层为掩膜，图形化初始栅极，形成栅极。可以在栅极较小的情况下更好的与接触结构接触。

Description

半导体结构的制作方法及其结构
技术领域
本公开实施例涉及半导体领域，特别涉及一种半导体结构的制作方法及其结构。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(Random Access Memory，RAM)可分为动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)与静态随机存取存储器(Static Random-Access Memory，SRAM)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。
存储单元通常包括电容器和晶体管，通过不同的晶体管之间的电连接以形成不同器件，例如感测放大器。
然而目前随着尺寸的不断微缩，栅极也越来越小，如何在栅极缩小的情况下满足栅极与接触结构的有效连接成为亟待解决的问题。
发明内容
本公开实施例提供一种半导体结构的制作方法及其结构，至少有利于在栅极较小的情况下更好的与接触结构接触。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制作方法，包括：提供活性区域；形成初始栅极，所述初始栅极位于所述活性区域上；在所述初始栅极顶面形成第一掩膜层，所述第一掩膜层内具有贯穿所述第一掩膜层的第一开口，所述第一开口至少具有沿第一方向延伸的相对的两侧边；形成侧墙层，所述侧墙层至少位于所述第一开口沿所述第一方向延伸的两侧边的侧壁；去除所述第一掩膜层；以所述第一开口两侧边的所述侧墙层为掩膜，图形化所述初始栅极，形成栅极。
在一些实施例中，所述第一掩膜层还包括：第二开口，所述第二开口位于所述第一开口沿第二方向的相对两侧且与所述第一开口相连通，形成所述侧墙层的步骤包括：在同一步骤中形成位于所述第一开口侧壁的所述侧墙层及位于所述第二开口侧壁的所述侧墙层。
在一些实施例中，在形成所述侧墙层的步骤中，形成填充满所述第二开口的所述侧墙层。
在一些实施例中，在形成所述侧墙层的步骤中，位于所述第二开口内的所述侧墙层围成空隙。
在一些实施例中，在沿所述第二方向上，所述第二开口的长度大于位于所述第一开口侧壁上的所述侧墙层的宽度。
在一些实施例中，在沿所述第一方向上，形成的所述空隙的宽度为0～5nm。
在一些实施例中，在沿所述第一方向上，形成的所述第二开口的宽度是所述空隙宽度的8-20倍。
在一些实施例中，形成所述侧墙层的步骤包括：形成初始侧墙层，所述初始侧墙层位于所述第一开口侧壁以及所述第一开口底部，位于所述第一开口内的所述初始侧墙层顶面低于所述第一掩膜层顶面；去除位于所述第一开口部分底部的所述初始侧墙层，且去除位于所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层，以形成沿垂直于所述第一方向间隔排布的所述初始侧墙层，剩余所述初始侧墙层作为所述侧墙层。
在一些实施例中，在形成所述初始侧墙层的工艺步骤中，还在所述第一掩膜层顶面形成所述初始侧墙层；且采用无掩膜刻蚀工艺，同时去除位于所述第一开口部分底部以及所述第一掩膜层顶面的所述初始侧墙层。
在一些实施例中，去除位于所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层的工艺步骤包括：在去除所述第一掩膜层之后，形成第二掩膜层，所述第二掩膜层露出所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层；以所述第二掩膜层为掩膜，去除位于所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层；去除所述第二掩膜层。
在一些实施例中，所述侧墙层的材料包括二氧化硅或氮化硅中的至少一种。
在一些实施例中，所述第一开口横跨相邻的两个所述活性区域，形成所述侧墙层的步骤包括：形成位于不同所述初始栅极上方的所述侧墙层。
在一些实施例中，所述第一掩膜层还包括延伸部，所述延伸部自所述第一掩膜层朝向所述第一开口延伸，且与所述第一开口沿第二方向的相对两侧连接，所述延伸部位于不同的所述活性区域上，形成所述侧墙层的步骤包括：在同一步骤中形成位于所述第一开口侧壁的所述侧墙层及位于所述延伸部侧壁的所述侧墙层。
在一些实施例中，形成的所述第一开口在所述第二方向上的宽度大于所述延伸部在所述第一方向上的宽度。
在一些实施例中，形成所述栅极的步骤包括：在所述初始栅极的表面形成初始中间层及初始隔离层，所述初始中间层位于所述初始隔离层与所述初始栅极之间；图形化所述初始栅极之前还包括：以所述侧墙层为掩膜图形化所述初始中间层及所述初始隔离层，剩余所述初始中间层作为中间层，剩余所述初始隔离层作为隔离层；以所述中间层、所述隔离层及所述侧墙层共同为掩膜，图形化所述初始栅极，形成所述栅极。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：活性区域；栅极，所述栅极位于所述活性区域上，且所述栅极包括沿第一方向延伸的主体部以及位于所述主体部一侧的凸出部，所述凸出部与所述主体部沿所述第一方向延伸的侧壁相连，且所述凸出部与所述主体部为一体结构；接触结构，所述接触结构位于所述凸出部的表面，与所述栅极电连接。
在一些实施例中，所述主体部内还具有空隙，所述空隙沿所述凸出部朝向所述主体部的方向贯穿所述主体部。
在一些实施例中，一所述活性区域顶面包括两个所述栅极，两个所述栅极的所述凸出部在所述第一方向及垂直于所述第一方向上间隔分布。
在一些实施例中，还包括：源极及漏极，所述源极及漏极位于所述活性区域内，且相邻的所述栅极之间包括同一所述源极或者同一所述漏极。
在一些实施例中，还包括：多个第二接触结构，所述第二接触结构间隔位于所述活性区域表面，且一所述第二接触结构与一所述源极或一所述漏极电连接。
本公开实施例提供的技术方案至少具有以下优点：通过在活性区域上以侧墙层为掩膜形成栅极，从而可以通过定义侧墙层的尺寸定义栅极的特征尺寸，从而可以在形成更小特征尺寸的栅极的同时保证后续栅极与接触结构的连接，从而使得后续在进行电路设计的时候更加灵活，且还可以在一步中形成两个栅极，为后续形成晶体管提供结构基础。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图14为本公开一实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图；
图15至图18为本公开一实施例提供的另一种半导体结构的制作方法各步骤对应的结构示意图；
图19至图24为本公开另一实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图；
图25至图28为本公开另一实施例提供的另一种半导体结构的制作方法各步骤对应的结构示意图；
图29为本公开一实施例提供的一种半导体结构的示意图；
图30为本公开一实施例提供的一种另一种半导体结构的示意图。
具体实施方式
由背景技术可知，目前随着集成度的增加，电子器件的特征尺寸越来越小，相应的晶体管的栅极尺寸也就越来越小，栅极越小，后续在形成与栅极连通的接触结构的时候，由于栅极的尺寸较小，故形成与栅极连通的接触结构的难度越大，且接触电阻也较大，且现有技术通常是使用正光阻来定义图形，这样在后续形成栅极的时候无法预留足够的空间连接接触结构。
本公开实施提供一种半导体结构的制作方法，通过提供活性区域；形成初始栅极，初始栅极位于活性区域上；在初始栅极顶面形成第一掩膜层，第一掩膜层内具有贯穿第一掩膜层的第一开口，第一开口至少具有沿第一方向延伸的相对的两侧边；形成侧墙层，侧墙层至少位于第一开口沿第一方向延伸的两侧边的侧壁；去除第一掩膜层；以第一开口两侧边的侧墙层为掩膜，图形化初始栅极，形成栅极，通过以第一开口两侧边的侧墙层为掩膜可以在同一步骤中形成两个栅极，从而为后续形成晶体管及放大器结构提供基础。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
参考图1和图2，图1为本公开实施例提供的一种半导体结构的俯视图，图2为本公开实施例提供的沿图1AA方向的剖面图。
具体的，提供活性区域100；形成初始栅极110，初始栅极110位于活性区域100上。
活性区域100可以包括衬底101、位于衬底101上的有源区102及位于有源区102相对两侧的隔离结构103，可以通过图形化活性区域100以形成间隔设置的有源区102，再通过沉积相应的隔离结构103的材料以形成隔离结构103。
在一些实施例中，衬底101的材料可以是硅、锗或者锗化硅等材料，且还可以在衬底101的材料中进行掺杂，以衬底101的材料是硅为例，在衬底101中掺杂微量的三价元素，例如：硼、铟、镓或铝等，从而可以形成P型基底；同理，在衬底101中掺杂微量的五价元素，例如：磷、锑、砷等，从而可以形成N型基底，衬底101掺杂元素的选择可以根据实际的需求及产品性能等方面进行考量，本公开不对衬底101的材料及掺杂的元素进行限制。
在一些实施例中，隔离结构103可以包括：第一隔离结构104、第二隔离结构105及第三隔离结构106，第一隔离结构104可以与第三隔离结构106的材料相同，都为氧化硅，第二隔离结构105的材料可以是氮化硅或者氮氧化硅等。通过形成第一隔离结构104、第二隔离结构105及第三隔离结构106可以形成ONO(Oxide-Nitride-Oxide)结构，即氧化层-氮化层-氧化层结构，通过形成ONO结构可以提供较高的相对介电常数、高的击穿电场及低的漏电特征等。
在一些实施例中，初始栅极110可以包括：层叠设置的第一初始导电层111、第二初始导电层112及初始保护层113，且第一初始导电层111位于有源区102的顶面。且第一初始导电层111的材料可以是多晶硅等半导体材料，第二初始导电层112的材料可以是钨金属等金属材料，初始保护层113的材料可以是氮化硅等绝缘材料。
通过设置第一初始导电层111可以避免电信号由单晶硅直接传递到钨金属上，从而减低电信号失真的情况出现的可能性，通过设置第二初始导电层112为金属材料可以提高半导体结构的电信号的传递速度，降低半导体结构的响应时间，且通过设置第一初始导电层111还可以避免第二初始导电层112的金属出现离子扩散进而影响有源区102的情况，从而提高半导体结构的可靠性，通过设置初始保护层113可以在制作半导体结构的过程中降低第一初始导电层111及第二初始导电层112上受到的应力作用，从而保护第一初始导电层111及第二初始导电层112。
在一些实施例中，在形成初始栅极110之前还包括：形成栅介质层120，通过形成栅介质层120可以将初始栅极110及有源区102隔开，从而避免栅极110与有源区102直接接触。
在一些实施例中，在形成初始栅极110之后还包括：在初始栅极110的表面形成初始中间层130及初始隔离层140，初始中间层130位于初始隔离层140与初始栅极110之间。初始中间层130的材料可以是碳或者含碳有机物，初始隔离层140的材料可以是氮氧化硅。
通过在初始栅极110的表面形成初始中间层130可以提高后续形成的栅极的均匀性，从而可以提高后续图形化的精度。然而，在一些实施例中，初始中间层130的材料的材质较软，形成的初始中间层130的形貌不好，故可以通过在初始中间层130的表面形成初始隔离层140，初始隔离层140的材质较硬，故可以通过限制初始中间层130的位置可以提高初始中间层130的形貌，且通过形成初始隔离层140可以在后续去除第一掩膜层的过程中避免栅极与去除第一掩膜层的刻蚀试剂接触，从而可以保护栅极，提高图形化的精确性。
在一些实施例中，在形成初始隔离层140之后还包括形成第一初始掩膜层150，第一初始掩膜层150为后续形成第一掩膜层提供工艺基础。
在一些实施例中，形成第一初始掩膜层150之后还包括形成第一光刻胶层160，第一光刻胶层160至少具有第一图案，第一图案暴露第一初始掩膜层150的表面。
第一光刻胶层160的材料包括光刻胶。光刻胶按其形成的图像分类有正性、负性两大类。在光刻胶工艺过程中，涂层曝光、显影后，曝光部分被溶解，未曝光部分留下来，该涂层材料为正性光刻胶。如果曝光部分被保留下来，而未曝光被溶解，该涂层材料为负性光刻胶。
本公开实施例以采用负性光刻胶为例，通过保留曝光的部分以在第一光刻胶层160上形成凹槽。
参考图3及图4，图3和图4是在图1和图2的基础上进行的步骤，图4为图3沿AA方向上的剖视图。
在初始栅极110顶面形成第一掩膜层151，第一掩膜层151内具有贯穿第一掩膜层151的第一开口170，第一开口170至少具有沿第一方向X延伸的相对的两侧边。
在一些实施例中，可以以第一光刻胶层160(参考图2)的材料为掩膜图形化第一初始掩膜层150(参考图2)，剩余的第一初始掩膜层150(参考图2)作为第一掩膜层151。
形成第一掩膜层151后还包括：去除光刻胶层160(参考图2)。
在一些实施例中，第一掩膜层151还包括：第二开口171，第二开口171位于第一开口170沿第二方向Y的相对两侧且与第一开口170相连通。第一开口170及第二开口171为后续形成侧墙层提供工艺基础，进而为后续形成栅极提供工艺基础。
参考图5至图12，图5至图12是在图3和图4的基础上进行的步骤，图6为图5沿虚线方向上的剖视图；图8为图7沿虚线方向上的剖视图；图10为图9沿虚线方向上的剖视图；
图12为图11沿虚线方向上的剖视图。
形成侧墙层180，侧墙层180至少位于第一开口170沿第一方向X延伸的两侧边的侧壁。
在一些实施例中，第一掩膜层151还包括第二开口171，形成侧墙层180的步骤包括：在同一步骤中形成位于第一开口170侧壁的侧墙层180及位于第二开口171侧壁的侧墙层180。
第二开口171侧壁上的侧墙层180为后续形成栅极的凸出部提供工艺基础，从而为后续形成接触结构提供更大的接触面积，以减少接触结构与栅极之间的接触电阻，从而提高半导体结构的性能。
在一些实施例中，在形成侧墙层180的步骤中，形成填充满第二开口171的侧墙层180。通过将第二开口171填充满，从而使后续形成栅极的凸出部之间不存在间隙，增加凸出部与后续形成的接触结构之间的接触面积。
在一些实施例中，在沿第二方向上，第二开口171的长度大于位于第一开口170侧壁上的侧墙层180的宽度。可以理解的是，若第二开口171的长度小于侧墙层180的宽度，在第二开口171的侧壁上形成侧墙层180的过程中，由于第二开口171的长度较小，沿第二开口171的长度方向无法完全容纳侧墙层180的材料，故在沉积的过程中部分侧墙层180的材料会向远离活性区域100的方向上堆积，导致侧墙层180的表面高度不同，甚至会覆盖在部分不需要的区域上，以使后续形成栅极的图形不精确，通过设置第二开口171的长度大于第一开口170侧壁上的侧墙层180的宽度，可以使得在形成的侧墙层180形貌较好。
在一些实施例中，侧墙层180的材料包括二氧化硅或氮化硅中的至少一种。以侧墙层180的材料为二氧化硅为例，通过沉积二氧化硅的方式在第一开口170及第二开口171的侧壁上形成侧墙层180，二氧化硅的材质较软，形成的侧墙层180的形貌较好。
具体的，参考图5及图6，形成初始侧墙层181，初始侧墙层181位于第一开口170侧壁以及第一开口170底部位于第一开口170内的初始侧墙层181顶面低于第一掩膜层151顶面。
可以通过在第一开口170的侧壁上沉积二氧化硅材料以形成初始侧墙层181，且形成的初始侧墙层181低于第一掩膜层151的顶面可以提高后续形成侧墙层的精度，进而提高后续形成的栅极的图案精度，从而提高半导体结构的可靠性。
在一些实施例中，在形成初始侧墙层181的工艺步骤中，还在第一掩膜层151顶面形成初始侧墙层181。
在一些实施例中，第一掩膜层151还包括第二开口171，故形成初始侧墙层181还位于第二开口171的侧壁。通过在第二开口171的侧壁上形成初始侧墙层181为后续形成的栅极具有凸出部提供工艺基础，从而为后续形成接触结构提供更多的接触面积。
在一些实施例中，第二开口171在第二方向Y上的开口宽度较大，故在形成初始侧墙层181的时候，初始侧墙层181的填充材料未填充满第二开口171，在第二开口171内形成有间隙；在另一些实施例中，第二开口171在第二方向Y上的开口宽度较小，故在形成初始侧墙层181的时候，初始侧墙层181的填充材料填充满第二开口171。
参考图7及图8，刻蚀去除多余的初始侧墙层181及第一掩膜层151，以使剩余的初始侧墙层181仅是位于第一掩膜层151侧壁上的初始侧墙层181，从而为后续形成间隔的侧墙层提供工艺基础。
采用无掩膜刻蚀工艺，同时去除位于第一开口171部分底部以及第一掩膜层151顶面的初始侧墙层181，即，采用侧墙工艺(Spacer工艺)在第一开口171的侧壁上形成初始侧墙层181，可以形成图案更精确的初始侧墙层181，且在第一开口171侧壁上形成的初始侧墙层181还围成有与第一开口171形状类似的开口。
参考图9至图12，去除位于第一开口170(参考图5)部分底部的初始侧墙层181，且去除位于第一开口170(参考图5)沿第一方向X的相对侧壁上的初始侧墙层181，以形成沿垂直于第一方向X间隔排布的初始侧墙层181，剩余初始侧墙层作为侧墙层180。
参考图9及图10，去除位于第一开口170沿第一方向X的相对侧壁上的初始侧墙层181的工艺步骤包括：在去除第一掩膜层151(参考图6)之后，形成第二掩膜层190，第二掩膜层190露出第一开口170沿第一方向X的相对侧壁上的初始侧墙层181。
在一些实施例中，第二掩膜层190还暴露部分初始隔离层140的表面，通过第二掩膜层190暴露部分初始隔离层140的表面以确保可以将第一开口170沿第一方向X的相对侧壁上的初始侧墙层181完全暴露，从而确保后续刻蚀工艺可以将第一开口170沿第一方向X的相对侧壁上的初始侧墙层181去除干净；在另一些实施例中，第二掩膜层也可以不在第一开口的内部暴露第二掩膜层，本申请不对第二掩膜层190及初始隔离层140的相对位置进行限制，仅需完全暴露第一开口170沿第一方向X的相对侧壁上的初始侧墙层181即可。
在一些实施例中，第一掩膜层151(参考图6)还包括第二开口171(参考图5)，第二掩膜层190还覆盖在第二开口171(参考图5)的整个顶面，以将第二开口171侧壁上的初始侧墙层181进行保护。
在一些实施例中，第二掩膜层190的材料可以是光阻。
参考图11及图12，以第二掩膜层190(参考图10)为掩膜，去除位于第一开口170(参考图5)沿第一方向X的相对侧壁上的初始侧墙层181(参考图10)，剩余初始侧墙层181(参考图10)作为侧墙层180；去除第二掩膜层190(参考图10)。通过图形化初始侧墙层181(参考图10)，以使形成的侧墙层180在第二方向Y上间隔排布，从而在后续形成栅极的过程中形成两个间隔排布的栅极。
在一些实施例中，在形成侧墙层180的步骤中，位于第二开口171(参考图5)内的侧墙层180围成空隙，即，在形成侧墙层180的过程中，第二开口171(参考图5)的宽度大于两边的侧墙层180的厚度，使得在形成侧墙层180的过程中还在第二开口171(参考图5)内暴露初始隔离层140的顶面。
在一些实施例中，在沿第二方向Y上，第二开口171(参考图5)的长度大于位于第一开口170(参考图5)侧壁上的侧墙层180的宽度。可以理解的是，若第二开口171(参考图5)的长度小于侧墙层180的宽度，在第二开口171(参考图5)的侧壁上形成侧墙层180的过程中，由于第二开口171(参考图5)的长度较小，沿第二开口171(参考图5)的长度方向无法完全容纳侧墙层180的材料，故在沉积的过程中部分侧墙层180的材料会向远离活性区域100的方向上堆积，导致侧墙层180的表面高度不同，甚至会覆盖在部分不需要的区域上，使得后续形成栅极的图形不精确，通过设置第二开口171(参考图5)的长度大于第一开口170(参考图5)侧壁上的侧墙层180的宽度，使得形成的侧墙层180的形貌较好。
在一些实施例中，在沿第一方向X上，形成的空隙的宽度为0～5nm，可以理解的是，以第二开口171(参考图5)侧壁上的侧墙层为掩膜图形化初始栅极110以形成栅极的凸出部，该凸出部是用于与后续形成的接触结构接触连接的，当形成的空隙的宽度越大，形成的接触结构与栅极凸出部之间连接的区域也就越小，形成空隙的宽度越大，后续栅极用于与接触结构接触的区域的面积也就越大，在栅极表面形成接触结构的难度也就越小，当形成的空隙的宽度大于5nm时，可能出现接触结构与栅极之间的接触不良的情况。故通过形成的空隙的宽度为0～5nm可以在不影响后续形成的接触结构与栅极之间的接触的情况下尽量扩大栅极用于与接触结构接触区域的面积。
在一些实施例中，在沿第一方向上，形成的第二开口171(参考图5)的宽度是空隙宽度的8-20倍。可以理解的是，第二开口171(参考图5)的宽度越大，栅极用于与接触结构接触区域的面积也就越大，然而第二开口171(参考图5)的宽度越大，活性区域100上用于形成且其他结构的区域也就越小；相应的，第二开口171(参考图5)的宽度越小，栅极用于与接触结构接触区域的面积也就越小，然而第二开口171(参考图5)的宽度越小，活性区域100上用于形成且其他结构的区域也就越大，通过控制形成的第二开口171的宽度是空隙宽度的8-20倍，可以预留活性区域100上形成其他结构的空间的同时，增加栅极上用于与接触结构接触的区域的面积。
参考图13及图14，图13及图14在图11及图12的基础上的步骤，图14为图13沿虚线方向的剖面图。
以第一开口170(参考图5)两侧边的侧墙层180为掩膜，图形化初始栅极110，形成栅极200。在一些实施例中，栅极200包括主体部及位于主体部一侧的凸出部，凸出部用于与后续步骤形成的接触结构接触。在一些实施例中，形成栅极200的步骤包括：图形化初始栅极110之前还包括：以侧墙层180为掩膜图形化初始中间层130及初始隔离层140，剩余初始中间层130作为中间层，剩余初始隔离层140作为隔离层；以中间层、隔离层及侧墙层180共同为掩膜图形化初始栅极110，以形成栅极200。通过以中间层、隔离层及侧墙层180共同为掩膜可以提高形成栅极200的图案精度，从而提高半导体结构的稳定性。
形成栅极200后还包括：去除中间层、隔离层及侧墙层180。即，本公开通过侧墙层180的宽度来定义栅极200的特征尺寸，从而可以获得更小的栅极特征尺寸，后续在进行电路设计的时候更加灵活。
本公开一实施例还提供另一种半导体结构的制作方法，该制作方法与上述制作方法大致相同，主要区别包括：本公开提供的半导体结构的掩膜层的图案不同，后续形成栅极的结构也不相同，以下将结合附图对本公开实施例提供的另一种半导体结构的制作方法进行说明，需要说明的是前述实施例相同或相应的部分，可参考前述实施例的相应说明，以下将不做赘述。
本实施例以正性光刻胶为例，通过在第一光刻胶层上形成凸起，并以第一光刻胶层为掩膜图形化第一掩膜层151。
参考图15至图18，图15为本公开实施例提供的一种俯视图，图16为图15沿虚线方向的剖视图；图17及图18为图15及图16的基础上进行的步骤，图18为图17沿虚线方向的剖视图。
具体的，通过以第一掩膜层151为掩膜图形化初始栅极110，以形成两个间隔的栅极200，且其中一栅极200的凸出部朝向位于同一活性区域的另一栅极200，换句话说，栅极200的凸出部位于相邻的栅极200之间。
需要说明的是，由于需要形成凸出部位于相邻的栅极200之间，需要满足沿第一方向x上第一开口170的宽度大于凸出部的长度及侧墙层180的宽度之和，以提供形成凸出部位于相邻栅极200之间的空间。
本公开实施例通过提供半导体结构的制作方法，通过在同一活性区域上形成两个栅极200，从而为后续形成共源或者共漏晶体管提供工艺基础，且还在栅极主体部的一侧形成凸出部，从而为后续形成接触结构提供更大的接触面积，从而便于后续的制程工艺，且还可以降低栅极200与接触结构之间的接触电阻，从而提高半导体结构的性能。
本公开另一实施例还提供一种半导体结构的制作方法，该半导体结构的制作方法与前述实施例大致相同，主要区别包括：本公开另一实施例是在不同的活性区域上形成栅极，以下将结合附图对本公开另一实施例提供的半导体结构的制作方法进行说明，需要说明的是前述实施例相同或相应的部分，可参考前述实施例的相应说明，以下将不做赘述。
本公开实施例以正性光刻胶为例，通过在第一光刻胶层上形成凸起，并以第一光刻胶层为掩膜图形化第一掩膜层。
参考图19至图22，图20为图19沿虚线方向的剖视图，图21及图22为在图19及图20的基础上的进行的步骤，图22为图21沿虚线方向的剖视图。
具体的，参考图19及图20，活性区域300可以包括衬底301、位于衬底301上的有源区302及位于有源区302相对两侧的隔离结构303，隔离结构303可以包括：第一隔离结构304、第二隔离结构305及第三隔离结构306；初始栅极310，初始栅极310位于活性区域300上，初始栅极310可以包括：层叠设置的第一初始导电层311、第二初始导电层312及初始保护层313，初始栅极310与活性区域300之间还包括栅介质层320；初始中间层330及初始隔离层340，初始中间层330位于初始隔离层340与初始栅极310之间；第一掩膜层351，第一掩膜层351包括第一开口370；初始侧墙层381，初始侧墙层381至少位于第一开口370的侧壁。
在一些实施例中，第一掩膜层351还包括延伸部371，延伸部371自第一掩膜层351朝向第一开口370延伸，且与第一开口370沿第二方向Y的相对两侧连接，延伸部371位于不同的300活性区域上。
需要说明的是延伸部相当于上述实施例中的第二开口，通过提供具有延伸部的第一掩膜层可以为后续形成栅极的凸出部提供工艺基础，从而增加后续栅极用于与接触结构接触的面积。
在一些实施例中，形成的第一开口370在第二方向Y上的宽度大于延伸部371在第一方向X的宽度。通过控制形成的第一开口370的宽度大于延伸部371的宽度可以使得在形成初始侧墙层381的过程中初始侧墙层381的材料不会因为空间较小而导致部分初始侧墙层381的材料堆积。
参考图21及图22，通过图形化初始侧墙层381以形成侧墙层380，且侧墙层380位于不同的活性区域300上。
在一些实施例中，形成侧墙层380的步骤包括：在同一步骤中形成位于第一开口370(参考图19)侧壁的侧墙层380及位于延伸部371(参考图19)侧壁的侧墙层380。
在一些实施例中，第一开口370横跨相邻的两个活性区域300，形成侧墙层380的步骤包括：形成位于不同初始栅极310上方的侧墙层380。通过控制第一开口370横跨相邻的两个活性区域300，从而可以使得后续形成的栅极400分别位于不同的活性区域300上，为后续形成晶体管提供工艺基础。
参考图23及图24，图23及图24为在图21及图22的基础上进行的步骤。
具体的，以侧墙层380为掩膜图形化初始栅极310(参考图22)以形成位于不同活性区域上的栅极。
本公开另一实施例还提供另一种半导体结构的制作方法，该制作方法与上述制作方法大致相同，主要区别包括：本公开提供的半导体结构的掩膜层的图案不同，后续形成栅极的结构也不相同，以下将结合附图对本公开实施例提供的另一种半导体结构的制作方法进行说明，需要说明的是前述实施例相同或相应的部分，可参考前述实施例的相应说明，以下将不做赘述。
本实施例以负性光刻胶为例，通过在第一光刻胶层上形成凸起，并以第一光刻胶层为掩膜图形化第一掩膜层151。
参考图25至图28，图25为本公开实施例提供的一种俯视图，图26为图25沿虚线方向的剖视图；图27及图28为图25及图26的基础上形成的，图28为图27沿虚线方向的剖视图。
具体的，通过以第一掩膜层351为掩膜图形化初始栅极310，以形成两个间隔的栅极400，且其中一栅极400的凸出部朝向远离另一活性区域的另一栅极400延伸，换句话说，栅极200的凸出部位于相邻的栅极200外侧壁上。
需要说明的是，本公开实施例是形成不同活性区域300上的栅极400，通常情况下，用于形成栅极400的空间足够，故在本公开实施例中不对第一开口370的宽度进行额外的限制，在另一些实施例中，器件的尺寸缩小的一定程度，可能存在形成栅极400的空间不够的情况，故还需对第一开口宽度、凸出部的长度及侧墙层的宽度进行限制，以提供足够的用于形成栅极的空间。
本公开实施例通过形成两个位于不同活性区域300上的侧墙层380，并以侧墙层380为掩膜图形化初始栅极310，从而可以形成两个间隔的栅极400，进而为形成晶体管提供工艺基础，且通过具有延伸部371的第一掩膜层为掩膜形成的侧墙层380同样具有相同的凸起，从而为后续形成接触结构提供更多的接触面积，提高半导体结构的可靠性。
本公开实施例还提供一种半导体结构，可以采用上述部分或全部步骤形成，相同或者相应的部分可以上述实施例，以下将不再赘述。以下将结合附图对本公开一实施例提供的半导体结构进行详细说明。
参考图29及图30，图29为本公开实施例提供一种半导体结构的俯视图，图30为本公开一实施例提供的剖视图。
具体的，半导体结构包括：活性区域500；栅极510，栅极510位于活性区域500上，且栅极510包括沿第一方向X延伸的主体部511以及位于主体部511一侧的凸出部512，凸出部512与主体部511沿第一方向X延伸的侧壁相连且凸出部512与主体部511为一体结构；接触结构520，接触结构520位于凸出部512的表面，与栅极510电连接。
在一些实施例中，活性区域500可以包括衬底501、位于衬底501上的有源区502及位于有源区502相对两侧的隔离结构503；半导体结构还包括：栅介质层550，栅介质层550用于避免栅极510与活性区域500之间接触。
通过设置凸出部512可以增加栅极510与接触结构520的接触面积，从而可以降低接触结构520与栅极510之间的接触电阻，从而提高半导体结构的性能。
在一些实施例中，主体部511内还具有空隙，空隙沿凸出部512朝向主体部511的方向贯穿主体部511，可以理解的是，空隙越大，相应的凸出部512沿第一方向X上的宽度也就越大，通过形成有空隙可以增加凸出部512的宽度，从而增加栅极510与接触结构520之间的接触面积。在另一些实施例中，主体部511内也可以不具有间隙，可以根据实际的制作过程进行调整。
在一些实施例中，一活性区域500顶面包括两个栅极510，两个栅极510的凸出部512在第一方向X及垂直于第一方向X上间隔分布。通过控制凸出部512在第一方向X及垂直于第一方向X上间隔分布可以便于后续的设置接触结构520，且便于后续的走线排布。在另一些实施例中，凸出部510也可以仅在第一方向或者垂直于第一方向上间隔排布。
在一些实施例中，还包括：源极530及漏极540，源极530及漏极540位于活性区域500内，且相邻的栅极510之间包括同一源极530或者同一漏极540。通过对活性区域进行离子掺杂以形成源极530及漏极540，可以根据需求形成所需的共源晶体管或者共漏晶体管。共源晶体管或者共漏晶体管可以作为感测放大器的一部分。
在一些实施例中，还包括：多个第二接触结构560，第二接触结构560间隔位于活性区域500表面，且一第二接触结构500与一源极530或与一漏极540电连接；通过设置第二接触结构560可以将晶体管源极530及漏极540的信号导出。
接触结构520及第二接触结构560的材料可以相同，例如都可以是金属材料。
本公开实施例通过设置具有凸出部512的栅极510，增加接触结构520与栅极510的接触面积，从而减低接触结构520与栅极510之间的接触电阻，进而提高半导体结构的性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (20)

1.一种半导体结构的制作方法，其特征在于，包括：
提供活性区域；
形成初始栅极，所述初始栅极位于所述活性区域上；
在所述初始栅极顶面形成第一掩膜层，所述第一掩膜层内具有贯穿所述第一掩膜层的第一开口，所述第一开口至少具有沿第一方向延伸的相对的两侧边；
形成侧墙层，所述侧墙层至少位于所述第一开口沿所述第一方向延伸的两侧边的侧壁；
去除所述第一掩膜层；
以所述第一开口两侧边的所述侧墙层为掩膜，图形化所述初始栅极，形成栅极。
2.根据权利要求1所述半导体结构的制作方法，其特征在于，所述第一掩膜层还包括：第二开口，所述第二开口位于所述第一开口沿第二方向的相对两侧且与所述第一开口相连通，形成所述侧墙层的步骤包括：在同一步骤中形成位于所述第一开口侧壁的所述侧墙层及位于所述第二开口侧壁的所述侧墙层。
3.根据权利要求2所述半导体结构的制作方法，其特征在于，在形成所述侧墙层的步骤中，形成填充满所述第二开口的所述侧墙层。
4.根据权利要求2所述半导体结构的制作方法，其特征在于，在形成所述侧墙层的步骤中，位于所述第二开口内的所述侧墙层围成空隙。
5.根据权利要求3或4所述半导体结构的制作方法，在沿所述第二方向上，所述第二开口的长度大于位于所述第一开口侧壁上的所述侧墙层的宽度。
6.根据权利要求4所述半导体结构的制作方法，在沿所述第一方向上，形成的所述空隙的宽度为0～5nm。
7.根据权利要求4所述半导体结构的制作方法，在沿所述第一方向上，形成的所述第二开口的宽度是所述空隙宽度的8-20倍。
8.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述侧墙层的步骤包括：
形成初始侧墙层，所述初始侧墙层位于所述第一开口侧壁以及所述第一开口底部，位于所述第一开口内的所述初始侧墙层顶面低于所述第一掩膜层顶面；
去除位于所述第一开口部分底部的所述初始侧墙层，且去除位于所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层，以形成沿垂直于所述第一方向间隔排布的所述初始侧墙层，剩余所述初始侧墙层作为所述侧墙层。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，在形成所述初始侧墙层的工艺步骤中，还在所述第一掩膜层顶面形成所述初始侧墙层；且采用无掩膜刻蚀工艺，同时去除位于所述第一开口部分底部以及所述第一掩膜层顶面的所述初始侧墙层。
10.根据权利要求8所述的半导体结构的制作方法，其特征在于，去除位于所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层的工艺步骤包括：
在去除所述第一掩膜层之后，形成第二掩膜层，所述第二掩膜层露出所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层；
以所述第二掩膜层为掩膜，去除位于所述第一开口沿所述第一方向的相对侧壁上的所述初始侧墙层；
去除所述第二掩膜层。
11.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述侧墙层的材料包括二氧化硅或氮化硅中的至少一种。
12.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一开口横跨相邻的两个所述活性区域，形成所述侧墙层的步骤包括：形成位于不同所述初始栅极上方的所述侧墙层。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，所述第一掩膜层还包括延伸部，所述延伸部自所述第一掩膜层朝向所述第一开口延伸，且与所述第一开口沿第二方向的相对两侧连接，所述延伸部位于不同的所述活性区域上，形成所述侧墙层的步骤包括：在同一步骤中形成位于所述第一开口侧壁的所述侧墙层及位于所述延伸部侧壁的所述侧墙层。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，形成的所述第一开口在所述第二方向上的宽度大于所述延伸部在所述第一方向上的宽度。
15.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述栅极的步骤包括：在所述初始栅极的表面形成初始中间层及初始隔离层，所述初始中间层位于所述初始隔离层与所述初始栅极之间；
图形化所述初始栅极之前还包括：以所述侧墙层为掩膜图形化所述初始中间层及所述初始隔离层，剩余所述初始中间层作为中间层，剩余所述初始隔离层作为隔离层；
以所述中间层、所述隔离层及所述侧墙层共同为掩膜，图形化所述初始栅极，形成所述栅极。
16.一种半导体结构，其特征在于，包括：
活性区域；
栅极，所述栅极位于所述活性区域上，且所述栅极包括沿第一方向延伸的主体部以及位于所述主体部一侧的凸出部，所述凸出部与所述主体部与沿所述第一方向延伸的侧壁相连，且所述凸出部与所述主体部为一体结构；
接触结构，所述接触结构位于所述凸出部的表面，与所述栅极电连接。
17.根据权利要求16所述的半导体结构，其特征在于，所述主体部内还具有空隙，所述空隙沿所述凸出部朝向所述主体部的方向贯穿所述主体部。
18.根据权利要求16所述的半导体结构，其特征在于，一所述活性区域顶面包括两个所述栅极，两个所述栅极的所述凸出部在所述第一方向及垂直于所述第一方向上间隔分布。
19.根据权利要求18所述的半导体结构，其特征在于，还包括：源极及漏极，所述源极及漏极位于所述活性区域内，且相邻的所述栅极之间包括同一所述源极或者同一所述漏极。
20.根据权利要求19所述的半导体结构，其特征在于，还包括：多个第二接触结构，所述第二接触结构间隔位于所述活性区域表面，且一所述第二接触结构与一所述源极或一所述漏极电连接。
CN202210434946.3A 2022-04-24 2022-04-24 半导体结构的制作方法及其结构 Pending CN116994951A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210434946.3A CN116994951A (zh) 2022-04-24 2022-04-24 半导体结构的制作方法及其结构
PCT/CN2022/093394 WO2023206641A1 (zh) 2022-04-24 2022-05-17 半导体结构的制作方法及其结构
EP22790202.0A EP4290555A4 (en) 2022-05-17 Manufacturing method for semiconductor structure, and structure thereof
US17/879,061 US20230343600A1 (en) 2022-04-24 2022-08-02 Method for manufacturing semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210434946.3A CN116994951A (zh) 2022-04-24 2022-04-24 半导体结构的制作方法及其结构

Publications (1)

Publication Number Publication Date
CN116994951A true CN116994951A (zh) 2023-11-03

Family

ID=84888736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210434946.3A Pending CN116994951A (zh) 2022-04-24 2022-04-24 半导体结构的制作方法及其结构

Country Status (2)

Country Link
CN (1) CN116994951A (zh)
WO (1) WO2023206641A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288873A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体装置
JP2009152437A (ja) * 2007-12-21 2009-07-09 Nec Electronics Corp 半導体装置
US9397218B2 (en) * 2014-01-09 2016-07-19 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
CN112309978A (zh) * 2019-07-31 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管
CN113745228B (zh) * 2020-05-29 2024-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2023206641A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
US7297998B2 (en) Semiconductor devices having a buried and enlarged contact hole and methods of fabricating the same
KR101150586B1 (ko) 반도체 소자의 형성 방법
JP3253552B2 (ja) 半導体装置の製造方法
US6451652B1 (en) Method for forming an EEPROM cell together with transistor for peripheral circuits
JP4773073B2 (ja) 半導体装置の製造方法
CN111477550A (zh) 一种功率半导体器件及其制作方法
US6352896B1 (en) Method of manufacturing DRAM capacitor
JP4159624B2 (ja) 微細コンタクトホールを有する半導体メモリ装置の製造方法
JPH05218329A (ja) 半導体装置とその製造方法
KR100537708B1 (ko) 반도체 장치의 제조 방법
CN116994951A (zh) 半导体结构的制作方法及其结构
KR20040010061A (ko) 반도체 장치의 제조 방법
US5677220A (en) Method of manufacturing a semiconductor device
US20230343600A1 (en) Method for manufacturing semiconductor structure and semiconductor structure
JP2001015711A (ja) 半導体装置の製造方法
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
KR100228773B1 (ko) 반도체소자 및 그 제조방법
JPH0319362A (ja) 半導体メモリ及びその製造方法
KR950008854B1 (ko) 반도체 기억장치
KR100195234B1 (ko) 반도체장치의 제조방법
US6459115B1 (en) Semiconductor memory capacitor with intra-dielectric conductive sidewall spacer
KR100590201B1 (ko) 자기정렬 콘택 패드의 제조 방법
JPH08139314A (ja) 半導体装置およびその製造方法
CN217361582U (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination