TWI399847B - 可調諧反熔絲元件及其製造方法 - Google Patents

可調諧反熔絲元件及其製造方法 Download PDF

Info

Publication number
TWI399847B
TWI399847B TW095121896A TW95121896A TWI399847B TW I399847 B TWI399847 B TW I399847B TW 095121896 A TW095121896 A TW 095121896A TW 95121896 A TW95121896 A TW 95121896A TW I399847 B TWI399847 B TW I399847B
Authority
TW
Taiwan
Prior art keywords
tunable
fuse element
oxide
active region
dielectric layer
Prior art date
Application number
TW095121896A
Other languages
English (en)
Other versions
TW200717781A (en
Inventor
Patrice M Parris
Weize Che
John M Mckenna
Jennifer H Morrison
Moaniss Zitouni
Souza Richard J De
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200717781A publication Critical patent/TW200717781A/zh
Application granted granted Critical
Publication of TWI399847B publication Critical patent/TWI399847B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

可調諧反熔絲元件及其製造方法
本發明一般係關於半導體積體電路技術，更明確地說，係關於半導體裝置中的可調諧反熔絲元件結構，以及關於於半導體裝置中製造可調諧反熔絲元件的方法。
一次可程式化(OTP)非揮發性記憶體已經普遍使用於唯讀記憶體(ROM)積體電路中以進行電路微調(trimming)，且可利用一含有熔絲或反熔絲元件結構的電路來實現。當運用一熔絲元件時，藉由燒斷選定節點處的可熔連結線來創造開路，便可程式化該裝置。已被燒斷的連結線及未被燒斷的連結線的組合代表一個一與零的數位位元圖案，用以表示使用者欲儲存於OTP中的資料。要燒斷該連結線通常需要很高的功率，舉例來說對0.25 um CMOS流程中的聚合熔絲連結線來說，約需要50 mA。此外，還需要具有眾多支援電路的大面積，且與鄰近的電路(包含其它熔絲元件在內)之間必須要有大幅的隔離。倘若該熔絲的最終破壞不夠的話，那麼該中斷連接的已燒斷的連結線便可能會在該等連結線的長期操作期間重新被連接，從而導致電路誤動作以及可靠度的問題。
當運用反熔絲元件時，該程式化機制則和用以於熔絲結構中構成開路的過程相反。取而代之的係，該反熔絲元件程式化機制會創造一短路或一低阻值路徑。該反熔絲元件可能會於兩個導體層之間包含一絕緣介電層，如一閘極氧化物。一反熔絲元件的未程式化狀態係一具有未受改變介電質的開路。程式化狀態則係該介電層(如一閘極氧化物)中一已破壞點或區域處的短路路徑，其係因施加一高於該介電質破壞電壓的電壓而構成的。已知的係，因為該閘極氧化物破壞電壓/電流會因氧化物變薄而變低，互補式金氧半導體(CMOS)流程中的最終介電層會變薄(低於50)，眾多NMOS或PMOS類型的結構均可作為反熔絲，從而會造成較小的微調電路。再者，本技術領域中並不希望一已遭到破壞的絕緣介電層會自發性地復原，從而在限制功率下可改良裝置可靠度。
一般來說，前述的反熔絲元件的特徵如下：(1)程式化電壓高於一低電壓CMOS電晶體操作電壓；(2)長程式化時間(充電至崩潰(QBD))時間和閘極氧化物厚度、面積、以及缺陷具有函數關係)；以及(3)大後置程式化阻值以及該閘極氧化物中的隨機破壞位置所造成的變異。
據此，本發明希望提供一種反熔絲元件，一種構成反熔絲元件的方法，其中可控制該破壞位置並且增強區域破壞電場。藉由隨後的實施方式及隨附申請專利範圍並結合附圖及上述技術領域及先前技術，便可清楚本發明之其它所希望的特點及特徵。
以下詳細說明實質上僅係示範性，而非限制本發明或本發明之應用及使用。再者，亦不受上述技術領域、先前技術、發明內容或以下實施方式內任何明示或暗示理論之限制。
根據本發明，提供一種可調諧反熔絲元件，其包含一可調諧介電層，藉以調諧破壞電壓；提供一種形成該可調諧反熔絲元件的方法；並且於一位元單元陣列中併入該可調諧反熔絲元件。該破壞電壓可藉由操控具有不同介電層厚度之區域間的步階轉換區來加以控制(或調諧)。不同介電層的形成程序、不同厚度區域的幾何圖案、以及其上形成該轉換區的基板的物理特性，均可用於修正該些轉換區的物理特性。本文中的圖式雖然圖解的係一種建構於CMOS電容器上的可調諧反熔絲元件，不過應該瞭解的係，本發明的可調諧反熔絲元件亦可建構於NMOS電晶體、PMOS電晶體、或MOS電容器之上。
圖1至2為根據本發明之可調諧反熔絲元件具體實施例的俯視圖，且為沿著圖1的直線2－2所獲得的剖面圖。如圖2所示，半導體裝置100，更明確地說係可調諧反熔絲元件102係被形成一特有的閘極電容器，其包括一閘極材料與一形成於基板材料101中的作用區域。當需要隔離反熔絲元件102時，可視情況利用淺溝渠隔離區(STI)(未顯示)來圍住可調諧反熔絲元件102。
基板材料101可能係標準的半導體基板，如矽晶塊晶圓或磊晶矽晶圓。可調諧反熔絲元件102係由一頂閘極電極104以及一作為底電極的作用區域106所組成。作用區域106的表面可能包含一重摻雜擴散接點或一井接點114，其形式為n型植入物或p型植入物，用於提供良好的電接觸效果。
閘極電極104可能係由多晶矽構成，且作為可調諧反熔絲元件102的頂電極。就最大密度來說，閘極電極104可能具有最小寬度(通常為次微米)且係形成在作用區域106近端處。如本技術中所熟知者，本較佳具體實施例中的閘極電極104係由一p摻雜多晶矽材料所構成，並且包含一形成於其上表面111之上的接點108。如圖12所示，於閘極電極104與作用區域106之間會形成一介電層，亦稱為閘極氧化物110。於一較佳具體實施例中，閘極氧化物110係一介電材料，如適用於介電層或絕緣層的任何材料。閘極電極104係形成在閘極氧化物110之上。如此特殊具體實施例中所示，反熔絲元件102係形成於基板101的最上方表面上。本揭示內容的期望係當製作一雙閘極金屬氧化物場效電晶體(MOSFET)時，於基板101的側壁上製作反熔絲元件102，其中通道與閘極氧化物係形成於一矽質平台的側壁之上。據此，本揭示內容並不僅限於在一基板的最上方表面上製作該可調諧反熔絲元件，還包含製作於一矽基板的任何表面上。
圖2為同樣顯示於圖1中的可調諧反熔絲元件102，其包含一形成基板材料101之一表面中的摻雜p井112，以便和p摻雜的閘極電極104具有相同的摻雜種類。於一替代例中，當閘極電極104係n摻雜時，可調諧反熔絲元件102則可能包含一摻雜n井112。擴散接點或井接點114，搭配一相關的終端115，可作為連接至p井112的接點，並且可形成在上覆閘極氧化物110之破壞區(下文會作討論)的近端處。此外，井接點114可作為一組合井接點與少數載子注射器。本揭示內容的期望係涵蓋任何的閘極與井摻雜組合，其包含但不限於，一含有一摻雜p井與p摻雜閘極電極的裝置，或一含有一摻雜p井與n摻雜閘極電極的裝置，或是一含有一摻雜n井與p摻雜閘極電極的裝置。
再次參考圖1，於一具體實施例中，裝置100係一CMOS電容器，其係藉由於歷經程式化之後變成導通狀態而作為一反熔絲。於任何程式化事件之前，閘極接點108與擴散或井接點114之間的路徑係一開路，其中會分別透過終端109與終端115於接點108與114之間施加一電壓。一般來說，該程式化電壓會大於等於藉由破壞可調諧反熔絲元件102而使其從開放狀態變成封閉狀態的破壞電壓(也就是，閘極電極104與作用區域106之間的閘極氧化物110的崩潰電壓)。於可調諧反熔絲元件102的程式化期間，會在閘極電極104與該作用區域(或底電極)106之間施加一程式化電壓。該程式化事件會在閘極電極104與該作用區域106(底電極)之間創造一垂直電流路徑。破壞(或損毀)成形於其間的閘極氧化物110係發生在具有最高電場的破壞區130處。於程式化期間，該等最高電場將會發生在閘極電極104下方的閘極氧化物110(位於作用區域106之上或是其近端處)的步階部份處(下文會作討論)。
於可調諧反熔絲元件102的製作期間，一雙閘極氧化物(DGO)光罩(如圖1中的虛線120所示，且下文將作詳細說明)可用於製作可調諧閘極氧化物110。"雙閘極氧化物"一詞係定義為具有兩個或更多個厚度的閘極氧化物或介電質。於此特殊具體實施例中，在製作期間，DGO光罩層120會覆蓋半導體裝置100的左半部。現在參考圖3，由於DGO製程的關係(如下文所述)，閘極氧化物110包含一步階結構127，其係由形成在閘極電極104下方的一厚度為(T1 )的薄氧化物部份122以及一厚度為(T2 )的厚氧化物部份124所組成，其中T1 小於T2 。閘極氧化物110會沿著位於其上方的DGO光罩120的邊緣呈現步階狀。於反熔絲程式化期間，會沿著步階結構127產生最高電場。局部化該電場有助於以低程式化電壓、能量、以及時間於破壞點或區域130處來施行閘極破壞過程。
圖4至5為根據本發明之可調諧反熔絲元件另一具體實施例的俯視圖，且為沿著圖4的直線5－5所獲得的剖面圖。半導體裝置200，更明確地說係複數個可調諧反熔絲元件202與204係被形成複數個特有的閘極電容器，其包括複數種閘極材料與一形成於基板材料101中的作用區域106。可視情況利用淺溝渠隔離區(STI)(未顯示)來圍住反熔絲元件202與204。反熔絲元件202與204的構成和圖1至3的可調諧反熔絲元件100雷同，相同的數字表示相同的元件。下文並不會說明和圖1至3中之元件雷同的圖4至5中的所有元件。
於此特殊具體實施例中，裝置200包含兩個反熔絲元件202與204，以邊對邊的方式形成於單基板101之上。可調諧反熔絲元件202與204會共用作用區域106與接點井114。於程式化期間，最高電場將發生在閘極電極104下方，每個元件202與204的閘極氧化物110的步階部份中(下文將作說明)。
和圖1至3所示的具體實施例雷同的係，於可調諧反熔絲元件202與204的製作期間，一雙閘極氧化物(DGO)光罩層(圖4中的虛線120所示者)會覆蓋反熔絲元件202與204的一部份。可調諧閘極氧化物110係由雙介電質厚度所構成，且各包含一由一薄氧化物部份122與一厚氧化物部份124所組成的步階結構127。可調諧閘極氧化物110會於製作期間沿著位於其上方的DGO光罩的邊緣具有步階結構。於反熔絲程式化期間，會在每個可調諧反熔絲元件202與204的破壞點或區域130處產生最高電場。局部化該電場有助於以低程式化電壓、能量、以及時間於破壞點或區域130處來施行閘極氧化物破壞過程。
圖6至11為根據本發明一可調諧反熔絲元件的複數個閘極氧化物幾何圖案的俯視圖範例。可調諧閘極氧化物110的形狀與尺寸均經過選擇，用以產生一具有該給定氧化物厚度的特定崩潰電壓以及蝕刻輪廓。應該瞭解的係，於圖6至11中，該等特定的厚部份與薄部份可互換以形成額外的閘極氧化物幾何圖案。閘極氧化物110係利用DGO光罩120所構成，且可相依於閘極氧化物110的幾何圖案與構成該等幾何圖案的氧化物層的相對厚度來進行調諧。圖6所示的係根據本發明的可調諧閘極氧化物的最典型幾何圖案。更明確地說，圖6所示的係一閘極氧化物310，一般係和圖1至3中的閘極氧化物110雷同，其包含一由一厚氧化物部份324與一薄氧化物部份322所組成的步階結構327。轉換區328係形成於厚氧化物部份324與薄氧化物部份322的交接處。閘極氧化物310於轉換區328中具有一破壞區，該處的電場最強。
圖7所示的係根據本發明的可調諧閘極氧化物的另一幾何圖案。更明確地說，圖7所示的係一閘極氧化物410，一般係和圖1至3中的閘極氧化物110雷同，其包含一由中間夾設一薄氧化物部份422的複數個厚氧化物部份424所組成的步階結構。在厚氧化物部份424與薄氧化物部份422的交接處會形成雙轉換區428。閘極氧化物410於轉換區428中具有一破壞區，該處的電場最強。
圖8所示的係根據本發明的可調諧閘極氧化物的另一幾何圖案。更明確地說，圖8所示的係一閘極氧化物510，一般係和圖1至3中的閘極氧化物110雷同，其包含一由一厚氧化物部份524與一薄氧化物部份522所組成的步階結構，該薄氧化物部份522會包圍厚氧化物部份524的至少兩側。轉換區528係形成於厚氧化物部份524與薄氧化物部份522的交接處。閘極氧化物510於轉換區528中具有一破壞區，該處的電場最強。
圖9所示的係根據本發明的可調諧閘極氧化物的另一幾何圖案。更明確地說，圖9所示的係一閘極氧化物610，一般係和圖1至3中的閘極氧化物110雷同，其包含一由一厚氧化物部份624與一薄氧化物部份622所組成的步階結構。有複數個轉換區628形成於厚氧化物部份624與薄氧化物部份622的交接處。閘極氧化物610於轉換區628中具有一破壞區，該處的電場最強。
圖10所示的係根據本發明的可調諧閘極氧化物的另一幾何圖案。更明確地說，圖10所示的係一閘極氧化物710，一般係和圖1至3中的閘極氧化物110雷同，其包含一由一厚氧化物部份724與一薄氧化物部份722所組成的步階結構。此特殊的閘極氧化物710幾何圖案中的厚氧化物部份724完全被一較薄的閘極氧化物(明確地說係薄氧化物部份722)包圍。轉換區728係形成於厚氧化物部份724與薄氧化物部份722的交接處。閘極氧化物710於轉換區728中具有一破壞區，該處的電場最強。
圖11所示的係根據本發明的可調諧閘極氧化物的另一幾何圖案。更明確地說，圖11所示的係一閘極氧化物810，一般係和圖1至3中的閘極氧化物110雷同，其包含一由一厚氧化物部份824與一薄氧化物部份822所組成的步階結構。此特殊的閘極氧化物810幾何圖案中的厚氧化物部份824完全被一較薄的閘極氧化物(明確地說係薄氧化物部份822)包圍，和圖10中所示的閘極幾何圖案710雷同。於此特殊幾何圖案中，厚氧化物部份824的剖面形狀可促使形成複數個破壞點或一破壞區。轉換區828係形成於厚氧化物部份824與薄氧化物部份822的交接處。閘極氧化物810於轉換區824中具有一破壞區，該處的電場最強。圖12至19為根據本發明用於製作一可調諧反熔絲元件的方法的剖面圖。更明確地說，圖12至19所示的係製作一含有具圖10中所述之幾何圖案的可調諧閘極氧化物的可調諧反熔絲元件的方法。應該瞭解的係，圖12至19中所述與圖解的方法亦可用於製作和圖1至5所述之可調諧反熔絲元件雷同或是具有圖6至9與11中所述之任何閘極氧化物幾何圖案的可調諧反熔絲元件。一般來說，本發明的可調諧反熔絲元件係使用習知的DGO程序來創造一由複數個介電層厚度及各種幾何圖案所組成的可調諧閘極氧化物。
圖12至19所示的係一可調諧反熔絲元件904的製作步驟。圖中的製程步驟係可還原成用於實行構想的具體實施例的方法的範例。熟習本技術的人士便可明白亦可採用其它方法，且本說明的範疇並不希望受限於此處的一般過程說明。此處的基板101之中會形成一p井112。基板材料101可能係標準的半導體基板，如矽晶塊基板或磊晶矽基板，且希望涵蓋半導體業界中通常會用到之非常純的矽材料、絕緣物上矽、以及矽化合物半導體(如鍺化矽以及類似的化合物)。當形成金屬－絕緣體－金屬(MIM)電容器時，則可考慮採用金屬與其它導電材料。此外，端視裝置需求而定，於特定的實例中亦可考慮採用其它合宜的基板，如含有III－V材料與II－VI材料的基板。p井112係利用離子植入的方式摻雜濃度介於~1x101 4 /cm3 與~5x101 7 /cm3 之間的硼或其它離子而構成的。必要時，可接著藉由習知的蝕刻方法與重填(refill)方法來形成淺溝渠隔離區(STI)103。STI 103可分離可調諧反熔絲元件904與反熔絲元件904近端處的任何裝置。
現在參考圖13，於形成STI103與P井112之後，會於整個基板101之上形成一厚絕緣層906。厚絕緣層906通常係由氮化矽、氧化矽、高K介電質、或是其它雷同的絕緣材料所構成。接著，便可利用圖14中所示的光罩層908(如DGO光罩)來圖案化厚絕緣層906，以便蝕除形成於可調諧反熔絲元件904之作用區域(和可調諧反熔絲元件102的作用區域106雷同(圖10))上的一部份厚絕緣層906。接著便移除光罩層908。
圖15所示的係當基板101因移除厚絕緣層906所實施的蝕刻步驟的關係而造成非所希望的矽損失時，因為過度蝕刻而被除去一部份909的基板101。圖16為接著成長於可調諧反熔絲元件904之作用區域上的一薄氧化物層910。直接成長於基板101的部份909之上的薄氧化物層910的成長速度會快過成長於可調諧反熔絲元件904之作用區域中的薄氧化物層910(其係成長於厚氧化物層906之上)的成長速度。不過，形成於部份909之中的最終層910仍會薄於成長在被厚氧化物層906覆蓋的區域之中的組合層。薄氧化物層910的成長可利用標準的沉積技術來完成，其中薄氧化物層910會成長於厚氧化物層906的表面上；或是利用熱氧化技術來完成，其中薄氧化物層910實際上會成長於層906的下方，如圖16所示。可調諧反熔絲元件904的作用區域106中的最終雙氧化物層係作為一含有幾何圖案和圖10中所述者雷同的步階可調諧閘極氧化物。更明確地說，單一薄氧化物層910會包圍一由形成於薄氧化物層910頂端上的厚氧化物層906所組成的中央部份911。如圖16所示，閘極氧化物110具有步階結構912，其係由薄氧化物層910與厚氧化物層906定義而成。
如圖17所示，為完成製作可調諧反熔絲元件904，會在該裝置的表面上沉積一層多晶矽914。接著便會沉積一光罩層918，用於接著對多晶矽層914進行圖案化與蝕刻，並且製作閘極916，如圖18與19所示。如圖19所示，接著便會藉由植入來形成井接點920。
如前面所述，可調諧反熔絲元件904的製作方式通常和習知的反熔絲元件相同，不過，於製作可調諧反熔絲元件904期間會實施額外的光微影步驟與蝕刻步驟，以提供不同的閘極氧化物厚度與幾何圖案。該額外的光罩與濕式蝕刻步驟實際上係標準CMOS程序流程的一部份。據此，本文所述的方法和現有的CMOS流程非常相容，不過亦可採用其它方法(如回蝕法(etchback))。此外，亦可將其結構設計成露出兩個不同結晶定向的表面，並且於進行熱成長時，利用所生成的自然不同氧化速率來產生具有不同厚度的氧化物。
圖20為一反熔絲陣列950，其包含複數個反熔絲元件952，形成的方式大體上和圖1至3的可調諧反熔絲元件102雷同。反熔絲元件952為電容器，且可視情況結合一串聯選擇電晶體954，用以形成複數個位元單元956。反熔絲陣列950係由複數個可調諧反熔絲元件952以及複數個串聯選擇電晶體954所組成，該等可調諧反熔絲元件952及串聯選擇電晶體954會結合形成複數個位元單元956。於圖20中所示的具體實施例中，虛線所示的區段958係要被程式化的區段。一旦將複數個位元單元956排列成陣列950，使用低的PROGRAM偏壓與READ偏壓便可使用低電壓(LV)與雙閘極氧化物(DGO)電晶體作為選擇電晶體954，且提高陣列密度。反熔絲元件952的介電質崩潰電壓低於邏輯電晶體與DGO電晶體的介電質崩潰電壓。如此低的崩潰電壓可產生高密度陣列且每位元的成本會非常低。陣列950可以每次一列的方式來進行程式化，於未被選擇列中並沒有PROGRAM DISTURB。於程式化期間，僅有其中一列以及特定的選擇電晶體954閘極係處於非零偏壓處。要被程式化的位元所接受的偏壓接近程式化電壓(Vp)。選擇閘極會保護該被選擇列中未在進行程式化的位元。
圖21所示的係反熔絲陣列950的讀取情形，於未被選擇列中並沒有READ DISTURB。於圖中所示的具體實施例中要讀取的係虛線所示的區段958。此外，反熔絲元件952中的READ偏壓極性可能和PROGRAM偏壓極性相反。被短路的位元會將它們的字元線960連接至源極線962，而於它們的字元線960產生電流。未被程式化的位元單元956於該些較低的偏壓處並不會有明顯的傳導現象。陣列950的架構與操作可維持眾多READ循環上的可靠度並且允許進行反向極性程式化與讀取，提高自由度以進一步最佳化可靠度。以低成本來創造較大位元數的反熔絲陣列可作以下的應用：(i)保全應用；(ii)由客戶進行IC訂作；(iii)由廠商進行IC訂作；(iv)IC辨識與追蹤；(v)"黑盒子"寫入；(vi)進行更廣泛與分散的微調；(vii)儲存非常小型的程式；以及(viii)提供場程式化功能。
據此，本發明提供一種可調諧反熔絲元件，其包括：一基板材料；一作用區域，形成於該基板材料的表面中；一閘極電極，其至少一部份係位於該作用區域之上；以及一可調諧介電層，其包含一步階結構，該可調諧介電層係設置在該閘極電極與該作用區域之間，使得該閘極電極與該作用區域之間的電壓會創造一條貫穿該可調諧介電層的電流路徑並且於一破壞區中破壞該可調諧介電層。於一具體實施例中，該可調諧反熔絲元件係一電容器。於一具體實施例中，該基板材料係半導體材料。該作用區域包括一導電的摻雜區。該可調諧介電層係一可調諧閘極氧化物層。於一具體實施例中，該可調諧閘極氧化物層係由至少一厚度為T1 的薄氧化物部份以及至少一厚度為T2 的厚氧化物部份所組成，其中T1 小於T2 ，該步階結構係由該薄氧化物部份與該厚氧化物部份之間的厚度變化定義而成。該步階結構包含複數個厚氧化物部份與至少一薄氧化物部份。該步階結構包含複數個薄氧化物部份與至少一厚氧化物部份。該破壞區係位於該至少一厚氧化物部份與該至少一薄氧化物部份之間的轉換區處。
此外，本發明還提供一種製作可調諧反熔絲元件的方法，該方法包括：提供一基板材料；於該基板材料的表面中形成一作用區域；形成一閘極電極，其至少一部份係位於該作用區域之上；以及形成一可調諧介電層，其包含一步階結構，該可調諧介電層係設置在該閘極電極與該作用區域之間，使得該閘極電極與該作用區域之間的電壓會創造一條貫穿該可調諧介電層的電流路徑並且於一破壞區中破壞該可調諧介電層。形成一可調諧介電層的步驟包含形成至少一厚度為T2 的厚氧化物部份以及至少一厚度為T1 的薄氧化物部份，其中T1 小於T2 。該可調諧閘極氧化物層的至少一厚氧化物部份與至少一薄氧化物部份係利用一雙閘極氧化物光罩來形成。形成一可調諧介電層的步驟包含：於該基板材料上形成一第一絕緣層；蝕除該第一絕緣層的一部份，以露出該基板材料的一部份；以及形成一第二絕緣層，該第二絕緣層的一部份係形成於該第一絕緣層之上或之下且一部份係形成於該基板材料的露出部份之上，從而定義出該步階閘極氧化物結構。
最後，本發明提供一種可調諧反熔絲陣列，其包括：複數個位元單元，該等複數個位元單元中每一者均包括至少一可調諧反熔絲元件，其中該等至少一可調諧反熔絲元件中每一者均係由下面所組成：一基板材料；一作用區域，形成於該基板材料的表面中；一閘極電極，其至少一部份係位於該作用區域之上；以及一可調諧介電層，其包含一步階結構，該可調諧介電層係設置在該閘極電極與該作用區域之間，使得該閘極電極與該作用區域之間的電壓會創造一條貫穿該可調諧介電層的電流路徑並且於一破壞區中破壞該可調諧介電層。於一具體實施例中，該可調諧反熔絲陣列進一步包含至少一選擇電晶體。於一具體實施例中，該至少一可調諧反熔絲元件係一電容器。於一具體實施例中，該可調諧介電層係由至少一厚度為T1 的薄氧化物部份以及一厚度為T2 的厚氧化物部份所組成，其中T1 小於T2 ，且會由該薄氧化物部份與該厚氧化物部份之間的厚度變化定義一步階結構。於一具體實施例中，該步階結構包含複數個厚氧化物部份與至少一薄氧化物部份。於一具體實施例中，該步階結構包含複數個薄氧化物部份與至少一厚氧化物部份。該破壞區係位於該至少一厚氧化物部份與該至少一薄氧化物部份之間的轉換區處。
雖然前述詳細說明中已經提出複數個示範具體實施例，不過，應該明白的係，還有額外的變化存在。亦應明白的係，該等示範性具體實施例僅係範例，並非意欲以任何方式限制本發明之範圍、適用性或配置。相反地，上述詳細說明係為熟習技術人士提供一條施行示範性具體實施例的方便途徑。應該瞭解的係，本文中各種元件之功能及配置均可進行各種變更，而不會背離隨附申請專利範圍及其合法等效範圍中所提出的本發明之範疇。
2．．．線
5．．．線
100．．．半導體裝置
101．．．基板
102．．．反熔絲元件
103．．．STI
104．．．閘極電極
106．．．區域
108．．．接點
109．．．終端
110．．．閘極氧化物
111．．．表面
112．．．IIL＝井
114．．．接點
115．．．終端
120．．．DGO光罩
122．．．薄氧化物部份
124．．．厚氧化物部份
127．．．結構
130．．．區域
200．．．半導體裝置
202．．．反熔絲元件
204．．．反熔絲元件
310．．．閘極氧化物
322．．．薄氧化物部份
324．．．厚氧化物部份
327．．．結構
328．．．轉換區
410．．．閘極氧化物
422．．．薄氧化物部份
424．．．厚氧化物部份
428．．．雙轉換區
510．．．閘極氧化物
522．．．薄氧化物部份
524．．．厚氧化物部份
528．．．轉換區
610．．．閘極氧化物
622．．．薄氧化物部份
624．．．厚氧化物部份
628．．．轉換區
710．．．閘極氧化物
722．．．薄氧化物部份
724．．．厚氧化物部份
728．．．轉換區
810．．．閘極氧化物
822．．．薄氧化物部份
824．．．厚氧化物部份
828．．．轉換區
904．．．反熔絲元件
906．．．層
908．．．光罩層
909．．．部份
910．．．薄氧化物層
911．．．部份
912．．．結構
914．．．多晶矽層
916．．．閘極
918．．．光罩層
920．．．井接點
950．．．陣列
952．．．反熔絲元件
954．．．選擇電晶體
956．．．單元
958．．．區段
960．．．其字元線
962．．．源極線
本發明已結合以下圖式予以說明，其中相同的元件符號表示相同的元件，以及圖1至2為根據本發明第一具體實施例的一可調諧反熔絲元件的俯視圖與剖面圖；圖3為根據本發明第一具體實施例的可調諧閘極氧化物的剖面圖；圖4至5為根據本發明第二具體實施例的一可調諧反熔絲元件的俯視圖與剖面圖；圖6至11為根據本發明的可調諧閘極氧化物的各種幾何圖案俯視圖；圖12至19為根據本發明用於製作一可調諧反熔絲元件的方法的剖面圖；以及圖20至21為一含有本發明之可調諧反熔絲元件的位元單元陣列的概略示意圖。
100．．．半導體裝置
101．．．基板
102．．．反熔絲元件
104．．．閘極電極
106．．．區域
110．．．閘極氧化物
111．．．表面
112．．．井
114．．．接點
130．．．區域

Claims (20)

  1. 一種可調諧反熔絲元件，其包括：一基板材料；一作用區域，形成於該基板材料的一表面中；一閘極電極，其至少一部份係位於該作用區域之上；以及一可調諧介電層，其包含一步階結構，該可調諧介電層係設置在該閘極電極與該作用區域之間，使得該閘極電極與該作用區域之間的一電壓會創造一條電流路徑及該可調諧介電層之一破壞，該電流路徑貫穿該可調諧介電層並且該破壞係位於一破壞區中。
  2. 如請求項1之可調諧反熔絲元件，其中該可調諧反熔絲元件係一電容器。
  3. 如請求項1之可調諧反熔絲元件，其中該基板材料係一半導體材料。
  4. 如請求項2之可調諧反熔絲元件，其中該作用區域包括一導電摻雜區。
  5. 如請求項1之可調諧反熔絲元件，其中該可調諧介電層係一可調諧閘極氧化物層。
  6. 如請求項5之可調諧反熔絲元件，其中該可調諧閘極氧化物層係由至少一厚度為T1 的薄氧化物部份以及至少一厚度為T2 的厚氧化物部份所組成，其中T1 小於T2 ，該步階結構係由該薄氧化物部份與該厚氧化物部份之間的厚度變化定義而成。
  7. 如請求項6之可調諧反熔絲元件，其中該步階結構包含複數個厚氧化物部份以及至少一薄氧化物部份。
  8. 如請求項6之可調諧反熔絲元件，其中該步階結構包含複數個薄氧化物部份以及至少一厚氧化物部份。
  9. 如請求項6之可調諧反熔絲元件，其中該破壞區係位於該至少一厚氧化物部份與該至少一薄氧化物部份之間的轉換區處。
  10. 一種製作可調諧反熔絲元件的方法，該方法包括：提供一基板材料；於該基板材料的一表面中形成一作用區域；形成一閘極電極，其至少一部份係位於該作用區域之上；以及形成一可調諧介電層，其包含一步階結構，該可調諧介電層係設置在該閘極電極與該作用區域之間，使得該閘極電極與該作用區域之間的一電壓會創造一條電流路徑及該可調諧介電層之一破壞，該電流路徑貫穿該可調諧介電層並且該破壞係位於一破壞區中。
  11. 如請求項10之製作可調諧反熔絲元件的方法，其中形成一可調諧介電層的步驟包含形成至少一厚度為T2 的厚氧化物部份以及至少一厚度為T1 的薄氧化物部份，其中T1 小於T2 。
  12. 如請求項11之製作可調諧反熔絲元件的方法，其中該可調諧閘極氧化物層的至少一厚氧化物部份與至少一薄氧化物部份係利用一雙閘極氧化物光罩來形成。
  13. 如請求項10之製作可調諧反熔絲元件的方法，其中形成一可調諧介電層的步驟包含：於該基板材料上形成一第一絕緣層；蝕除該第一絕緣層的一部份，以露出該基板材料的一部份；以及形成一第二絕緣層，其中該第二絕緣層的一部份係形成於該第一絕緣層之上或之下且一部份係形成於該基板材料的露出部份之上，從而定義出該步階閘極氧化物結構。
  14. 種可調諧反熔絲陣列，其包括：複數個位元單元，該等複數個位元單元中每一者均包括至少一可調諧反熔絲元件，其中該等至少一可調諧反熔絲元件中每一者均係由下面所組成：一基板材料；一作用區域，形成於該基板材料的一表面中；一閘極電極，其至少一部份係位於該作用區域之上；以及一可調諧介電層，其包含一步階結構，該可調諧介電層係設置在該閘極電極與該作用區域之間，使得該閘極電極與該作用區域之間的一電壓會創造一條電流路徑及該可調諧介電層之一破壞，該電流路徑貫穿該可調諧介電層並且該破壞係位於一破壞區中該可調諧介電層之一破壞。
  15. 如請求項14之可調諧反熔絲陣列，其進一步包含至少一選擇電晶體。
  16. 如請求項14之可調諧反熔絲陣列，其中該至少一可調諧反熔絲元件係一電容器。
  17. 如請求項14之可調諧反熔絲陣列，其中該可調諧介電層係由至少一厚度為T1 的薄氧化物部份以及至少一厚度為T2 的厚氧化物部份所組成，其中T1 小於T2 ，該薄氧化物部份與該厚氧化物部份之間的厚度變化會定義一步階結構。
  18. 如請求項17之可調諧反熔絲陣列，其中該步階結構包含複數個厚氧化物部份以及至少一薄氧化物部份。
  19. 如請求項17之可調諧反熔絲陣列，其中該步階結構包含複數個薄氧化物部份以及至少一厚氧化物部份。
  20. 如請求項17之可調諧反熔絲陣列，其中該破壞區係位於該至少一厚氧化物部份與該至少一薄氧化物部份之間的轉換區處。
TW095121896A 2005-06-28 2006-06-19 可調諧反熔絲元件及其製造方法 TWI399847B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/169,962 US7528015B2 (en) 2005-06-28 2005-06-28 Tunable antifuse element and method of manufacture

Publications (2)

Publication Number Publication Date
TW200717781A TW200717781A (en) 2007-05-01
TWI399847B true TWI399847B (zh) 2013-06-21

Family

ID=37568035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095121896A TWI399847B (zh) 2005-06-28 2006-06-19 可調諧反熔絲元件及其製造方法

Country Status (3)

Country Link
US (2) US7528015B2 (zh)
TW (1) TWI399847B (zh)
WO (1) WO2007001782A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
US7511982B2 (en) 2004-05-06 2009-03-31 Sidense Corp. High speed OTP sensing scheme
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US8767433B2 (en) 2004-05-06 2014-07-01 Sidense Corp. Methods for testing unprogrammed OTP memory
KR101144218B1 (ko) 2004-05-06 2012-05-10 싸이던스 코포레이션 분리 채널 안티퓨즈 어레이 구조
US8159895B2 (en) 2006-08-17 2012-04-17 Broadcom Corporation Method and system for split threshold voltage programmable bitcells
US7471540B2 (en) * 2007-01-24 2008-12-30 Kilopass Technology, Inc. Non-volatile semiconductor memory based on enhanced gate oxide breakdown
US7892907B2 (en) * 2008-10-31 2011-02-22 Freescale Semiconductor, Inc. CMOS latch-up immunity
CA2887223C (en) * 2014-04-03 2016-02-09 Sidense Corp. Anti-fuse memory cell
US9202815B1 (en) * 2014-06-20 2015-12-01 Infineon Technologies Ag Method for processing a carrier, a carrier, and a split gate field effect transistor structure
US10032783B2 (en) * 2015-10-30 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits having an anti-fuse device and methods of forming the same
AU2016355126A1 (en) 2015-11-18 2018-06-21 Corning Optical Communications LLC System and method for monitoring strain in roadway optical cable
FR3091018B1 (fr) * 2018-12-21 2023-01-20 St Microelectronics Sa Mémoire de puce électronique

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521796A (en) * 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
US4672409A (en) * 1980-12-25 1987-06-09 Fujitsu Limited Nonvolatile semiconductor memory device
US5057451A (en) * 1990-04-12 1991-10-15 Actel Corporation Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US6130469A (en) * 1998-04-24 2000-10-10 International Business Machines Corporation Electrically alterable antifuse using FET
US6207588B1 (en) * 1997-10-17 2001-03-27 Samsung Electronics Co., Ltd. Method for simultaneously forming thinner and thicker parts of a dual oxide layer having varying thicknesses
US6281558B1 (en) * 1998-03-26 2001-08-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US20020119637A1 (en) * 2001-02-27 2002-08-29 International Business Machines Corporation Intrinsic dual gate oxide MOSFET using a damascene gate process
US20040036094A1 (en) * 2001-05-31 2004-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and an electonic device
US20040156234A1 (en) * 2002-04-26 2004-08-12 Peng Jack Zezhong High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016588A (en) * 1974-12-27 1977-04-05 Nippon Electric Company, Ltd. Non-volatile semiconductor memory device
US4115914A (en) * 1976-03-26 1978-09-26 Hughes Aircraft Company Electrically erasable non-volatile semiconductor memory
US5215934A (en) * 1989-12-21 1993-06-01 Tzeng Jyh Cherng J Process for reducing program disturbance in eeprom arrays
US5475253A (en) 1992-08-21 1995-12-12 Xilinx, Inc. Antifuse structure with increased breakdown at edges
US5352618A (en) * 1993-07-30 1994-10-04 Atmel Corporation Method for forming thin tunneling windows in EEPROMs
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
TW347587B (en) 1997-10-20 1998-12-11 United Semiconductor Corp Antifuse structure and process for producing the same
US6096580A (en) 1999-09-24 2000-08-01 International Business Machines Corporation Low programming voltage anti-fuse
US6515344B1 (en) 1999-10-28 2003-02-04 Advanced Micro Devices, Inc. Thin oxide anti-fuse
US6794726B2 (en) 2002-04-17 2004-09-21 International Business Machines Corporation MOS antifuse with low post-program resistance
US6683365B1 (en) 2002-08-01 2004-01-27 Micron Technology, Inc. Edge intensive antifuse device structure
KR100500579B1 (ko) 2003-06-28 2005-07-12 한국과학기술원 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬
US7126172B2 (en) * 2004-10-12 2006-10-24 Freescale Semiconductor, Inc. Integration of multiple gate dielectrics by surface protection

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521796A (en) * 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
US4672409A (en) * 1980-12-25 1987-06-09 Fujitsu Limited Nonvolatile semiconductor memory device
US5057451A (en) * 1990-04-12 1991-10-15 Actel Corporation Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US6207588B1 (en) * 1997-10-17 2001-03-27 Samsung Electronics Co., Ltd. Method for simultaneously forming thinner and thicker parts of a dual oxide layer having varying thicknesses
US6281558B1 (en) * 1998-03-26 2001-08-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6130469A (en) * 1998-04-24 2000-10-10 International Business Machines Corporation Electrically alterable antifuse using FET
US20020119637A1 (en) * 2001-02-27 2002-08-29 International Business Machines Corporation Intrinsic dual gate oxide MOSFET using a damascene gate process
US20040036094A1 (en) * 2001-05-31 2004-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and an electonic device
US20040156234A1 (en) * 2002-04-26 2004-08-12 Peng Jack Zezhong High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown

Also Published As

Publication number Publication date
US7528015B2 (en) 2009-05-05
US20060292755A1 (en) 2006-12-28
TW200717781A (en) 2007-05-01
WO2007001782A2 (en) 2007-01-04
WO2007001782A3 (en) 2009-04-16
US20090127587A1 (en) 2009-05-21
US7700996B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
TWI399847B (zh) 可調諧反熔絲元件及其製造方法
US7834417B2 (en) Antifuse elements
US7256471B2 (en) Antifuse element and electrically redundant antifuse array for controlled rupture location
KR101256153B1 (ko) 안티-퓨즈 메모리 셀
KR101144218B1 (ko) 분리 채널 안티퓨즈 어레이 구조
KR101873281B1 (ko) 안티퓨즈 메모리 셀
US7422939B2 (en) Semiconductor device having one-time programmable ROM and method of fabricating the same
US8716831B2 (en) One time programmable structure using a gate last high-K metal gate process
KR102106664B1 (ko) Otp 셀 및 이를 이용한 otp 메모리 어레이
WO2006121828A2 (en) One time programmable memory cell
JP2002033402A (ja) フローティングボディ効果を除去した半導体メモリ素子及びその製造方法
TWI771046B (zh) 半導體元件的製備方法
US7678620B2 (en) Antifuse one time programmable memory array and method of manufacture
US20230020696A1 (en) Memory device and formation method thereof
US11670389B2 (en) Programmable memory device
KR101870998B1 (ko) 반도체 소자의 안티퓨즈 및 그 제조 방법
US6277724B1 (en) Method for forming an array of sidewall-contacted antifuses having diffused bit lines
JP2010245102A (ja) 半導体装置及びその製造方法
CN116249349A (zh) 存储器元件及其制备方法
KR20050112992A (ko) 낸드 플래쉬 메모리 소자의 제조 방법
KR20060066195A (ko) 안티 퓨즈 소자 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees