CN116249349A - 存储器元件及其制备方法 - Google Patents

Abstract

本申请提供一种存储器元件及其制备方法。该存储器元件包括一半导体基底，该半导体基底包括一隔离结构和由该隔离结构包围的一主动区；一熔丝栅极结构，配置在该主动区上；一元件栅极结构，配置在该主动区上并与该熔丝栅极结构相邻；以及一接触插塞，与该主动区耦合并远离该半导体基底延伸，其中该主动区的至少一部分配置在该元件栅极结构之下。

Description

存储器元件及其制备方法

技术领域

本申请案主张美国第17/541,829号及第17/543,966号专利申请案的优先权(即优先权日为“2021年12月3日”及“2021年12月7日”)，其内容以全文引用的方式并入本文中。

本公开关于一种存储器元件及其制备方法，特别是关于一种包括合并主动区(AA)的半导体元件及其制备方法。

背景技术

非易失性(nonvolatile)存储器元件即使在其电源被切断时也能保留数据。一种类型的非易失性存储器元件是一次性可编程设计(one-time-programmable，OTP)存储器元件。使用OTP存储器元件，使用者只能对OTP存储器元件进行一次程序设计，而且存储在OTP存储器元件中的数据不能被修改。OTP存储器元件包括一熔丝(fuse)，该熔丝最初处于短路(short)状态，而在被程序设计后则处于断路(open)状态。信号通过配置在半导体基底上的金属互连线传输到该熔丝。

然而，这种金属互连的布线对提高存储器元件的布线密度构成障碍，因此最小特征尺寸的缩小受到限制。因此，期望开发出解决相关制造难题的改进措施。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一个实施例提供一种存储器元件。该存储器元件包括一半导体基底，该基底包括一隔离结构和由该隔离结构包围的一主动区；一熔丝栅极结构，配置在主动区上；一元件栅极结构，配置在该主动区上并与该熔丝栅极结构相邻；以及一接触插塞，与该主动区耦合并远离该半导体基底延伸，其中该主动区配置在该熔丝栅极结构和该元件栅极结构之下并与之交叉。

在一些实施例中，从俯视图看，该主动区在该接触插塞和该熔丝栅极结构之间延伸。

在一些实施例中，该熔丝栅极结构和该元件栅极结构平行。

在一些实施例中，该熔丝栅极结构和该元件栅极结构在该主动区上垂直延伸。

在一些实施例中，从俯视图看，该主动区实质上垂直于该熔丝栅极结构和该元件栅极结构。

在一些实施例中，该元件栅极结构经配置在该熔丝栅极结构和该接触插塞之间。

在一些实施例中，一电流可以从该接触插塞通过该主动区流向该熔丝栅极结构。

在一些实施例中，该熔丝栅极结构包括配置在该半导体基底上的一熔丝栅极介电质和配置在该熔丝栅极介电质上的一熔丝栅极电极。

在一些实施例中，该熔丝栅极介电质至少部分地配置在该主动区上。

在一些实施例中，熔丝栅极电极包括多晶硅。

在一些实施例中，该元件栅极结构包括配置在该半导体基底上的一元件栅极介电质和配置在该元件栅极介电质上的一元件栅极电极。

在一些实施例中，该元件栅极介电质至少部分地配置在该主动区上。

在一些实施例中，该元件栅极电极包括多晶硅。

在一些实施例中，该存储器元件还包括配置在接触插塞上并与之耦合的一金属构件。

在一些实施例中，该熔丝栅极结构上的空间不含该金属构件。

在一些实施例中，该金属构件通过该主动区和该接触插塞与该熔丝栅极结构电连接。

本公开的另一个实施例提供一种存储器元件。该存储器元件包括一基底，该基底包括一隔离结构和由该隔离结构包围的多个主动区；一熔丝栅极结构，配置在该多个主动区上并与之交叉；一元件栅极结构，配置在该多个主动区上并与之交叉且与该熔丝栅极结构相邻；以及多个接触插塞，相应地与该多个主动区耦合并远离该基底延伸，其中该多个主动区中的每一个至少部分地配置在该熔丝栅极结构和该元件栅极结构之下。

在一些实施例中，该多个主动区通过该隔离结构相互分开。

在一些实施例中，该多个接触插塞相互对齐。

在一些实施例中，该多个接触插塞通过配置在该基底上的一栅极介电质层相互分开。

在一些实施例中，存储器元件还包括配置在栅极介电质层上并与多个接触插塞中的一个耦合的金属构件。

在一些实施例中，该熔丝栅极结构和该元件栅极结构相互平行，并在该多个主动区上交叉。

在一些实施例中，信号可以从多个接触插塞中的一个通过多个主动区中的一个传输到熔丝栅极结构。

在一些实施例中，该基底具有半导电性。

本公开的另一个实施例提供一种存储器元件的制备方法。该制备方法包括以下步骤：提供一基底，包括一隔离结构和由该隔离结构包围的一主动区；在该主动区上形成一熔丝栅极结构；在该主动区上并与该熔丝栅极结构相邻形成一元件栅极结构；以及形成与该主动区耦合并远离该基底延伸的一接触插塞，其中该熔丝栅极结构和该元件栅极结构平行，并在该主动区上形成。

在一些实施例中，该熔丝栅极结构的形成和该元件栅极电极结构的形成是分别和依次进行。

在一些实施例中，该熔丝栅极结构的形成是在该元件栅极结构的形成之前进行。

在一些实施例中，该元件栅极结构的形成是在熔丝栅极结构的形成之前进行。

在一些实施例中，该接触插塞是通过电镀形成。

在一些实施例中，该制备方法还包括在该基底上配置一栅极介电质层。

在一些实施例中，该熔丝栅极结构和该元件栅极结构由该栅极介电质层包围。

在一些实施例中，该接触插塞是在配置该栅极介电质层之后形成。

在一些实施例中，该接触插塞的形成是通过去除该栅极介电质层的一部分以形成一凹槽，并用一导电材料填充该凹槽。

在一些实施例中，该栅极介电质层的该部分是通过蚀刻去除。

在一些实施例中，该制备方法还包括在该接触插塞上形成一金属构件。

总之，由于信号可以通过基底上的主动区而不是通过基底上的金属互连来传输，所以金属互连所占用的面积可以显著减少，甚至不再占用。此外，由于元件栅极结构可以与熔丝栅极结构相邻形成，元件栅极结构所占用的面积也可以大大减少。因此，存储器元件的整体尺寸可以更为降低。

上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请的揭示内容，图式中相同的元件符号是指相同的元件。

图1是剖视图，例示本公开一些实施例的存储器元件的顶面。

图2是剖视图，例示一实施例沿在图1中A-A'线拍摄的存储器元件的侧面。

图3是剖视图，例示一实施例沿在图1中B-B'线拍摄的存储器元件的侧面。

图4是剖视图，例示另一实施例沿在图1中A-A'线拍摄的存储器元件的侧面。

图5是剖视图，例示另一实施例沿在图1中B-B'线拍摄的存储器元件的侧面。

图6是流程图，例示本公开一些实施例的存储器元件的制备方法。

图7至图20是剖视图，例示本公开一些实施例的存储器元件的制备中间阶段。

其中，附图标记说明如下：

100：存储器元件

101：半导体基底

101a：隔离结构

101b：主动区(AA)

102：熔丝栅极结构

102a：熔丝栅极介电质

102b：熔丝栅极电极

103：元件栅极结构

103a：元件栅极介电质

103b：元件栅极电极

104：接触插塞

105：栅极介电质层

105a：凹槽

106：金属构件

107：第一图案化光阻

107a：第一开口

108：第二图案化光阻

108a：第二开口

S200：制备方法

S201：步骤

S202：步骤

S203：步骤

S204：步骤

具体实施方式

以下公开内容提供做为实作本公开的不同特征的诸多不同的实施例或实例。以下阐述元件及排列形式的具体实施例或实例以简化本公开内容。当然，该些仅为实例且不旨在进行限制。举例而言，以下说明中将第一特征形成于第二特征“上方”或第二特征“上”可以包括其中第一特征及第二特征被形成为直接接触的实施例，且亦可以包括其中第一特征与第二特征的范围内可以形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。

此外，为简洁及清晰起见，在一些实施例中重复参数字/或字母，其本身并不决定所讨的一些实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“下”、“直线”、“下方”、“上”、“之上”、“上方”等空间相对关系用语来阐述图中所示的一元件或特征与另一(其他)元件或特征的关系。该空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述元件可以具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可以同样相应地进行直译。

图1是剖视图，例示本公开一些实施例的存储器元件100的顶面。图2是剖视图，例示沿在图1中A-A'线拍摄的存储器元件100的侧面。图3剖视图，例示沿在图1中的B-B'线拍摄的存储器元件100的侧面。在一些实施例中，存储器元件100包括沿列(rows)和行(columns)排列的一些单元存储格(unit cells)。在一些实施例中，存储器元件100是一熔丝类型的存储器元件。

在一些实施例中，存储器元件100包括半导体基底101。在一些实施例中，半导体基底101在本质上具有半导电性。在一些实施例中，半导体基底是101是半导体晶圆(例如，硅晶圆)或绝缘体上的半导体(silicon-on-insulator，SOI)晶圆(例如，绝缘体上的硅晶圆)。在一些实施例中，半导体基底101是一硅基底。

在一些实施例中，半导体基底101包括隔离结构101a和由隔离结构101a包围的主动区(AA)101b。在一些实施例中，隔离结构101a的制作技术是绝缘材料，如氧化硅(siliconoxide)、氮化硅(silicon nitride)、氮氧化硅(silicon oxynitride)等或其组合。

在一些实施例中，隔离结构101a是一沟槽隔离结构，该沟槽隔离结构从半导体基底101的顶面延伸到半导体基底101中。在一些实施例中，隔离结构101a的深度实质上大于、等于或小于主动区101b的深度。在一些实施例中，隔离结构101a是一浅沟隔离(shallowtrench isolation，STI)。在一些实施例中，隔离结构101a定义了主动区101b的边界。

在一些实施例中，主动区101b完全由隔离结构101a包围。在一些实施例中，半导体基底101包括配置在半导体基底101上的一些主动区101b。在一些实施例中，每个主动区101b由隔离结构101a所包围，因此主动区101b由隔离结构101a分开并相互电隔离。在一些实施例中，主动区101b沿一行方向排列。

在一些实施例中，主动区101b是半导体基底101中的掺杂区域。在一些实施例中，主动区101b在半导体基底101的顶面上或之下水平延伸。在一些实施例中，每个主动区101b包括相同类型的掺杂物。在一些实施例中，每个主动区101b包括的掺杂物类型与其他主动区101b的不同。在一些实施例中，每个主动区101b具有相同的导电类型。在一些实施例中，主动区101b包括N型掺杂物。

在一些实施例中，存储器元件100包括配置在半导体基底101上的熔丝栅极结构102。在一些实施例中，熔丝栅极结构102配置在半导体基底101的主动区101b上。在一些实施例中，熔丝栅极结构102与一熔丝位元线电连接。在一些实施例中，当施加崩溃(breakdown)电压时，熔丝栅极结构102可以被熔断。在一些实施例中，熔丝栅极结构102配置在主动区101b上并与之交叉。在一些实施例中，从俯视图看，熔丝栅极结构102实质上与主动区101b垂直。

在一些实施例中，熔丝栅极结构102包括熔丝栅极介电质102a和配置在熔丝栅极介电质102a上的熔丝栅极电极102b。在一些实施例中，熔丝栅极介电质102a配置在半导体基底101上。在一些实施例中，熔丝栅极介电质102a与主动区101b接触。熔丝栅极介电质102a至少部分地配置在主动区101b上。在一些实施例中，熔丝栅极介电质102a包括氧化物或含有金属的氧化物。在一些实施例中，熔丝栅极介电质102a包括氧化硅。在一些实施例中，熔丝栅极介电质102a在介电质崩溃过程中可以被打破或损坏。

在一些实施例中，熔丝栅极电极102b配置在熔丝栅极介电质102a上。

在一些实施例中，熔丝栅极电极102b包括多晶硅、硅化物或类似物。在一些实施例中，在熔丝栅极介电质102a和熔丝栅极电极102b之间配置一遮罩层。

在一些实施例中，该遮罩层包括氮化硅、氮氧化硅等或其组合。

在一些实施例中，存储器元件100包括与熔丝栅极结构102相邻的元件栅极结构103。元件栅极结构103设置在半导体基底101上。在一些实施例中，元件栅极结构103设置在半导体基底101的主动区101b上。在一些实施例中，元件栅极结构103与熔丝栅极结构102平行。在一些实施例中，元件栅极结构103设置在主动区101b上并与之交叉。在一些实施例中，从俯视图看，元件栅极结构103实质上与主动区101b垂直。

在一些实施例中，元件栅极结构103包括元件栅极介电质103a和设置在元件栅极介电质103a上的元件栅极电极103b。在一些实施例中，元件栅极介电质103a设置在半导体基底101上。在一些实施例中，元件栅极介电质103a与主动区101b接触。元件栅极介电质103a至少部分地配置在主动区101b上。在一些实施例中，元件栅极介电质103a包括氧化物或含有金属的氧化物。在一些实施例中，元件栅极介电质103a包括氧化硅。

在一些实施例中，元件栅极电极103b配置在元件栅极介电质103a上。

在一些实施例中，元件栅极电极310b包括多晶硅、硅化物或类似物。在一些实施例中，在元件栅极介电质310a和元件栅极电极310b之间配置一遮罩层。

在一些实施例中，该遮罩层包括氮化硅、氮氧化硅等或其组合。

在一些实施例中，主动区101b配置在熔丝栅极结构102和元件栅极结构103之下并与之交叉。在一些实施例中，主动区101b配置在熔丝栅极结构102和元件栅极结构103之下，并且从俯视图看，在熔丝栅极结构102和元件栅极结构103之间延伸。熔丝栅极结构102下的主动区101b的一部分和元件栅极结构103下的主动区101b的一部分合并。

在一些实施例中，熔丝栅极结构102和元件栅极结构103在主动区101b上垂直延伸。从俯视图看，主动区101b实质上垂直于熔丝栅极结构102和元件栅极结构103。在一些实施例中，熔丝栅极结构102和元件栅极结构103平行，并与主动区101b交叉。每个主动区101b至少部分地配置在熔丝栅极结构102和元件栅极结构103之下。

在一些实施例中，存储器元件100包括配置在半导体基底101上的接触插塞104。在一些实施例中，接触插塞104与半导体基底101的主动区101b耦合并与之接触。在一些实施例中，存储器元件100包括配置在主动区101b上并相应地与之耦合的一些接触插塞104。

在一些实施例中，接触插塞104从主动区101b延伸并远离半导体基底101。在一些实施例中，从俯视图看，主动区101b在接触插塞104和熔丝栅极结构102之间或接触插塞104和元件栅极结构103之间延伸。在一些实施例中，元件栅极结构103配置在熔丝栅极结构102和接触插塞104之间。在一些实施例中，接触插塞104相互对齐。在一些实施例中，接触插塞104垂直排列。

在一些实施例中，接触插塞104包括导电材料，如铜、银、金或类似材料。在一些实施例中，接触插塞104具有锥形的形状。在一些实施例中，如图3所示，两个水平排列的接触插塞之间的区域没有元件栅极结构103。

在一些实施例中，沿主动区101b以及在接触插塞104和熔丝栅极结构102之间形成一导电路径。电流可以通过主动区101b，从接触插塞104流向熔丝栅极结构102。在一些实施例中，信号可以从接触插塞104通过主动区101b传输到熔丝栅极结构102。在一些实施例中，当从接触插塞104通过主动区101b向熔丝栅极结构102施加电压时，该导电路径在熔丝栅极介电质102a上形成。

在一些实施例中，如图4和图5所示，在半导体基底101上配置栅极介电质层105，栅极介电质层105围绕熔丝栅极结构102、元件栅极结构103和接触插塞104。在一些实施例中，栅极介电质层105覆盖熔丝栅极结构102和元件栅极结构103。在一些实施例中，接触插塞104的顶面通过栅极介电质层105曝露。

在一些实施例中，熔丝栅极结构102、元件栅极结构103和接触插塞104通过栅极介电质层105相互隔离。在一些实施例中，接触插塞104由栅极介电质层105相互隔开。在一些实施例中，栅极介电质层105包括一栅极介电质材料，如氧化物、聚合物或类似材料。

在一些实施例中，如图4和图5所示，金属构件106配置在接触插塞104上并与之耦合。在一些实施例中，金属构件106配置在栅极介电质层105上。

在一些实施例中，金属构件106的一部分与栅极介电质层105接触。在一些实施例中，金属构件106通过主动区101b和接触插塞104与熔丝栅极结构102电连接。在一些实施例中，熔丝栅极结构102上的空间没有金属构件106。

在一些实施例中，金属构件106包括导电材料，如铜、银、金或类似材料。

图6是流程图，例示本公开一些实施例的存储器元件100的制备方法S200。图7至图20是剖视图，例示本公开一些实施例的存储器元件100的制备中间阶段。

图7至图20所示的阶段也可参考图6流程图的说明。在下面的讨论中，参照图6所示的制程步骤讨论图7至图20的制备阶段。制备方法S200包括一些操作，描述和说明不应视为对操作顺序的限制。制备方法S200包括一些步骤(S201、S202、S203和S204)。

参照图7，根据图6中的步骤S201提供半导体基底101。在一些实施例中，半导体基底101具有半导电性。在一些实施例中，半导体基底101是一硅基底。

参照图8，半导体基底101包括隔离结构101a。在一些实施例中，隔离结构101a是通过微影(lithography)制程和蚀刻制程(例如，非等向性蚀刻制程)在半导体基底101的顶面形成凹槽而形成。随后，通过沉积制程，如化学气相沉积(CVD)制程，使一绝缘材料填充该凹槽。

此外，半导体基底101的顶面上的绝缘材料的一部分通过平面化制程被去除，绝缘材料的剩余部分形成隔离结构101a。例如，该平面化制程可以包括研磨制程、蚀刻制程或其组合。

参照图9，半导体基底101包括主动区101b。在一些实施例中，主动区101b在形成隔离结构101a之后形成。在一些实施例中，隔离结构101a定义了随后形成的主动区101b的边界。在一些实施例中，形成主动区101b并由隔离结构101a所包围。

在一些实施例中，主动区101b是通过离子植入制程或离子掺杂制程形成。在离子植入制程中，隔离结构101a做为遮罩图案。在另一个实施例中，离子植入制程在隔离结构101a的形成之前进行。在这样的替代实施例中，通过离子植入制程形成井区，然后在井区形成隔离结构101a。由隔离结构101a横向包围的井区的部分形成主动区101b。在一些实施例中，如图9所示的半导体基底101-类似于上述半导体基底101或图1至图5中任何一个所示的设置。

参照图10，根据图6中的步骤S202，在半导体基底101的主动区101b上形成熔丝栅极结构102。在一些实施例中，熔丝栅极结构102是在主动区101b上形成熔丝栅极介电质102a，然后在熔丝栅极介电质102a上形成熔丝栅极电极102b而形成。

在一些实施例中，熔丝栅极介电质102a是通过氧化制程或沉积制程(如CVD制程)形成。在一些实施例中，熔丝栅极电极102b是通过沉积制程，例如CVD制程形成。在一些实施例中，如图10所示的熔丝栅极结构102具有类似于上述熔丝栅极结构102或图1至图5中任何一个所示的设置。

参照图11，根据图6中的步骤S203，在半导体基底101的主动区101b上形成元件栅极结构103。在一些实施例中，元件栅极结构103是在主动区101b上形成元件栅极介电质103a，然后在元件栅极介电质103a上形成元件栅极电极103b而形成。

在一些实施例中，元件栅极介电质103a是通过氧化制程或沉积制程，如CVD制程形成。在一些实施例中，元件栅极电极103b是通过沉积制程，如CVD制程形成。在一些实施例中，如图11所示的元件栅极电极结构103具有类似于上文所述的元件栅极电极结构103或图1至图5中任何一个所示的设置。

在一些实施例中，熔丝栅极结构102的形成(步骤S202)和元件栅极结构103的形成(步骤S203)是分别和依次进行。在如图10和图12所示的一些实施例中，在形成元件栅极结构103之前，形成熔丝栅极结构102。在如图11和图12所示的一些实施例中，元件栅极结构103是在形成熔丝栅极结构102之前形成。

在一些实施例中，如图12所示，熔丝栅极结构102和元件栅极结构103是同时形成。在一些实施例中，熔丝栅极结构102与元件栅极结构103相邻。

在一些实施例中，熔丝栅极结构102和元件栅极结构103平行，并在主动区101b上形成。

参照图13至图17，根据图6中的步骤S204形成接触插塞104。在一些实施例中，接触插塞104与主动区101b耦合，并远离半导体基底101延伸。在一些实施例中，如图13所示，通过沉积制程，如CVD制程，在半导体基底101上配置栅极介电质层105。

在一些实施例中，熔丝栅极结构102和元件栅极结构103由栅极介电质层105包围。在一些实施例中，栅极介电质层105覆盖半导体基底101的顶面。主动区101b也由栅极介电质层105覆盖。

在将栅极介电质层105配置在半导体基底101上之后，如图14所示，在栅极介电质层105上配置第一图案化光阻107。在一些实施例中，第一图案化光阻107包括第一开口107a，以曝露栅极介电质层105的一部分。

在一些实施例中，第一图案化光阻107是通过在栅极介电质层105上配置一光阻材料，覆盖该光阻材料的一些部分，然后去除该光阻材料的曝露部分，使该光阻材料形成第一图案化光阻107。在如图15所示的一些实施例中，通过第一图案化光阻107曝露的栅极介电质层105的部分通过蚀刻或任何其他合适的制程以去除。

在去除栅极介电质层105的曝露部分后，如图15所示，形成凹槽105a。在一些实施例中，凹槽105a具有矩形或锥形的形状。在一些实施例中，凹槽105a延伸穿过栅极介电质层105，以曝露主动区101b的一部分。在形成凹槽105a后，如图16所示，通过蚀刻、剥离或任何其他合适的制程去除第一图案化光阻107。

在一些实施例中，接触插塞104是在配置栅极介电质层105后形成。在形成凹槽105a之后，一导电材料填充凹槽105a以形成接触插塞104，如图17所示。在一些实施例中，接触插塞104是通过电镀或任何其他合适的制程形成。在一些实施例中，如图17所示的接触插塞104具有类似于上述接触插塞104或图1至图5中任何一个所示的设置。

在形成接触插塞104之后，如图18所示，在栅极介电质层105上配置第二图案化光阻108。在一些实施例中，第二图案化光阻108包括第二开口108a，以曝露接触插塞104和栅极介电质层105的一部分。

在一些实施例中，第二图案化光阻108是通过在栅极介电质层105上配置一光阻材料，覆盖该光阻材料的一些部分，然后去除该光阻材料的曝露部分，使该光阻材料形成第二图案化光阻108。

在一些实施例中，如图19所示，在接触插塞104和栅极介电质层105上以及在第二开口108a内形成金属构件106。在一些实施例中，金属构件106是通过电镀或任何其他合适的制程形成。在金属构件106形成后，如图20所示，通过蚀刻、剥离或任何其他合适的制程以去除第二图案化光阻108。在一些实施例中，如图20所示的金属构件106具有类似于上述金属构件106或图4至图5中任何一个所示的构件的设置。

在本公开的一实施例中提供一种存储器元件。该存储器元件包括一半导体基底，该基底包括一隔离结构和由隔离结构包围的一主动区；一熔丝栅极结构，配置在该主动区上；一元件栅极结构，配置在该主动区上并与该熔丝栅极结构相邻；以及与一接触插塞，与该主动区耦合并远离该半导体基底延伸，其中该主动区配置在该熔丝栅极结构和该元件栅极结构之下并与之交叉。

在本公开的另一实施例中提供一种存储器元件。该存储器元件包括一基底，该基底包括一隔离结构和由隔离结构包围的多个主动区；一熔丝栅极结构，配置在该多个主动区上并与之交叉；一元件栅极结构，配置在该多个主动区上并与之交叉且与该熔丝栅极结构相邻；以及多个接触插塞，相应地与该多个主动区耦合并远离该基底延伸，其中该多个主动区的每一个至少部分地配置在该熔丝栅极结构和该元件栅极结构之下。

在本公开的另一个实施例中，提供一种存储器元件的制备方法。该制备方法包括以下步骤：提供一基底，包括一隔离结构和由该隔离结构包围的一主动区；在该主动区上形成一熔丝栅极结构；在该主动区上并与该熔丝栅极结构相邻形成一元件栅极结构；以及形成与该主动区耦合并远离该基底的一接触插塞，其中该熔丝栅极结构和该元件栅极结构平行，并在该主动区上形成。

总之，由于信号可以通过基底上的主动区而不是通过基底上的金属互连来传输，所以金属互连所占用的面积可以显著减少，甚至不再占用。此外，由于元件栅极结构可以与熔丝栅极结构相邻形成，元件栅极结构所占用的面积也可以大大减少。因此，存储器元件的整体尺寸可以更为降低。

虽然已详述本公开及其优点，然而应理解可以进行其他变化、取代与替代而不脱离权利要求书所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。

再者，本公开的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解以根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包括于本公开的权利要求书内。

Claims (31)

1.一种存储器元件，包括：

一半导体基底，包括一隔离结构和由该隔离结构包围的一主动区；

一熔丝栅极结构，配置在该主动区上；

一元件栅极结构，配置在该主动区上并与该熔丝栅极结构相邻；以及

一接触插塞，与该主动区耦合并远离该半导体基底延伸；

其中该主动区配置在该熔丝栅极结构和该元件栅极结构之下并与之交叉。

2.如权利要求1所述的存储器元件，其中从俯视图看，该主动区在该接触插塞和该熔丝栅极结构之间延伸。

3.如权利要求1所述的存储器元件，其中该熔丝栅极结构和该元件栅极结构平行。

4.如权利要求1所述的存储器元件，其中该熔丝栅极结构和该元件栅极结构在该主动区上垂直延伸。

5.如权利要求1所述的存储器元件，其中从俯视图看，该主动区实质上垂直于该熔丝栅极结构和该元件栅极结构。

6.如权利要求1所述的存储器元件，其中该元件栅极结构经配置在该熔丝栅极结构和该接触插塞之间。

7.如权利要求1所述的存储器元件，其中一电流可以从该接触插塞通过该主动区流向该熔丝栅极结构。

8.如权利要求1所述的存储器元件，其中该熔丝栅极结构包括配置在该半导体基底上的一熔丝栅极介电质，以及配置在该熔丝栅极介电质上的一熔丝栅极电极。

9.如权利要求8所述的存储器元件，其中该熔丝栅极介电质至少部分地配置在该主动区上。

10.如权利要求1所述的存储器元件，其中该元件栅极结构包括配置在该半导体基底上的一元件栅极介电质，以及配置在该元件栅极介电质上的一元件栅极电极。

11.如权利要求10所述的存储器元件，其中该元件栅极介电质至少部分地配置在该主动区上。

12.如权利要求1所述的存储器元件，还包括配置在该接触插塞上并与之耦合的一金属构件。

13.如权利要求12所述的存储器元件，其中该熔丝栅极结构上的区域不含金属构件。

14.如权利要求12所述的存储器元件，其中该金属构件通过该主动区和该接触插塞与该熔丝栅极结构电连接。

15.一种存储器元件，包括：

一基底，包括一隔离结构和由该隔离结构包围的多个主动区；

一熔丝栅极结构，配置在该多个主动区上并与之交叉；

一元件栅极结构，配置在该多个主动区上并与之交叉，其中该元件栅极结构与该熔丝栅极结构相邻；以及

多个接触插塞，相应地与该多个主动区相连接，并远离该基底延伸；

其中该多个主动区中的每一个至少部分地配置在该熔丝栅极结构和该元件栅极结构之下。

16.如权利要求15所述的存储器元件，其中该多个主动区通过该隔离结构相互分开。

17.如权利要求15所述的存储器元件，其中该多个接触插塞相互对齐。

18.如权利要求15所述的存储器元件，其中该多个接触插塞通过配置在该基底上的一栅极介电质层相互分开。

19.如权利要求15所述的存储器元件，其中该熔丝栅极结构和该元件栅极结构相互平行，并在该多个主动区上交叉。

20.如权利要求15所述的存储器元件，其中一信号可以从该多个接触插塞中的一个通过该多个主动区中的一个传输到该熔丝栅极结构。

21.一种存储器元件的制备方法，包括：

提供一基底，包括一隔离结构和由该隔离结构包围的一主动区；

在该主动区上形成一熔丝栅极结构；

在该主动区上并与该熔丝栅极结构相邻形成一元件栅极结构；以及

形成与该主动区耦合并远离该基底延伸的一接触插塞；

其中该熔丝栅极结构和该元件栅极结构平行，并在该主动区上形成。

22.如权利要求21所述的制备方法，其中该熔丝栅极结构的形成和该元件栅极结构的形成是分别和顺序进行。

23.如权利要求21所述的制备方法，其中该熔丝栅极结构的形成是在该元件栅极结构的形成之前进行。

24.如权利要求21所述的制备方法，其中该元件栅极结构的形成是在熔丝栅极结构的形成之前进行。

25.如权利要求21所述的制备方法，其中该接触插塞是通过电镀形成。

26.如权利要求21所述的制备方法，还包括在该基底上配置一栅极介电质层。

27.如权利要求26所述的制备方法，其中该熔丝栅极结构和该元件栅极结构由该栅极介电质层包围。

28.如权利要求26所述的制备方法，其中该接触插塞是在配置该栅极介电质层之后形成。

29.如权利要求26所述的制备方法，其中该接触插塞的形成是通过去除该栅极介电质层的一部分以形成一凹槽，并用一导电材料填充该凹槽。

30.如权利要求29所述的制备方法，其中该栅极介电质层的该部分是通过蚀刻去除。

31.如权利要求21所述的制备方法，还包括在该接触插塞上形成一金属构件。

Images