CN104347589B - 一种反熔丝结构 - Google Patents

Abstract

本发明涉及一种反熔丝结构，包括：半导体衬底；栅极结构，位于所述在STI上；接触孔阵列，位于所述STI上，与所述栅极结构并列且间隔设置；所述反熔丝结构为由所述栅极结构和所述接触孔阵列形成的夹心结构，所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压。本发明所述反熔丝结构包括间隔设置的接触孔阵列和栅极结构，所述接触孔阵列和栅极结构形成夹心结构，在施加电压情况下可以将接触孔阵列和栅极结构中间的介质层（即栅的侧墙）击穿，完成对所述反熔丝结构的编程。随着现在制程的不断缩小，栅与接触孔的介质层可以做的越来越薄，所述击穿电压即编程电压可以越来越低，使编程电压变得可控，提高了半导体器件的性能以及良率。

Description

一种反熔丝结构

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种反熔丝结构。

背景技术

在包括CMOS的集成电路中，通常希望能够永久的存储信息，后者在制造后形成集成电路的永久连接。通常可以选用可熔连接的熔丝或者器件实现所述目的。例如，熔丝也可以用于编程冗余元件，以替代同一失效元件。此外，熔丝可用于存储芯片标识或其他这样的信息，或用于通过调节通路的电阻来调节电路速度。

所述熔丝器件中的一类是通过激光编程或烧断的，以在半导体器件被处理和钝化之后断开连接，此类熔丝器件需要激光精确对准熔丝器件上，精度要求很高，不然则会造成相邻器件的损坏；此外，该类熔丝器件不能和许多最新工艺技术一起使用。

随着半导体技术的不断发展，反熔丝(Anti-fuse)技术已经吸引了很多发明者、IC设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。

目前的反熔丝开发集中在三维薄膜结构和特殊的金属间材料。这种反熔丝技术需要在标准CMOS工艺中不可利用的附加的处理步骤，这阻止了反熔丝在典型的VLSI和ASIC设计中的应用，这里，可编程性可以帮助克服不断缩短的器件寿命周期和不断上升的芯片开发成本的问题。因此，在工业上对使用标准CMOS工艺的可靠反熔丝结构存在明显的需要。

反熔丝(Anti-fuse)的可编程芯片技术提供了稳定的以及晶体管之间的导电路径，相对于常规的保险丝(blowing fuses)的熔链接方法来说，反熔丝技术通过分裂导电路径打开一个导电电路，反熔丝的通过成长(growing)一个导电通道来关闭电路。

现有技术中反熔丝(Anti-fuse)的结构如图1a和1b所示，其中，在所述衬底101上形成金属层102-介电层103-金属层104的夹心结构，其中所述介电层为非结晶硅(amorphous silicon)，利用所述反熔丝进行栅极数组的程序化，其中如图1a所示，当在所述反熔丝结构上不施加电压时，所述中间介质层处于“关”的状态，此时所述介电层不导电，当在所述熔丝结构上施加电压时，所述介电层非结晶硅(amorphous silicon)变为多晶硅(polysilicon)，处于导电状态，所述反熔丝处于“开”的状态，如图1b所示，以此进行反熔丝的程序化。

现有技术中高密度的反熔丝阵列(high-density anti-fuse arrays)更多的是选用常规CMOS器件中的多晶硅栅极结合位于所述栅极下方的硅氧化物来形成熔丝结构，如图2所示，所述反熔丝结构包括位于衬底上的沟道氧化物层105、浮栅106、氧化物层107以及逻辑多晶硅108(logic poly)，当所述CMOS器件的逻辑多晶硅108以及沟道氧化物层105、浮栅106、氧化物层107被击穿后，实现所述反熔丝结构的编程。

虽然反熔丝技术在半导体技术中得到广泛的发展和应用，但是随着半导体技术的不断发展以及器件尺寸的不断缩小，现有技术中各种反熔丝结构中熔丝的熔断和击穿电压都不断地缩小，使器件变得不够稳定，因此，需要对常规的反熔丝结构进行改进，以提高熔丝结构的熔断、击穿电压，提高器件的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种反熔丝结构，包括：

半导体衬底，所述半导体衬底中形成有隔离结构；

栅极结构，位于所述隔离结构上；

接触孔阵列，位于所述隔离结构上，与所述栅极结构并列且间隔设置；

所述反熔丝结构为由所述栅极结构和所述接触孔阵列形成的夹心结构，所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压。

作为优选，所述反熔丝结构包括间隔设置的栅极结构-接触孔阵列-栅极结构。

作为优选，所述反熔丝结构包括间隔设置的接触孔阵列-栅极结构-接触孔阵列。

作为优选，所述栅极结构和所述接触孔阵列之间的间隔为20-200nm。

作为优选，所述隔离结构为浅沟槽隔离，所述栅极结构和所述接触孔阵列直接设置于所述浅沟槽隔离上。

作为优选，所述接触孔阵列包括沿栅极方向设置的多个接触孔，以及位于所述接触孔上方连接所述多个接触孔的金属层。

作为优选，所述接触孔为方形。

作为优选，所述接触孔为长方形。

作为优选，所述接触孔的边长≥100nm。

作为优选，所述栅极结构为多晶硅栅极结构或金属栅极结构。

作为优选，所述多晶硅栅极为N⁺或P⁺的多晶硅栅极。

作为优选，所述栅极结构的宽度≥100nm。

作为优选，所述反熔丝结构完成编程后的漏电流为10-10000μA。

本发明所述反熔丝结构包括间隔设置的接触孔阵列和栅极结构，所述接触孔阵列和栅极结构形成夹心结构，在施加电压情况下可以将接触孔阵列和栅极结构中间的介质层(即栅极结构的侧墙)击穿，完成对所述反熔丝结构的编程。随着现在制程的不断缩小，栅极结构与接触孔的介质层可以做的越来越薄，所述击穿电压即编程电压可以越来越低，在本发明中所述反熔丝结构的编程电压也可以通过所述接触孔阵列和所述栅极结构之间的距离进行调整，以控制所述反熔丝结构的击穿电压，解决了现有技术中随着半导体器件尺寸的不断减小，造成编程电压过小的问题，使编程电压变得可控，更加方便，提高了半导体器件的性能以及良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1b为现有技术中反熔丝结构处于关和开状态时的结构示意图；

图2为现有技术中栅极反熔丝结构的结构示意图；

图3a-3d为本发明中具体实施方式中反熔丝结构的结构示意图；

图4为制备本发明中具体实施方式中反熔丝结构击穿电流示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述反熔丝结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

本发明为了解决现有技术中存在的各种问题，提供了一种反熔丝结构，包括：

半导体衬底；

栅极结构203，位于所述半导体衬底上；

接触孔阵列，位于所述半导体衬底上，与所述栅极结构并列间隔设置；

所述反熔丝结构为由所述栅极结构203和所述接触孔阵列形成的夹心结构，在所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压，所述栅极结构203和所述接触孔阵列被击穿，完成所述反熔丝结构的编程。

作为优选，其中所述夹心结构具有两种实现方式，其中一种为栅极结构-接触孔阵列-栅极结构的夹心结构，其中一种为接触孔阵列-栅极结构-接触孔阵列的夹心结构。

本发明中所述夹心结构并非上下层叠，所述夹心结构为并列夹心，其中所述接触孔阵列和所述栅极结构203均设置于所述半导体衬底上，所述接触孔阵列和所述栅极结构203在所述半导体衬底上并排设置，作为优选，所述接触孔阵列和所述栅极结构203平行设置，并且两者之间具有一定的距离，在不是加电压的情况下，所述接触孔阵列和所述栅极结构203之间为断开状态，当所述接触孔阵列和所述栅极结构203之间施加电压时，所述接触孔阵列和所述栅极结构203被击穿，从而实现反熔丝结构的编程。

进一步，所述夹心结构中，位于两侧的元件相同，例如均为接触孔阵列，其中心为所述栅极结构203，此时，所述反熔丝结构包括间隔设置的栅极结构-接触孔阵列-栅极结构，当在所述两侧的栅极结构上接地或者电源负极，在所述接触孔阵列上施加编程电压时，所述栅极结构和所述接触孔阵列被击穿，完成所述反熔丝结构的编程。

或者两侧均为所述栅极结构203，而中心为接触孔阵列，此时，所述反熔丝结构包括间隔设置的接触孔阵列-栅极结构-接触孔阵列，当在所述两侧的接触孔阵列上接地或者电源负极，在所述栅极结构上施加编程电压时，所述栅极结构和所述接触孔阵列被击穿，完成所述反熔丝结构的编程。

在本发明中所述接触孔阵列和所述栅极结构203之间的距离可以通过编程电压的需要进行设计，即所述反熔丝结构的编程电压也可以通过所述接触孔阵列和所述栅极结构203之间的距离进行调整，栅极结构与接触孔之间的介质层越薄，所述击穿电压即编程电压可以越来越低，解决了现有技术中随着半导体器件尺寸的不断减小，造成编程电压过小的问题，使编程电压变得可控，更加方便，提高了半导体器件的性能以及良率。作为优选，所述栅极结构203和所述接触孔阵列之间的间隔为20-200nm，更优选为50-150nm。

为了进一步提高所述反熔丝结构的性能，在所述半导体衬底中还形成有浅沟槽隔离，其中所述接触孔阵列和所述栅极结构203直接设置于所述浅沟槽隔离之上，以防止在施加电压时在竖直方向上击穿所述栅极结构，而破坏所述反熔丝结构的击穿。需要说明的是，所述浅沟槽隔离还可以选用其他隔离结构代替，例如通过高温氧化形成隔离氧化物层，并不局限于某一种隔离结构。

所述栅极结构203可以为多晶硅栅极、金属栅极或高K金属栅极中的一种，当选用多晶硅栅极时，优选N⁺或P⁺的多晶硅栅极，以增加后编程电压(post program voltage)。

作为优选，为了使所述反熔丝结构具有良好的性能，现对于现有技术增加所述栅极结构的宽度，控制所述栅极结构的宽度≥100nm，以减小所述反熔丝结构中编程电压的变化(variation)。

其中，所述接触孔阵列包括沿栅极结构203方向排列的多个接触孔201，所述接触孔阵列与所述栅极结构平行设置，并且所述接触孔201与所述栅极结构之间的距离为20-200nm，更优选为50-150nm。

作为优选，所述多个接触孔201之间设置有一定间隔。为了在所述接触孔阵列上施加电压，在所述接触孔201上方设置金属层202，将所述多个接触孔201电连接。所述金属层可以选用常规的导电材料可以选择铜、铝等常用导电材料，并不局限于某一种。

进一步，所述接触孔201的形状为方形，可以为正方形和长方形中的一种，其中当所述接触孔201为正方形时，只要所述多个接触孔201的排列方向沿栅极结构203的方向即可，以保证所述接触孔阵列与所述栅极结构203平行；当所述接触孔选用长方形时，所述长方形接触孔的设置方式优选为其长沿栅极结构203的方向，其宽与接触孔阵列以及栅极结构203方向垂直。

为了提高所述反熔丝结构的性能，降低编程电压的减小，增加所述接触孔201的大小，其边长≥100nm，当所述接触孔201为长方形时，保证其宽≥100nm。

所述反熔丝结构的工作原理为：所述栅极结构203以及接触孔阵列在不施加电压的情况下，所述栅极结构203和所述接触孔阵列之间具有一定间隔，为断开状态；当在所述反熔丝结构中两侧的元件接地或者电源负极，在所述中间元件施加编程电压时，所述栅极结构203以及接触孔阵列被击穿，其电阻降低，电流变大，如图4所示，本发明中所述反熔丝结构的编程后漏电流(post program leakage)可以根据控制的需求能够得到很好的控制，常规下所述编程后漏电流(post program leakage)为10-10000μA。

本发明所述反熔丝结构包括间隔设置的接触孔阵列和栅极结构，所述接触孔阵列和栅极结构形成夹心结构，在施加电压情况下可以将接触孔阵列和栅极结构击穿，完成对所述反熔丝结构的编程，在本发明中所述反熔丝结构的编程电压也可以通过所述接触孔阵列和所述栅极结构之间的距离进行调整，解决了现有技术中随着半导体器件尺寸的不断减小，造成编程电压过小的问题，使编程电压变得可控，更加方便，提高了半导体器件的性能以及良率。

实施例1

在该具体实施方式中，所述反熔丝结构如图3a所示，在该反熔丝结构中包括位于夹心结构中心的栅极结构203以及位于所述栅极结构两侧的接触孔阵列，所述栅极结构203和所述接触孔阵列均设置于浅沟槽隔离结构上，所述接触孔阵列和所述栅极结构之间的距离X为20-200nm，优选为10-200nm。

其中，位于所述栅极结构203两侧的接触孔阵列是相同的，在每个接触孔阵列中包含多个接触孔201，所述接触孔201为正方形接触孔，其边长≥100nm。

所述反熔丝的编程方法为：所述栅极结构203以及接触孔阵列在不施加电压的情况下，所述栅极结构203和所述接触孔阵列之间具有一定间隔，为断开状态；当在所述接触孔阵列的金属层202接地或者电源负极，在所述栅极结构203施加编程电压时，所述栅极结构203以及接触孔阵列被击穿，完成所述反熔丝结构的编程。

在该实施例中提供了一种所述反熔丝结构的制备方法，所述方法仅仅为示例性的：

首先提供半导体衬底，在所述半导体衬底上形成浅沟槽隔离结构；

具体地，所述半导体衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。此外，在所述半导体衬底还可以形成其他有源器件，在此不再赘述。

然后在所述浅沟槽隔离结构上上形成栅极结构；

具体地，所述栅极结构可以为多晶硅栅极、金属栅极或高K金属栅极中的一种，当选用多晶硅栅极时，优选N⁺或P⁺的多晶硅栅极；下面以多晶硅栅极为例进行说明：在所述浅沟槽隔离结构上形成多晶硅材料层，在本发明中所述多晶硅材料优选为N型掺杂的多晶硅材料层。

在本发明中所述N型掺杂的多晶硅材料层可以通过离子扩散或者离子注入的方法形成，当选用离子扩散方法形成所述多晶硅材料层时，可以在沉积的同时通入含有所需掺杂剂的气体混合物，在沉积的同时进行掺杂；作为优选，在本发明中选用离子注入的方法形成所述N型掺杂多晶硅。图案化所述多晶硅材料以形成栅极结构。

接着在所述栅极结构两侧形成所述接触孔阵列；

具体地在所述浅沟槽隔离结构上形成层间介电层，间介电层较佳地由低介电常数介电材料所形成，例如氟硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料(carbon-containing material)、孔洞性材料(porous-likematerial)或相似物。

层间介电层可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。

然后图案化所述层间介电层，形成接触孔开口，图案化方法可以选用本领用常用方法，例如首先形成光刻胶掩膜层，然后光刻，形成接触孔开口图案，然后以所述光刻胶为掩膜蚀刻所述层间介电层，然后选用导电材料填充所述接触孔开口，形成接触孔，所述导电材料可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。较佳地，导电材料为钨材料。在另一实施例中，导电材料可为钴(Co)、钼(Mo)、氮化钛(TiN)以及含有钨的导电材料或其组合。

最后在所述接触孔上方形成金属层，所述金属层的材料并不受特别的限制。可使用具有从Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al中选择的一种或多种的导电材料和金属化合物。除此之外，可使用其电导率通过掺杂等增大的已知导电聚合物，例如导电聚苯胺、导电聚吡咯、导电聚噻吩、聚亚乙基二氧噻吩(PEDOT)、聚苯乙烯磺酸酯(PSS)等。

实施例2

在该具体实施方式中，所述反熔丝结构如图3b所示，在该反熔丝结构中包括位于夹心结构中心的接触孔阵列以及位于所述接触孔阵列两侧的栅极结构203，所述栅极结构203和所述接触孔阵列均设置于浅沟槽隔离结构上，所述接触孔阵列和所述栅极结构之间的距离X为20-200nm，优选为10-200nm。

其中，位于接触孔阵列两侧的所述栅极结构203是相同的，其中接触孔阵列中包含多个接触孔201，所述接触孔201为正方形接触孔，其边长≥100nm。

所述反熔丝的编程方法为：所述栅极结构203以及接触孔阵列在不施加电压的情况下，所述栅极结构203和所述接触孔阵列之间具有一定间隔，为断开状态；当所述栅极结构203接地或者电源负极，在所述接触孔阵列的金属层202施加编程电压时，所述栅极结构203以及接触孔阵列被击穿，完成所述反熔丝结构的编程。

该实施例中所述反熔丝结构的制备方法可以参照实施例1或者选用其他方法在此不再赘述。

实施例3

在该具体实施方式中，所述反熔丝结构如图3c所示，在该反熔丝结构中包括位于夹心结构中心的栅极结构203以及位于所述栅极结构两侧的接触孔阵列，所述栅极结构203和所述接触孔阵列均设置于浅沟槽隔离结构上，所述接触孔阵列和所述栅极结构之间的距离X为20-200nm，优选为10-200nm。

其中，位于所述栅极结构203两侧的接触孔阵列是相同的，在每个接触孔阵列中包含多个接触孔201，所述接触孔201为长方形接触孔，所述长方形接触孔的边长≥100nm。

所述反熔丝的编程方法为：所述栅极结构203以及接触孔阵列在不施加电压的情况下，所述栅极结构203和所述接触孔阵列之间具有一定间隔，为断开状态；当在所述接触孔阵列的金属层202接地或者电源负极，在所述栅极结构203施加编程电压时，所述栅极结构203以及接触孔阵列被击穿，完成所述反熔丝结构的编程。

该实施例中所述反熔丝结构的制备方法可以参照实施例1或者选用其他方法在此不再赘述。

实施例4

在该具体实施方式中，所述反熔丝结构如图3b所示，在该反熔丝结构中包括位于夹心结构中心的接触孔阵列以及位于所述接触孔阵列两侧的栅极结构203，所述栅极结构203和所述接触孔阵列均设置于浅沟槽隔离结构上，所述接触孔阵列和所述栅极结构之间的距离X为20-200nm，优选为10-200nm。

其中，位于接触孔阵列两侧的所述栅极结构203是相同的，其中接触孔阵列中包含多个接触孔201，所述接触孔201为长方形接触孔，所述长方形接触孔的边长≥100nm。

所述反熔丝的编程方法为：所述栅极结构203以及接触孔阵列在不施加电压的情况下，所述栅极结构203和所述接触孔阵列之间具有一定间隔，为断开状态；当所述栅极结构203接地或者电源负极，在所述接触孔阵列的金属层202施加编程电压时，所述栅极结构203以及接触孔阵列被击穿，完成所述反熔丝结构的编程。

该实施例中所述反熔丝结构的制备方法可以参照实施例1或者选用其他方法在此不再赘述。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种反熔丝结构，包括：

半导体衬底，所述半导体衬底中形成有隔离结构；

栅极结构，位于所述隔离结构上；

接触孔阵列，位于所述隔离结构上，与所述栅极结构并列且间隔设置；

所述反熔丝结构为由所述栅极结构和所述接触孔阵列形成的夹心结构，所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压，在施加所述编程电压时将所述接触孔阵列和所述栅极结构中间的介质层击穿，完成对所述反熔丝结构的编程。

2.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构包括间隔设置的栅极结构-接触孔阵列-栅极结构。

3.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构包括间隔设置的接触孔阵列-栅极结构-接触孔阵列。

4.根据权利要求1所述的反熔丝结构，其特征在于，所述栅极结构和所述接触孔阵列之间的间隔为20-200nm。

5.根据权利要求1所述的反熔丝结构，其特征在于，所述隔离结构为浅沟槽隔离，所述栅极结构和所述接触孔阵列直接设置于所述浅沟槽隔离上。

6.根据权利要求1所述的反熔丝结构，其特征在于，所述接触孔阵列包括沿栅极方向设置的多个接触孔，以及位于所述接触孔上方连接所述多个接触孔的金属层。

7.根据权利要求6所述的反熔丝结构，其特征在于，所述接触孔为方形。

8.根据权利要求7所述的反熔丝结构，其特征在于，所述接触孔为长方形。

9.根据权利要求6所述的反熔丝结构，其特征在于，所述接触孔的边长≥100nm。

10.根据权利要求1所述的反熔丝结构，其特征在于，所述栅极结构为多晶硅栅极结构或金属栅极结构。

11.根据权利要求10所述的反熔丝结构，其特征在于，所述多晶硅栅极为N⁺或P⁺的多晶硅栅极。

12.根据权利要求1或10所述的反熔丝结构，其特征在于，所述栅极结构的宽度≥100nm。

13.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构完成编程后的漏电流为10-10000μA。