CN101325245A - 电子模块及其制造方法和应用 - Google Patents
电子模块及其制造方法和应用 Download PDFInfo
- Publication number
- CN101325245A CN101325245A CNA2008101099822A CN200810109982A CN101325245A CN 101325245 A CN101325245 A CN 101325245A CN A2008101099822 A CNA2008101099822 A CN A2008101099822A CN 200810109982 A CN200810109982 A CN 200810109982A CN 101325245 A CN101325245 A CN 101325245A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory
- electrode
- electrode layer
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 230000015654 memory Effects 0.000 claims abstract description 134
- 239000000463 material Substances 0.000 claims abstract description 80
- 230000009466 transformation Effects 0.000 claims abstract description 30
- 238000005245 sintering Methods 0.000 claims description 68
- 239000002105 nanoparticle Substances 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 18
- 238000007639 printing Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 12
- 238000001035 drying Methods 0.000 claims description 9
- 239000000047 product Substances 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 6
- 239000013067 intermediate product Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 2
- 230000003993 interaction Effects 0.000 abstract description 2
- 238000012805 post-processing Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 18
- 238000000151 deposition Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000000976 ink Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002082 metal nanoparticle Substances 0.000 description 3
- 239000000123 paper Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000443 aerosol Substances 0.000 description 2
- 239000011111 cardboard Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000000153 supplemental effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000009770 conventional sintering Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000000499 gel Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000006194 liquid suspension Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000009768 microwave sintering Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及电子模块，它包括由第一材料形成的至少一个第一材料区和与该第一材料区相邻的至少一个第二材料区，第一材料可借助于电相互作用而在结构上转变以便至少局部地增加其电导率，所述第一材料具有第一转变阈值。根据本发明，第二材料区由第二材料形成，该第二材料也可在结构上转变以便增加其电导率，第二材料具有比第一材料区的转变阈值低的第二转变阈值。借助于本发明，可实现可印刷存储器的后处理电可编程性和非易失性。
Description
技术领域
本发明涉及诸如存储设备一尤其是可印刷存储器的电气单元及其制造方法。存储器可在例如低成本RFID、传感器或媒体应用中使用。本发明还涉及制造方法。
背景技术
导体结构可基于印刷在塑料或纸衬底上并在塑料/纸兼容温度下(T＜200℃)烧结的金属纳米粒子悬浮体来形成。这种银的纳米墨(nanoink)可容易地从诸如Cabot公司或Harima公司之类的公司中购买到。除在炉子中烧结外，本领域中还已知激光烧结[N.Bieri等人，Superlattices and Microstructures 35，437(2004).]、UV烧结和微波烧结[J.Perelaer等人，Adv.Mater.18，2101(2006)]。
在提交本申请时还未出版的专利申请第FI 20060697号描述了一种用于烧结纳米粒子系统的改进方法，电烧结。在该方法中，在电处理下纳米粒子系统导电率显著提高。与常规的热烧结相比，电烧结法快速，并可减少衬底和其它周围结构的热负荷。电烧结实现了经烧结的线的导电率的直接在线监测，且它还实现了在烧结期间导体结构的图案化。FI 20060697还描述了电烧结结构的剩余电阻可通过所施加的电处理的边界条件来系统地控制(例如，源阻抗(偏压电阻器)、基于烧结过程传播的动态源调节等)。
S.Sivaramakrishnan等人在Nature Materials(自然材料)6，149(2007)中提出了另一种在带有纳米金属团簇的可印刷聚合物组合物中受控的绝缘体至金属转变的方法。类似的方法在专利申请公开WO 2007/004033A2中揭示。
US 2004/0085797揭示了一种借助于DC电压改变纳米或微粒子的状态的方法。通过位于含有分散粒子的柔性、类似凝胶的层的表面上的电极施加电压，从而粒子沿电场定向排列或形成团簇，该结构的电导率局部增加。该方法不能良好地适用于制造非易失性结构，且不能用于在表面上形成导线。
WO 2005/104226中揭示了一种通过穿过含有纳米粒子的层施加非常高(＞1kV)的电压脉冲来在半导体芯片中制造穿通触点的方法。该方法不能用于在表面上形成导线。
US 2006/159889公开了一种用于电子产品和显示器的多层印刷方法。在该方法中，将电子墨沉积在表面上并使该墨固化。仅在先前层被固化之后，即达到其最终状态之后，进行后续层的沉积。因此，该方法不能够制造例如印刷的可写入存储器。
发明内容
本发明的一个目的是提供一种新颖的电子模块，具体的是一种存储器元件，其可方便地制造并进行操作。具体地，本发明的目的是提供可印刷存储元件、其中间产物以及使该元件可操作的新颖技术。
本发明的另一个目的是提供一种用于制造模块和模块的实际应用的新颖方法。
本发明是从将在不同条件下进行烧结过程等的两种材料用于构造其中两电极之间的中间层的电导率可通过电相互作用而增加的结构的想法中产生的。具体地，可将具有不同烧结温度的纳米粒子材料用于实现这一结构。如果所述电极的烧结温度被选择为低于中间层的烧结温度，则电极可被方便地烧结而不烧结中间层。中间层随后可用作存储器元件、开关、反熔丝等中的一次写入存储器层。本发明的基本原理还可用于其它的电学领域。
因此，根据本发明的电子模块包括由第一材料形成的至少一个第一材料区和与该第一材料区相邻的至少一个第二材料区，第一材料可借助于电相互作用而在结构上转变以便至少局部地增加其电导率，所述第一材料具有第一转变阈值。根据本发明，第二材料区由第二材料形成，该第二材料也可在结构上转变以便增加其电导率，第二材料具有比第一材料区的转变阈值低的第二转变阈值。
结构转变可通过内部电相互作用(电烧结等过程)或通过外部热辐射增加温度来开始。较佳地，至少所述第一材料的所述结构转变在性质上是永久的。
利用上述原理的存储器元件可通过形成包括两个电极层和存储器层的结构来制造，从而存储器层由可电转变的第一材料形成以便至少局部地增加该层的电导率。这些材料较佳的是含有纳米粒子的材料。根据本发明电极层中的至少一个，较佳的是两者由第二材料制造，该第二材料可转变以增加电极层的导电率。选择层的转变阈值，具体地是转变温度，使得电极层的转变温度低于存储器层的转变阈值。这允许通过使元件受到各层的特性转变阈值之间的条件来将存储器元件从中间产品变换成功能存储器元件。当利用常规的烧结时，条件包括适当的外部温度和/或压力。另一方面，当材料能够借助于电相互作用转变时通过将适当的电场施加到该结构来实现期望的条件(从而，在微观尺度内在内部将电极的温度增加到其转变阈值以上)。
因此，存储器元件包括在至少部分电极材料被涂覆至元件时还未转变的至少一个存储区(存储器比特)。然而，因为电极材料比存储区更易于转变，所以后面它可在不转变存储区的情况下转变。仅在存储器被写入时转变存储区。由于必要材料的涂覆和使各单元起作用可在完全不同的阶段中完成，这允许更直接地制造可印刷存储器单元。
用于制造功能存储器元件的所得的存储器元件或中间产物包括
-两电极层，以及
-由可借助于电相互作用在结构上转变以便至少局部地增加该层的电导率的第一材料制造的存储器层。
电极层和存储器层被排列成关于彼此的这样的相对位置：存储器层的结构转变可通过在电极层之间施加电压来诱导。根据本发明，电极层中的至少一个较佳的是两个由第二材料制造，该第二材料也可在结构上转变以便至少局部地增加该层的电导率，其转变阈值低于存储器层的转变阈值。
这些层可垂直地置于彼此的顶部，作为夹层结构，或横向地作为平面结构。在垂直配置中，向元件写入时中间层的结构转变主要沿垂直于衬底的方向进行。在横向配置中，转变主要沿衬底的平面限定的方向进行。
以上种类的多个存储器单元可被安排成阵列，用以形成具有增加的存储能力的元件。因此，该结构包括一维、二维或三维栅格状的多个存储器单元，从而电极层被安排成允许每一个存储器单元的单独写入和读取。
更具体地，根据本发明的方法、电子模块、印刷电子产品、传感器和RFID标签由独立权利要求所表征。
根据本发明的较佳实施例，提供了一种用于形成存储器元件的方法，所述方法包括形成包括外部电极层和中间存储器层的结构，使得外部层中的至少一个包括纳米粒子，它可被烧结以便增加所述至少一个外部层的电导率，所述至少一个外部层的烧结温度低于所述中间层的烧结温度。
本发明提供显著的优点。借助于本发明，例如，可制造并功能化某些结构，所述结构包括彼此紧密相邻涂覆的两种或多种材料区，但仅其中一个期望通过烧结转变。
在可印刷存储器领域中获得了特定的优点。即，所述结构可用作例如一写多读(WORM)器件。在很多应用中，诸如印刷电子的RFID、传感器和媒体应用，IDTechEx预期其市场增长迅速，存在对于低成本数字存储器的需要。本发明允许后处理、电可编程性、低电压操作以及非易失性，这些都是上述领域中所期望的存储器特性。另一方面，所需的存储器的类型、随机存取存储器(RAM)、ROM或WORM取决于应用。
本发明的另一个优点在于存储器写入可在实际的设备制造过程后完成。这显著优于例如美国专利申请公开US 2007/0057311中描述的印刷器件，其中每一个比特都是在印刷期间形成的。同样，很多其它的常规印刷存储器是ROM类型(只读存储器)，即在制造时写入。
在低成本应用中，存储器制造通常的目标是利用印刷来完成，印刷是潜在的低成本大批量生产的非常有优势的方法。
在本发明的主要应用范围中的产品一般是无源或电池供电的，因此非常重要的是以低电压电平读取和写入其存储器。由于根据本发明的较佳实施例的垂直拓扑器件可被设计成使得允许低操作电压，本发明也向该问题提供了方便的解决方案。
已经观察到，纳米粒子，尤其是包封的金属纳米粒子在存储器的低烧结电压和非易失性方面非常有优势。适合的金属具体是银、金、铜、铂、镍、钯、铁、钛、锡及其合金。
另外的优点通过本发明的其它实施例获得，其中的某些特征在从属权利要求中表征。
根据一个实施例，使用允许结构转变通过内部电相互作用或通过外部热辐照增加温度来开始的材料。
根据一个实施例，使用具有第一和/或第二材料的结构转变特性永久的性质的第一和/或第二材料(诸如WORM存储器中的存储器层)。
根据一个实施例，含纳米粒子的材料，较佳的是含包封纳米粒子且一般具有金属核心的材料被用作第一和/或第二材料。
根据一个实施例，电子模块是通过制造一种结构获得的存储器元件，该结构包括一个或多个存储器单元，每一个存储器单元包括两个电极层和存储器层，从而存储器层由所述第一材料形成，且电极层中的至少一个由所述第二材料形成。一般而言，电极层中的至少一个在电极层的转变阈值以上但存储器层的转变阈值以下的条件下转变，较佳地通过热烧结法或穿过至少一个电极层(较佳地垂直于该层的平面)施加适当的转变电场或电压。存储器单元各自较佳地形成夹层结构，其中存储器层涂覆在外电极层之间。
结构中的诸层中的一层或多层一般通过印刷或气溶胶沉积在衬底上形成。作为衬底，较佳地使用纸、纸板或塑料。
根据较佳的实施例，将诸层作为含有纳米粒子的墨印到衬底上，其在涂覆后干燥。
该结构中的一个或多个层中的纳米粒子较佳地是包封起来的，用以允许方便的沉积和烧结。
当使存储器产品准备好使用时，至少一个外部层通过常规的热烧结法(例如，炉子、激光、UV或微波)或通过较佳地垂直于层的平面在至少一个外部层上施加适当的烧结电场或电压来在低于中间层的烧结温度下烧结。
所述结构较佳的是由以下实现的夹层结构
-将第一电极图案印刷在衬底上，并使所述电极层干燥，
-将中间层印刷在干燥的第一电极图案上，并与第一电极图案部分地重叠，并使中间层干燥，以及
-将第二电极图案印刷到干燥的中间层，并与中间层部分地重叠，并使第二电极层干燥。
多个这样的夹层结构可按一维、二维或三维栅格状形成，从而外部层中的至少一个或两者以连续带状设置，该带与由其它外部层形成的一个或多个带交叉，使得至少在交叉区中中间层保持在两个外部层之间。
可将附加绝缘材料层涂在夹层结构中，以便在烧结中间层之前保持电极层电绝缘。
所述结构也可以是通过在衬底上印刷相互间隔开的第一和第二电极图案，并在第一和第二电极图案之间印刷中间层来实现的平面型结构。
根据本发明的第二方面，第一和第二电极层由含有纳米粒子的层形成，这些层的烧结温度低于中间层的烧结温度。将这些层涂覆在纸、纸板或塑料衬底上。这些层形成夹层结构，如以上更佳详细描述的。此外，该结构可包括一维、二维或三维栅格状的多个这样的夹层结构，从而外部层中的至少一个或两者是连续带状，该带与由其它外部层形成的一个或多个带交叉，使得至少在交叉区中中间层保持在两个外部层之间。
可横向地涂覆这些层以便形成平面型结构。因此，将第一和第二电极层互相间隔地印刷在衬底上，且将存储器层印刷在第一和第二电极层之间。
在存储器应用中，第一和第二电极层已通过常规的热烧结法或通过电烧结法将其温度增加至低于中间层的烧结温度的温度进行了烧结。
根据本发明的第三方面，提供了一种印刷式电子产品，其包括用于制造功能存储器元件的存储器元件或中间产品。
根据本发明的第四方面，提供了传感器器件，包括传感器，该传感器被耦合至用于制造功能存储器元件的存储器元件或中间产品，用以存储由所述传感器提供的数据。
当描述实施例时，术语“电烧结”频繁地用于描述在含有纳米粒子的层中发生的结构转变过程。应注意，在本文中术语“电烧结”具有一般含义：除常规的在烧结过程中纳米粒子相互粘附的范围外，“电烧结”转变还可包括(i)持续的电施加，其导致完全的熔化和重结晶，其间原始的纳米粒子阵列形式消失，(ii)电-热雪崩或击穿类型现象，其导致局部的类似导线的结构的形成。具体地，还应注意，电诱导转变可能不包括整个中间层，而且诱导的导电路径可以是局部特性的。
附图简述
图1A-1D根据本发明的一个较佳实施例示出垂直拓扑的一个存储器比特的制造过程、最终结构和存储器编程的侧视图。
图2A-2C示出图1中以垂直拓扑的存储器比特制造过程和最终结构的俯视图。
图3根据本发明的一个实施例示出二维存储器矩阵的侧视图。
图4示出图3的二维存储器矩阵的俯视图。
图5示出包括附加绝缘层的二维存储器矩阵的侧视图。
图6描述图5的二维存储器矩阵的俯视图。
图7A-7D根据本发明的较佳实施例示出三维存储器矩阵制造过程和最终结构的侧视图。
图8示出利用可选电极配置的三维存储器矩阵结构的侧视图。
图9描述图8的三维存储器矩阵结构的俯视图。
图10A-10C根据本发明的一个实施例示出横向拓扑制造方法的制造过程和结构的侧视图。
图11示出电极的电烧结的示例性配置。
图12示出电极的电烧结的可选配置。
实施例的详细描述
图1和图2描述了本发明的一个较佳实施例。这里，实现了用作一写多读(WORM)存储器元件的垂直平行板三层结构。制造和操作过程基本由图1所示的步骤(A)..(D)组成。该结构的关键性质在于它由分别在温度Tcure1＜Tcure2下烧结的两种纳米粒子墨N1和N2制成。第一电极101首先由材料N1印刷在衬底100上[图1A]并干燥，使得进一步的沉积成为可能。然后中间层102由材料N2印刷并干燥用以允许进一步的沉积[图1B]。然后第二电极103由材料N1因刷并干燥[图1C]。此时，整个结构准备好在温度Tcure1＜T＜Tcure2下烧结，使得在中间层102维持未烧结的同时两电极101、103被烧结且良好导电。这种示出充分不同的烧结温度的纳米粒子墨已经可购买到。存储器比特的编程[图1D]利用“电烧结”来完成：将电压104施加到变得(至少部分地)烧结并示出增加的电导率的中间层。该器件于是用作一写多读(WORM)存储器。这种器件的可能应用包括在传感器应用中的数据记录：例如，可实现监视封装湿度并在编程的间隔/有限交叉处将数据写入存储器的印刷湿气传感器
图2示出图1和以上文字所述的制造过程的俯视图。
图1所示的垂直拓扑的关键优点是电烧结的层102的较小厚度允许以低操作电压/功率写入。此外，薄膜技术领域中公知的层厚通常是良好可控参数。
在我们的试验中我们观察到对于实际应用而言，未烧结层可维持电可烧结足够长的持续时间(若干月、若干年)。
显然，可选地，第一层101和第二层102可在沉积后在温度Tcure1＜T＜Tcure2直接固化，而不仅仅是干燥并稍后固化。
图3、4、5和6示出用于实现二维存储器阵列的另一组本发明的较佳实施例。图3和图4描述这样的结构：其中第一电极201(即，“比特线”)首先被印刷到衬底100上，然后沉积中间存储器层202和第二电极203(即，“字线”)。如从图4所显而易见的，存储器层202的沉积可被沉积在电极交叉位置。
如图5和6所示，附加绝缘层204可在该结构中使用，例如用于帮助解决阶梯覆盖问题。同样，存储器层区202可通过利用绝缘层204来方便地控制，例如通过调节存储器比特的阻抗范围或减小存储器层202的材料消耗。
图7、8和9示出实现三维(3D)存储器结构的又一组较佳实施例。应注意，经由连续沉积多个层的垂直层叠的可能性是印刷方法的基本优势，且包括实现高密度存储器件的潜力(尽管在印刷技术中存在线宽限制，但比特/体积、小的占用面积、高密度有潜力)。图7示出基本的较佳3D存储器结构及其实现过程。首先，第一电极301和第一绝缘区302被沉积在衬底100上[图7A]。然后，存储器层303和另一个绝缘层304被沉积[图7B]，随后沉积第二电极305[图7C]。在这一点上，形成了存储器单元的第一层。然后，3D实现过程可通过沉积绝缘层307和类似地包括例如第一电极308、存储器层309和第二电极310的第二层存储器单元来继续[图7D]。然后可通过类似地重复上述前两个存储器层来进一步继续所述实现过程，直到实现期望的存储器大小[图7D]。
图8示出实现3D存储器结构的另一个较佳实施例(侧视图)。这里，与图7比较，通过本质上利用每一个电极来访问电极顶部和下部的存储器层来提高存储器密度。图8示出第一电极311、存储器层312、绝缘层313和第二电极314。
图9示出x电极和y电极(分别是“比特”和“字”线)如何以交替位置排列(俯视图)。这里，第一组y线321、第一组x线322、第二组y线323和第二组x线324被连续沉积(包括中间存储器层和绝缘层，图9中未示出)。制造过程于是可通过在第一组y线321的位置(顶部)上沉积第三组y线等等来继续。利用y线和x线交替的构造，可获得诸如(i)较高的存储器密度(较薄的结构)，(ii)有助于例如阶梯覆盖的较平坦的结构之类的优点。
图10、11和12示出其中采用横向器件拓扑的另一组较佳的实施例。这里，第一401和第二403电极首先印刷在衬底100上[图10A]，随后印刷存储器层402[图10B]。如上所述，通过将具有不同烧结温度的材料用于电极401、403和存储器层402，整个结构最终可在温度Tcure1＜T＜Tcure2烧结，这将电极烧结但使存储器层保持未烧结。存储器结构稍后可利用所施加电压404的电烧结来写入[图10C]。
可选地，如图11和图12所示，还可将电烧结代替热烧结用于水平存储器结构中电极的烧结。这可以在印刷电极之后(涂覆存储器层之前)[图11]或当选择电烧结强度使得存储器层的较高烧结温度使其在电极烧结的同时保持未烧结时在印刷这两层之后[图12]来完成。在图11和图12中，电烧结法包括涂覆在待烧结结构顶部和下部的烧结电极406、电源和电连接405以及可选的绝缘层407。一般，施加AC电压以促使电极401、403的电烧结。绝缘层407和烧结电极406可在外部，即，不保持为所制造结构的一部分。
显然，电烧结也可类似地用于垂直拓扑(图1...9)的电极中的至少一个的烧结。
如图10中所显然易见的，横向拓扑的主要缺点是实现充分的电烧结长度所需的高印刷分辨率/精确度。这强调了图1中的垂直拓扑的优点。
为了允许写入存储器，该器件包含或被耦合至用于在电极层之间施加电烧结电压的装置。当施加电压时，存储器层的状态改变。
在试验中观察到，电烧结材料的电阻可通过改变受电条件(例如，通过使用串联的偏压电阻器或通过使用其中可控制所施加电压和电流模式的可编程电源)来系统地控制。因此，可多次写每一个存储器单元，每一次所获取的电阻都变得更低。这允许(i)每一个单元中的多个值/多个比特存储，(ii)每一个单元的部分可重写性。即，施加写电压的装置适用于使存储器层的电导率以可控方式逐步增加，以便实现其中存储器单元各自具有三种或更多种预定电导率状态用以增加该器件的容量的存储器元件。
此外，对于附加可重写性，可构造带有有限写周期N的仿真RAM；例如，包含N乘M比特的结构，其中M是存储器存储(块)大小。在写/重写时，使用M比特的新块。另外，该结构包含类似存储器单元的指针存储区，其在每次写入时更新并将读取和下次写访问指向期望的存储块。
本领域的技术人员显然易见(i)存在可利用具有不同烧结温度Tcure1、Tcure2、Tcure3、...、的三种或更多材料实现的附加实施例，(ii)材料不限于金属纳米粒子，而且还可采用其它材料(例如，ITO，掺杂的ZnO等)，(iii)印刷方法不限于基于墨的方法(液体悬浮)，而且还可采用气溶胶沉积技术[例如，参见www.optomec.com的M3D沉积工艺]。
Claims (18)
1.一种形成电模块的方法，所述方法包括：对所述模块形成包括至少一个第一材料区和与所述第一材料区相邻的至少一个第二材料区的结构，所述第一材料区由第一材料形成，所述第一材料可借助于电相互作用而在结构上转变以便至少局部地增加其电导率，所述第一材料具有第一转变阈值，
其特征在于，利用由第二材料形成的第二材料区，所述第二材料可在结构上转变以便增加其电导率，所述第二材料具有比所述第一材料区的转变阈值低的第二转变阈值。
2.如权利要求1所述的方法，其特征在于，所述结构转变可通过内部电相互作用或通过外部热辐射增加温度来开始。
3.如权利要求1或2所述的方法，其特征在于，至少所述第一材料的所述结构转变特性永久。
4.如以上权利要求中的任一项所述的方法，其特征在于，将含有纳米粒子的材料用作所述第一和/或第二材料，所述第一和/或第二材料较佳地包含被包封的纳米粒子，一般具有金属核心。
5.如以上权利要求中的任一项所述的方法，其特征在于，存储器元件作为所述电子模块形成，所述方法包括形成包括一个或多个存储器单元的结构，每一个所述存储器单元都包括两个电极层和一个存储器层，较佳的是以夹层结构的形式，从而所述存储器层由所述第一材料形成，且所述电极层中的至少一个由所述第二材料形成。
6.如权利要求5所述的方法，其特征在于，所述电极层中的至少一个在该电极层的转变阈值以上、但在所述存储器层的转变阈值以下的条件下转变，较佳地通过热烧结法或经由至少一个电极层较佳地垂直于层的平面施加适当的转变电场或电压。
7.如权利要求5或6所述的方法，其特征在于，以一维、二维或三维栅格状形成多个夹层结构，从而所述外部层中的至少一个或两个以连续带状设置，所述带与由所述其它外部层形成的一个带或多个带交叉，使得至少在所述交叉区中所述存储器层保持在两个所述外部层之间。
8.如权利要求5-7中的任一项所述的方法，其特征在于，
-将第一电极层印刷在衬底上，并使所述电极层干燥，
-将所述存储器层印刷在所述干燥的第一电极层上，并与所述第一电极层部分地重叠，并使所述存储器层干燥，以及
-将第二电极层印刷到所述干燥的存储器层上，并与所述存储器层部分地重叠，并使所述第二电极层干燥。
9.如权利要求5或6所述的方法，其特征在于，所述结构是平面结构，所述存储器层和电极层相对于彼此横向地放置在衬底上。
10.一种电子模块，包括
-由第一材料形成的至少一个第一材料区，所述第一材料可借助于电相互作用在结构上转变以便至少局部地增加其电导率，所述第一材料具有第一转变阈值，以及
-与所述第一材料区相邻的至少一个第二材料区，
其特征在于，第二材料区由第二材料形成，所述第二材料也可在结构上转变以便增加其电导率，所述第二材料具有比所述第一材料区的转变阈值低的第二转变阈值。
11.如权利要求10所述的电子模块，其特征在于，在转变之前，所述第一和/或第二材料包含较佳的是包封状的纳米粒子。
12.如权利要求10或11所述的电子模块，其特征在于，它是用于制造功能存储器元件的诸如WORM元件之类的存储器元件或中间产品，包括一个或多个存储器单元，每一个所述单元还包括
-由所述第二材料制造的两个电极层，
-由所述第一材料制造的存储器层，
从而所述电极层和所述存储器层被排列成夹层结构或其它关于彼此的这样的相对位置：所述存储器层的结构转变可通过在所述电极层之间施加电压来诱导。
13.如权利要求12所述的电子模块，其特征在于，它包括控制单元，所述控制单元适用于将所述存储器元件的存储器单元分成存储器块和存储器块指针单元，用以实现具有有限数目的可能写访问的随机存取存储器(RAM)类型的元件。
14.如权利要求12或13所述的电子模块，其特征在于，它包括一维、二维或三维栅格状的多个这样的夹层结构，从而所述外部层中的至少一个或两个是连续带状，所述带与由所述其它外部层形成的一个带或多个带交叉，使得至少在所述交叉区中所述中间层保持在所述外部层之间。
15.如权利要求22-30中的任一项所述的电子模块，其特征在于，它是存储器元件，其中所述电极层中的至少一个——一般是两者都至少部分地处于结构上的转变状态，其中所述层的电导率高于未转变层的电导率。
16.一种包括如权利要求10-15中的任一项所述的电子模块的印刷电子产品。
17.一种传感器器件，包括传感器，其耦合至如权利要求12-15中的任一项所述的用于制造功能存储器元件的存储器元件或中间产品，用以存储由所述传感器提供的数据。
18.一种RFID标签，包括如权利要求12-15中的任一项所述的用于制造功能存储器元件的存储器元件或中间产品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20075429A FI122011B (fi) | 2007-06-08 | 2007-06-08 | Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste |
| FI20075429 | 2007-06-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101325245A true CN101325245A (zh) | 2008-12-17 |
| CN101325245B CN101325245B (zh) | 2011-06-22 |
Family
ID=38212400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101099822A Expired - Fee Related CN101325245B (zh) | 2007-06-08 | 2008-06-06 | 电子模块及其制造方法和应用 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7915097B2 (zh) |
| EP (1) | EP2001053B1 (zh) |
| CN (1) | CN101325245B (zh) |
| FI (1) | FI122011B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347589A (zh) * | 2013-08-02 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
| CN112054121A (zh) * | 2020-09-14 | 2020-12-08 | 清华大学 | 阻变存储器、阻变存储器芯片及其制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI124372B (fi) | 2009-11-13 | 2014-07-31 | Teknologian Tutkimuskeskus Vtt | Kerrostettuihin partikkeleihin liittyvä menetelmä ja tuotteet |
| FI20155964A (fi) * | 2015-12-17 | 2017-06-18 | Teknologian Tutkimuskeskus Vtt Oy | Sähköinen komponentti, piiri, laite, komponentin valmistusmenetelmä ja toimintamenetelmä |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| US7294366B2 (en) * | 1998-09-30 | 2007-11-13 | Optomec Design Company | Laser processing for heat-sensitive mesoscale deposition |
| US6541792B1 (en) * | 2001-09-14 | 2003-04-01 | Hewlett-Packard Development Company, Llp | Memory device having dual tunnel junction memory cells |
| US6821848B2 (en) * | 2002-04-02 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Tunnel-junction structures and methods |
| US7051945B2 (en) * | 2002-09-30 | 2006-05-30 | Nanosys, Inc | Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites |
| US6807079B2 (en) | 2002-11-01 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | Device having a state dependent upon the state of particles dispersed in a carrier |
| CN100386868C (zh) * | 2002-12-18 | 2008-05-07 | 国际商业机器公司 | 自组装电子电路的方法以及由之形成的电路 |
| KR100973282B1 (ko) * | 2003-05-20 | 2010-07-30 | 삼성전자주식회사 | 나노 결정층을 구비하는 소노스 메모리 장치 |
| DE102004003363A1 (de) * | 2004-01-22 | 2005-08-18 | Infineon Technologies Ag | Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung |
| DE102004007633B4 (de) * | 2004-02-17 | 2010-10-14 | Qimonda Ag | Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle |
| WO2005089165A2 (en) * | 2004-03-10 | 2005-09-29 | Nanosys, Inc. | Nano-enabled memory devices and anisotropic charge carrying arrays |
| DE102004020497B8 (de) | 2004-04-26 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen |
| EP1743380B1 (en) * | 2004-05-06 | 2016-12-28 | Sidense Corp. | Split-channel antifuse array architecture |
| US20060098485A1 (en) * | 2004-10-29 | 2006-05-11 | Agfa-Gevaert | Printable non-volatile passive memory element and method of making thereof |
| US20070057311A1 (en) * | 2004-10-29 | 2007-03-15 | Agfa-Gevaert | Conventionally printable non-volatile passive memory element and method of making thereof |
| US20060131555A1 (en) * | 2004-12-22 | 2006-06-22 | Micron Technology, Inc. | Resistance variable devices with controllable channels |
| US8334464B2 (en) | 2005-01-14 | 2012-12-18 | Cabot Corporation | Optimized multi-layer printing of electronics and displays |
| US20060163744A1 (en) * | 2005-01-14 | 2006-07-27 | Cabot Corporation | Printable electrical conductors |
| US7208372B2 (en) * | 2005-01-19 | 2007-04-24 | Sharp Laboratories Of America, Inc. | Non-volatile memory resistor cell with nanotip electrode |
| DE102005005938B4 (de) * | 2005-02-09 | 2009-04-30 | Qimonda Ag | Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung |
| US7507618B2 (en) * | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| CN101238528B (zh) | 2005-07-01 | 2011-12-07 | 新加坡国立大学 | 导电复合材料及制备方法、包括导电复合材料的存储器件 |
| US7297975B2 (en) * | 2005-07-28 | 2007-11-20 | Infineon Technologies Ag | Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same |
| DE102005035445B4 (de) * | 2005-07-28 | 2007-09-27 | Qimonda Ag | Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung |
| US7491962B2 (en) * | 2005-08-30 | 2009-02-17 | Micron Technology, Inc. | Resistance variable memory device with nanoparticle electrode and method of fabrication |
| US7482619B2 (en) * | 2005-09-07 | 2009-01-27 | Samsung Electronics Co., Ltd. | Charge trap memory device comprising composite of nanoparticles and method of fabricating the charge trap memory device |
| KR100790861B1 (ko) * | 2005-10-21 | 2008-01-03 | 삼성전자주식회사 | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 |
| FI121562B (fi) | 2006-07-21 | 2010-12-31 | Valtion Teknillinen | Menetelmä johteiden ja puolijohteiden valmistamiseksi |
| US9011762B2 (en) | 2006-07-21 | 2015-04-21 | Valtion Teknillinen Tutkimuskeskus | Method for manufacturing conductors and semiconductors |
-
2007
- 2007-06-08 FI FI20075429A patent/FI122011B/fi not_active IP Right Cessation
-
2008
- 2008-06-06 US US12/155,671 patent/US7915097B2/en not_active Expired - Fee Related
- 2008-06-06 EP EP08157721.5A patent/EP2001053B1/en not_active Not-in-force
- 2008-06-06 CN CN2008101099822A patent/CN101325245B/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347589A (zh) * | 2013-08-02 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
| CN104347589B (zh) * | 2013-08-02 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
| CN112054121A (zh) * | 2020-09-14 | 2020-12-08 | 清华大学 | 阻变存储器、阻变存储器芯片及其制备方法 |
| CN112054121B (zh) * | 2020-09-14 | 2023-04-07 | 清华大学 | 阻变存储器、阻变存储器芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2001053A3 (en) | 2012-03-28 |
| FI122011B (fi) | 2011-07-15 |
| US20080303583A1 (en) | 2008-12-11 |
| FI20075429A0 (fi) | 2007-06-08 |
| EP2001053A2 (en) | 2008-12-10 |
| EP2001053B1 (en) | 2014-10-29 |
| FI20075429A (fi) | 2008-12-09 |
| CN101325245B (zh) | 2011-06-22 |
| US7915097B2 (en) | 2011-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105118916B (zh) | 电阻式存储器架构和装置 | |
| CN104409632B (zh) | 一种多层结构有机阻变存储器的3d打印制备方法 | |
| JP4563530B2 (ja) | 磁気読出部及び／又はナノ・メモリ素子を使用する量子ランダム・アドレス・メモリ | |
| CN101518164B (zh) | 用于制造导体和半导体的方法 | |
| CN101325245B (zh) | 电子模块及其制造方法和应用 | |
| US7795607B2 (en) | Current focusing memory architecture for use in electrical probe-based memory storage | |
| KR100682939B1 (ko) | 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법 | |
| FI122009B (fi) | Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi | |
| KR20170097681A (ko) | 3d 메카트로닉 오브젝트의 적층적 제조를 위한 방법 | |
| EP1265286A3 (en) | Integrated circuit structure | |
| CN104795493A (zh) | 一种基于纳米线阵列的忆阻器及其制备方法 | |
| NO310946B1 (no) | Leseminne og leseminneinnretninger | |
| JP2020510200A (ja) | 印刷温度センサー | |
| CN103858169B (zh) | 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器 | |
| EP1354503B1 (en) | A method for the implementation of electronic components in via-holes of a multi-layer multi-chip module | |
| CN102468320B (zh) | 具有声子阻断绝缘层的存储单元 | |
| CA2353496C (en) | Scalable data processing apparatus | |
| CN101185167A (zh) | 可编程相变存储器及其方法 | |
| Chopin et al. | Memristive and tunneling effects in 3D interconnected silver nanowires | |
| Zhu et al. | Convertible Insulator–Conductor Transition in Silver Nanowire Networks: Engineering the Nanowire Junctions | |
| US6380553B2 (en) | Multilayer matrix-addressable logic device with a plurality of individually matrix-addressable and stacked thin films of an active material | |
| RU2004116275A (ru) | Электродная решетка, способ и устройство для запоминающей структуры | |
| US8014188B2 (en) | Electric element, switching element, memory element, switching method and memory method | |
| JP5265582B2 (ja) | Ａｍ４ｘ８型遷移元素の四面体アグリゲートを有する空隙尖晶石を電子データ再書き込み可能不揮発性メモリに使用すること及び対応する物質 | |
| RU2275699C2 (ru) | Устройство объемного хранения данных, содержащее множество собранных в пакет запоминающих устройств с матричной адресацией |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110622 Termination date: 20170606 |