CN112054121B - 阻变存储器、阻变存储器芯片及其制备方法 - Google Patents

阻变存储器、阻变存储器芯片及其制备方法 Download PDF

Info

Publication number
CN112054121B
CN112054121B CN202010960339.1A CN202010960339A CN112054121B CN 112054121 B CN112054121 B CN 112054121B CN 202010960339 A CN202010960339 A CN 202010960339A CN 112054121 B CN112054121 B CN 112054121B
Authority
CN
China
Prior art keywords
electrode
random access
access memory
resistive random
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010960339.1A
Other languages
English (en)
Other versions
CN112054121A (zh
Inventor
高滨
孙雯
李辛毅
唐建石
吴华强
钱鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202010960339.1A priority Critical patent/CN112054121B/zh
Publication of CN112054121A publication Critical patent/CN112054121A/zh
Application granted granted Critical
Publication of CN112054121B publication Critical patent/CN112054121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种阻变存储器、阻变存储器芯片及其制备方法。该阻变存储器包括至少一个阻变存储元件，该至少一个阻变存储元件中的每个包括在第一方向上依次叠层的第一电极、阻变层和第二电极，对于每个阻变存储元件，第一电极包括在第一方向上与第二电极交叠的第一部分和与第二电极不交叠的第二部分，第二电极包括在第一方向上与第一电极交叠的第三部分和与第一电极不交叠的第四部分，阻变层设置在第一电极的第一部分与第二电极的第三部分之间，并且第二部分、第一部分和第三部分、第四部分沿第二方向依次排布，第二方向与第一方向垂直。

Description

阻变存储器、阻变存储器芯片及其制备方法
技术领域
本公开的实施例涉及一种阻变存储器、阻变存储器芯片及它们的制备方法。
背景技术
阻变存储器是一种基于阻值变化来记录并存储数据信息的易失性或非易失性存储器，其具有高速度、低功耗的特点，并且可以在小尺寸下实现存储功能。为了进一步改善阻变存储器的结构以及性能，以促进阻变存储器更广泛的应用，可以对阻变存储器的工作状态以及工作机理进行深入、细致的研究。例如，可以采用原位透射电镜测试阻变存储器在工作状态下的微观组织演变过程，从而为阻变存储器的结构以及性能改善提供有价值的实验依据。
发明内容
本公开的至少一实施例提供了一种阻变存储器，该阻变存储器包括至少一个阻变存储元件，其中，所述至少一个阻变存储元件中的每个包括在第一方向上依次叠层的第一电极、阻变层和第二电极，对于所述至少一个阻变存储元件中的每个，所述第一电极包括在所述第一方向上与所述第二电极交叠的第一部分和与所述第二电极不交叠的第二部分，所述第二电极包括在所述第一方向上与所述第一电极交叠的第三部分和与所述第一电极不交叠的第四部分，所述阻变层设置在所述第一电极的第一部分与所述第二电极的第三部分之间，并且所述第二部分、所述第一部分和所述第三部分、所述第四部分沿第二方向依次排布，所述第二方向与所述第一方向垂直。
例如，在本公开至少一实施例提供的阻变存储器中，所述至少一个阻变存储元件包括多个阻变存储元件，所述多个阻变存储元件沿所述第二方向依次排布。
例如，在本公开至少一实施例提供的阻变存储器中，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分在所述第一方向上与另一个阻变存储元件的第二电极的第四部分至少部分交叠。
例如，在本公开至少一实施例提供的阻变存储器中，所述第一电极和所述第二电极相对于所述阻变层的中心呈中心对称。
例如，在本公开至少一实施例提供的阻变存储器中，在所述第二方向上，所述阻变层的尺寸为2纳米至1微米。
例如，在本公开至少一实施例提供的阻变存储器中，在所述第二方向上，相邻两个阻变层的间距为3微米至5微米。
例如，在本公开至少一实施例提供的阻变存储器中，在所述第二方向上，相邻两个第二电极之间的间距为50纳米至1微米，相邻两个第一电极之间的间距为50纳米至1微米。
例如，在本公开至少一实施例提供的阻变存储器还包括至少覆盖所述至少一个阻变存储元件的绝缘保护层，并且所述绝缘保护层的厚度为1至1.5微米。
例如，在本公开至少一实施例提供的阻变存储器中，所述阻变存储器的长度为15微米至20微米，宽度为1微米至3微米，所述长度所在的方向是所述第二方向，所述宽度所在的方向垂直于所述第一方向和所述第二方向。
本公开至少一实施例提供了一种阻变存储器芯片，该阻变存储器芯片包括：衬底、如前所述的阻变存储器、以及多条导线；其中，所述阻变存储器设置在所述衬底上，并且所述第一方向作为平行于所述衬底的方向；所述多条导线中的每条的一端与所述阻变存储器中的至少一个阻变存储元件的第一电极或第二电极电连接，其另一端用于连接驱动电路。
例如，在本公开至少一实施例提供的阻变存储器中，在所述第一方向上，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分至少部分交叠，并且相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分交叠的部分与同一条导线的一端电连接。
例如，在本公开至少一实施例提供的阻变存储器中，所述至少一个阻变存储元件包括多个阻变存储元件，所述多个阻变存储元件沿所述第二方向依次排布，并且所述阻变存储器中的每个阻变存储元件的第一电极与所述多条导线中的同一条导线电连接，所述阻变存储器中的每个阻变存储元件的第二电极分别与所述多条导线中的不同导线的一端一一电连接。
本公开至少一实施例提供了一种阻变存储器的制备方法，该方法包括：提供基底；以及在所述基底上形成至少一个阻变存储元件，所述至少一个阻变存储元件中的每个包括在第一方向上依次叠层的第一电极、阻变层和第二电极；其中，在所述第一方向上，对于所述至少一个阻变存储元件中的每个，所述第一电极包括与所述第二电极交叠的第一部分和与所述第二电极不交叠的第二部分，所述第二电极包括与所述第一电极交叠的第三部分和与所述第一电极不交叠的第四部分，并且所述阻变层设置在所述第一电极的第一部分与所述第二电极的第三部分之间，并且所述第二部分、所述第一部分和所述第三部分、所述第四部分沿第二方向依次排布，所述第二方向是与所述第一方向垂直的方向。
例如，在本公开至少一实施例提供的一种阻变存储器的制备方法中，在所述基底上形成至少一个阻变存储元件包括：用光刻工艺在基底上形成所述至少一个阻变存储器元件中的每个的第一电极；对于每个第一电极，用光刻工艺在所述第一电极上形成所述阻变层；以及对于每个阻变层，用光刻工艺在所述阻变层上形成所述第二电极。
例如，本公开至少一实施例提供的一种阻变存储器的制备方法还包括：在所述至少一个阻变存储元件的远离所述基底的一侧形成绝缘保护层。
例如，本公开至少一实施例提供的一种阻变存储器的制备方法还包括：在用光刻工艺形成第一电极时，形成与所述第一电极电连接的第一测试电极；在用光刻工艺形成第二电极时，形成与所述第二电极电连接的第二测试电极；通过所述第一测试电极和所述第二测试电极测试所述至少一个阻变存储元件的宏观电学性能，并且在测试结果正常的情况下在所述至少一个阻变存储元件的远离所述基底的一侧形成绝缘保护层；用聚焦离子束去除所述第一测试电极和第二测试电极。
本公开至少一实施例提供了一种阻变存储器芯片的制备方法，该方法包括：提供衬底；将前所述的阻变存储器设置在衬底上，所述第一方向作为平行于所述衬底的方向；以及将多条导线设置在衬底上，所述多条导线中的每条的一端与所述阻变存储器中的至少一个阻变存储元件的第一电极或第二电极电连接，其另一端用于连接驱动电路。
例如，在本公开至少一实施例提供的一种阻变存储器的制备方法中，在所述第一方向上，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分至少部分交叠，所述制备方法还包括：将相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分交叠的部分与同一条导线电连接。
例如，在本公开至少一实施例提供的一种阻变存储器的制备方法中，在所述第一方向上，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分至少部分交叠，所述制备方法还包括：将所述阻变存储器中的每个阻变存储元件的第一电极与同一条导线的一端电连接，将所述阻变存储器中的每个阻变存储元件的第二电极分别与所述多条导线中的不同导线的一端一一电连接。
例如，在本公开至少一实施例提供的一种阻变存储器的制备方法中，所述将如权利要求1的阻变存储器设置在衬底上还包括：在所述阻变存储器的宽度的方向上，将所述阻变存储器减薄为10纳米至50纳米，其中，所述宽度所在的方向垂直于所述第一方向和所述第二方向。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A是本公开至少一实施例提供的阻变存储器的俯视示意图。
图1B是本公开至少一实施例提供的阻变存储器的截面示意图。
图1C是本公开至少一实施例提供的阻变存储器的截面示意图。
图2A是本公开至少一实施例提供的阻变存储器的俯视示意图。
图2B是本公开至少一实施例提供的阻变存储器的截面示意图。
图3是本公开一实施例提供的阻变存储器芯片的平面示意图。
图4是本公开另一实施例提供的阻变存储器芯片的平面示意图。
图5是本公开再一实施例提供的阻变存储器芯片的平面示意图。
图6是根据本公开至少一实施例提供的阻变存储器的制备方法的流程图。
图7是图6中的形成至少一个阻变存储元件的方法的流程图。
图8是根据本公开至少一实施例的阻变存储器的制备方法的流程图。
图9A和图9B是示出图8中的子步骤S8201至S8203所得到的结果。
图10是本公开至少一实施例的阻变存储器芯片的制备方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在阻变存储器的原位测试实验过程中，本公开的发明人发现，现有的原位透射电镜用阻变存储器结构至少存在如下三大缺点：一是阻变存储器尺寸的局限性。通常，原位透射电镜用阻变存储器是在简单的顶电极-阻变层-底电极的“三明治”结构的基础上，采用聚焦离子束切割该三明治结构区域，以形成不同尺寸的阻变存储器。然而，在此过程中，由于离子束流的切割尺寸通常为10纳米至50纳米，所以，用聚焦离子束切割法所得到的原位透射电镜用阻变存储器的尺寸不会小于50纳米，甚至在实践中，用聚焦离子束切割法法形成的阻变存储器的尺寸通常在500纳米以上。二是在聚焦离子束切割过程中阻变层容易被损伤。由于在聚焦离子束切割过程中，离子束流具有在10纳米到30纳米的影响区域，所以“三明治”结构中的阻变层无法避免会有部分处于离子束影响区域内，由此受到一定程度的损伤。三是在沉积铂导线过程中阻变层容易被污染。由于为了将阻变存储器的顶电极、底电极分别与原位测试芯片(下文中又称为驱动电路)上的不同电极连接，需要沉积导线(例如，铂导线)。在此过程中，导线的沉积区域存在50纳米至1微米的扩散范围，所以阻变层很可能被沉积过程中使用的材料污染，进而在原位测试过程中造成短路。
本公开至少一实施例提供一种阻变存储器，该阻变存储器包括至少一个阻变存储元件，其中，至少一个阻变存储元件中的每个包括在第一方向上依次叠层的第一电极、阻变层和第二电极，对于至少一个阻变存储元件中的每个，第一电极包括在第一方向上与第二电极交叠的第一部分和与第二电极不交叠的第二部分，第二电极包括在第一方向上与第一电极交叠的第三部分和与第一电极不交叠的第四部分，阻变层设置在第一电极的第一部分与第二电极的第三部分之间，并且第二部分、第一部分和第三部分、第四部分沿第二方向依次排布，第二方向与第一方向垂直。
由此，本公开至少一实施例提供的阻变存储器通过将阻变层设置在底电极的一部分和顶电极的一部分之间而不是简单的“三明治”结构来控制阻变层的尺寸尽可能小，这样有利于在原位测试中确定阻变层中发生动态阻变的更确切的位置，并且可以实现原子分辨率倍数下的微观组织测试。
下面，将参考附图详细地说明本公开的实施例提供的阻变存储器、阻变存储器芯片及它们的制备方法。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
图1A是本公开至少一实施例提供的阻变存储器的俯视示意图，图1B是本公开至少一实施例提供的阻变存储器的截面示意图，例如，图1B是沿图1A中的AA’线剖切得到的。
如图1A所示，阻变存储器100包括阻变存储元件R1。阻变存储元件R1包括第一电极101、阻变层102和第二电极103，并且第一电极101、阻变层102和第二电极103在第一方向上依次叠层。例如，第一电极、第二电极可以分别是阻变存储元件的底电极和顶电极，第一方向是阻变存储器的高度H方向，即图中的竖直方向。第一电极101包括在第一方向上与第二电极103交叠的第一部分1011和与第二电极103不交叠的第二部分1012，并且第二电极103包括在第一方向上与第一电极101交叠的第三部分1031和与第一电极101不交叠的第四部分1032。阻变层102设置在第一电极101的第一部分1011和第二电极103的第三部分1031之间。第二部分1012、第一部分1011和第三部分1031(即第一电极101和第二电极103交叠的部分)、第四部分1032沿第二方向依次排布，此时，第二部分1012、阻变层102、第四部分1032沿第二方向依次排布。例如，第二方向与第一方向垂直，第二方向可以是阻变存储器的长度L方向，即图中的水平方向。
例如，第一电极101和第二电极103可以是由铜、铝、钛等金属材料或者合金材料形成的电极。阻变层102的材料可以是例如氧化铪(HfO2)、氧化钽(TaO2)、氧化钛(TiO2)等。
例如，阻变存储器100还包括填充在第一电极、阻变层和第二电极之间以防止短路的绝缘体，该绝缘体的材料可以是二氧化硅、三氧化二铝等。此外，阻变存储器还包括基底，例如，基底可以包括基板层和二氧化硅层的叠层，基板层的材料可以是刚性基板或柔性基板，刚性基板可以为玻璃基板、陶瓷基板、塑料基板等，柔性基板可以为塑料基板(例如聚酰亚胺基板)、树脂基板等，本公开的实施例对此不做限定。
例如，在一些实施例中，第一电极101和第二电极103相对于阻变层102的中心呈中心对称，如图1B所示，这样的结构可以简化制备阻变存储器100时的工艺流程，例如采用光刻工艺制作阻变存储器100时，由于第一电极101和第二电极103相对于阻变层102的中心呈中心对称，因而它们具有相同的形状，从而可以使用同一掩模来制备第一电极101和第二电极103而无需分别加工两种不同的掩模。但需要注意的是，本公开的实施例包括但不限于此，第一电极101和第二电极103也可以相对于阻变层102不呈中心对称，例如第一电极101和第二电极在高度H方向上的尺寸可以不一样，第一电极和第二电极在长度L方向上的尺寸也可以不一样等。
例如，如图1A和图1B所示，在阻变存储器100的长度L方向上，阻变层102的尺寸LR为2纳米至1微米，例如3纳米、5纳米或者7纳米等。阻变存储器100的阻变层102的尺寸越小，越有利于在原位测试过程中更精确地确定阻变层102中发生动态阻变的确切位置。通过阻变存储器100的上述结构设置，阻变存储器100的阻变层尺寸LR可以缩小至2纳米，由此有利于实现原子分辨率倍数下的微观组织测试。
例如，为使阻变存储器100可以放置于原位透射电镜的样品台上，阻变存储器100的长度L可以为15微米至20微米，例如16微米、17微米或者18微米等，阻变存储器100的宽度W可以为1微米至3微米，例如1微米、1.5微米或者2.5微米等，阻变存储器100的高度H可以为10微米至15微米，例如10微米、12微米或者13微米等，其中第一电极的高度可以为50纳米至100纳米，阻变层的高度可以为2纳米至20纳米，第二电极的高度可以为50纳米至100纳米。此外，阻变存储器100的宽度W还可以被减薄为10纳米至50纳米，例如20纳米或者30纳米等，由此将更有利于原位测试。
需要注意的是，图1A为了方便示意，将第二电极103在宽度W方向上的尺寸示出为小于第一电极在宽度W方向上的尺寸，但本公开对此不作限定，第二电极在宽度W方向上的尺寸也可以等于或大于第一电极在宽度W方向上的尺寸，只要满足阻变存储器的总体宽度要求即可。同样为了方便示意，将阻变层在宽度W方向上的尺寸示出为等于第一电极在宽度W方向上的尺寸，但本公开对此不作限定。例如，在一些示例中，阻变层在宽度W方向上的尺寸等于第一电极101和/或第二电极103的尺寸；在另一些示例中，阻变层102在宽度W方向上的尺寸小于第一电极101和第二电极103的尺寸，如此，在用聚焦离子束减薄阻变存储器的情况下可避免阻变层102在宽度W方向上受到损伤。
图1C是本公开的至少实施例提供的阻变存储器的另一截面示意图，例如，图1C是沿图1A中的AA’线剖切得到的。
例如，阻变存储器100还可以包括至少覆盖至少一个阻变存储元件的绝缘保护层104，并且绝缘保护层104的厚度可以为1微米至1.5微米，例如1.2微米或者1.3微米等。这是为了确保在阻变存储器100仅包括一个阻变存储元件，例如仅包括阻变存储元件R1时，阻变存储元件R1的第一电极和第二电极之间不发生短路，同时也为了确保在阻变存储器包括多个阻变存储元件，例如包括阻变存储元件R1、R2、R3时，相邻两个阻变存储元件之间不发生短路。此外，绝缘保护层104的材料可以是二氧化硅等。
需要注意的是，本公开对第一电极101和第二电极103在长度L方向上的排布顺序不做限定，虽然图1B和图1C中都示出为第二电极103相对于第一电极101在其左侧，但本领域人员应该理解，第二电极103也可以相对于第一电极101在其右侧。
需要注意的是，图1A至图1C中示出阻变存储器100仅包含一个阻变存储元件R1，这仅仅是为了方便说明阻变存储元件的结构，实际上，阻变存储器100可以包括多于一个阻变存储元件，例如下文所描述的图2A和图2B中的阻变存储元件R1、R2和R3。
图2A是本公开至少一实施例提供的阻变存储器100的俯视示意图，图2B是本公开至少一实施例提供的阻变存储器的截面示意图。例如，图2B是沿图2A中的AA’线剖切得到的。
在满足原位透射电镜的样品台尺寸要求的情况下，在一些实施例中，阻变存储器100可以包括多个阻变存储元件，在进行原位测试时，可通过在该多个阻变存储元件之间进行对照试验而获得更多更有价值的实验数据，同时还可以节省相同的工艺步骤和时间。
例如，如图2A和图2B所示，阻变存储器100可以包括3个阻变存储元件R1、R2和R3，并且该3个阻变存储元件R1、R2和R3沿第二方向，即阻变存储器的长度L方向，依次排布。需要注意的是，图2A和图2B中将阻变存储元件的数量示出为3个仅仅是出于例示和说明的目的，本公开对阻变存储元件的数量并不作限定，阻变存储元件的数量也可以为2个或者比3个更多。
例如，在第二方向上，即在阻变存储器100的长度L方向上，相邻两个阻变层之间的间距P1可以为3微米至5微米，例如3.5微米、4微米或者4.5微米等，这是在满足阻变存储器100的整体长度L为15微米至20微米的前提下经过计算和实验得出的取值范围。间距P1指的是相邻两个阻变层的中心之间的距离。
例如，在第二方向上，即阻变存储器100的长度L方向上，相邻两个第一电极101之间的间距P2为50纳米至1微米，并且相邻两个第二电极103之间的间距P3也为50纳米至1微米。间距P2指的是相邻两个第一电极101之间的最短距离，即相邻两个第一电极101之间的相邻侧边相隔的距离，间距P3指的是相邻两个第二电极103之间的最短距离，即相邻两个第二电极103之间的相邻侧边相隔的距离，这也是在满足阻变存储器100的整体长度L为15微米至20微米的前提下经过计算和实验得出的取值范围。
图2A和图2B所示的间距P1、P2和P3可以保证在阻变存储器100被制备成用于原位测试的阻变存储芯片(例如下文图3、图4和图5分别示出的阻变存储芯片300、400和500)期间，避免阻变层在沉积导线时由于导线材料的扩散而受到污染。本领域人员应当理解，上述间距P1、P2和P3的尺寸范围可以根据导线材料的扩散范围、阻变存储器100所包含的阻变存储元件的数量和阻变存储器100的整体尺寸而调整。
在一些实施例中，如图2A和图2B所示，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极101的第二部分1012可以在第一方向上与另一个阻变存储元件的第二电极103的第四部分1032至少部分交叠。例如，以相邻两个阻变存储元件R2、R3为例，阻变存储器元件R2的第一电极101的第二部分1012在阻变存储器100在第一方向上(即阻变存储器的高度H方向上)与阻变存储元件R3的第二电极103的第四部分1032至少部分交叠，在这种情况下，阻变存储器100被制备成阻变存储器芯片(例如下文图3、图4和图5所示的阻变存储器芯片300、400和500)时，阻变存储元件R2的第一电极101和阻变存储元件R3的第二电极103可以用同一条导线连接，以节省成本和工艺过程。
需要注意的是，虽然图2A和2B中将相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分示出为在阻变存储器的长度方向上与另一个阻变存储元件的第二电极的第四部分至少部分交叠，但是本领域人员应当理解，如果即使相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分不交叠也不会使阻变层由于沉积导线而被污染，例如，当阻变存储元件的数量较少彼此之间间距较宽时，这两者也可以设计为相互不交叠。
需要注意的是，本公开的实施例没有将阻变存储器100中包含的多个阻变存储元件的各个组成部分在各个方向上的尺寸限制为相同，例如，阻变存储元件R1、R2和R3各自的第一电极、阻变层、第二电极在长度L方向、高度H方向、宽度W方向上的尺寸可以互不相同。
以上结合图1A至图1C以及图2A至图2B描述了用于原位透射电镜测试的阻变存储器100的结构，下面结合图3至图5描述用于原位透射电镜测试的阻变存储器芯片(如图3、图4和图5中所示的阻变存储器芯片300、400或500)的结构。上述阻变存储器100作为阻变存储器芯片300、400和500主要构成部分。
例如，图3是本公开一实施例提供的阻变存储器芯片300的平面示意图。
如图3所示，阻变存储器芯片300包括衬底301(例如，氮化硅薄膜)、图1A至图1C以及图2A和图2B所示的阻变存储器100、多条导线(例如，铂导线)302。阻变存储器100设置在衬底301上，并且将阻变存储器100的高度H方向作为平行于衬底301的方向而设置。多条导线302中的每条导线的一端与阻变存储器100中的3个阻变存储元件R1、R2和R3中的一个阻变存储元件的第一电极101或第二电极103电连接，多条导线302的另一端用于连接驱动电路。
例如，衬底301可以是氮化硅薄膜，在原位透射电镜测试实验中，其可以承受温度大于1000℃的高温，承受恶劣的沉积和化学条件，在成像分辨率和机械强度上提供理想的平衡，并且可以提供平整、绝缘、疏水性的平面。驱动电路可以是在原位透射电镜测试实验中对驱动阻变存储器芯片的电极起驱动作用的驱动芯片或电学测试芯片，其具有用来连接阻变存储器芯片的各个电极的驱动电极。目前，驱动电路(或驱动芯片)和各种窗口大小、厚度的氮化硅薄膜可以通过市场直接获取。
例如，多条导线302的材料可以采用铂或其他满足要求的金属或金属合金。如果采用铂作为材料沉积铂导线，例如，铂导线的沉积厚度可以约为300纳米，由此实现电极和驱动电路的稳定电连接。
如图3所示，驱动电路可以包括多个驱动电极V1、V2、V3和V4，当在驱动电极V1和V2之间施加电压时，可对阻变存储元件R1进行原位测试；当在驱动电极V2和V3之间施加电压时，可对阻变存储元件R2进行原位测试，当在驱动电极V3和V4之间施加电压时，可对阻变存储元件R3进行原位测试。由此可以实现分别对多个阻变存储元件进行测试或同时对多个阻变存储元件进行测试。
例如，图4是本公开另一实施例提供的阻变存储器芯片400的平面示意图。
如图4所示，与图3所示的阻变存储器芯片300的不同之处在于，阻变存储器芯片400所包含的阻变存储器100中，相邻两个阻变存储元件(例如R1、R2和R3中的任意相邻的两个)中的一个阻变存储元件的第一电极的第二部分1012与另一个阻变存储元件的第二电极的第四部分1032相互交叠。在这种情况下，可以在相互交叠的第一电极的第二部分1012与第二电极的第四部分1032上沉积同一条导线。与图3相比，这种方式可以节省沉积导线的工艺流程，减少导线数量，并且节省成本。
类似地，当在驱动电极V1和V2之间施加电压时，可对阻变存储元件R1进行原位测试；当在驱动电极V2和V3之间施加电压时，可对阻变存储元件R2进行原位测试，当在驱动电极V3和V4之间施加电压时，可对阻变存储元件R3进行原位测试。由此可以实现分别对多个阻变存储元件进行测试或同时对多个阻变存储元件进行测试。
图5是本公开另一实施例提供的阻变存储器芯片500的平面示意图。
如图5所示，与图3所示的阻变存储器芯片300和图4所示的阻变存储器400的不同之处在于，阻变存储器芯片500所包含的阻变存储器100中，所有阻变存储元件R1、R2和R3的各个第一电极101之间沉积有导电材料，以便于用同一条导线将所有阻变存储元件R1、R2和R3的各个第一电极101电连接到驱动电路上的同一个驱动电极，例如图中的驱动电极V4，该导电材料可以是与导线相同的材料、与第一电极本身相同的材料或其他合适的材料。此时，所有阻变存储元件的各个第二电极分别用不同的导线连接到该驱动电路上的不同的驱动电极，例如，阻变存储器R1、R2和R3的各个第二电极103分别用不同的导线连接到驱动电极V1、V2和V3。
由此，当在驱动电极V1和V4之间施加电压时，可对阻变存储元件R1进行原位测试；当在驱动电极V2和V4之间施加电压时，可对阻变存储元件R2进行原位测试，当在驱动电极V3和V4之间施加电压时，可对阻变存储元件R3进行原位测试。由此可以实现分别对多个阻变存储元件进行测试或同时对多个阻变存储元件进行测试。
例如，各阻变存储器芯片的结构还可适用于探针式原位样品台。例如，对于阻变存储器芯片500，通过调节沉积导线(例如，铂导线)的位置，将所有阻变存储元件的底电极连接在一起并与原位透射电镜上用于承载阻变存储器的金属载网(例如，铜网)相连接，金属载网连接到偏置电压。同时将各个阻变存储元件的顶电极延伸至阻变存储器的表面以与探针的针尖相接触。如此，通过移动探针在每个阻变存储元件的顶电极的位置对每个阻变存储元件施加测试电压，实现对不同阻变存储元件的原位测试操作。
以上结合图1A至图1C以及图2A和图2B描述了可用于原位透射电镜测试的阻变存储器100的结构，并结合图3至图5描述了用于可原位透射电镜测试的阻变存储器芯片300、400和500的结构。下面分别描述上述阻变存储器100的制备方法和上述阻变存储器芯片300、400和500的制备方法。
例如，图6是本公开至少一实施例的阻变存储器100的制备方法的流程图。
如图6所示，阻变存储器100的制备方法包括步骤S610～S620，并且可选地还可以包括步骤S630。
步骤S610：提供基底。
例如，基底可以包括基板层和二氧化硅层的叠层，基板层的材料可以是刚性基板或柔性基板，刚性基板可以为玻璃基板、陶瓷基板、塑料基板等，柔性基板可以为塑料基板(例如聚酰亚胺基板)、树脂基板等，本公开的实施例对此不做限定。
步骤S620：在该基底上形成至少一个阻变存储元件。
为方便说明，下面以如图2B所示的包含3个阻变存储元件R1、R2和R3的情况为例进行介绍。
例如，阻变存储元件R1、R2和R3中的每个如图1A和图1B所示，包括在高度H方向上依次叠层的第一电极101、阻变层102和第二电极103，并且，在高度H方向上，对于阻变存储元件R1、R2和R3中的每个，第一电极101包括与第二电极103交叠的第一部分1011和与第二电极103不交叠的第二部分1012，第二电极103包括与第一电极101交叠的第三部分1031和与第一电极不交叠的第四部分1032，并且，阻变层102设置在第一电极101的第一部分1011与第二电极103的第三部分1031之间，并且，第一电极101的第二部分1012、第一部分1011和第二电极103的第三部分1031(即第一电极101和第二电极103的交叠部分)、第四部分1032沿第二方向，即阻变存储器的长度L方向依次排布。
此外，在一些实施例中，如图6中虚线所示，该制备方法还可以包括步骤S630。
步骤S630：在至少一个阻变存储元件的远离基底的一侧形成绝缘保护层。
例如，绝缘保护层可以确保在多个阻变存储元件R1、R2、R3中的相邻两个阻变存储元件之间不发生短路。绝缘保护层的材料可以是二氧化硅等。
例如，图7是形成至少一个阻变存储元件的方法的流程图。
如图7所示，图6中的步骤S620可以包括分别对应于制备每个阻变存储元件的第一电极、阻变层和第二电子的子步骤S6201至S6203。
子步骤S6201：用光刻工艺在基底上形成至少一个阻变存储器元件中的每个的第一电极。
例如，用光刻工艺在基底上形成阻变存储器元件R1、R2和R3中的每个的第一电极。
例如，在一个示例中，该过程可以至少包括：首先在基底上沉积第一电极材料(例如，铝、铜、钛等)；然后在该材料上旋转涂布正性光刻胶；然后在光学曝光系统中使基底与具有第一电极目标图案的掩模对准，并在电子束下曝光，之后进行显影，由于采用的是正性光刻胶，被曝光的部分光刻胶可在显影液中被去除，从而留下具有第一电极目标图案的光刻胶；然后利用该具有第一电极目标图案的光刻胶为掩模对第一电极材料进行刻蚀，以形成具有第一电极目标图案的第一电极101；最后例如采用电子束曝光去除该具有第一电极目标图案的光刻胶以暴露出具有第一电极目标图案的第一电极101。
此外，该过程还可以包括前烘(例如，采用温度90～120℃)、后烘(例如采用温度90～180℃)以去除光刻胶中的溶剂和增加光刻胶与基底的粘附力等步骤，此处不再赘述。
子步骤S6202：对于每个第一电极，用光刻工艺在第一电极上形成阻变层。
例如，用光刻工艺在各个第一电极上形成阻变存储器元件R1、R2和R3的各个阻变层。
例如，该过程可以至少包括：首先在第一电极101远离基底的表面上沉积阻变层的材料(例如，氧化铪、氧化钽、氧化钛等)；然后在该材料上旋转涂布正性光刻胶；然后在光学曝光系统中使基底与具有阻变层目标图案的掩模对准，并在电子束下曝光，之后进行显影，由于采用的是正性光刻胶，被曝光的部分光刻胶在显影液中被去除，从而留下具有阻变层目标图案的光刻胶；然后利用该具有阻变层目标图案的光刻胶为掩模对阻变层材料进行刻蚀，以形成具有阻变层目标图案的阻变层102；最后采用例如电子束曝光去除该具有阻变层目标图案的光刻胶以暴露出具有阻变层目标图案的阻变层102。
例如，在形成阻变层102之后，在阻变层材料被刻蚀掉的位置处填充绝缘体，使阻变层102远离基底的表面平整。
子步骤S6203：对于每个阻变层，用光刻工艺在所述阻变层上形成所述第二电极。
例如，用光刻工艺在各个阻变层上形成阻变存储器元件R1、R2和R3的各个第二电极。
例如，该过程可以至少包括：首先阻变层102远离基底的表面上沉积第二电极的材料(例如，铝、铜、钛等)；然后在该材料上旋转涂布正性光刻胶；然后在光学曝光系统中使基底与具有第二电极目标图案的掩模对准，并在电子束下曝光，之后进行显影，由于采用的是正性光刻胶，被曝光的部分光刻胶在显影液中可被去除，从而留下具有第二电极目标图案的光刻胶；然后利用该具有第二电极目标图案的光刻胶为掩模对第二电极材料进行刻蚀，以形成具有第二电极目标图案的第二电极103；最后采用例如电子束曝光去除该具有第二电极目标图案的光刻胶以暴露出具有第二电极目标图案的第二电极103。
执行子步骤S6201至S6203之后得到的结果可以如图2A和图2B所示。
例如，光刻工艺中的刻蚀工艺可以使用利用化学试剂与被刻蚀材料发生化学反应进行刻蚀的湿法刻蚀或/和利用反应气体与等离子体进行刻蚀的干法刻蚀。干法刻蚀可以采用氩气或氧气等离子体作为刻蚀的反应气体。
例如，图8是根据本公开至少一实施例的阻变存储器的制备方法的流程图。
如图8所示，步骤S810与图6所示的步骤S610是相同的，可选的步骤S840与图6所示的可选的步骤S630也是相同的，不同之处在于图8中增加了对阻变存储器100中的各个阻变存储器R1、R2和R3进行宏观电学测试的步骤。此时，如图8所示，在基底上提供阻变存储器的步骤S820包括子步骤S8201、S8202和S8203。
子步骤S8201：用光刻工艺在基底上形成至少一个阻变存储器元件中的每个的第一电极并且形成与第一电极连接的第一测试电极。
例如，用光刻工艺在基底上形成阻变存储器元件R1、R2和R3中的每个的第一电极101的同时用光刻工艺在基底上还形成各个第一电极101的相应的第一测试电极901(在图9A中示出)。
子步骤S8202：对于每个第一电极，用光刻工艺在第一电极上形成阻变层。
例如，用光刻工艺在各个第一电极101上形成阻变存储器元件R1、R2和R3的各个阻变层102。
子步骤S8203：对于每个阻变层，用光刻工艺在阻变层上形成第二电极，并且形成与第二电极电连接的第二测试电极。
例如，用光刻工艺在各个阻变层102上形成阻变存储器元件R1、R2和R3的各个第二电极103的同时用光刻工艺还形成与各个第二电极103连接的相应第二测试电极902(在图9A中示出)。
执行子步骤S8201至S8203之后得到的结果可以如图9A和图9B所示。
然后，在步骤S830，测试各个阻变存储元件R1、R2和R3的宏观电学性能是否正常。若测试结果异常，则返回步骤S810，即重新制备阻变存储器100。
若测试结果正常，则进行步骤S840，在阻变存储元件的远离所述基底的一侧形成绝缘保护层。然后，在步骤S850，用聚焦离子束去除第一测试电极901和第二测试电极902。具体地，用聚焦离子束沿垂直于图9A所示的俯视示意图的方向将第一测试电极和第二测试电极切割掉，使阻变存储元件R1、R2和R3可用于原位测试。
本领域技术人员应当理解，上述制备方法也适用于包含其他数量的阻变存储元件的阻变存储器100。
以上结合图6至图9B描述了阻变存储器100的制备方法，下面结合图10描述阻变存储器芯片的制备方法。
例如，图10是根据本公开至少一实施例的阻变存储器芯片的制备方法的流程图。
如图10所示，阻变存储器芯片的制备方法包括步骤S1010至S1030。
步骤S1010：提供衬底。
例如，该衬底为图3至图5所示的衬底301，例如为氮化硅薄膜。
步骤S1020：将阻变存储器设置在衬底上，第一方向作为平行于衬底的方向。
例如，将如前所述的阻变存储器100设置在衬底上，阻变存储器100的高度H方向作为平行于衬底的方向。在步骤S1020中，通过在远离阻变存储元件的区域形成焊点，将阻变存储器焊接在衬底301上，以避免焊接材料污染阻变存储元件。
步骤S1030：将多条导线设置在衬底上，多条导线中的每条的一端与阻变存储器中的至少一个阻变存储元件的第一电极或第二电极电连接，其另一端用于连接驱动电路。
例如，采用沉积等工艺将多条导线(例如，图3至图5所示的导线302)形成在衬底上，多条导线中的每条的一端与阻变存储器100中的至少一个阻变存储元件R1、R2或者R3的第一电极101或第二电极102连接，其另一端用于连接驱动电路。
多条导线的材料可以采用铂或其他满足要求的金属或金属合金。如果采用铂作为材料沉积铂导线，铂导线的沉积厚度可以约为300纳米，以实现电极和驱动电路的稳定电连接。
其中，在步骤S1030中，根据阻变存储器100的结构，多条导线的形成方式有多种。第一种方式是，若在阻变存储器100的高度H方向上，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分不交叠，则在步骤S1030中，在每个阻变存储元件的第一电极、第二电极上分别沉积不同的导线。这种情况形成的阻变存储器芯片如图3的阻变存储器芯片300所示。第二种方式是，若在阻变存储器100的高度H方向上，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分部分交叠，则步骤S1030包括将相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分交叠的部分与同一条导线电连接。这种情况形成的阻变存储器芯片如图4的阻变存储器芯片400所示。第三种方式是可以通过调节沉积导线的位置，将所有阻变存储元件的第一电极连接在一起，同时各个阻变存储元件的第二电极分别与不同的导线一一电连接。这种情况形成的阻变存储器芯片如图5的阻变存储器芯片500所示。
可选地，该制备方法还可以包括步骤S1040，在阻变存储器的宽度W方向上，将阻变存储器减薄为10纳米至50纳米，宽度所在的方向垂直于上述第一方向和第二方向。
需要注意的是，虽然图10中示出将阻变存储器放置在衬底(例如，氮化硅薄膜)上之后再进行减薄操作，但是也可以在将阻变存储器放置在衬底之前进行该减薄操作，例如，在原位透射电镜的金属载网(铜网)上进行减薄之后，再从该金属载网上将阻变存储器芯片转移到原位透射电镜的样品台上。减薄操作需要将阻变存储器的宽度减薄到10纳米至50纳米时，才可以使电子束穿透阻变存储元件的阻变层，进而测试阻变层的微观组织演变过程。
如此，本公开至少一实施例提供的原位测试用阻变存储器，通过使用光刻工艺而不是用聚焦离子束切割“三明治”结构来制备阻变存储器中的阻变存储元件，在制备过程中可以灵活控制阻变存储元件尤其是其中的阻变层的大小，使阻变层可缩小至2纳米。这样的结构有利于在原位透射电镜测试过程中，确定动态阻变发生的确切位置，从而实现原子分辨率倍数下的微观组织测试，并且由于不需要进行用聚焦离子束切割“三明治”结构的操作，可以减少制备过程中对阻变层的损伤。同时，本公开至少一实施例提供的原位测试用阻变存储器具有平行交错的上下电极的结构，由此可以避免沉积导线时阻变层被污染，并且可以高度模拟阻变存储器实际工作时的电场分布。而且，本公开至少一实施例提供的原位测试用阻变存储器制备方法可以一次性制备包含多个阻变存储元件的阻变存储器，提高了原位测试阻变存储器的制备效率。本公开至少一实施例提供的阻变存储器芯片可以被放置在原位样品台上，并置入原位透射电镜的电子光路中，通过驱动电路对阻变存储器芯片进行电学加载测试，在电子束下测试阻变层的微观组织演变过程。
还有以下几点需要说明：
(1)本公开实施例的附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所附权利要求及其等同物的保护范围为准。

Claims (18)

1.一种阻变存储器，包括多个阻变存储元件，其中，所述多个阻变存储元件中的每个包括在第一方向上依次叠层的第一电极、阻变层和第二电极，
对于所述多个阻变存储元件中的每个，所述第一电极包括在所述第一方向上与所述第二电极交叠的第一部分和与所述第二电极不交叠的第二部分，所述第二电极包括在所述第一方向上与所述第一电极交叠的第三部分和与所述第一电极不交叠的第四部分，
所述阻变层设置在所述第一电极的第一部分与所述第二电极的第三部分之间，并且
所述第二部分、所述第一部分和所述第三部分、所述第四部分沿第二方向依次排布，所述第二方向与所述第一方向垂直，
其中，所述多个阻变存储元件沿所述第二方向依次排布，并且
其中，相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分在所述第一方向上与另一个阻变存储元件的第二电极的第四部分至少部分交叠。
2.如权利要求1所述的阻变存储器，所述第一电极和所述第二电极相对于所述阻变层的中心呈中心对称。
3.如权利要求1所述的阻变存储器，其中，在所述第二方向上，所述阻变层的尺寸为2纳米至1微米。
4.如权利要求1所述的阻变存储器，其中，在所述第二方向上，相邻两个阻变层的间距为3微米至5微米。
5.如权利要求1所述的阻变存储器，其中，在所述第二方向上，相邻两个第二电极之间的间距为50纳米至1微米，相邻两个第一电极之间的间距为50纳米至1微米。
6.如权利要求1所述的阻变存储器，还包括至少覆盖所述多个阻变存储元件的绝缘保护层，并且所述绝缘保护层的厚度为1微米至1.5微米。
7.如权利要求1所述的阻变存储器，其中，所述阻变存储器的长度为15微米至20微米，宽度为1微米至3微米，
所述长度所在的方向是所述第二方向，所述宽度所在的方向垂直于所述第一方向和所述第二方向。
8.一种阻变存储器芯片，包括：
衬底；
如权利要求1的阻变存储器；以及
多条导线；
其中，所述阻变存储器设置在所述衬底上，并且所述第一方向作为平行于所述衬底的方向；
所述多条导线中的每条的一端与所述阻变存储器中的多个阻变存储元件的第一电极或第二电极电连接，其另一端用于连接驱动电路。
9.如权利要求8所述的阻变存储器芯片，其中，
相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分交叠的部分与同一条导线的一端电连接。
10.如权利要求8所述的阻变存储器芯片，其中，
所述阻变存储器中的每个阻变存储元件的第一电极与所述多条导线中的同一条导线电连接，所述阻变存储器中的每个阻变存储元件的第二电极分别与所述多条导线中的不同导线的一端一一电连接。
11.一种阻变存储器的制备方法，包括：
提供基底；以及
在所述基底上形成多个阻变存储元件，所述多个阻变存储元件中的每个包括在第一方向上依次叠层的第一电极、阻变层和第二电极；
其中，在所述第一方向上，对于所述多个阻变存储元件中的每个，所述第一电极包括与所述第二电极交叠的第一部分和与所述第二电极不交叠的第二部分，所述第二电极包括与所述第一电极交叠的第三部分和与所述第一电极不交叠的第四部分，并且所述阻变层设置在所述第一电极的第一部分与所述第二电极的第三部分之间，并且
所述第二部分、所述第一部分和所述第三部分、所述第四部分沿第二方向依次排布，所述第二方向是与所述第一方向垂直的方向，
其中，所述多个阻变存储元件沿所述第二方向依次排布，并且
相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分在所述第一方向上与另一个阻变存储元件的第二电极的第四部分至少部分交叠。
12.如权利要求11所述的制备方法，其中，在所述基底上形成多个阻变存储元件包括：
用光刻工艺在基底上形成所述多个阻变存储器元件中的每个的第一电极；
对于每个第一电极，用光刻工艺在所述第一电极上形成所述阻变层；以及
对于每个阻变层，用光刻工艺在所述阻变层上形成所述第二电极。
13.如权利要求12所述的制备方法，还包括：
在所述多个阻变存储元件的远离所述基底的一侧形成绝缘保护层。
14.如权利要求12所述的制备方法，还包括：
在用光刻工艺形成第一电极时，形成与所述第一电极电连接的第一测试电极；
在用光刻工艺形成第二电极时，形成与所述第二电极电连接的第二测试电极；
通过所述第一测试电极和所述第二测试电极测试所述多个阻变存储元件的宏观电学性能，并且在测试结果正常的情况下在所述多个阻变存储元件的远离所述基底的一侧形成绝缘保护层；以及
用聚焦离子束去除所述第一测试电极和第二测试电极。
15.一种阻变存储器芯片的制备方法，包括：
提供衬底；
将如权利要求1的阻变存储器设置在衬底上，所述第一方向作为平行于所述衬底的方向；
将多条导线设置在衬底上，所述多条导线中的每条的一端与所述阻变存储器中的多个阻变存储元件的第一电极或第二电极电连接，其另一端用于连接驱动电路。
16.如权利要求15所述的制备方法，还包括：
将相邻两个阻变存储元件中的一个阻变存储器元件的第一电极的第二部分与另一个阻变存储元件的第二电极的第四部分交叠的部分与同一条导线电连接。
17.如权利要求15所述的制备方法，还包括：
将所述阻变存储器中的每个阻变存储元件的第一电极与同一条导线的一端电连接，将所述阻变存储器中的每个阻变存储元件的第二电极分别与所述多条导线中的不同导线的一端一一电连接。
18.如权利要求16所述的制备方法，其中，所述将如权利要求1的阻变存储器设置在衬底上还包括：在所述阻变存储器的宽度的方向上，将所述阻变存储器减薄为10纳米至50纳米，
其中，所述宽度所在的方向垂直于所述第一方向和所述第二方向。
CN202010960339.1A 2020-09-14 2020-09-14 阻变存储器、阻变存储器芯片及其制备方法 Active CN112054121B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010960339.1A CN112054121B (zh) 2020-09-14 2020-09-14 阻变存储器、阻变存储器芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010960339.1A CN112054121B (zh) 2020-09-14 2020-09-14 阻变存储器、阻变存储器芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN112054121A CN112054121A (zh) 2020-12-08
CN112054121B true CN112054121B (zh) 2023-04-07

Family

ID=73610172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010960339.1A Active CN112054121B (zh) 2020-09-14 2020-09-14 阻变存储器、阻变存储器芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN112054121B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736198B (zh) * 2020-12-31 2023-06-02 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325245A (zh) * 2007-06-08 2008-12-17 芬兰国立技术研究中心 电子模块及其制造方法和应用
CN106169511A (zh) * 2015-05-18 2016-11-30 三星电子株式会社 包括二维材料的半导体器件以及制造该半导体器件的方法
CN110797457A (zh) * 2019-10-22 2020-02-14 华东师范大学 一种多层存储结构透射电子显微镜原位电学测试单元制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150053908A1 (en) * 2012-03-09 2015-02-26 Privatran Memristive device and method of manufacture
US11105937B2 (en) * 2015-12-31 2021-08-31 Khalifa University of Science and Technology Memristor based sensor for radiation detection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325245A (zh) * 2007-06-08 2008-12-17 芬兰国立技术研究中心 电子模块及其制造方法和应用
CN106169511A (zh) * 2015-05-18 2016-11-30 三星电子株式会社 包括二维材料的半导体器件以及制造该半导体器件的方法
CN110797457A (zh) * 2019-10-22 2020-02-14 华东师范大学 一种多层存储结构透射电子显微镜原位电学测试单元制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Pei-Yu Wu, et al..Improvement of Resistive Switching Characteristics in Zinc Oxide-Based Resistive Random Access Memory by Ammoniation Annealing.《IEEE Electron Device Letters》.2020,第41卷(第3期), *

Also Published As

Publication number Publication date
CN112054121A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
US11729971B2 (en) Trench structures for three-dimensional memory devices
KR101933269B1 (ko) Rram 구조물을 위한 하단 전극
TWI575789B (zh) 電阻式隨機存取記憶胞及其製造方法
CN113241350B (zh) 存储器装置的阶梯结构
US7413973B2 (en) Method for manufacturing nano-gap electrode device
JP2011071118A (ja) 薄膜リチウムイオン電池を形成するための方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP2014523618A (ja) 電池を電気的に接続する前に電池の動作を試験して電池を有するデバイスを作製する方法
US9082974B2 (en) Nonvolatile memory element, nonvolatile memory device, and methods of manufacturing the same
CN112054121B (zh) 阻变存储器、阻变存储器芯片及其制备方法
CN100474509C (zh) 具有电容器的集成电路装置及制造方法
JP2020077764A (ja) 半導体センサ装置
CN117500362A (zh) 磁性电子器件的制作方法及磁性电子器件
US20230207319A1 (en) Method of fabricating metal mask
CN116113314A (zh) 一种集成电容器及其制备方法
US20070293014A1 (en) Method for forming metal-insulator-metal capacitor of semiconductor device
US11637241B2 (en) Resistive random access memory and manufacturing method thereoff
US11145602B2 (en) Alignment mark structure and method of fabricating the same
CN113424318A (zh) 非易失性存储单元、非易失性存储单元阵列及其制造方法
US7170122B2 (en) Ferroelectric polymer memory with a thick interface layer
US7105451B2 (en) Method for manufacturing semiconductor device
CN113078258B (zh) 电阻式随机存取存储器及其制造方法
US20220336734A1 (en) Methods of manufacturing integrated circuit devices
JP4374117B2 (ja) 半導体装置の製造方法及び半導体装置
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant