CN102332530B - 具有侧壁加热电极与相变材料的存储器单元及制备方法 - Google Patents
具有侧壁加热电极与相变材料的存储器单元及制备方法 Download PDFInfo
- Publication number
- CN102332530B CN102332530B CN 201010225613 CN201010225613A CN102332530B CN 102332530 B CN102332530 B CN 102332530B CN 201010225613 CN201010225613 CN 201010225613 CN 201010225613 A CN201010225613 A CN 201010225613A CN 102332530 B CN102332530 B CN 102332530B
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- change material
- phase
- heating electrode
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 66
- 239000012782 phase change material Substances 0.000 title claims abstract description 61
- 238000002360 preparation method Methods 0.000 title claims abstract description 41
- 239000007772 electrode material Substances 0.000 title claims description 78
- 125000006850 spacer group Chemical group 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 157
- 238000000034 method Methods 0.000 claims description 109
- 239000002184 metal Substances 0.000 claims description 55
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 23
- 238000010276 construction Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 14
- 238000000609 electron-beam lithography Methods 0.000 claims description 8
- 238000004049 embossing Methods 0.000 claims description 8
- 238000010884 ion-beam technique Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 6
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000010977 unit operation Methods 0.000 abstract 1
- 238000005240 physical vapour deposition Methods 0.000 description 34
- 229910004298 SiO 2 Inorganic materials 0.000 description 28
- 238000010586 diagram Methods 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000000231 atomic layer deposition Methods 0.000 description 16
- 238000000151 deposition Methods 0.000 description 16
- 238000001704 evaporation Methods 0.000 description 16
- 230000008020 evaporation Effects 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 13
- 238000001755 magnetron sputter deposition Methods 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000009466 transformation Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 229910016570 AlCu Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000007521 mechanical polishing technique Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种具有侧壁加热电极与相变材料的存储器单元及制备方法，该存储器单元包括衬底、位于衬底上的第一绝缘层、位于第一绝缘层上的下电极、位于下电极之上的加热电极、位于加热电极上的相变材料层、位于相变材料层上的上电极；其加热电极为侧壁结构，相变材料层也为侧壁结构，并且所述相变材料层与所述加热电极相交，它们的夹角在30度到150度之间。制备时，通过在绝缘材料中开设沟槽，在沟槽中制备薄膜，然后去除多余材料保留沟槽侧壁上的薄膜从而形成侧壁结构。本发明的加热电极和相变材料采用相交的纳米侧壁结构，使它们的接触面非常小，从而达到降低器件单元操作电流、降低功耗和增加器件可靠性的目的。
Description
技术领域
本发明涉及一种相变存储器器件单元及制备方法，尤其是一种具有纳米侧壁加热电极与纳米侧壁相变材料的相变存储器器件单元及制备方法，属于微纳电子学技术领域。
背景技术
相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末(Phys.Rev.Lett.，21，1450-1453，1968)70年代初(Appl.Phys.Lett.，18，254-257，1971)提出相变薄膜可以应用于相变存储介质的构想建立起来的。相变存储器与目前的动态随机存储器(DRAM)、闪存(FLASH)相比有很明显的优势：体积小、驱动电压低、功耗小、读写速度快以及非挥发特性。PCRAM不仅是非挥发性存储器，能抗高低温冲击，抗辐照、抗振动，因此不仅将被广泛应用到民用的日常便携电子产品，而且在航空航天等军事领域有巨大的潜在应用。国际上已有Ovonyx、Intel、Samsung、Hitachi、STMicroelectronics和British Aerpspace等大公司在开展PCM存储器的研究，正在进行技术的完善与可制造性等方面的研发工作。
目前PCRAM研究的目标在于实现相变存储器操作时的低操作电流和低功耗。PCRAM实现信息的写入和擦除的方式是利用焦耳热使微小区域的相变材料发生相变，相变区域的尺寸越小，发生相变所需的功耗就越低。当器件单元的尺寸越小甚至达到三维纳米尺度，PCRAM的优越性将越充分地体现。因此，对PCRAM器件结构的开发成为了研究的热点。目前已研究的PCRAM器件单元结构有很多种，包括“蘑菇型”器件结构(International Electron Devices Meeting，2006)、边缘接触(Symposium on VLSI Technology Digest of TechnicalPapers，175，2003)、u形结构(IEEE Solid-State Circuits，40，1557，2005)、环形电极结构(Jpn.J.Appl.Phys.，46，2007)、相变材料桥式结构(IEDM，2006)和垂直二极管与自对准下电极结构(ISSCC，472，2007)等等。然而，这些结构中，边缘接触的结构相变材料与加热电极接触在横向方向，在PCRAM高密度的发展进程中存在缺陷；而其余结构中进一步缩小加热电极的尺寸存在高成本以及技术的难点。
本发明考虑到利用侧壁(Spacer)结构，减小相变材料与加热电极的接触面，进一步缩小相变发生区域，从而达到降低操作电流和功耗的目标。侧壁结构无需使用高端半导体设备，工艺方法简单，成本低，且能够达到降低操作电流和功耗的效果，还能够满足PCRAM高密度发展的趋势，这正是本发明的构思出发点。
发明内容
本发明主要解决的技术问题在于提供一种具有侧壁加热电极与相变材料的存储器单元及制备方法，以达到降低器件单元操作电流、降低功耗和增加器件可靠性的目的。
为了解决上述技术问题，本发明采用如下技术方案：
一种具有侧壁加热电极与相变材料的存储器单元，包括：
衬底、位于衬底上的第一绝缘层、位于第一绝缘层上的下电极、位于下电极之上的加热电极、位于加热电极上的相变材料层、位于相变材料层上的上电极；所述加热电极为侧壁结构；所述相变材料层也为侧壁结构，并且所述相变材料层与所述加热电极相交，它们的夹角在30度到150度之间；侧壁结构是指其水平方向的横截面的宽度远小于横截面的长度，即其长度为宽度的3倍以上。
其中，所述侧壁结构的相变材料层高度为3-300nm，水平方向的横截面的宽度为3-50nm。所述侧壁结构的加热电极高度为3-300nm，水平方向的横截面的宽度为3-50nm。所述下电极包括下电极金属层和位于下电极金属层之上的下电极材料；所述上电极包括第一上电极金属层、位于第一上电极金属层之上的上电极材料和位于上电极材料之上的第二上电极金属层。所述上电极材料和下电极材料的横截面形状为环形、圆形、矩形、椭圆形和多边形中的任意一种；所述上电极材料和下电极材料的高度为3-300nm。
上述具有侧壁加热电极与相变材料的存储器单元的制备方法，包括如下步骤：
1)在衬底上制备第一绝缘层；
2)在第一绝缘层上制备下电极金属层；
3)在下电极金属层上制备第二绝缘层；
4)在第二绝缘层上开孔至下电极金属层，填充下电极材料，使下电极材料与下电极金属层接触；
5)在第二绝缘层上依次制备第三和第四绝缘层，将下电极材料的表面覆盖；
6)在第四绝缘层上向下开第一沟槽，露出第二绝缘层中的下电极材料的一部分；
7)在第一沟槽中制备加热电极材料，并去除第一沟槽底部第二绝缘层上的加热电极材料，保留第一沟槽侧壁上的加热电极材料，从而形成侧壁结构的加热电极，加热电极与其下方的下电极材料接触；
8)在第一沟槽中填充第五绝缘层，并对表面实现平坦化，使加热电极的顶面露出；
9)在第四绝缘层上依次制备第六和第七绝缘层，将加热电极和第五绝缘层的表面覆盖；
10)在第七绝缘层上向下开第二沟槽，第二沟槽与第一沟槽所在方向相交，它们的夹角在30-150度之间，使加热电极的一部分露出；
11)在第二沟槽中制备相变材料，并去除第二沟槽底部的部分相变材料，保留第二沟槽侧壁上的相变材料，从而形成侧壁结构的相变材料层，相变材料层与其下方的加热电极接触；
12)在第二沟槽中填充第八绝缘层，并实现表面平坦化，使相变材料层的顶面露出；
13)在相变材料层上制备第一上电极金属层和刻蚀停留层，实现它们的图形化，并刻蚀掉第二沟槽中的部分第八绝缘层，使第二沟槽底部的部分第四绝缘层露出；
14)制备第九绝缘层将步骤13)所得结构的表面覆盖，然后实现表面平坦化，露出刻蚀停留层的顶面；
15)在第九绝缘层上依次制备第十和第十一绝缘层，将刻蚀停留层的表面覆盖；
16)在第十一绝缘层上向下开孔至第一上电极金属层，填充上电极材料，使上电极材料与第一上电极金属层接触；
17)在上电极材料上制备第二上电极金属层，并实现图形，使第二上电极金属层完全盖住上电极材料；
18)最后在第十一绝缘层上制备第十二绝缘层，将第二上电极金属层覆盖，并在第十二绝缘层中开孔，露出部分第二上电极金属层供测试使用而包裹住其它部分。
其中，在步骤4)、16)和18)开孔，以及步骤6)和10)中开第一、第二沟槽所采用的方法为光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种。
本发明的有益效果在于：本发明的加热电极和相变材料采用相交的纳米侧壁结构，因此它们的接触面面积非常的小，从而可进一步缩小相变发生的区域，达到降低器件单元操作电流、降低功耗和增加器件可靠性的目的。并且该结构的制作方法无需使用高端半导体设备，工艺简单，成本低，能够满足PCRAM高密度发展的趋势。
附图说明
图1是本发明具体实施方式中步骤1)的示意图；
图2是本发明具体实施方式中步骤2)的示意图；
图3是本发明具体实施方式中步骤3)的示意图；
图4是本发明具体实施方式中步骤4)的示意图；
图5是本发明具体实施方式中步骤5)的示意图；
图6是本发明具体实施方式中步骤6)的示意图；
图7是本发明具体实施方式中步骤7)的示意图；
图8a-b是本发明具体实施方式中步骤8)的示意图，其中图8a是器件结构沿X方向的剖视图，图8b为其俯视图；
图9a-b是本发明具体实施方式中步骤9)的示意图，其中图9a是器件结构沿X方向的剖视图，图9b是器件结构沿Y方向的剖视图；
图10a-b是本发明具体实施方式中步骤10)的示意图，其中图10a是器件结构沿X方向的剖视图，图10b是器件结构沿Y方向的剖视图；
图11a-b是本发明具体实施方式中步骤11)的示意图，其中图11a是器件结构沿X方向的剖视图，图11b是器件结构沿Y方向的剖视图；
图12a-b是本发明具体实施方式中步骤12)的示意图，其中图12a是器件结构沿X方向的剖视图，图12b是器件结构沿Y方向的剖视图；
图13a-b是本发明具体实施方式中步骤13)的示意图，其中图13a是器件结构沿X方向的剖视图，图13b是器件结构沿Y方向的剖视图；
图14a-b是本发明具体实施方式中步骤14)的示意图，其中图14a是器件结构沿X方向的剖视图，图14b是器件结构沿Y方向的剖视图；
图15a-b是本发明具体实施方式中步骤15)的示意图，其中图15a是器件结构沿X方向的剖视图，图15b是器件结构沿Y方向的剖视图；
图16a-b是本发明具体实施方式中步骤16)的示意图，其中图16a是器件结构沿X方向的剖视图，图16b是器件结构沿Y方向的剖视图；
图17a-b是本发明具体实施方式中步骤17)的示意图，其中图17a是器件结构沿X方向的剖视图，图17b是器件结构沿Y方向的剖视图；
图18a-b是本发明具体实施方式中步骤18)的示意图，其中图18a是器件结构沿X方向的剖视图，图18b是器件结构沿Y方向的剖视图；
图19是本发明具有侧壁加热电极与相变材料的存储器单元的示意图；
图20a-b是侧壁结构的示意图，其中图20b为沿图20a中AA’方向的剖视图；
图中：1-衬底；2-第一绝缘层；3-下电极金属层；4-第二绝缘层；5-下电极材料；6-第三绝缘层；7-第四绝缘层；8-加热电极；9-第五绝缘层；10-第六绝缘层；11-第七绝缘层；12-相变材料层；13-第八绝缘层；14-第一上电极金属层；15-刻蚀停留层；16-光阻层；17-第九绝缘层；18-第十绝缘层；19-第十一绝缘层；20-上电极材料；21-第二上电极金属层；22-第十二绝缘层。
具体实施方式
下面结合附图，进一步说明本发明的具体实施方式。
本发明所提供的相变存储器器件单元的制备过程，参见图1-18，具体如下：
1)在衬底1上制备第一绝缘层2(如图1所示)，所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，制备第一绝缘层2的绝缘材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成。衬底1为硅片、绝缘层上的硅、玻璃、三五族半导体材料(如GaAs)、氧化物、氮化物、塑料或晶体材料中任意一种。
2)在第一绝缘层2上制备下电极金属层3(如图2所示)，所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；制备下电极金属层3的材料为W、Ti、TiN、Al、AlCu、Cu、Pt、Au、Ni中的任意一种或其中至少两种组合成合金材料。
3)在下电极金属层3上制备第二绝缘层4(如图3所示)，所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，制备第二绝缘层4的绝缘材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成。
4)在第二绝缘层4上开孔，填充下电极材料5并去除第二绝缘层4之上多余的下电极材料，使下电极材料5与下电极金属层3保持良好的接触(如图4所示)，在第二绝缘层4中开孔所采用的方法是光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种；在第二绝缘层4的孔内填充下电极材料5所采用的方法是物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；下电极材料5为W、Ti、TiN、Al、AlCu、Cu、Pt、Au、Ni中的任意一种或其中至少两种组合成的合金材料；下电极材料5的横截面形状为环形、圆形、矩形、椭圆形和多边形中的任意一种；下电极材料5的高度为3-300nm，下电极材料5的横截面周长上任意两点的最大距离为3-500nm；所述的去除第二绝缘层4上的多余下电极材料所采用的方法为化学机械抛光技术或者回蚀技术(etch back)中的任意一种。
5)接着在第二绝缘层4上制备第三和第四绝缘层6、7，将下电极材料5的表面覆盖(如图5所示)，所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，第三和第四绝缘层6、7的材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成，且第三和第四绝缘层6、7选取的材料具有较高的刻蚀选择比。第三和第四绝缘层6、7的厚度分别为3-100nm和3-300nm。
6)在第四绝缘层7上向下开第一沟槽，露出第二绝缘层4中的下电极材料5的一部分(如图6所示)，开设第一沟槽所采用的方法是光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种。
7)在第四绝缘层7上开设的第一沟槽中制备加热电极材料，并去除第四绝缘层7之上及第一沟槽底部第二绝缘层4上多余的加热电极材料，保留第一沟槽侧壁上的加热电极材料，从而形成侧壁加热电极8(如图7所示)，加热电极8与其下方的下电极材料5保持良好的接触。制备加热电极材料的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；加热电极材料为W、Ti、TiN、Al、AlCu、Cu、Pt、Au、Ni中的任意一种或其中至少两种组合成合金材料。
8)在第一沟槽中填充第五绝缘层9，并对表面实现平坦化，使加热电极8的顶面露出(如图8a、8b所示)。为了便于理解，附图给出了该步骤的俯视图图8b，图8a为沿器件结构X方向剖开的剖视图。制备第五绝缘层9采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，第五绝缘层9的绝缘材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成。
9)在第四绝缘层7上制备第六和第七绝缘层10、11，将加热电极8和第五绝缘层9的表面覆盖(如图9a、9b所示)，所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，第六和第七绝缘层10、11的绝缘材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成，且第六和第七绝缘层10、11材料的选取具有较高的刻蚀选择比。第六和第七绝缘层10、11的厚度分别为3-100nm和3-300nm。
10)在第七绝缘层11上向下开第二沟槽，第二沟槽与第一沟槽的方向相交，它们的夹角在30-150度之间，垂直最佳，使加热电极8的一部分露出(如图10a、10b所示)，开设第二沟槽所采用的方法是光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种。
11)在第七绝缘层11上开设的第二沟槽中制备相变材料，并去除第七绝缘层11之上多余的相变材料，以及第二沟槽底部的部分相变材料，保留第二沟槽侧壁上的相变材料，从而形成侧壁相变材料层12(如图11a、11b所示)。制备相变材料方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；相变材料为硫系化合物、GeTi或SiSb中的一种或其中至少两种的组合。
12)在第二沟槽中填充第八绝缘层13，并实现表面平坦化，使相变材料层12的顶面露出(如图12a、12b所示)，制备第八绝缘层13采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，第八绝缘层13的绝缘材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成。
13)在相变材料层12上制备第一上电极金属层14和刻蚀停留层15，并实现它们的图形化，图形化时横向和纵向刻蚀分别停留在第七绝缘层11和第四绝缘层7上，即刻蚀掉第二沟槽中的部分第八绝缘层13，使第二沟槽底部的部分第四绝缘层7露出(如图13a、13b所示)。制备第一上电极金属层14和刻蚀停留层15所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；图形化所采用的方法是光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种，图中16为光阻层。
14)制备第九绝缘层17将步骤13)所得结构的表面覆盖，然后实现表面平坦化，露出刻蚀停留层15的顶面(如图14a、14b所示)。制备第九绝缘层17采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，制备第九绝缘层17的绝缘材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成。
15)在第九绝缘层17上制备第十和第十一绝缘层18、19(如图15a、15b所示)。所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种。其中，第十和第十一绝缘层18、19的绝缘材料由氧化物、氮化物、碳化物或硫化物中一种构成或至少两种形成混合物构成。第十和第十一绝缘层18、19的厚度分别为3-100nm和3-300nm。
16)在第十一绝缘层19上向下开孔至第一上电极金属层14，填充上电极材料20，并去除第十一绝缘层19上的多余的电极材料，使上电极材料20与第一上电极金属层14保持良好的电接触(如图16a、16b所示)。在第十一绝缘层19上开孔采用的方法是光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种；在第十一绝缘层19的孔内填充上电极材料20所采用的方法是物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；上电极材料20选自W、Ti、TiN、Al、AlCu、Cu、Pt、Au、Ni中的任意一种或其中至少两种组合成合金材料；所述的第十一绝缘层19上多余的电极材料所采用的方法为化学机械抛光技术或者回蚀技术(etch back)中的任意一种。
17)接着在第十一绝缘层19中的上电极材料20上制备第二上电极金属层21，并实现图形化，使第二上电极金属层21完全盖住上电极材料20(如图17a、17b所示)。制备第二上电极金属层21采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；第二上电极金属层21的材料为W、Ti、Ti N、Al、AlCu、Cu、Pt、Au、Ni中的任意一种或其中至少两种组合成合金材料。
18)最后在第十一绝缘层19上制备第十二绝缘层22将第二上电极金属层21覆盖，然后实现表面平坦化，并在第十二绝缘层22中开孔，露出部分第二上电极金属层21供测试使用而包裹住其它部分(如图18a、18b所示)。制备第十二绝缘层22所采用的方法为物理气相沉积、化学气相沉积法、溅射法、蒸发法、等离子辅助沉积法或原子层沉积法中的任意一种；第十二绝缘层22的厚度为3-300nm；实现表面平坦化的方法为化学机械抛光技术或者回蚀技术(etchback)中的任意一种；在第十二绝缘层22中开孔采用的方法是光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种。
由此可见，采用上述方法便得到了本发明的相变存储器器件单元，如图18a、18b、及图19所示，其包括：衬底1、位于衬底1上的第一绝缘层2、位于第一绝缘层2上的下电极(包括下电极金属层3和与之相连的下电极材料5)，位于下电极之上的加热电极8、位于加热电极8上的相变材料层12、位于相变材料层12上的上电极(包括第一上电极金属层14、上电极材料20和第二上电极金属层21)。其中，加热电极8为侧壁(spacer)结构，侧壁结构如图20a、20b所示，其水平方向(图中AA’方向)的横截面的宽度w(侧壁厚度)远小于其长度1，通常长度1为宽度w的3倍以上。相变材料层12也为侧壁结构，并且与加热电极8所在方向相交，它们的夹角在30度到150度之间，垂直最佳。加热电极8和相变材料层12的高度为3-300nm，侧壁厚度为3-50nm。下电极材料5和上电极材料20的横截面形状为环形、圆形、矩形、椭圆形和多边形中的任意一种。
由于加热电极8和相变材料层12是相交的纳米侧壁结构，因此它们的接触面面积非常的小，从而可进一步缩小相变发生的区域，达到降低操作电流和功耗的目的。
以下是本发明的几个优选实施例：
实施例1
本发明的存储器器件单元的制备方法具体如下：
步骤1：衬底采用硅片，采用热氧化法在硅片上制备一层SiO2第一绝缘层，薄膜厚度为500nm。(图1)
步骤2：在SiO2第一绝缘层上采用磁控溅射的方法制备下电极金属层Al薄膜，薄膜厚度300nm。(图2)
步骤3：在Al薄膜上采用化学气相沉积的方法制备SiO2第二绝缘层，薄膜厚度为500nm。(图3)
步骤4：在SiO2第二绝缘层上采用光刻技术进行曝光、刻蚀工艺，制备出直径为300nm的圆孔，孔内露出下电极金属层Al；在孔内采用MOCVD和物理气相沉积的方法分别填充下电极材料Ti/TiN和W；利用化学机械抛光工艺去除SiO2第二绝缘层上的电极材料Ti/TiN和W。(图4)
步骤5：在SiO2第二绝缘层上采用磁控溅射的方法制备第三绝缘层Si3N4和第四绝缘层SiO2，薄膜厚度分别为20nm和200nm。(图5)
步骤6：在第四绝缘层SiO2中采用光刻技术进行曝光、刻蚀工艺制备开第一沟槽，并露出部分下电极材料Ti/TiN和W以及部分SiO2第二绝缘层。(图6)
步骤7：在第四绝缘层SiO2的孔中采用磁控溅射的方法制备加热电极材料Ti/TiN，厚度为50nm；并采用刻蚀工艺去除第四绝缘层SiO2和第二绝缘层SiO2上的加热电极材料，形成侧壁加热电极。(图7)
步骤8：采用磁控溅射的方法制备第五绝缘层在SiO2，薄膜厚度为300nm，采用化学机械抛光工艺实现平坦化并露出侧壁加热电极Ti/TiN。(图8a-b)
步骤9：采用磁控溅射的方法制备第六绝缘层Si3N4和第七绝缘层SiO2，薄膜厚度分别为20nm和200nm。(图9a-b)
步骤10：在第七绝缘层SiO2中采用光刻技术进行曝光、刻蚀工艺制备开第二沟槽，并露出部分加热电极Ti/TiN以及部分SiO2第四绝缘层和SiO2第五绝缘层。第二沟槽与第一沟槽垂直。(图10a-b)
步骤11：在第七绝缘层SiO2孔中制备相变材料Ge2Sb2Te5，薄膜厚度50nm，并去除第七绝缘层SiO2、第四绝缘层SiO2和第五绝缘层SiO2上的部分相变材料Ge2Sb2Te5，形成侧壁相变材料Ge2Sb2Te5。(图11a-b)
步骤12：采用磁控溅射的方法制备第八绝缘层SiO2，薄膜厚度为300nm，采用化学机械抛光工艺实现平坦化并露出相变材料Ge2Sb2Te5。(图12a-b)
步骤13：采用磁控溅射的方法制备第一上电极金属层TiN和刻蚀停留层Si3N4，薄膜厚度分别为40nm和30nm，并采用光刻技术进行曝光、刻蚀工艺实现其图形化，横向和纵向刻蚀分别停留在第七绝缘层SiO2和第四绝缘层SiO2上。(图13a-b)
步骤14：采用磁控溅射的方法制备第九绝缘层SiO2，薄膜厚度为150nm，并采用化学机械抛光工艺实现平坦化，露出刻蚀停留层Si3N4。(图14a-b)
步骤15：采用磁控溅射的方法制备第十绝缘层Si3N4和第十一绝缘层SiO2，薄膜厚度分别为20nm和200nm。(图15a-b)
步骤16：采用光刻技术进行曝光、刻蚀工艺在第十一绝缘层SiO2中开孔，露出第一上电极金属层，采用磁控溅射的方法填充上电极材料Ti/TiN和W，利用化学机械抛光工艺去除SiO2第十一绝缘层SiO2上多余的电极材料Ti/TiN和W，使之与第一上电极金属层保持良好的电接触。(图16a-b)
步骤17：在第十一绝缘层SiO2上采用磁控溅射的方法制备第二上电极金属层Al，并采用光刻技术进行曝光、刻蚀工艺实现图形化，使第二上电极金属层Al完全盖住上电极材料Ti/TiN和W。(图17a-b)
步骤18：采用磁控溅射的方法制备第十二绝缘层SiO2，并利用化学机械抛光工艺实现表面的平坦化，并在第十二绝缘层SiO2中开孔，露出部分第二上电极金属层Al供测试使用而包裹住其它部分。(图18a-b)
实施例2
在实施例1中的Ge2Sb2Te5相变材料改为Sb2Te3、Si2Sb2Te5、GeTi、SiSb或Ge1Sb2Te4等，其余部分与实施例1相同。
本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。
Claims (2)
1.一种具有侧壁加热电极与相变材料的存储器单元的制备方法，其特征在于，包括如下步骤：
1）在衬底上制备第一绝缘层；
2）在第一绝缘层上制备下电极金属层；
3）在下电极金属层上制备第二绝缘层；
4）在第二绝缘层上开孔至下电极金属层，填充下电极材料，使下电极材料与下电极金属层接触；
5）在第二绝缘层上依次制备第三和第四绝缘层，将下电极材料的表面覆盖；
6）在第四绝缘层上向下开第一沟槽，露出第二绝缘层中的下电极材料的一部分；
7）在第一沟槽中制备加热电极材料，并去除第一沟槽底部第二绝缘层上的加热电极材料，保留第一沟槽侧壁上的加热电极材料，从而形成侧壁结构的加热电极，加热电极与其下方的下电极材料接触；
8）在第一沟槽中填充第五绝缘层，并对表面实现平坦化，使加热电极的顶面露出；
9）在第四绝缘层上依次制备第六和第七绝缘层，将加热电极和第五绝缘层的表面覆盖；
10）在第七绝缘层上向下开第二沟槽，第二沟槽与第一沟槽所在方向相交，它们的夹角在30-150度之间，使加热电极的一部分露出；
11）在第二沟槽中制备相变材料，并去除第二沟槽底部的部分相变材料，保留第二沟槽侧壁上的相变材料，从而形成侧壁结构的相变材料层，相变材料层与其下方的加热电极接触；
12）在第二沟槽中填充第八绝缘层，并实现表面平坦化，使相变材料层的顶面露出；
13）在相变材料层上制备第一上电极金属层和刻蚀停留层，实现它们的图形化，并刻蚀掉第二沟槽中的部分第八绝缘层，使第二沟槽底部的部分第四绝缘层露出；
14）制备第九绝缘层将步骤13）所得结构的表面覆盖，然后实现表面平坦化，露出刻蚀停留层的顶面；
15）在第九绝缘层上依次制备第十和第十一绝缘层，将刻蚀停留层的表面覆盖；
16）在第十一绝缘层上向下开孔至第一上电极金属层，填充上电极材料，使上电极材料与第一上电极金属层接触；
17）在上电极材料上制备第二上电极金属层，并图形化，使第二上电极金属层完全盖住上电极材料；
18）最后在第十一绝缘层上制备第十二绝缘层，将第二上电极金属层覆盖，并在第十二绝缘层中开孔，露出部分第二上电极金属层供测试使用而包裹住其它部分。
2.根据权利要求1所述具有侧壁加热电极与相变材料的存储器单元的制备方法，其特征在于：在步骤4）、16）和18）开孔，以及步骤6）和10）中开第一、第二沟槽所采用的方法为光刻技术、聚焦离子束曝光刻蚀技术、电子束光刻技术或纳米压印技术中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010225613 CN102332530B (zh) | 2010-07-13 | 2010-07-13 | 具有侧壁加热电极与相变材料的存储器单元及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010225613 CN102332530B (zh) | 2010-07-13 | 2010-07-13 | 具有侧壁加热电极与相变材料的存储器单元及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102332530A CN102332530A (zh) | 2012-01-25 |
| CN102332530B true CN102332530B (zh) | 2013-08-14 |
Family
ID=45484236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010225613 Expired - Fee Related CN102332530B (zh) | 2010-07-13 | 2010-07-13 | 具有侧壁加热电极与相变材料的存储器单元及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102332530B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427022B (zh) * | 2013-08-22 | 2016-07-06 | 中国科学院上海微系统与信息技术研究所 | 包含三明治型电极的相变存储结构的制备方法 |
| CN104779349B (zh) * | 2015-04-15 | 2017-04-19 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储单元及其制作方法 |
| CN106298481A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN105185905B (zh) * | 2015-10-16 | 2019-06-14 | 江苏时代全芯存储科技有限公司 | 相变化存储装置及其制造方法 |
| CN105489757B (zh) * | 2015-12-04 | 2018-07-03 | 江苏时代全芯存储科技有限公司 | 相变化记忆体结构与其制造方法 |
| CN109888095B (zh) * | 2019-03-14 | 2024-04-05 | 北京时代全芯存储技术股份有限公司 | 相变化记忆体及其制造方法 |
| CN111564554B (zh) * | 2020-05-19 | 2022-10-14 | 上海集成电路研发中心有限公司 | 一种限制型相变单元及其制备方法 |
| US20240107900A1 (en) * | 2022-09-22 | 2024-03-28 | International Business Machines Corporation | Phase change memory cell sidewall heater |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702883A (zh) * | 2004-05-27 | 2005-11-30 | 三星电子株式会社 | 具有相变存储单元的半导体器件、使用它的电子系统和其制造方法 |
| CN101101961A (zh) * | 2007-07-17 | 2008-01-09 | 中国科学院上海微系统与信息技术研究所 | 相变材料呈环形的相变存储器器件单元及制备方法 |
| CN101604728A (zh) * | 2008-06-13 | 2009-12-16 | 财团法人工业技术研究院 | 相变化存储器装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682946B1 (ko) * | 2005-05-31 | 2007-02-15 | 삼성전자주식회사 | 상전이 램 및 그 동작 방법 |
-
2010
- 2010-07-13 CN CN 201010225613 patent/CN102332530B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702883A (zh) * | 2004-05-27 | 2005-11-30 | 三星电子株式会社 | 具有相变存储单元的半导体器件、使用它的电子系统和其制造方法 |
| CN101101961A (zh) * | 2007-07-17 | 2008-01-09 | 中国科学院上海微系统与信息技术研究所 | 相变材料呈环形的相变存储器器件单元及制备方法 |
| CN101604728A (zh) * | 2008-06-13 | 2009-12-16 | 财团法人工业技术研究院 | 相变化存储器装置及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2006-339642A 2006.12.14 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102332530A (zh) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102332530B (zh) | 具有侧壁加热电极与相变材料的存储器单元及制备方法 | |
| CN103247655B (zh) | 可变电阻存储器件及其制造和驱动方法 | |
| CN100530739C (zh) | 相变材料呈环形的相变存储器器件单元及制备方法 | |
| CN106098721B (zh) | 三维1d1r相变存储器单元及其制备方法 | |
| US11678495B2 (en) | Three-dimensional stacked phase change memory and preparation method thereof | |
| CN105428526B (zh) | 一种三维存储器及其制备方法 | |
| CN110943102B (zh) | 一种高密度的相变存储器三维集成电路结构 | |
| US11233198B2 (en) | Three-dimensional stacked memory and preparation method thereof | |
| CN103187526A (zh) | 可变电阻存储器件及其制造方法 | |
| JP2010123664A (ja) | 不揮発性メモリ装置 | |
| CN100517743C (zh) | 一种抗辐照高可靠的相变存储器器件单元及其制作方法 | |
| JP2010087007A (ja) | 相変化メモリ装置及びその製造方法 | |
| CN107017341B (zh) | 一种非对称环状微电极相变存储单元及器件 | |
| CN104465989A (zh) | 三端原子开关器件及其制备方法 | |
| US8652897B2 (en) | Semiconductor memory devices and methods of fabricating the same | |
| CN111029362B (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
| CN104347800A (zh) | 一种相变存储器选通管及其存储单元 | |
| CN103427022A (zh) | 包含三明治型电极的相变存储结构及其制备方法 | |
| US20090101885A1 (en) | Method of producing phase change memory device | |
| CN102237488B (zh) | 一种相变存储器器件单元及制备方法 | |
| CN103531710B (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
| US7985693B2 (en) | Method of producing phase change memory device | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN101388401B (zh) | 二极管驱动电阻转换存储器单元及其制造方法 | |
| CN101257084B (zh) | 相变化存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130814 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |