CN101604728A - 相变化存储器装置及其制造方法 - Google Patents

相变化存储器装置及其制造方法 Download PDF

Info

Publication number
CN101604728A
CN101604728A CNA2008101254527A CN200810125452A CN101604728A CN 101604728 A CN101604728 A CN 101604728A CN A2008101254527 A CNA2008101254527 A CN A2008101254527A CN 200810125452 A CN200810125452 A CN 200810125452A CN 101604728 A CN101604728 A CN 101604728A
Authority
CN
China
Prior art keywords
phase
cup
insulating barrier
shaped heating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101254527A
Other languages
English (en)
Inventor
庄仁吉
林永发
黄明政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
MAODE SCIENCE AND TECHNOLOGY Co Ltd
Industrial Technology Research Institute ITRI
Winbond Electronics Corp
Powerchip Semiconductor Corp
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAODE SCIENCE AND TECHNOLOGY Co Ltd, Industrial Technology Research Institute ITRI, Winbond Electronics Corp, Powerchip Semiconductor Corp, Nanya Technology Corp filed Critical MAODE SCIENCE AND TECHNOLOGY Co Ltd
Priority to CNA2008101254527A priority Critical patent/CN101604728A/zh
Publication of CN101604728A publication Critical patent/CN101604728A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种相变化存储器装置及其制造方法。该相变化存储器装置,包括:基板,具有第一电极层于其上;第一介电层,形成于该第一电极层与该基板之上;多个杯形加热电极,分别设置于该第一介电层的一部分内;第一绝缘层,沿第一方向设置于该第一介电层上,且部分覆盖于这些杯形加热电极及其间的该第一介电层;第二绝缘层,沿第二方向设置于该第一绝缘层且部分覆盖于这些杯形加热电极及其间的该第一介电层;一对相变化材料层,分别设置于该第二绝缘层的两对称侧壁上且实体接触这些杯形加热电极之一;以及一对第一导电层,分别沿该第二方向设置于该第二绝缘层之上。

Description

相变化存储器装置及其制造方法
技术领域
本发明有关于一种存储器装置,而特别是有关于一种相变化存储器装置及其制造方法。
背景技术
相变化存储器具有非易失性、高读取信号、高密度、高擦写次数以及低工作电压/电流的特性、是相当有潜力的非易失性存储器。其中提高存储密度、降低如写入电流(write current)与重置电流(reset current)等工作电流是重要的技术指标。
在相变化存储器内所采用的相变化材料至少可呈现两种固态,包括结晶态及非结晶态,一般利用温度的改变来进行两态间的转换,由于非结晶态混乱的原子排列而具有较高的电阻,因此通过简单的电性量测即可轻易区分出相变化材料的结晶态与非结晶态。由于相变化材料的相转变为一种可逆反应,因此相变化材料用来当作存储器材料时,是通过非结晶态与结晶态两态之间的转换来进行存储,也就是说存储位阶(0、1)是利用两态间电阻的差异来区分。
请参照图1,部分显示了一种已知相变化存储单元结构的剖面情形。如图1所示,相变化存储单元结构包括了硅基底10,其上设置有如铝或钨材料的底电极12。于底电极12上则设置有介电层14。介电层14的一部分内设置有加热电极16,在介电层14上则堆叠有图案化的相变化材料层20。图案化的相变化材料层20设置于介电层14上的另一介电层18内,而相变化材料层20的底面则部分接触加热电极16。于介电层18上则设置有另一介电层24。于介电层24内设置有顶电极22,顶电极22部分覆盖了介电层24,且部分的顶电极22穿透了介电层24,因而接触了其下方的相变化材料层20。
于操作时,加热电极16将产生电流以加热介于相变化材料层20与加热电极16间的介面,进而视流经加热电极16的电流量与时间长短而使得相变化材料层20的一部分(未显示)转变成非晶态相或结晶态相。
然而,为了提升相变化存储器装置的应用价值,便需要进一步缩减相变化存储器装置内存储单元的尺寸并提升单位面积内的相变化存储器装置内存储单元的密度。然而,随着存储单元尺寸的缩减,意味着存储单元的工作电流需随存储单元密度的提升与尺寸的缩小等趋势而进一步的缩减。
因此,应对上述的存储单元尺寸缩减趋势,如图1所示的已知相变化存储单元结构可能遭遇以下缺点,即其于操作模式时由于需要极大的写入电流(writing current)与重置电流(reset current)以成功地转变相变化材料的相态,因此为了于缩减存储单元尺寸时亦能降低重置电流与写入电流以产生相变反应,所使用的方法之一即为降低加热电极16与相变化材料层20的接触面积,即通过降低加热电极16的直径D0所达成,进而维持或提高其介面间的电流密度。然而,加热电极16的直径D0仍受限于目前光刻工艺的能力,进而使得其缩小程度为的受限,故无法进一步降低写入电流与重置电流等工作电流,如此将不利于其相变化存储单元结构的微缩。
因此,便需要一种相变化存储器装置及其制造方法,以解决上述问题。
发明内容
有鉴于此,本发明提供了一种相变化存储器装置及其制造方法,以期满足上述需求。
依据一实施例,本发明提供一种相变化存储器装置,包括:
基板;第一电极层,形成于该基板上;第一介电层,形成于该第一电极层与该基板之上;多个杯形加热电极,分别设置于该第一介电层的一部分内;第一绝缘层,沿第一方向设置于该第一介电层上,且部分覆盖于这些杯形加热电极及其间的该第一介电层;第二绝缘层,沿第二方向设置于该第一绝缘层且部分覆盖于这些杯形加热电极及其间的该第一介电层;以及一对相变化材料层,分别设置于该第二绝缘层的两对称侧壁上且实体接触这些杯形加热电极之一;以及一对第一导电层,分别沿该第二方向埋设于该第二绝缘层之内,其中这些导电层的底面实体接触这些相变化材料层之一。
依据另一实施例,本发明提供一种相变化存储器装置的制造方法,包括:
提供基板,其上具有第一电极层;于第一介电层中形成一对杯形加热电极;于该第一介电层上沿第一方向形成第一绝缘层,且部分覆盖于这些杯形加热电极及其间的该第一介电层;于这些杯形加热电极、该第一绝缘层和该第一介电层上沿第二方向形成第二绝缘层;于该第二绝缘层的该第一方向上的对称侧壁上分别形成相变化材料层,该相变化材料层接触这些杯形加热电极之一;全面地形成第三绝缘层于该第二绝缘层、这些相变化材料层、这些杯形加热电极及该第一介电层上;于该第三绝缘层内形成多个沿该第二方向延伸且互为平行的沟槽,这些沟槽分别部分露出这些相变化材料层之一;以及于这些沟槽内形成第一导电层,其中该第一导电层的底面实体接触这些相变化材料层之一。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举一优选实施例,并配合所附图示,作详细说明如下。
附图说明
图1为已知的相变化存储器装置;
图2a~2d为依据本发明一实施例的相变化存储器装置的示意图,其中图2a显示了一俯视示意情形,而图2b~2d则分别显示了沿图2a内的线段A~A’、B~B’与C~C’的剖面示意情形;
图3a、4a、5a、6a、7a和8a为一系列示意图,分别显示了本发明另一实施例的相变化存储器装置于不同工艺步骤中之俯视情形;
图3b、4b、5b、6b、7b和8b为一系列示意图,分别显示了沿图2a、3a、4a、5a、6a、7a和8a中A-A’线段的剖面情形;以及
图5c、6c、7c和8c为一系列示意图,分别显示了沿图5a、6a、7a和8a中B-B’线段的剖面情形。
【主要元件符号说明】
10~硅基底;                12~底电极;
14~介电层;                16~加热电极;
18~介电层;                20~相变化材料层;
22~顶电极;                24~介电层;
D0~加热电极的直径;        300~基板;
302~第一电极层;           304~第一介电层;
308~二极管结构;           310~导电层;
312~第三绝缘层;           314~杯形加热电极;
318~第一绝缘层;           320~第四绝缘层;
322~导电层;                  324~叠层结构;
326~相变化材料层;            328~侧壁;
331b~第一电极结构;           330a~相变化材料间隙壁;
380b~接触面积;               500a~第一相变化存储器结构;
400~基板;                    402~电极层;
404~介电层;                  408~二极管结构;
410~导电层;                  412~绝缘层;
414~杯形加热电极;            418、420、424~绝缘层;
430~相变化材料层;            432~导电沟槽;
434~介电层;                  450~导电层;
480a~接触面积;
X1~相变化材料间隙壁330a与设置于导电层322正下方未接触相变化材料间隙壁330a的杯形加热电极314的间距;
X2~于导电层322另一侧未与杯形加热电极314接触的另一相变化材料间隙壁330a及其邻近的存储单元中与杯形加热电极314接触的相变化材料间隙壁330a的间距;
X3~杯形加热电极414于X方向上的间距;
Y1~杯状加热电极314与覆盖邻近存储单元元件上的绝缘层318的间距;
Y2~为绝缘层318覆盖的存储单元元件内的杯状加热电极314与绝缘层318间的间距;
Y3~杯形加热电极414于Y方向上的间距。
具体实施方式
本发明的相变化存储器装置的制作将配合图2至8等示意情形作详细叙述如下。
请参照图2a~2d,显示了依据本发明一实施例的相变化存储器装置的示意图,其中图2a显示了一俯视示意情形,而图2b~2d则分别显示了沿图2a内的线段A~A’、B~B’与C~C’的剖面示意情形。
在此,图2a~2d所示的相变化存储器装置以及其相关制作已揭示于同属本案申请人的中国台湾地区专利申请案中(申请日为2007年1月10日,申请案号为96100903),在此以引用方式将的并入于本文中。以下将通过图2a~2d所示的相变化存储器装置,以解说本案发明人所遭遇的问题。
请参照图2a~2d,在本实施例中的相变化存储器装置内设置有数个存储单元,而各存储单元的主要元件包括基板300;第一电极层302,形成于上述基板300上;相变化存储器结构500a,形成于上述第一电极层302上,且电性连接至上述第一电极层302。上述第一相变化存储器结构500a包括:杯形加热电极314,设置于第一介电层304中;第一绝缘层318,设置于上述第一介电层304上,且部分覆盖于上述杯形加热电极314(由导电层310与第三绝缘层312所组成);第一电极结构331b,覆盖于上述第一绝缘层318和上述杯形加热电极314,其中第一绝缘层318和第一电极结构331互相垂直。上述第一电极结构331具有一对相变化材料间隙壁330a,设置于上述第一电极结构331的一对侧壁328上,且部分覆盖于上述杯形加热电极314。
于本实施例中,通过过蚀刻步骤(over-etching)以移除形成于第一绝缘层318侧壁的相变化材料层,因而于叠层结构324的侧壁328上形成相变化材料间隙壁330a,且使相变化材料间隙壁330a的高度低于叠层结构324的高度,以形成第一电极结构331b。第一电极结构331b包括氧化硅层320、导电层322和相变化材料间隙壁330a,其中导电层322作为上电极之用。相变化材料间隙壁330a与杯形加热电极314的接触面积380b,可为相变化材料间隙壁330a或导电层310的薄膜厚度十字交叉的面积控制,比图1所示的已知相变化存储单元制作技术中采用光刻工艺形成的加热电极产生的面积更小,控制更为精确。
然而,在本实施例中的相变化存储器装置设置情形虽可通过控制相变化材料间隙壁330a与杯形加热电极314的接触面积380b而达成缩小加热电极与相变化材料间的接触面积,因而具有降低写入电流与重置电流等工作电流的功效。
然而,由于作为上电极的导电层322采用偏移设置型态并未垂直地准直堆叠于位于下方的杯形加热电极314之上。因此,在本实施例中的存储单元建构上便需于导电层322另一侧未与杯形加热电极314接触的邻近的相变化材料间隙壁330a与设置于导电层322正下方未接触相变化材料间隙壁330a的杯形加热电极314的一部分预留间距为X1的空间,以及于导电层322另一侧未与杯形加热电极314接触的另一相变化材料间隙壁330a及其邻近的存储单元中与杯形加热电极314接触的相变化材料间隙壁330a预留间距为X2的空间(请参照图2a与图2b),由此提供后续元件制作时的工艺裕度(process window),以避免相邻的存储单元间的元件短路情形的发生,其中上述空间X1与X2约为0.02微米(μm)至0.2微米(μm)。在此,上述空间X1与X2的范围与其相互大小关系并非为上述范围以及如图2a与图2b的附图而加以限定,空间X1与X2间的大小关系与实际空间大小则可视所应用的工艺而适度地扩张或缩小。
此外,参照图2a与图2c所示,在本实施例中的元件建构上亦需于杯状加热电极314与覆盖邻近存储单元元件上的绝缘层318预留间距为Y1的空间,以及于为此绝缘层318覆盖的存储单元元件内的杯状加热电极314与绝缘层318间预留间距为Y2的空间,藉以确保相邻的存储单元元件的正常运作并提供后续形成元件(如第一电极结构331b)的工艺裕度(process window)其中上述空间Y1与Y2约为0.02微米(μm)至0.2微米(μm),在此,上述空间Y1与Y2的范围与其相互大小关系并非为上述范围以及如图2a与图2c的附图而加以限定,空间Y1与Y2间的大小关系与实际空间大小则可视所应用的工艺而适度地扩张或缩小。
如此,由于本实施例中的相变化存储器装置内存储单元的设置需预留前述间距为X1、X2、Y1与Y2的空间,因此图2a~2d内设置的相变化存储器装置的存储单元密度的提升恐因而受到限制。
因此,依据本发明的另一实施例,本案发明人提供了一种新颖的相变化存储器装置及制造方法,其仍保有缩小加热电极与相变化材料间的接触面积、降低写入电流与重置电流等工作电流等技术特征与功效,且其内存储单元设置情形有助于提升单位面积内的存储单元密度。
请参照图3~8,分别显示了依据本发明另一实施例的相变化存储器装置于不同工艺阶段时的示意图,其中图3a、4a、5a、6a、7a和8a分别显示了于不同工艺步骤中之俯视示意情形,图3b、4b、5b、6b、7b和8b分别显示了沿图2a、3a、4a、5a、6a、7a和8a中A-A’线段的剖面示意情形,而图5c、6c、7c和8c分别显示了沿图5a、6a、7a和8a中B-B’线段的剖面示意情形。
于本实施例中,上述图式中仅部分绘示了相变化存储器装置中数个存储单元的制作情形,本领域技术人员应能理解本实施例中的相变化装置的存储单元可更通过适当的导电构件(如内连插塞或内连导线等)而连结有源装置(例如晶体管或二极管)与导线等其他构件。然而,基于简化图示的目的,这些构件并未绘示于上述附图中。
请参考图3a与图3b,其分别显示一相变化存储器装置俯视示意图与剖面示意图。首先提供基板400,基板400为硅基板。在其他实施例中,可利用锗化硅(SiGe)、块状半导体(bulk semiconductor)、应变半导体(strainedsemiconductor)、化合物半导体(compound semiconductor)、绝缘层上覆硅(silicon on insulator,SOI),或其他常用的半导体基板。接着,可利用例如物理气相沉积法(physical vapor deposition,PVD)、溅镀法(sputtering)、低压化学气相沉积法(low pressure CVD,LPCVD)和原子层化学气相沉积法(atomiclayer CVD,ALD)或无电镀膜法(electroless plating)等方式,在基板400上形成电极层402(可视为下电极层402)。在此,电极层402可沿图3a内所示的X方向延伸设置于基板400之上(未显示)。电极层402可包括多晶硅(polysilicon)、非晶硅(amorphous silicon)、金属氮化物或金属硅化物。电极层402可包括金属或合金。电极层402可包括钴(cobalt,Co)、钽(tantalum,Ta)、镍(nickel,Ni)、钛(titanium,Ti)、钨(tungsten,W)、钨化钛(TiW)或其他耐火金属及复合金属,也可包括例如铝或铜等基础金属。电极层402可包括单一层或堆叠层,例如铝(Al)层、铜/氮化钽(Cu/TaN)叠层或其他金属的单一层或堆叠层。
接着,可利用化学气相沉积(chemical vapor deposition,CVD)等薄膜沉积方式,在电极层402上方依序形成p型半导体材料层和n型半导体材料层。然后,利用光刻以及蚀刻方式,移除部分该p型半导体材料层和该n型半导体材料层,以形成二极管结构408。二极管结构408可为半导体材料组合层,优选为掺杂n型不纯物的半导体材料层和掺杂p型不纯物的半导体材料层堆叠而成以形成p/n二极管结面,其中n型不纯物可包括磷(P)或砷(As),而p型不纯物可包括硼(B)或二氟化硼(BF2)。在其他实施例中,二极管结构408可包括例如多晶硅(polysilicon)或非晶硅(amorphous silicon)的多晶或非晶半导体材料。
接着,可利用化学气相沉积(chemical vapor deposition,CVD)等薄膜沉积方式,在电极层402及二极管结构408上方形成介电层404。介电层404可包括氧化硅(SiO2)、氮化硅(Si3N4)或其他类似的介电材料。然后,利用图案化光致抗蚀剂(图未显示)覆盖介电层404上,定义出杯型开口406的形成位置,再进行各向异性蚀刻步骤,移除未被光致抗蚀剂覆盖的介电层404,直到暴露出二极管结构408,然后移除图案化光致抗蚀剂,以形成杯型开口406。杯形开口406的底部叠对对准(Overlay Alignment)于二极管结构408的正上方。杯型开口406的孔径大小与后续形成相变化材料间隙壁的厚度相关,在本实施例中,杯型开口406的孔径优选为0.02μm至0.2μm。
接着,请参考图4a和4b,可利用例如物理气相沉积法(physical vapordeposition,PVD)、溅镀法(sputtering)、低压化学气相沉积法(low pressure CVD,LPCVD)和原子层化学气相沉积法(atomic layer CVD,ALD)或无电镀膜法(electroless plating)等方式,在介电层404和杯型开口406的侧壁上形成导电层410,且覆盖于二极管结构408。接着,在该导电层上形成绝缘层412,并填入杯型开口406。绝缘层412可包括氧化硅、氮化硅或其组合。然后,进行例如为化学机械抛光(chemical mechanical polishing,CMP)的平坦化工艺,移除过量的导电层410和第三绝缘层412,以形成杯型加热电极414。导电层410可包括金属、合金、金属化合物、半导体材料。导电层410可包括基础金属及其合金(例如铝或铜)、耐火金属及其合金(例如钴、钽、镍、钛、钨、钨化钛)、过渡金属氮化物、耐火金属氮化物(例如氮化钴、氮化钽、氮化镍、氮化钛、氮化钨)、金属氮硅化物(例如氮硅化钴、氮硅化钽、氮硅化镍、氮硅化钛、氮硅化钨)、金属硅化物(例如硅化钴、硅化钽、硅化镍、硅化钛、硅化钨)、多晶或非晶半导体材料、相变化材料((例如锑化镓(GaSb)、碲化锗(GeTe)、锗-锑-碲合金(Ge2Sb2Te5)、银-铟-锑-碲合金(Ag-In-Sb-Te))、导电氧化物材料(例如钇钡铜氧化物(YBCO)、氧化亚铜(Cu2O)、铟锡氧化物(ITO))或其组合,其厚度优选介于2nm至20nm之间。杯形加热电极414透过二极管结构408电性连接至电极层402。在此,杯型加热电极414按照阵列型态方式设置,且相邻的杯型加热电极414于图4a内所示的X方向以及Y方向上分别具有间距X3与Y3,其中上述空间X3与Y3约为0.02微米(μm)至0.2微米(μm)。在此,上述空间X3与Y3的范围并非为上述范围以及如图4a的附图而加以限定,空间X3与Y3间的与实际大小则可视所应用的工艺而适度地扩张或缩小。
请参考图5a、5b和5c,显示了绝缘层418与绝缘层424的形成。首先全面形成例如为氮化硅的绝缘层于介电层404和杯型加热电极414上。然后,利用图案化光致抗蚀剂(图未显示)覆盖绝缘层上,定义出绝缘层418的形成位置,再进行各向异性蚀刻步骤,移除未被光致抗蚀剂覆盖的绝缘层,然后移除图案化光致抗蚀剂,以形成数个条状的绝缘层418。于本实施例中,绝缘层418沿图5a内的X方向延伸并形成于介电层404上,且优选地部分覆盖于两个相邻的杯型加热电极414以及其间的介电层404上,例如覆盖于各杯型加热电极414的一半面积,其厚度优选为5nm至20nm。
接着形成绝缘层材料,覆盖于介电层404和第一绝缘层418上。绝缘层材料可包括氧化硅、氮化硅或其组合。然后,利用图案化光致抗蚀剂(未显示)覆盖于导电层上,定义出绝缘层424的形成位置,再进行各向异性蚀刻步骤,移除未被光致抗蚀剂覆盖的绝缘层,然后移除图案化光致抗蚀剂,以形成数个互为平行的条状的绝缘层424。绝缘层424分别沿图5a内的X方向形成并延伸于介电层404上,且部分覆盖于杯型加热电极414和绝缘层418。在本实施例中,图5a内的Y方向与X方向互相垂直,而绝缘层424优选地沿Y方向而部分覆盖于两邻近的杯型加热电极414,例如是覆盖于各杯形加热电极414的二分之一面积,其中绝缘层424厚度优选为100nm至200nm。
请参考图6a、6b与6c,其显示相变化材料层430的形成。相变化材料层430的形成可利用例如物理气相沉积法(physical vapor deposition,PVD)、热蒸镀法(thermal evaporation)、脉冲激光蒸镀(pulsed laser deposition)或有机金属化学气相沉积法(metal organic chemical vapor deposition,MOCVD)等方式,全面性地覆盖层相变化材料(phase change film,PC film)。然后,进行各向异性蚀刻步骤,以于绝缘层424的侧壁上形成相变化材料层430。
相变化材料层430可包括二元、三元或四元硫属化合物(chalcogenide),例如锑化镓(GaSb)、碲化锗(GeTe)、锗-锑-碲合金(Ge-Sb-Te,GST)、银-铟-锑-碲合金(Ag-In-Sb-Te)或其组合。在本实施例中,相变化材料层430的厚度优选介于2nm至50nm。于本实施例中,相变化材料层430与杯形加热电极414的接触面积480a,可为相变化材料间隙壁430或导电层410的薄膜厚度十字交叉的面积控制,比图1已知技术所示利用光刻工艺形成的加热电极产生的面积更小,控制更为精确。
请参考图7a、7b与7c,其显示沟槽432的形成。利用旋转涂布方式,全面性沉积介电层434,以覆盖于如先前图6a、6b与6c的结构上。介电层434可包括旋转涂布玻璃(SOG)或其他类似的材料。因此,在介电层434形成后便具有平坦表面。然后,进行光刻蚀刻工艺,以定义介电层434并于其内形成数条沿图7a内Y方向延伸且相互平行设置的沟槽432。在此,各沟槽432大体叠置于杯型加热电极414并垂直地准直于其下方的杯型加热电极414,且露出相变化材料层430及其邻近的绝缘层424以及介电层434。
请参考图8a、8b与8c,其显示导电层450的形成。接着全面性沉积导电材料,例如为如铝(Al)、铜/氮化钽(Cu/TaN)或其他金属材料。以覆盖于如先前图7a、7b与7c的结构上并填入于沟槽432之内。接着采用如化学机械抛光程序的平坦化程序以移除高出介电层434表面的导电材料部分,进而于各沟槽432内形成导电层450并完成了相变化存储器装置的制备。在此,导电层450作为上电极的用。在此,导电层450以及沟槽432的制备优选地可采用镶嵌工艺所制备形成。
于本实施例中,由于上电极叠置于杯型加热电极414且大体与其准直地设置,上电极并不会突出于杯型加热电极414表面太多距离。因此于元件设计时,预留给杯型加热电极414间的间距X3或Y3可少于如图2a~2d所示的间距X1、X2、Y1及Y2或其总和,因而有利于存储单元密度的提升。于一实施例中,这些杯形加热电极414的间距X3或Y3不大于杯形加热电极的孔径。
如图8a、8b与8c所示,本实施例相变化存储器装置,包括:
基板400;第一电极层402,形成于该基板上;第一介电层404,形成于该第一电极层与该基板之上;多个杯形加热电极414,分别设置于该第一介电层的一部分内;第一绝缘层418,沿第一方向设置于该第一介电层上,且部分覆盖于这些杯形加热电极及其间的该第一介电层;第二绝缘层424,沿第二方向设置于该第一绝缘层且部分覆盖于这些杯形加热电极及其间的该第一介电层;以及一对相变化材料层430,分别设置于该第二绝缘层的两对称侧壁上且实体接触这些杯形加热电极之一;以及一对第一导电层450,分别沿该第二方向设置于该第二绝缘层之上,其中这些第一导电层的底面实体接触这些相变化材料层之一。
本发明实施例的相变化存储器装置具有以下优点:(1)单位存储单元(unitmemory cell)面积上的存储单元间距可更为缩减,有助于存储单元密度的提升。(2)相变化材料间隙壁与杯形加热电极的接触面积可由相变化材料间隙壁与杯型加热电极的薄膜厚度十字交叉的面积控制,以达成接触面积最小化的效果。(3)基于(2)的设置情形,在相变化存储单元尺寸持续缩减时,仍可达成降低存储单元的写入电流与重置电流等功效。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。

Claims (17)

1.一种相变化存储器装置,包括:
基板;
第一电极层,形成于该基板上;
第一介电层,形成于该第一电极层与该基板之上;
多个杯形加热电极,分别设置于该第一介电层的一部分内;
第一绝缘层,沿第一方向设置于该第一介电层上,且部分覆盖于这些杯形加热电极及其间的该第一介电层;
第二绝缘层,沿第二方向设置于该第一绝缘层且部分覆盖于这些杯形加热电极及其间的该第一介电层;以及
一对相变化材料层,分别设置于该第二绝缘层的两对称侧壁上且实体接触这些杯形加热电极之一;以及
一对第一导电层,分别沿该第二方向设置于该第二绝缘层之上,其中这些第一导电层的底面实体接触这些相变化材料层之一。
2.如权利要求1所述的相变化存储器装置,其中该杯形加热电极包括:
二极管结构;
第二导电层,设置于该二极管结构上,其中该导电层为杯形,且具有开口;以及
第三绝缘层,填入该开口中。
3.如权利要求2所述的相变化存储器装置,其中该第二导电层包括金属、合金、金属化合物、半导体材料或其组合。
4.如权利要求1所述的相变化存储器装置,其中该第一绝缘层分别覆盖于这些杯形加热电极的二分之一面积。
5.如权利要求1所述的相变化存储器装置,其中该第二绝缘层分别覆盖于这些杯形加热电极的二分之一面积。
6.如权利要求1所述的相变化存储器装置,其中这些第一导电层分别位于这些杯形加热电极之一之上且大体与之相准直。
7.如权利要求1所述的相变化存储器装置,其中这些杯形加热电极的间距不大于这些杯形加热电极的孔径。
8.如权利要求1所述的相变化存储器装置,其中该第一方向与该第二方向垂直。
9.一种相变化存储器装置的制造方法,包括下列步骤:
提供基板,其上具有第一电极层;
于第一介电层中形成一对杯形加热电极;
于该第一介电层上沿第一方向形成第一绝缘层,且部分覆盖于这些杯形加热电极及其间的该第一介电层;
于这些杯形加热电极、该第一绝缘层和该第一介电层上沿第二方向形成第二绝缘层;
于该第二绝缘层的该第一方向上的对称侧壁上分别形成相变化材料层,该相变化材料层接触这些杯形加热电极之一;
全面地形成第三绝缘层于该第二绝缘层、这些相变化材料层、这些杯形加热电极及该第一介电层上;
于该第三绝缘层内形成多个沿该第二方向延伸且互为平行的沟槽,这些沟槽分别部分露出这些相变化材料层之一;以及
于这些沟槽内形成第一导电层,其中该第一导电层的底面实体接触这些相变化材料层之一。
10.如权利要求9所述的相变化存储器装置的制造方法,其中这些沟槽与该导电层由镶嵌工艺所形成。
11.如权利要求9所述的相变化存储器装置的制造方法,在形成这些杯形加热电极之前还包括:
利用薄膜沉积方式,在该第一电极层上方依序形成p型半导体层和n型半导体层;
利用光刻以及蚀刻方式,移除部分该p型半导体层和该n型半导体层,形成二极管结构;以及
于该第一电极层及该二极管结构上方形成第一介电层,且覆盖该二极管结构。
12.如权利要求11所述的相变化存储器装置的制造方法,其中形成该杯形加热电极包括:
利用光刻以及蚀刻方式,移除部分该第一介电层直到露出该二极管结构,以形成杯形开口;
于该杯形开口中形成第二导电层,其中该第二导电层为杯形;
于该第二导电层上填入第四绝缘层,并填入该杯形开口中;
进行平坦化工艺,移除部分该第二导电层和该第四绝缘层,以形成该杯形加热电极。
13.如权利要求9所述的相变化存储器装置的制造方法,其中该第一绝缘层分别覆盖于这些杯形加热电极的二分之一面积。
14.如权利要求9所述的相变化存储器装置的制造方法,其中该第二绝缘层分别覆盖于这些杯形加热电极的二分之一面积。
15.如权利要求9所述的相变化存储器装置的制造方法,其中该第一导电层分别位于这些杯形加热电极之一之上且大体与之相准直。
16.如权利要求9所述的相变化存储器装置的制造方法,这些杯形加热电极的间距不大于这些杯形加热电极的孔径。
17.如权利要求9所述的相变化存储器装置的制造方法,其中该第一方向与该第二方向垂直。
CNA2008101254527A 2008-06-13 2008-06-13 相变化存储器装置及其制造方法 Pending CN101604728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008101254527A CN101604728A (zh) 2008-06-13 2008-06-13 相变化存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008101254527A CN101604728A (zh) 2008-06-13 2008-06-13 相变化存储器装置及其制造方法

Publications (1)

Publication Number Publication Date
CN101604728A true CN101604728A (zh) 2009-12-16

Family

ID=41470352

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101254527A Pending CN101604728A (zh) 2008-06-13 2008-06-13 相变化存储器装置及其制造方法

Country Status (1)

Country Link
CN (1) CN101604728A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332530A (zh) * 2010-07-13 2012-01-25 中国科学院上海微系统与信息技术研究所 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN103151366A (zh) * 2013-03-22 2013-06-12 厦门博佳琴电子科技有限公司 一种相变化储存器阵列及制造方法
CN103531710A (zh) * 2013-10-22 2014-01-22 中国科学院上海微系统与信息技术研究所 一种高速低功耗相变存储器单元及其制备方法
CN103928609A (zh) * 2013-01-14 2014-07-16 旺宏电子股份有限公司 三维相变化存储器装置及其制造方法
CN103972383A (zh) * 2013-02-01 2014-08-06 厦门博佳琴电子科技有限公司 二极管选择元件阵列结构的相变化存储器及制造方法
CN104779349A (zh) * 2015-04-15 2015-07-15 中国科学院上海微系统与信息技术研究所 一种相变存储单元及其制作方法
CN109755384A (zh) * 2017-11-03 2019-05-14 中芯国际集成电路制造(上海)有限公司 相变存储器及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332530A (zh) * 2010-07-13 2012-01-25 中国科学院上海微系统与信息技术研究所 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN102332530B (zh) * 2010-07-13 2013-08-14 中国科学院上海微系统与信息技术研究所 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN103928609A (zh) * 2013-01-14 2014-07-16 旺宏电子股份有限公司 三维相变化存储器装置及其制造方法
CN103928609B (zh) * 2013-01-14 2016-12-28 旺宏电子股份有限公司 三维相变化存储器装置及其制造方法
CN103972383A (zh) * 2013-02-01 2014-08-06 厦门博佳琴电子科技有限公司 二极管选择元件阵列结构的相变化存储器及制造方法
CN103972383B (zh) * 2013-02-01 2016-10-05 厦门博佳琴电子科技有限公司 二极管选择元件阵列结构的相变化存储器及制造方法
CN103151366A (zh) * 2013-03-22 2013-06-12 厦门博佳琴电子科技有限公司 一种相变化储存器阵列及制造方法
CN103151366B (zh) * 2013-03-22 2018-04-24 厦门博佳琴电子科技有限公司 一种相变化储存器阵列及制造方法
CN103531710A (zh) * 2013-10-22 2014-01-22 中国科学院上海微系统与信息技术研究所 一种高速低功耗相变存储器单元及其制备方法
CN103531710B (zh) * 2013-10-22 2016-03-16 中国科学院上海微系统与信息技术研究所 一种高速低功耗相变存储器单元及其制备方法
CN104779349A (zh) * 2015-04-15 2015-07-15 中国科学院上海微系统与信息技术研究所 一种相变存储单元及其制作方法
CN109755384A (zh) * 2017-11-03 2019-05-14 中芯国际集成电路制造(上海)有限公司 相变存储器及其制备方法

Similar Documents

Publication Publication Date Title
TWI716548B (zh) 半導體記憶體裝置及其製造方法
US10964752B2 (en) Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
TWI426604B (zh) 相變化記憶裝置及其製造方法
US7851253B2 (en) Phase change memory device and fabricating method
US10468596B2 (en) Damascene process for forming three-dimensional cross rail phase change memory devices
TWI796285B (zh) 可變阻值記憶體裝置及記憶體結構
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
CN107093612A (zh) 可变电阻存储器件及其制造方法
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
CN101604728A (zh) 相变化存储器装置及其制造方法
US11037992B2 (en) Variable resistance memory device
US9118003B2 (en) Variable resistance memory devices and method of forming the same
WO2020247038A1 (en) Phase change memory device with crystallization template and method of making the same
CN110858623B (zh) 可变电阻存储器件及其制造方法
US20080173860A1 (en) Phase change memory device and method of fabricating the same
KR102578801B1 (ko) 가변 저항 메모리 장치
US20200027925A1 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same
CN100573951C (zh) 相变存储装置及其制造方法
WO2021262240A1 (en) Memory array containing capped aluminum access lines and method of making the same
CN101764194B (zh) 相变化存储装置及其制造方法
US11502130B2 (en) Variable resistance memory device and method of fabricating the same
US20230301117A1 (en) Memory device and method for manufacturing the same
CN118234250A (zh) 半导体装置
CN101330092A (zh) 相变化存储器装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20100702

Address after: Hsinchu County of Taiwan

Applicant after: Industrial Technology Research Institute

Address before: Hsinchu County, Taiwan, China

Applicant before: Industrial Technology Research Institute

Co-applicant before: Powerchip Semiconductor Corp.

Co-applicant before: Nanya Sci. & Tech. Co., Ltd.

Co-applicant before: Maode Science and Technology Co., Ltd.

Co-applicant before: Huabang Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091216