CN103531710A - 一种高速低功耗相变存储器单元及其制备方法 - Google Patents

一种高速低功耗相变存储器单元及其制备方法 Download PDF

Info

Publication number
CN103531710A
CN103531710A CN201310500580.6A CN201310500580A CN103531710A CN 103531710 A CN103531710 A CN 103531710A CN 201310500580 A CN201310500580 A CN 201310500580A CN 103531710 A CN103531710 A CN 103531710A
Authority
CN
China
Prior art keywords
phase change
phase
change memory
electrode
heating electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310500580.6A
Other languages
English (en)
Other versions
CN103531710B (zh
Inventor
宋志棠
吴良才
周夕淋
吕士龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310500580.6A priority Critical patent/CN103531710B/zh
Publication of CN103531710A publication Critical patent/CN103531710A/zh
Application granted granted Critical
Publication of CN103531710B publication Critical patent/CN103531710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种高速低功耗相变存储器单元及其制备方法,用于提升相变存储器中相变存储单元的操作速度,降低相变存储单元的操作功耗;其特征在于采用微纳加工技术(如聚焦离子束,FIB)去除一部分与加热电极相接触的相变材料层。本发明缩小了相变材料层的体积,使其与加热电极的接触面积极大的减小,三维纳米尺度得存储单元制备得以实现,使存储性能实现高速低功耗。在三维存储单元实现稳定工艺与稳定性能的基础上,在一个相同的底电极上进一步制备出4个及4个以上同等尺寸的存储单元,研究40纳米以下技术节点的高密度存储特性的串扰与存储特性,本发明可直接用于指导工程化相变存储芯片的设计、工艺、测试等,是研发与工程化联系的桥梁。

Description

一种高速低功耗相变存储器单元及其制备方法
技术领域
本发明涉及一种用于提升相变存储单元操作速度,降低相变存储单元操作功耗的结构及其器件的制作方法,属于微电子学纳米材料与器件制备领域。
背景技术
相变存储器技术源于S.R.Ovshinsky对硫系化合物非晶态半导体的研究,他在20世纪60年代末70年代初报道了硫系化合物材料在电场激发下具有高、低阻值之间的转变现象,提出了相变薄膜可以应用于相变存储介质的构想(Phys.Rev.Lett.,21,1450~1453,1968;Appl.Phys.Lett.,18,254~257,1971)。进入21世纪以来随着微电子制备技术与工艺的发展,器件中相变单元的尺寸可以缩小到纳米量级,相变存储器已成为国际上各研究机构和半导体公司的研发热点。相变存储器具有集成度高、功耗低、读写速度快以及非挥发特性等特点,与目前的动态随机存储器(DRAM)、闪存(FLASH)相变有巨大的优势。相变存储器不仅在民用市场上作为非易失性存储器具有广阔的应用前景,其优良的抗高低温冲击、抗辐照特性在航空航天等军事领域也同样具有重要的应用价值。从国际半导体工业协会对新型存储技术的预测发展演变来看,相变存储器技术是几种新兴的半导体存储技术中发展最为迅速、距离产业化最近的技术之一。考虑相变存储器的广阔应用前景,国际上Samsung,IBM,Hynix,Micron,Microchip等公司相继加入相变存储器的研发阵营,在技术的完善以及可制造性方面取得了显著成果。在2012年的国际固态电路大会(ISSCC2012)上,Samsung展示了20纳米,8Gbit的相变存储器,这也是目前已经公开的最大容量的相变存储器。
低压、低功耗、高速以及高密度是相变存储器的核心,蘑菇型存储单元结构被限制型结构取代是必然的趋势。现阶段,相变存储器技术的研究热点之一在于相变材料在非晶的高阻和晶态的低阻这两个状态之间的快速可逆转变。此外,相变材料中相变区域的体积将直接影响相变存储单元的相变速度和功耗。近年来,已经有部分关于结晶速度小于60纳秒的报道(Appl.Phys.Lett.,93,043121,2008;Nature Mater.4,347,2005),这个转变时间已经远远超过了写速度为10微秒的闪存的速度。如果非易失性存储器的性能得到进一步的开发,达到10纳秒左右的类似DRAM的转变速度,其商业应用潜力将会大大增加。因此进一步缩小相变区域的体积从而提高相变存储器的操作速度、降低相变存储器的操作功耗变得越来越重要。限制型结构是实现低压、低功耗、高速以及高密度的关键结构,CVD与ALD制备相变材料是实现限制型结构的核心技术,但是CVD与ALD面临最大的困难是料源与工艺。实现均匀的纳米填充,其难度较大,材料的纯度也是一大挑战。PVD可形成均匀的相变材料同时也可进行材料改性,但其无法满足小尺寸的限制型结构的要求。限制型结构的实现有赖于ALD/CVD对孔的填充以及抛光工艺技术的实现。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种用于提升相变存储器中相变存储单元操作速度,降低相变存储单元的操作功耗的相变存储器结构及其制备方法。
为实现上述目的及其他相关目的,本发明提供一种高速低功耗相变存储器单元,所述相变存储器单元包括衬底、形成于所述衬底上表面的底电极、形成于所述底电极上并设有通槽或通孔的介质层、填充所述通槽或通孔并形成与所述底电极接触的加热电极、与所述加热电极接触的相变存储结构以及包覆所述相变存储结构的第一介质层;所述相变存储结构包括与所述加热电极接触的并设有切割面的相变材料层、位于所述相变材料层上的上电极以及包覆所述切割面的第二介质层;所述相变材料层与所述加热电极的接触面积小于所述加热电极在水平面上的投影面积。
优选地,与所述加热电极接触的相变存储结构大于等于1个。
优选地,与所述加热电极接触的相变存储结构为4个或4个以上。
本发明还提供一种高速低功耗相变存储器单元的制备方法,该方法包括以下步骤:
1)提供一衬底并在所述衬底上形成底电极材料层;
2)在所述底电极材料层上形成设有通槽或通孔的介质层;
3)填充所述通槽或通孔并形成与所述底电极接触的加热电极;
4)在步骤3)形成的结构上先形成相变材料层并图形化;接着形成上电极材料层;
5)图形化步骤4)之后获得的结构;
6)切割形成与所述加热电极接触的相变存储结构并在所述相变存储结构的相变材料层上形成切割面;在所述切割面上沉积第二介质层;所述相变材料层与所述加热电极的接触面积小于所述加热电极在水平面上的投影面积。
7)在步骤6)获得的结构上沉积第一介质层。
优选地,所述步骤6)中切割形成与所述加热电极接触的相变存储结构为4个或4个以上。
优选地,所述步骤6)中切割的方法为聚焦粒子束FIB切割或电子束光刻。
优选地,所述步骤6)中在切割面上沉积第二介质层采用FIB工艺原位室温沉积。
优选地,所述步骤7)中沉积第一介质层采用CVD/ALD工艺沉积。
优选地,在所述步骤3)和所述步骤4)之间还包括清洗烘干的步骤。
本发明提出的相变存储器单元结构以实现操作速度的提升和操作功耗的降低,其主要特征在于在纳米尺度蘑菇型结构的相变存储单元的基础上,采用微纳加工技术(如聚焦离子束,FIB)去除一部分与加热电极相接触的相变材料层,进一步缩小相变材料层与加热电极的接触面积,以减小相变区域的体积,实现高速低功耗的相变存储器单元。虽然三维限制型结构会引起相变材料晶粒的纳米尺寸效应,对其可逆相变行为产生影响,但其材料非晶与多晶的高低阻有5个以上的数量级的差异,因此不会对存储性能稳定性产生大的影响,但是W、TiN等金属电极在纳米尺度的导电特性的纳米尺寸效应会对功耗产生大的影响,在一定技术节点下的作为存储选通的晶体管或二极管驱动能力一定的前提下,限制型结构大电极小相变材料来实现低功耗与高速也是本发明构造结构的出发点,本发明所述的一种高速低功耗相变存储器单元及其制备方法,不但可以用于提升相变存储器中相变存储单元的操作速度,而且可以降低相变存储单元的操作功耗,
同时本发明考虑到切割面暴露出的相变材料易氧化与扩散对存储性能恶化的不利因素,采用原位FIB室温下沉积介质层用于及时保护相变材料,然后再用CVD/ALD工艺再做进一步填充加固的方式(沉积第一介质层),极大地缩小相变材料的体积,使其与加热电极的接触面积同时有极大的减小,三维纳米尺度得存储单元制备得以实现,使存储性能实现高速低功耗。优选地,在三维存储单元实现稳定工艺与稳定性能的基础上,在一个相同的底电极上进一步制备出4个或4个以上同等尺寸的存储单元,研究40纳米以下技术节点的高密度存储特性的串扰与存储特性,上述所获得的新材料、新结构与新工艺及存储特性可直接用于指导工程化相变存储芯片的设计、工艺、测试等,是研发与工程化联系的桥梁。
附图说明
图1(a)-图1(h)为本发明所实施例一的制备过程示意图;
其中,图1(a)为采用标准的集成电路CMOS工艺制备的纳米尺度加热电极(BEC);
图1(b)为在加热电极衬底上沉积硫系化合物相变材料;
图1(c)为形成相变材料层的图形,使相变材料覆盖在加热电极上,并且有部分相变材料覆盖在加热电极周围的SiO2上;
图1(d)为沉积Al上电极材料;
图1(e)为形成Al上电极层的图形结构,使Al电极的图形与相变材料层的相同;
图1(f)为使用FIB的方法切割覆盖在加热电极和SiO2上的部分相变材料和上电极;
图1(g)为在相变材料层的切割面上沉积第二介质层;
图1(h)为沉积第一介质层,即SiN材料,以包覆相变材料。
图2(a)-2(h)为本发明第二实施例的制备过程示意图;
其中,图2(a)为采用标准的集成电路CMOS工艺制备的纳米尺度加热电极;
图2(b)为在加热电极衬底上沉积硫系化合物相变材料;
图2(c)为形成相变材料层的图形,使相变材料刚好完全覆盖在加热电极上,并且在加热电极周围的SiO2上没有相变材料;
图2(d)为沉积Al上电极材料;
图2(e)为形成Al上电极层的图形结构,使Al电极的图形与相变材料层的相同;
图2(f)为使用FIB的方法去除覆盖在加热电极上的部分相变材料和上电极材料;
图2(g)为在相变材料层的切割面上沉积第二介质层;
图2(h)为沉积第一介质层,即SiN材料,以包覆相变存储结构;
图3(a)-3(c)为本发明第三实施例的结构示意图。
其中,图3(a)为切割形成四组相变材料层和上电极的结构示意图;
图3(b)为在相变材料层的“L”形切割面上沉积介质层的结构示意图;
图3(c)为沉积第一介质层的结构示意图。
元件标号说明
10、20             衬底
11、21             底电极层
12、22             介质层
13、23             加热电极
14、24             相变材料层
15、25             上电极
16、26             第一介质层
17、27             第二介质层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图所示。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
一种高速低功耗相变存储器单元,所述相变存储器单元包括衬底、形成于所述衬底上表面的底电极、形成于所述底电极上并设有通槽或通孔的介质层、填充所述通槽或通孔并形成与所述底电极接触的加热电极、与所述加热电极接触的相变存储结构以及包覆所述相变存储结构的第一介质层;所述相变存储结构包括与所述加热电极接触的并设有切割面的相变材料层、位于所述相变材料层上的上电极以及包覆所述切割面的第二介质层;所述相变材料层与所述加热电极的接触面积小于所述加热电极在水平面上的投影面积。
本发明提出的在蘑菇型结构相变存储单元中进一步减小相变材料与加热电极的接触面积的具体工艺步骤如下:
(1)提供一衬底,在所述衬底上表面形成底电极,在所述底电极上形成设有通槽或通孔的介质层;填充所述通槽或通孔并形成与所述底电极接触的加热电极;在收容加热电极的介质层上沉积硫系化合物相变材料层并图形化,材料的厚度可以灵活控制,一般在10-100nm的范围。
(2)在步骤(1)沉积的相变材料层上沉积上电极材料层后图形化,厚度控制在10-50nm范围。
(3)在步骤(2)的基础上,使用微纳加工技术切割部分相变材料层及上电极材料。
(4)在形成的相变材料层的切割面上采用原位FIB室温下沉积介质层用于及时保护所述相变材料层;防止在操作过程中相变材料的氧化和扩散。
(5)采用ALD或CVD的方法沉积SiOx或SiNx材料介质层,包覆步骤4)形成的结构进一步填充加固;
(6)再使用微纳加工技术,形成上电极的图形结构,制备出可用于电学测试表征的相变存储器单元。
所述的衬底材料无限制,可以是传统用的Si晶圆、GaAs等半导体材料,也可以是石英玻璃、陶瓷基片等介质材料或柔性材料、金属材料。如果采用金属材料做衬底时,衬底可直接做电极。所述的电极材料不受限制,可以是Al、Cu、Ag、W、Pt、Au等导体材料,其厚度控制在10-50nm范围。所述的介质材料不受限制,可以是常用的SiO、SiNx等材料,厚度在20-100nm范围。所述的加热电极材料可以为W、Pt、Ti等具有一定电阻率的材料,也可以是具有较高电阻率的TiW、TiN、TiAlN等材料,以提高蘑菇型结构相变存储单元的加热效果,降低操作功耗。所述的加热电极形状不受限制,可以为圆柱体,或者是正方体、长方体或其它形状。所述的相变材料无限制,可以是一切具有相变特性的硫系化合物材料,如二元的Ge-Te系列,三元的Ge-Sb-Te系列。所述的沉积相变材料、测试电极的方法不受限制可以是溅射法、电子束蒸发法、激光辅助沉积法、气相沉积法、及原子层沉积法等。所述的微纳加工技术在与工业的集成电路CMOS工艺兼容的前提下不受限制,可以为通过光学曝光或电子束曝光、显影、剥离法或反应离子刻蚀法或化学机械抛光的方法实现,也可以通过聚焦离子束(FIB)的方法实现。
下面通过结合附图,进一步详细阐述本发明提供的相变存储单元的制作过程,以有助于理解本发明的实质性特点和显著的进步,但本发明决非仅局限于所述的实施例。
实施例1:
(1)请参阅附图1(a)至1(b)所示,提供一衬底10,在所述衬底上表面形成底电极11,在所述底电极上形成设有通槽或通孔的介质层12;填充所述通槽或通孔并形成与所述底电极接触的加热电极13;将制备好加热电极13的衬底相继在丙酮和酒精溶液中,在超声波作用下分别清洗5分钟;再在120℃的环境中烘20分钟。然后使用磁控溅射合金靶的方法沉积10nm厚的硫系化合物Ge-Sb-Te薄膜层,即形成相变材料层14;溅射时本底真空优于1×105Pa,溅射真空为0.21Pa,溅射功率为40W;
(2)请参阅附图1(c)所示,使用紫外曝光的方法图形化相变材料层14,即使用反应离子刻蚀的方法刻蚀出柱状结构,刻蚀深度以达到介质层12(本实施例中优选为SiO2)顶部为准;本实施例中,所述相变材料层14在水平面上的投影面积大于所述加热电极在水平面上的投影面积。
(3)请参阅附图1(d)所示,再在所述相变材料层14上使用超高真空电子束蒸发的方法沉积30nm左右厚度的Al电极材料层,使Al与所述相变材料层完好接触;
(4)请参阅附图1(e)所示,使用紫外曝光在Al电极材料层上光刻出上电极15,经过后烘后,在60℃的水浴锅中使用磷酸溶液湿法腐蚀Al电极材料,引出电极用于电学测试表征;
(5)请参阅附图1(f)所示,采用原位室温FIB工艺将覆盖在加热电极13和介质层SiO2上方的部分相变材料和Al电极材料切割去除;并形成切割面;切割后的所述相变材料层与所述加热电极的接触面积小于所述加热电极在水平面上的投影面积。本实施例中,所述相变材料层与所述加热电极的接触面积等于所述加热电极在水平面上的投影面积的一半。
(6)请参阅附图1(g)所示,在所述相变材料层的切割面上采用原位FIB室温下沉积第二介质层17用于及时保护所述相变材料层;防止在操作过程中相变材料的氧化和扩散。
(7)请参阅附图1(h)所示,再在步骤6)之后获得的结构上使用CVD或ALD工艺沉积第一介质层16(本实施例中,选择SiN材料层),将相变材料层和Al电极层包覆住;
(8)将制备好的相变存储器器件单元通过探针或导线连接到电学测试系统中,加载电学信号,开展相变存储单元的读、写、擦操作,研究该结构下相变存储单元的存储特性和循环擦写特性等。
实施例2:
(1)请参阅图2(a)至2(b)所示,提供一衬底20,在所述衬底上表面形成底电极21,在所述底电极上形成设有通槽或通孔的介质层22;填充所述通槽或通孔并形成与所述底电极接触的加热电极23;将制备好加热电极的衬底相继在丙酮和酒精溶液中,在超声波作用下分别清洗5分钟;再在120℃的环境中烘20分钟。然后使用磁控溅射合金靶的方法沉积10nm厚的硫系化合物Ge-Sb-Te薄膜层,即形成相变材料层24;溅射时本底真空优于1×105Pa,溅射真空为0.21Pa,溅射功率为40W;
(2)请参阅图2(c)所示,使用电子束曝光的方法形成相变存储介质的图形,使用反应离子刻蚀的方法在相变存储介质层中刻蚀出柱状结构,刻蚀深度以达到介质层12(本实施例中优选为SiO2)顶部为准;本实施例中,所述相变材料层24在水平面上的投影面积等于所述加热电极在水平面上的投影面积。
(3)请参阅图2(d)所示,再在所述相变材料层14上使用超高真空电子束蒸发的方法沉积30nm左右厚度的Al电极材料层25,使Al与所述相变材料层完好接触;
(4)请参阅图2(e)所示,使用紫外曝光在Al电极材料层上光刻出顶电极图形,经过后烘后,在60℃的水浴锅中使用磷酸溶液湿法腐蚀Al电极材料,引出电极用于电学测试表征;
(5)请参阅图2(f)所示,采用原位室温FIB工艺将覆盖在加热电极上方的部分相变材料和Al电极材料切割去除;并形成切割面;切割后的所述相变材料层与所述加热电极的接触面积小于所述加热电极在水平面上的投影面积。本实施例中,所述相变材料层与所述加热电极的接触面积大约为所述加热电极在水平面上的投影面积的五分之二。
(6)请参阅附图2(g)所示,在所述相变材料层的切割面上采用原位FIB室温下沉积第二介质层27用于及时保护所述相变材料层;防止在操作过程中相变材料的氧化和扩散。
(7)请参阅图2(h)所示,再在步骤6)之后获得的结构上使用CVD或ALD工艺沉积第一介质层26(本实施例中,选择SiN材料层)S,将相变材料层和Al电极层包覆住;
(8)将制备好的相变存储器器件单元通过探针或导线连接到电学测试系统中,加载电学信号,开展相变存储单元的读、写、擦操作,研究该结构下相变存储单元的存储特性和循环擦写特性等。
实施例3
请参阅图3(a)至3(c)所示,本实施例与实施例2不同之处在于:在FIB中用高能离子束将覆盖在加热电极上方的相变材料和Al电极材料切割分成四部分,即形成四个切割面,如图3(a)所示。并且留下的每一部分都覆盖在加热电极上;形成四个相变存储结构,本发明中,可以根据需要切割成四个以上相变存储结构。再在所述切割面上采用原位FIB室温下沉积第介质层用于及时保护所述相变材料层;防止在操作过程中相变材料的氧化和扩散。如图3(b)为在相变材料层的“L”形切割面上沉积介质层的结构示意图;最后使用CVD或ALD工艺沉积SiN材料层,将相变材料层和Al电极层包覆住。如图3(c)所示。
本发明通过对大尺寸器件的加工,实现相变存储器单元的高速与低功耗。首先在现有的蘑菇型器件结构的加热底电极(BEC)上依次溅射相变材料、TiN和顶电极,然后通过切割形成纳米级限制型结构单元或阵列。
在纳米尺度蘑菇型结构的相变存储单元与存储性能能稳定测试的基础上,同时在构成器件单元的连线方式不变的基础上,制备出高速低功耗相变存储器单元或阵列。
本发明不需要通过减小BEC来实现相变存储器单元的高速与低功耗,从而避免了通常的W、TiN等金属电极在纳米尺度的导电特性的纳米尺寸效应所导致的大功耗问题。在一定技术节点下的作为存储选通的晶体管或二极管驱动能力一定的前提下,通过限制型结构大电极小相变材料来实现低功耗与高速。
本发明通过切割,不但可以实现二维纳米器件,也可以实现三维纳米器件。本发明极大地缩小相变材料的体积,使其与加热电极的接触面积同时有极大的减小,使存储性能实现高速低功耗。本发明可以采用聚焦粒子束(FIB)切割,但是也可以采用电子束光刻或其它微纳米加工技术。
为了避免相变材料的氧化与可能的挥发,本发明可以在相变材料层的切割面上采用FIB原位室温沉积一层厚度为10nm左右的介质材料(如SiO2)作为保护层,及时保护相变材料。由于,原位室温沉积的保护层比较松散,密度较小,本发明还可以利用ALD/CVD工艺沉积更致密的第二保护层(本实施例中,选择SiN介质层)对加工后的器件进一步加固,使其相变材料更加不被氧化与挥发导致器件性能恶化。本发明中,切割面可以为一个平面也可以为“L”形平面。
通过对加工后的器件利用高速系统进行测试,可以表征相变材料是否在高速、低功耗等方面具有潜质。打通GST相变材料后,进一步制备基于TiSbTe等新型相变材料的器件,研究其高速、低功耗特性。可以实现超薄相变材料的研究,制备在BEC上的相变材料厚度为50nm以下,譬如40nm、20nm、10nm、5nm等。
低压、低功耗、高速以及高密度是相变存储器的核心,蘑菇型存储单元结构被限制型结构取代是必然的趋势。CVD与ALD制备相变材料是实现限制型结构的核心技术,CVD与ALD面临最大的困难是料源与工艺。实现均匀的纳米填充,其难度较大,材料的纯度也是一大挑战。PVD可形成均匀的相变材料同时也可进行材料改性,但其无法满足小尺寸的限制型结构的要求。限制型结构的实现有赖于ALD/CVD对孔的填充以及抛光工艺技术的实现。同时三维限制型结构会引起相变材料晶粒的纳米尺寸效应,对其可逆相变行为产生影响,但其材料非晶与多晶的高低阻有5个以上的数量级的差异,因此不会对存储性能稳定性产生大的影响;而W、TiN等金属电极在纳米尺度的导电特性的纳米尺寸效应会对功耗产生大的影响,在一定技术节点下的作为存储选通的晶体管或二极管驱动能力一定的前提下,限制型结构大电极小相变材料来实现低功耗与高速也是本发明构造结构的出发点,本发明提供一种高速低功耗相变存储器单元及其制备方法,用于提升相变存储器中相变存储单元的操作速度,降低相变存储单元的操作功耗;在纳米尺度蘑菇型结构的相变存储单元与存储性能能稳定测试的基础上,同时在构成器件单元的连线方式不变的基础上,采用微纳加工技术(如聚焦离子束,FIB)去除一部分与加热电极相接触的相变材料,同时考虑到暴露出的相变材料易氧化与扩散对存储性能恶化的不利因素,采用FIB室温下沉积介质材料及时保护相变材料,然后用CVD/ALD再做进一步填充加固的方式,极大地缩小相变材料的体积,使其与加热电极的接触面积同时有极大的减小,三维纳米尺度得存储单元制备得以实现,使存储性能实现高速低功耗。在三维存储单元实现稳定工艺与稳定性能的基础上,在一个相同的底电极上进一步制备出4个或4个以上同等尺寸的存储单元,研究40纳米以下技术节点的高密度存储特性的串扰与存储特性,上述所获得的新材料、新结构与新工艺及存储特性可直接用于指导工程化相变存储芯片的设计、工艺、测试等,是研发与工程化联系的桥梁。
综上所述,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种高速低功耗相变存储器单元,其特征在于:所述相变存储器单元包括衬底、形成于所述衬底上表面的底电极、形成于所述底电极上并设有通槽或通孔的介质层、填充所述通槽或通孔并形成与所述底电极接触的加热电极、与所述加热电极接触的相变存储结构以及包覆所述相变存储结构的第一介质层;所述相变存储结构包括与所述加热电极接触的并设有切割面的相变材料层、位于所述相变材料层上的上电极以及包覆所述切割面的第二介质层;所述相变材料层与所述加热电极的接触面积小于所述加热电极在水平面上的投影面积。
2.根据权利要求1所述的高速低功耗相变存储器单元,其特征在于:与所述加热电极接触的相变存储结构大于等于1个。
3.根据权利要求2所述的高速低功耗相变存储器单元,其特征在于:与所述加热电极接触的相变存储结构为4个或4个以上。
4.一种高速低功耗相变存储器单元的制备方法,其特征在于:该方法包括以下步骤:
1)提供一衬底并在所述衬底上形成底电极材料层;
2)在所述底电极材料层上形成设有通槽或通孔的介质层;
3)填充所述通槽或通孔并形成与所述底电极接触的加热电极;
4)在步骤3)形成的结构上先形成相变材料层并图形化;接着形成上电极材料层;
5)图形化步骤4)之后获得的结构;
6)切割形成与所述加热电极接触的相变存储结构并在所述相变存储结构的相变材料层上形成切割面;在所述切割面上沉积第二介质层;所述相变材料层与所述加热电极的接触面积小于所述加热电极在水平面上的投影面积。
7)在步骤6)获得的结构上沉积第一介质层。
5.根据权利要求4所述的高速低功耗相变存储器单元的制备方法,其特征在于:所述步骤6)中切割形成与所述加热电极接触的相变存储结构为4个或4个以上。
6.根据权利要求4所述的高速低功耗相变存储器单元的制备方法,其特征在于:所述步骤6)中切割的方法为聚焦粒子束FIB切割或电子束光刻。
7.根据权利要求4所述的高速低功耗相变存储器单元的制备方法,其特征在于:所述步骤6)中在切割面上沉积第二介质层采用FIB工艺原位室温沉积。
8.根据权利要求4所述的高速低功耗相变存储器单元的制备方法,其特征在于:所述步骤7)中沉积第一介质层采用CVD/ALD工艺沉积。
9.根据权利要求4所述的高速低功耗相变存储器单元的制备方法,其特征在于:在所述步骤3)和所述步骤4)之间还包括清洗烘干的步骤。
CN201310500580.6A 2013-10-22 2013-10-22 一种高速低功耗相变存储器单元及其制备方法 Active CN103531710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310500580.6A CN103531710B (zh) 2013-10-22 2013-10-22 一种高速低功耗相变存储器单元及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310500580.6A CN103531710B (zh) 2013-10-22 2013-10-22 一种高速低功耗相变存储器单元及其制备方法

Publications (2)

Publication Number Publication Date
CN103531710A true CN103531710A (zh) 2014-01-22
CN103531710B CN103531710B (zh) 2016-03-16

Family

ID=49933548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310500580.6A Active CN103531710B (zh) 2013-10-22 2013-10-22 一种高速低功耗相变存储器单元及其制备方法

Country Status (1)

Country Link
CN (1) CN103531710B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779349A (zh) * 2015-04-15 2015-07-15 中国科学院上海微系统与信息技术研究所 一种相变存储单元及其制作方法
CN110797457A (zh) * 2019-10-22 2020-02-14 华东师范大学 一种多层存储结构透射电子显微镜原位电学测试单元制备方法
WO2022241635A1 (en) * 2021-05-18 2022-11-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Three-dimensional phase-change memory devices and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992326A (zh) * 2005-12-30 2007-07-04 财团法人工业技术研究院 半导体存储元件、相变存储元件及其制造方法
CN101101961A (zh) * 2007-07-17 2008-01-09 中国科学院上海微系统与信息技术研究所 相变材料呈环形的相变存储器器件单元及制备方法
CN101355137A (zh) * 2007-07-23 2009-01-28 财团法人工业技术研究院 相变存储器装置及其制造方法
CN101604728A (zh) * 2008-06-13 2009-12-16 财团法人工业技术研究院 相变化存储器装置及其制造方法
CN102637823A (zh) * 2012-05-16 2012-08-15 中国科学院上海微系统与信息技术研究所 低功耗相变存储器用限制型电极结构及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992326A (zh) * 2005-12-30 2007-07-04 财团法人工业技术研究院 半导体存储元件、相变存储元件及其制造方法
CN101101961A (zh) * 2007-07-17 2008-01-09 中国科学院上海微系统与信息技术研究所 相变材料呈环形的相变存储器器件单元及制备方法
CN101355137A (zh) * 2007-07-23 2009-01-28 财团法人工业技术研究院 相变存储器装置及其制造方法
CN101604728A (zh) * 2008-06-13 2009-12-16 财团法人工业技术研究院 相变化存储器装置及其制造方法
CN102637823A (zh) * 2012-05-16 2012-08-15 中国科学院上海微系统与信息技术研究所 低功耗相变存储器用限制型电极结构及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779349A (zh) * 2015-04-15 2015-07-15 中国科学院上海微系统与信息技术研究所 一种相变存储单元及其制作方法
CN110797457A (zh) * 2019-10-22 2020-02-14 华东师范大学 一种多层存储结构透射电子显微镜原位电学测试单元制备方法
WO2022241635A1 (en) * 2021-05-18 2022-11-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Three-dimensional phase-change memory devices and methods for forming the same

Also Published As

Publication number Publication date
CN103531710B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
TW587347B (en) Multiple data state memory cell
Choi et al. Improvement of CBRAM resistance window by scaling down electrode size in pure-GeTe film
TWI442518B (zh) 自動對準式柱狀記憶胞裝置及其製造方法
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
WO2021003904A1 (zh) 一种相变存储器及其制作方法
US20120061637A1 (en) 3-d structured nonvolatile memory array and method for fabricating the same
US20180269388A1 (en) Phase change memory unit and preparation method therefor
CN111095555A (zh) 具有电介质阻挡层的自选存储器单元
TW200908313A (en) Phase change memory with dual word lines and source lines and method of operating same
KR20110068984A (ko) 기억 소자 및 기억 장치
CN102832340B (zh) 一种相变存储器单元及其制备方法
CN102332530B (zh) 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN103682089A (zh) 高速、高密度、低功耗的相变存储器单元及制备方法
CN112670406A (zh) 半导体装置与存储器单元
CN103531710B (zh) 一种高速低功耗相变存储器单元及其制备方法
CN104347800A (zh) 一种相变存储器选通管及其存储单元
CN104347711B (zh) 具有横向沟道的三维半导体器件及其制造方法
US20090101885A1 (en) Method of producing phase change memory device
CN101789492B (zh) 一种平面相变存储器的制备方法
CN100397561C (zh) 一种纳米相变存储器器件单元的制备方法
US7985693B2 (en) Method of producing phase change memory device
CN101447551A (zh) 一种相变存储器单元的结构及其实现方法
CN112909161B (zh) 一种具有缓冲层的低功耗的相变存储单元及其制备方法
CN105322090B (zh) 一种存储器及其制作方法
Soni et al. Rate limiting step for the switching kinetics in Cu doped Ge0. 3Se0. 7 based memory devices with symmetrical and asymmetrical electrodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant