NO310946B1 - Leseminne og leseminneinnretninger - Google Patents
Leseminne og leseminneinnretninger Download PDFInfo
- Publication number
- NO310946B1 NO310946B1 NO19992122A NO992122A NO310946B1 NO 310946 B1 NO310946 B1 NO 310946B1 NO 19992122 A NO19992122 A NO 19992122A NO 992122 A NO992122 A NO 992122A NO 310946 B1 NO310946 B1 NO 310946B1
- Authority
- NO
- Norway
- Prior art keywords
- memory
- semiconductor material
- electrode
- read
- semiconductor
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 259
- 239000004065 semiconductor Substances 0.000 claims abstract description 176
- 239000000463 material Substances 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000011159 matrix material Substances 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000011810 insulating material Substances 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000012777 electrically insulating material Substances 0.000 claims description 7
- 230000001143 conditioned effect Effects 0.000 claims description 6
- 229920000547 conjugated polymer Polymers 0.000 claims description 6
- 239000012774 insulation material Substances 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000003491 array Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920002959 polymer blend Polymers 0.000 description 2
- 229930192474 thiophene Natural products 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011436 cob Substances 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012772 electrical insulation material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000005499 meniscus Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
- G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Debugging And Monitoring (AREA)
- Read Only Memory (AREA)
- Devices For Executing Special Programs (AREA)
- Shift Register Type Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Exposure Control For Cameras (AREA)
Description
Oppfinnelsen angår et elektrisk adresserbart, ikke-flyktig leseminne, omfattende en rekke minneceller som i en skriveoperasjon som utgjør en del av leseminnets fremstillingsprosess, permanent hver tilordnes én av to eller flere logiske tilstander i henhold til en fastlagt protokoll som definerer i minnet permanent skrevne eller lagrede data, og en passiv matrise av elektriske ledere for adresseringen, hvor den passive elektriske ledermatrise omfatter en første og annen elektrodestruktur i henholdsvis innbyrdes romlige adskilte og parallelle plan og med parallelle elektroder i hvert plan og anordnet slik at elektrodene danner en hovedsakelig ortogonal x,y-matrise hvor elektrodene i den første elektrodestruktur utgjør matrisens søyler eller x-elektroder og elektrodene i den annen elektrodestruktur utgjør matrisens rader eller y-elektroder, hvor minst et parti av volumet mellom krysningsstedet for en x-elektrode og en y-elektrode definerer en minnecelle i leseminnet, hvor det er anordnet minst ett halvledermateriale med likerettende egenskaper i relasjon til et valgt elektrisk ledende elektrodemateriale, samt et første elektrisk isolerende materiale, hvor halvledermaterialet i elektrisk kontakt med en elektrode i en minnecelle danner en diodejunksjon i overgangen mellom halvledermateriale og elektrodemateriale, og hvor en logisk tilstand i hvert tilfelle er gitt ved minnecellens impedans verdi, idet denne impedansverdi hovedsakelig er gitt enten ved halvledermaterialets impedanskarakteristikk, eller isolasjonsmaterialets impedanskarakteristikk, og diodejunksjonens impedanskarakteristikk
Oppfinnelsen angår også en leseminneinnretning som omfatter ett eller flere leseminner i henhold til oppfinnelsen, samt en leseminneinnretning som omfatter to eller flere leseminner i henhold til oppfinnelsen.
Matriseadressering av datalagringssteder eller bitsteder i et plan er en enkel og effektiv måte for å oppnå et stort antall aksesserbare minnesteder med et moderat antall elektrisk adresseringslinjer. I en kvadratisk x,y-matrise med n linjer henholdsvis både i x-retningen og y-retningen skalerer antallet minnesteder som n2.1 en eller annen form er dette grunnprinsippet for tiden implementert i en lang rekke forskjellige utførelser av elektroniske minneanordninger. I disse omfatter minnestedet en enkel elektronisk krets som kommuniserer til utsiden via krysningspunktet i matrisen og et minneelement, typisk en lagrings ladende komponent. Selv om slike anordninger har vist seg teknisk å kommersielt meget vellykkede, har de en rekke ulemper og spesielt har hvert minnested en kompleks arkitektur som fører til økede kostnader og redusert datalagringstetthet. I den store underklasse av såkalte flyktige minneanordninger må kretsene konstant opprettholde en strømforsyning med ledsagende oppvarming og forbruk av elektrisk effekt for å opprettholde den lagrede informasjon. På den annen side unngår ikke-flyktige anordninger dette problemet, men på bekostning av en redusert aksess- og svitsjetid, samt øket effektforbruk og høy kompleksitet.
Kjent teknikk gir en rekke eksempler på halvlederbaserte leseminner med elektrisk adressering i passiv matrise. Således er det i US patent nr. 4 099 260 (Lynes & al.) vist et halvlederbasert leseminne (ROM) fremstilt som en storskalaintegrert komponent hvor det i et halvledersubstrat er dannet selvisolerende bitlinjeoverflateområder av en ledningstype direkte i et bulkområde av den motsatte ledningstype. Kanalstoppområder av samme ledningstype som i bulkområdet er dannet i mellomrommene mellom bitlinjeområdene. Metalliske ordlinjer som ligger over og er ortogonale til bitlinjeområdene, dannes adskilt fra disse av et isolasjonslag. Minnecellen omfatter en enkelt schottkydiode. En slik diode vil fås eller ikke ved hvert krysningspunkt mellom en ordlinje og en bitlinje avhengig av hvorvidt eller ikke en åpning er dannet i isolasjonslaget under fremstillingen for å tillate at ordlinjen kontakterer et lett dopet parti av bitlinjen. ROM av denne type angis å ha et lite areal, høy hastighet, lav effektdissipasjon og lav kostnad.
Videre er det fra US patent nr. 4 400 713 (Bauge & Mollier) kjent en innretning med halvlederelementer, så som schottkydioder og transistorer
integrert i form av en matrise på brikker. Matrisen kan spesialutføres for å gi en ønsket funksjon. F.eks. kan den benyttes som OG- eller ELLER-matriser i programmerbare logiske grupper (PLA) eller som leseminner som angis å ha bedre egenskaper med hensyn til lagringstetthet og effektdissipasjon. En
første elektrodestruktur med parallelle metallelektroder av noe forskjellig utførelse er anordnet på et halvledersubstrat av f.eks. P-typen. Et oksidsjikt er anordnet på halvledersubstratet, og det er i oksidsjiktet dannet åpninger for å skaffe anodekontakter og katodekontakter via metallinjer som utgjør et første metallnivå i elektrodematrisen. To n<+->områder befinner seg under katodekontaktene. Disse områdene strekker seg til underliggende kollektorsjikt slik at det fås en schottky diode. Over det første metallnivå eller elektrodenivå er det anordnet et isolasjonssjikt og over dette nok et
metallnivå som utgjør en eksempelvis ortogonal annen elektrodestruktur. Åpninger gjennom isolasjonslaget sikrer kontakt til en katodekontakt i en gruppe av slike som inngår i det enkelte element i matrisen.
Endelig er det fra US patent nr. 5 272 370 (French) kjent en tynnfilm-ROM-innretning basert på en matrise av åpne og sluttede minneceller dannet i en stabel av tynnfilmer på glass eller annet substrat. Hver sluttet minnecelle omfatter en tynnfilmdiode, og det kan ved å benytte stabler av halvlederfilmer, eksempelvis av hydrogenert amorf silisium, hvor de enkelte filmer er av forskjellige ledningstyper, fås dioder med forskjellige ledningskarakteristikker. Dermed kan informasjonsinnholdet i ROM-matrisen økes. Hvert minneelement som er dannet med diodestruktur, kan dermed innstilles på forskjellige logiske nivåer i henhold til en eller annen fabrikasjonsprotokoll. Hvor minneelementet ikke har noen diodestruktur eller hvor halvlederne er dekket av et isolasjonssjikt, slik at det ikke fås noen elektrodekontakt, kan minneelementet benyttes til å danne et bestemt første logisk nivå, eksempelvis logisk 0.
Selv om de ovenfor omtalte kjente innretninger alle muliggjør elektriske adressering i passiv matrise ved på kjent måte å skaffe diodejunksjoner i sluttede elektrodekontakter, har de blant annet på grunn av bruken av forskjellige typer halvledere en forholdsvis høy grad av kompleksitet. I ROM-innretningen som angitt i den sistnevnte publikasjon (US patent 5 272 370), kan det riktignok fås en lagring av mer enn to logiske verdier i matrisen, men dette forutsetter bruk av forskjellige diodetyper og dermed flere sjikt av forskjellig dopede halvledere i bitstedet med diodejunksjon.
Hensikten med den foreliggende oppfinnelse er derfor først og fremst å skaffe et leseminne eller en ROM som tillater elektrisk adressering i passiv matrise til den enkelte minnecelle i leseminnet og som ikke behøver en oppfriskning for å holde på de i minnecellen lagrede data, samtidig som leseminnet skal la seg realisere enkelt og billig med bruk av i og for seg velkjente teknikker og metoder som benyttet i halvlederteknikken og tynnfilm.
Spesielt er det en hensikt med den foreliggende oppfinnelse å skaffe et ikke-flyktig leseminne basert på bruken av organiske, eksempelvis polymermaterialer som realisert i tynnfilmteknikk både kan benyttes i ledere, isolatorer og halvledermaterialer, hvilket anses å gi mer fleksible tekniske løsninger og ikke minst en sterk redusert kostnad enn hva som ville være tilfelle ved bruken av krystallinske, uorganiske halvledere.
Videre er det også en hensikt å skaffe et leseminne som tillater en flernivås koding av forhåndsbestemte minneceller eller minnesteder.
Endelig er det hensikten med den foreliggende oppfinnelse å skaffe et leseminne som kan benyttes til å realisere volumetriske
leseminneinnretninger.
Disse og andre hensikter og fordeler oppnås i henhold til oppfinnelsen med et leseminne som er kjennetegnet ved at y-elektrodene er anordnet på et annet elektrisk isolerende materiale som er utført som båndlignende strukturer med hovedsakelig samme form og utstrekning som y-elektrodene og anordnet tilstøtende x-elektrodene som en del av matrisen,
at halvledermaterialet er anordnet over elektrodestrukturene,
at et kontaktareal i minnecellen er definert av partiene som henholdsvis strekker seg langs hver sidekant av y-elektroden hvor den overlapper x-elektroden i minnecellen, at en første logiske tilstand i en minnecelle i leseminnet er dannet ved at et aktivt parti av halvledermaterialet dekker hele kontaktarealet i minnecellen, idet diodejunksjonen således omfatter hele kontaktområdet i minnecellen, at en annen logisk tilstand i en valgt minnecelle i leseminnet er dannet ved at begge elektrodestrukturer i minnecellen er dekket av det første isolasjonsmateriale, at en eller flere ytterligere logiske tilstander i en minnecelle i leseminnet er dannet ved at et aktivt parti av halvledermaterialet dekker bare en del av kontaktarealet, slik at de data som er lagret i leseminnet kan representeres av de logiske tilstander i flerverdig kode, og at de nevnte én eller flere logiske tilstander er gitt ved impedans verdier bestemt av utstrekningen av halvledermaterialet og utstrekningen av det parti av kontaktarealet som danner diodejunksjonene.
En første leseminneinnretning i henhold til oppfinnelsen er kjennetegnet ved at leseminnet er anordnet på et substrat av halvledermateriale eller mellom substrater av halvledermateriale og over substratet eller substratene forbundet med driver- og kontrollkretser for driving og adressering av leseminnets minneceller, idet driver- og kontrollkretsene er integrert i substratet eller substratene og utført i en med substratmaterialet kompatibel halvlederteknologi, og en annen leseminneinnretning i henhold til oppfinnelsen er kjennetegnet ved at leseminnet er stablet lagvis for å skaffe en volumetrisk minneinnretning, at den volumetriske minneinnretning er anordnet på et substrat av halvledermateriale eller mellom substrater av halvledermateriale og, over substratet eller substratene forbundet med driver-og kontrollkretser for driving og adressering av leseminnets minneceller, idet driver- og kontrollkretsene er integrert med substratet eller substratene og utført i en med substratmaterialet kompatibel halvlederteknologi.
Hvor leseminnet i henhold til oppfinnelsen utgjør et binært logisk element, er det fordelaktig at den første logiske tilstand som enten representerer en logisk 0 eller logisk 1, er gitt ved den effektive forover-forspenningsresistans til en diode dannet i en minnecelle hvor halvledermaterialet kontakterer både x-elektroden og y-elektroden, og at den annen eller de ytterligere logiske tilstander som tilsvarende representerer enten en logisk 1 eller en logisk 0, er gitt ved en valgt resistansverdi for isolasjonsmaterialet anordnet i en minnecelle hvor halvledermaterialet ikke kontakterer x-elektroden og y-elektroden, idet isolasjonsmaterialet i en minnecelle fortrinnsvis har uendelig resistansverdi.
Hvor leseminnet er utført som et flernivås logisk minne med to eller flere ytterligere logiske tilstander er det fordelaktig at den første logiske tilstand er gitt ved den effektive forover-forspenningsresistans til en diode dannet i en minnecelle hvor halvledermaterialet kontakterer både x- og y-elektroden, og at de ytterligere logiske tilstander er gitt ved bestemte resistansverdier for isolasjonsmaterialet anordnet i en minnecelle hvor høyst enten x-elektroden eller y-elektroden kontakterer halvledermaterialet og den valgte bestemte resistansverdi i hvert tilfelle ligger mellom den effektive forover-forspenningsmotstand til en minnecelle dannet med diode og uendelig.
I en første utførelse av leseminnet i henhold til oppfinnelsen er det første isolasjonsmateriale i valgte minneceller anordnet over elektrodestrukturene i form av en separat, sjiktlignende isolatorlapp som helt eller delvis dekker elektrodene i minnecellen, idet en valgt minnecelle betinget av det aktive parti av halvledermaterialet og/eller diodejunksjonens areal i det sistnevnte tilfelle får en logisk tilstand som tilsvarer et nivå i en flerverdig kode. Fortrinnsvis kan halvledermaterialet i denne utførelse være anordnet over elektrodestrukturen i et globalt sjikt og dessuten over isolatorlappen i de valgte minneceller eller alternativt være anordnet over elektrodestrukturene og tilstøtende isolatorlappene i de valgte minneceller, slik at halvledermaterialet og isolatorlappene innbyrdes flukter i et felles, sammenhengende sjikt.
I en annen utførelse av leseminnet i henhold til oppfinnelsen er isolasjonsmaterialet anordnet mellom elektrodestrukturene i form av et hovedsakelig globalt sjikt og med uttatte partier i valgte minneceller, slik at det uttatte parti helt eller delvis blottlegger elektrodene i en valgt minnecelle, idet denne minnecelle betinget av det aktive parti av halvledermaterialet og/eller diodejunksjonens areal i det sistnevnte tilfelle får en logisk tilstand som tilsvarer et nivå i en flerverdig kode. Fortrinnsvis kan halvledermaterialet i denne utførelse være anordnet over elektrodestrukturene og over isolasjonssjiktet i et globalt sjikt og dessuten kontaktere elektrodestrukturene i de uttatte partier av isolasjonssjiktet eller alternativt være anordnet over elektrodestrukturene og tilstøtende isolasjonssjiktet i de valgte minneceller, slik at halvledermaterialet og isolasjonssjiktet innbyrdes flukter i et felles, sammenhengende sjikt.
I en tredje utførelse av leseminnet i henhold til oppfinnelsen er halvledermaterialet i valgte minneceller anordnet over elektrodestrukturene i form av en separat sjiktlignende halvlederlapp som helt eller delvis dekker elektrodene i minnecellen, idet en valgt minnecelle betinget av det aktive parti av halvledermaterialet og/eller diodejunksjonens areal i sistnevnte tilfelle får en logisk tilstand som tilsvarer et nivå i en flerverdig kode. Fortrinnsvis kan det første isolasjonsmateriale kan i denne utførelse være anordnet over elektrodestrukturene i et globalt sjikt og dessuten over halvlederlappene i de valgte minneceller eller alternativt være anordnet over elektrodestrukturene og tilstøtende halvlederlappen i de valgte minneceller, slik at det første isolasjonsmateriale og halvlederlappene innbyrdes flukter i et felles, sammenhengende sjikt.
I en fjerde utførelse av leseminnet i henhold til oppfinnelsen er halvledermaterialet anordnet over elektrodestrukturene i form av et hovedsakelig globalt sjikt og med uttatte partier i valgte minneceller, slik at det uttatte parti helt eller delvis blottlegger elektrodene i en valgt minnecelle, idet denne minnecelle betinget av det aktive parti av halvledermaterialet og/eller diodejunksjonens areal i det sistnevnte tilfelle får en logisk tilstand som tilsvarer et nivå i en flerverdig kode. Fortrinnsvis kan det første isolasjonsmateriale i denne utførelse være anordnet over elektrodestrukturene og halvledermaterialet i et globalt sjikt og dessuten isolere elektrodestrukturene i de uttatte partier av halvledersjiktet, eller alternativt være anordnet over elektrodestrukturene og tilstøtende halvledersjiktet i de valgte minneceller, slik at det første isolasjonsmateriale og halvledersjiktet innbyrdes flukter i et felles, sammenhengende sjikt.
Endelig er det i henhold til oppfinnelsen fordelaktig at halvledermaterialet er amorft silisium, polykrystallinsk silisium eller en organisk halvleder, idet den organiske halvleder fortrinnsvis kan være en konjugert polymer.
I henhold til oppfinnelsen kan halvledermaterialet være en anisotrop leder. Fordelaktig kan halvledermaterialet omfatte mer enn en halvleder og eventuelt også være tilsatt eller kombinert med et elektrisk ledende materiale.
Fortrinnsvis er halvledermaterialet, isolasjonsmaterialet og elektrodestrukturene realisert som tynnfilmer.
Bakgrunnen for oppfinnelsen og forskjellige eksempler på dens utførelse skal nå omtales mer detaljert i det følgende med henvisning til den ledsagende tegning.
Fig. 1 viser skjematisk en generell utførelse av en minneinnretning med en passiv elektrodematrise anordnet mellom bakplan eller substrater,
fig. 2 skjematiske eksempler på snikstrømsløyfer som kan oppstå i en slik matrise,
fig. 3a en første utførelse av et leseminne i henhold til oppfinnelsen sett henholdsvis i grunnriss og snitt tatt langs linjen A-A
fig. 3b et snitt gjennom leseminnet på fig. 3a tatt langs linjen A-A i en annen variant av denne utførelsen,
fig. 4a en annen utførelse av et leseminne i henhold til oppfinnelsen sett henholdsvis i grunnriss og snitt tatt langs linjen A-A
fig. 4b et snitt gjennom leseminnet på fig. 4a tatt langs linjen A-A i en annen variant av denne utførelsen,
fig. 5a en tredje utførelse av et leseminne i henhold til oppfinnelsen sett henholdsvis i grunnriss og snitt tatt langs linjen A-A,
fig. 5b et snitt gjennom leseminnet på fig. 5a tatt langs linjen A-A i en annen variant av denne utførelsen,
fig. 6a en fjerde utførelse av et leseminne i henhold til oppfinnelsen sett henholdsvis i grunnriss og snitt tatt langs linjen A-A,
fig. 6b et snitt gjennom leseminnet på fig. 4a tatt langs linjen A-A i en annen variant av denne utførelsen,
fig. 7a et eksempel på flernivås koding av en minnecelle i utførelsen på fig. 3a,
fig. 7b et eksempel på flernivås koding av en minnecelle i utførelsen på fig. 4a,
fig. 8a et eksempel på flernivås koding av en minnecelle i utførelsen på fig. 5a,
fig. 8b et eksempel på flernivås koding av en minnecelle i utførelsen på fig. 6a,
fig. 9 sett i snitt en første leseminneinnretning i henhold til oppfinnelsen, og fig. 10 sett i snitt en annen leseminneinnretning i henhold til oppfinnelsen.
Den generelle bakgrunn for oppfinnelsen skal nå omtales nærmere. Et generisk matriseandresseringssystem er vist på fig. 1, hvor eksempelvis m
elektrisk ledende linjer 2 innbyrdes adskilt strekker seg i en x-retning og med eksempelvis n overliggende elektriske linjer 4 som strekker seg i en y-retning og henholdsvis danner første og andre elektrodestrukturer i en ortogonal x,y-elektrodematrise. x-elektrodene 2 og y-elektrodene 4 er anordnet tilstrekkelig nær hverandre, slik at det fås overlappende områder eller krysningspunkter
mellom elektrodene som er geometrisk veldefinert. Volumet nær og mellom hvert krysningspunkt, grovt definert av det overlappende område som gitt ved bredden av de kryssende x-elektroder og y-elektroder i disse punkter
utgjør hva som i det følgende vil bli betegnet som en minnecelle 5, jf. fig. 2. De innbyrdes overlappende områder av henholdsvis x- og y-elektroden 2;4 i en minnecelle 5 vil bli betegnet som minnecellens kontaktareal. I henhold til oppfinnelsen lagres data i hver minnecelle som impedansverdier, eksempelvis resistansverdier, mellom x- og y-elektroden i hvert krysningspunkt. Den logiske tilstand i hvert krysningspunkt eller minnested finnes ved å måle den
elektriske impedans mellom x-elektroden og y-elektroden som krysser hverandre i minnecellen.
Til forskjell fra vanlig"kjente strømadresserte og matrisebaserte minnesystemer tillater den foreliggende oppfinnelse bruk av ren passiv elektrisk adressering, da det ikke forekommer noen diskrete aktive kretselementer i minnecellene. Det er vel kjent at bruken av elektroniske minner med minneceller i passiv matrise er beheftet med såkalte alternative strømveier eller snikstrømveier i elektrodematrisen. Dette problemet er vist på fig. 2 hvor alternative strømveier som fås ved adressering av minnecellen 5ki gitt ved krysningspunktet mellom elektrodene mk, n! er angitt ved tynnere, stiplede linjer til nabominneceller. Når størrelsen av matrisen, dvs. produktet x y vokser, så øker snikstrømproblemet. Hvis minneelementet i hvert krysningspunkt er en ren resistiv impedans, impliserer dette at resistansforskjellen f.eks. i en skriveoperasjon vil bli maskert av strømmer som lekker gjennom alternative strømveier, slik det er antydet på fig. 2. Dersom den elektriske forbindelse i hvert krysningspunkt er gitt en sterkt ikke-lineær strøm-spenningskarakteristikk, kan snikstrømproblemet reduseres eller elimineres helt. Helt enkelt oppnås det på en måte som allerede er velkjent og foreslått i teknikken, nemlig ved å innsette en likerettende diode i serie med impedansen eller resistansen i hvert krysningspunkt.
En vesentlig målsetning for den foreliggende oppfinnelse er å danne et nettverk av slike dioder på en måte som er enkelt, billig og pålitelig og som samtidig tillater bruk av egnede minnestrukturer i form av kontrollerbare impedanser. Foretrukket kan i henhold til den foreliggende oppfinnelse x- og y-elektrodene omslutte et lag av halvledermateriale, f.eks. i tynnfilmutførelse. Spesielt fordelaktig kan dette halvledermateriale være en konjugert polymer av tiofen- eller PPV-typen. Ved å velge et passende elektrodemateriale med hensyn til halvledermateriale, fås det en diodejunksjon ved overgangen mellom elektrode og halvleder-snittet, og denne diode kan gis meget gode likerettende egenskaper. En enkel linearisert analyse viser at antallet av elektrodekrysninger, dvs. minneceller som kan adresseres uten forvrengning eller støy pga. snrkstrømmer, er tilnærmet lik diodelikerettingsforholdet i hvert krysningspunkt, dvs. forholdet mellom fremovergående og bakovergående strøm ved en gitt forspenning.
Et annet grunnleggende problem i passiv matriseminner som eksemplifisert ved figur 1 hvor et kontinuerlig materiallag med endelig resistans strekker seg i mellomrommene mellom krysningspunktene i elektrodematrisen, er at selv med perfekt likeretting i hvert krysningspunkt, kan strømmer gå mellom elektrodelinjene 2,4 i disse mellomrom. Selv om veilengden i disse mellomrom vil være meget lengre enn hva tilfellet er i krysningspunktene, dvs. i minnecellen, og laget mellom elektrodestrukturene en ekstremt tynn film med høy overflatemotstand, vil den kombinerte effekt av mange slike strømveier gjøre at den målte impedanskontrast blir visket ut og derfor i siste instans sette en øvre grense for antallet krysningspunkter og dermed minneceller som lar seg realisere i en passiv matrise.
Den sistnevnte type krysstale kan unngås ved å gjøre filmkonduktansen sterkt anisotropisk, dvs. med høy konduktans i den ønskede strømretning og ellers lav konduktans. I tilfelle av fig. 1 vil dette svare til en høy konduktans perpendikulært til matrisens plan og lav konduktans i matriseplanet. Polymerblandinger med slike egenskaper er blitt beskrevet i tilgjengelig litteratur, eksempelvis i artikkelen "White light emission from a polymer blend light emitting diode" av M. Granstrom og O. Inganas, Applied Physics Letters 68, 2:147-149 (1996) og elektrodeanordninger og innretninger basert på disse er vist i NO patent nr. 304 956 som er den foreliggende søkers egen.
Med utgangspunkt i en i og for seg kjent basisstruktur som vist på fig. 1, hvor x- og y-elektrodene 2;4 er anordnet på hver side av en anisotropt ledende tynnfilm med høyt likerettingsforhold i elektrodenenes krysningspunkter, kan data kodes ved en kontrollert avsetning av et elektrisk isolerende materiale mellom dioder i valgte krysningspunkter slik dette skal nærmere omtales i forbindelse med fig. 3a. Hvis slike valgte krysningspunkter gis en uendelig resistans, kan hvert krysningspunkt eller hver minnecelle kodes binært, eksempelvis med en forover-forspenning som enten gir logisk 1 som R = RF, hvor RF er den effektive forover-forspenningsresistans til dioden i dette krysningspunkt eller logisk 0 som R =
<*>, hvor en uendelige resistans med hensikt er innsatt i krysningspunktet. Høyere datalagringskapasitet kan oppnås ved å benytte et større område av resistansverdier, hvilket svarer til at flere bit kan lagres i hver minnecelle, eksempelvis med resistansverdier Ri, R2, R3...., idet RF < Ri < R2, < R3- < 00
Det skal nå med henvisning til fig. 3-9 beskrives eksempler på utførelser av leseminnet i henhold til oppfinnelsen. I disse utførelsene er det benyttet på en spesiell adresseringsgeometri som forenkler justeringsoppgavene ved fremstillingen og frembyr en rekke andre fordeler. Disse utførelsene skiller seg fra den som er beskrevet i en parallell og på samme dato inngitt internasjonal patentsøknad nr. PCT/N098/00263 med samme prioritetsgrunnlag som den foreliggende søknad, ved at halvledermaterialet og det elektriske isolasjonsmateriale ikke er anordnet mellom elektrodestrukturene i sandwichkonfigurasjon, men i stedet anordnet over elektrodestrukturene som er anordnet i en brokonfigurasjon slik det eksempelvis fremgår av fig. 3a og fig. 3b. Hver av y-elektrodene er her anordnet på strimler 12 av et elektrisk isolerende eller dielektrisk materiale som hovedsakelig har samme form og utstrekning som y-elektroden 4 og hviler på de til y-elektroden 4 ortogonalt anordnede x-elektroder 2, slik at det ikke fås noen fysisk og elektrisk kontakt mellom x- og y-elektrodene 2,4.
En første utførelse av leseminnet i henhold til oppfinnelsen, hvor elektrodene 2,4 er anordnet i brokonfiguragsjon, er vist henholdsvis i grunnriss og snitt på fig. 3a. Over minnecellene 5 som er definert i krysningspunktet mellom x-og y-elektroden 2,4, kodes dataene ved at det første isolasjonsmateriale 6 i valgte minneceller og anordnes over elektrodestrukturene som en separat sjiktlignende isolatorlapp 7. Halvledermatrialet 9 er anordnet både over elektrodestrukturene med elektrodene 2,4 og isolatorlappene 7 og vil bare kontaktere elektrodene 2,4 i en minnecelle 5 hvor isolatorlappen 7 ikke forekommer. Kontaktarealene 11 er antydet ved en skravering ved sidekantene av en y-elektrode 2 i en minnecelle 5, og det aktive området av halvledermaterialet som i dette tilfelle gir dets impedansverdi, strekker seg fra y-elektroden 2 gjennom halvledermaterialet 9 til kontakt med x-elektroden 2. Fortrinnsvis kan halvledermaterialet 9, som for tydelighets skyld er utelatt i grunnrisset på fig. 3a, være et anisotropt ledende halvledermateriale, men der hvor eksempelvis avstanden mellom minnecellene ikke er svært liten, dvs. at lagringstettheten er høy, kan halvledermaterialet godt være et isotropt ledende halvledermateriale. I en variant på utførelsen på fig. 3a, er halvledermaterialet 9 anordnet over de blottlagte elektroder 2,4 og tilstøtende isolatorlappene 7, slik at overflaten av isolatorlappene 7 og halvledermaterialet 9 flukter innbyrdes slik dette er vist på fig. 3. Dermed vil avstanden mellom substratene 1,3 kunne reduseres og det er ingenting i veien for at y-elektroden 4 ligger an mot substratet 3 som naturligvis er elektrisk isolerende.
Det vil også være mulig å benytte en flernivås koding ved innlesningen av data som skal lages i leseminnet i utførelsen som vist på fig. 3a, og dette skal omtales nærmere nedenfor i tilknytning til fig. 7a.
En annen utførelse av leseminnet i henhold til oppfinnelsen er vist på fig. 4a. Her kodes minnecellene ved at det i stedet for isolatorlapper 7 benyttes et hovedsakelig globalt sjikt av et elektrisk isolerende materiale 6 som anbringes over elektrodestrukturene, men med uttatte partier 8 i valgte minneceller 5. Et globalt halvledersjikt 9 er anordnet over isolatorsjiktet 6 og vil bare kontaktere elektrodene 2,4 i minnecellene 5 ved de uttatte partier 8 av isolatorsjiktet 6. Kontaktarealene 11 dannes på tilsvarende måte som ved utførelsen på fig. 3a. Forøvrig er halvledersjiktet 9 for tydelighets skyld fjernet i grunnrisset på fig.4a. Også i utførelsen på fig. 4a kan halvledermaterialet 9 være anordnet bare i de uttatte partier 8 slik at dets overflate flukter med overflaten av halvledersjiktet 6. De uttatte partier 8 vil da danne innbyrdes isolerte minneceller 5 og halvledermaterialet i disse minneceller behøver derfor ikke å være anisotropt halvledende materiale, men kan like gjerne ha isotrop ledningsevne da halvledermaterialet ikke danner et sammenhengende sjikt hvor det kan gå blindstrømmer eller bulkstrømmer mellom minnecellene. Også her kan forøvrig y-elektrodene 4 ligge direkte an mot et elektrisk isolerende substrat 3. Overflaten til y-elektrodene vil da naturligvis også flukte med halvledermaterialets og det første isolasjonsmateriales overflater.
Også i utførelsen vist på fig. 4 er det mulig å implementere en flernivås koding, slik dette skal bli omtalt nærmere nedenfor i tilknytning til fig. 7b.
En tredje utførelse av leseminnet i henhold til oppfinnelsen er vist på fig. 5a. Den skiller seg fra de to foregående utførelser ved at halvledermaterialet 9 er anordnet i form av halvlederlapper 10 i valgte minneceller 5 og koder eksempelvis den første logiske verdi, mens det første isolasjonsmateriale 6 er anordnet over både halvlederlappene 10 og de åpne minneceller 5 i et hovedsakelig globalt sjikt. I grunnrisset på fig. 3a er forøvrig dette sjiktet for tydelighets skyld utelatt. Halvlederlappene 10 er innbyrdes isolert av isolatormaterialet 6 og kan derfor godt være et isotropt ledende halvledermateriale, da blindstrømmer eller bulkstrømmer mellom minnecellene 5 ikke vil forekomme. Kontaktarealene 11 definerer som før det aktive parti av halvlederen i halvlederlappen, idet dette aktive parti naturligvis strekker seg fra sidekantene av y-elektroden og til kontakt med den underliggende x-elektrode i minnecellen. Også i utførelsen på fig. 5a kan isolasjonsmaterialet være anordnet slik at det flukter med overflaten av halvlederlappene 9, og y-elektrodene 4 ligger an mot substratet 3, slik dett er vist på fig. 5b. Funksjonelt og geometrisk skiller utførelsen på fig. 5b seg ikke fra den på fig. 4b, men i utførelsen på fig. 4b avsettes først isolatorsjiktet 6 med uttatte partier 8, mens halvledermaterialet 9 deretter deponeres i de uttatte partier 8, eksempelvis ved at det først anordnes som et globalt sjikt både over isolatorsjiktet 6 og de uttatte partier 8 og deretter strykes vekk slik at det bare forekommer i de uttatte partier 8.1 utførelsesvarianten på fig. 5b avsettes imidlertid isolatormaterialet 9 først som isolatorlapper 10 og deretter avsettes isolatorsjiktet 6 hovedsakelig globalt både over halvlederlappene 10 og de øvrige åpne minneceller, for så å strykes vekk inntil det flukter med halvlederlappene 10 som vist på fig. 5b.
Også i utførelsen på fig. 5a kan det benyttes en flernivås koding, slik dette skal omtales nærmere nedenfor i tilknytning til fig. 8a.
Den fjerde utførelse av leseminnet i henhold til oppfinnelsen er vist på fig. 6a. Her er halvledermaterialet 9 avsatt over elektrodestrukturene som et hovedsakelig globalt sjikt, men med uttatte partier eller vinduer 17 i valgte minneceller 5, slik at det ved binær koding fås en første logisk tilstand bare i de minneceller hvor halvledermaterialet 9 er anordnet og kontaktarealene 11 forekommer, mens det fås en annen logisk tilstand i de minneceller som befinner seg i et uttatt parti av halvledermaterialet. Over halvledermaterialet avsettes nå det første isolatormateriale 6 i et hovedsakelig globalt sjikt som for tydelighets skyld imidlertid er utelatt på grunnrisset i fig. 6a. Også her kan isolatormaterialet avsettes bare i de uttatte partier 17 i halvledermaterialet 9, slik at overflaten av isolasjonsmaterialet 6 flukter med overflaten av halvledersjiktet 9, samtidig som y-elektrodene 4 godt kan ligge an mot det isolerende substrat 3. Det vil lett innses at utførelsen på fig. 6b er geometrisk og funksjonelt analog til den på fig. 3b, idet det bare er rekkefølgen i anordningen av henholdsvis halvledermaterialet 9 og isolasjonsmaterialet 6 som er forskjellig.
Også i utførelsen på fig. 6a er det mulig å benytte en flernivås koding slik dette skal omtales nærmere i tilknytning til fig. 8b.
Utførelsene på figurene 3-6 tillater som nevnt, en flernivås koding av data i forhånds valgte minneceller. I dette tilfellet er det forutsatt at det benyttes et halvledermateriale med anisotrop elektrisk ledningsevne, eksempelvis i form av en konjugert polymer. Halvledermaterialet vil da kontakte henholdsvis x-elektroden og y-elektroden i kontaktarealene 11 som henholdsvis befinner seg langs sidekantene av y-elektroden der hvor den krysser x-elektroden. Hver minnecelle vil således omfatte to kontaktarealer og ha aktive partier som strekker seg gjennom halvledermaterialet og mellom y-elektroden langs hver sidekant av denne og til x-elektroden over i det minste en del Aw av x-elektrodens bredde w. En flernivås koding av data som lagres i en minnecelle kan nå finne sted ved å justere lengden av kontaktarealet, slik at impedans verdien for den angjeldende minnecelle kommer til å ligge mellom en maksimalverdi, f.eks. uendelig, og en verdi betinget av diodeforspenningen i foroverretningen.
Rent praktisk kan det skje ved å benytte en isolatorlapp 7 i minnecellen slik at bare en del av x- og y-elektrodene 2,4 ved elektrodenes krysningssted i minnecellen er dekket. Dermed frilegges et kontaktareal 11 til det ikke viste halvledermateriale 9, slik det fremgår av fig. 7a som svarer til utførelsesformen på fig. 3a, men med flernivås koding av forhåndsvalgte minneceller. Fig. 7b svarer til utførelsesformen på fig. 4a og skiller seg fra utførelsen på fig. 7a ved at isolasjonsmaterialet 6 ikke er anordnet i form av en lapp 7, men som et globalt sjikt med uttatte partier eller vinduer 8, hvor det ikke viste halvledermateriale er anbragt og kontakterer x- og y-elektroden 2;4 i minnecellen ved kontaktarealene 11 som befinner seg under halvledermaterialet langs sidekantene av y-elektroden 4, slik at det aktive parti av halvledermaterialet kontakterer elektrodene 2,4 over et kontaktareal med bredde Aw som er mindre enn x-elektrodens bredde w.
Dersom halvledermaterialet igjen er anordnet over minnecellen i form av en halvlederlapp 10, fås kontaktarealer 11 som vist på fig. 8a og med en bredde Aw som bare utgjør en del av x-elektrodens 2 bredde w. Det aktive parti av halvledermaterialet 9 strekker seg mellom elektrodene 2,4 i kontaktområdene 11. Denne utførelsesformen svarer til den på fig. 5a. På samme måte kan det i halvledermaterialet 9 på fig. 8 b, som svarer til utførelsesformen på fig. 6a, være anordnet et uttatt parti eller vindu 17 slik at det igjen fås kontaktarealer 11 med en bredde A w som er mindre enn x-elektrodens bredde w.
Ved nå å justere den geometriske form av henholdsvis isolatorlapper 7, halvlederlapper 10 eller de uttatte partier 8;17 i isolatormaterialet 6 resp. halvledermaterialet 9, kan kodingen av data i en minnecelle skje i flere nivåer.
Det skal forstås at lappene 7,10 og de uttatte partier 8,17 kan ha en form som skiller seg fra den som er vist henholdsvis på fig. 7a, b og 8a, b. Det vil f.eks. mulig å mønstre lapper og uttatte partier slik at de får form av striper resp. slisser, men som er fortsatt utført slik at det fås kontaktområder 11 som gir de ønskede nivåer i en flerverdig logisk kode.
At halvlederen anordnes over elektrodestrukturen har en rekke betydningsfulle fordeler. For det første kan elektrodematrisen og både det første isolasjonsmateriale 6 og isolatorstrimlene 12 avsettes ved hjelp av metoder og utstyr som er vel kjent i halvlederteknikken, før halvledersjiktet påføres globalt. Således kan en rekke justeringstrinn gjennomføres med høy presisjon i en sekvens sjikt for sjikt over det samme substrat, og kritiske trinn i justeringen unngås, da det ikke er nødvendig å føre substratene 1 og 3 sammen i en sandwichfigurasjon med høy innbyrdes posisjoneringsnøyaktighet. For det annet kan substratene med henholdsvis x-elektrodene og y-elektrodene 2;4 fremstilles som halvfabrikata, dvs. uten isolasjonsmaterialet 6 og halvledermaterialet 9. Slik halvfabrikataemner kan lagres i påvente av datakoding og endelig behandling. I utførelsen på fig. 6 kan for eksempel substratene fremstilles i krystallinsk silisium. Som kjent fra NO patent 309 500, som tilhører den foreliggende søkeren, kan det velges en monolittisk konstruksjon hvor aktive kretser som gir sammenkobling, logiske funksjoner, signalruting, forsterkning etc, bygges inn i silisiumsubstratet og forbindes direkte med x- og y-elektrodene på det samme substrat. Hele konstruksjonen, bortsett fra det øverste halvledersjikt, kan fullføres i suksessive prosesstrinn som uten vanskelighet lar seg implementere ved hjelp av standard teknologier for prosessering av halvledere. Det øverste halvledersjikt påføres globalt. Det benyttede halvledermateriale bør ha passende likerettende og ledende oppførsel, samtidig som det er ønskelig med lav bulkkostnad, enkel prosessering, lang levetid etc, og må være slik at det fås optimal kontakt med elektrodestrukturene. Som halvledermateriale kan eksempelvis konjugerte polymerer enten av PPV- eller tiofentypen være egnet. Alternativt kunne amorft silisium eller polykrystallinsk silisium benyttes. En spesielt enkel og billig løsning fås når halvledermaterialet er konjugert polymer som kan avsettes ved bestrykning eller spinn-, drypp- eller meniskpåføres.
Det skal her bemerkes at koding av data med bruk av flerverdig kode setter større krav til diskriminering ved avlesning av impedansverdien i en minnecelle, og dersom det foreligger en fare for at bulk- og snikstrømmer skal maskere impedansverdisignalet, kan enten en innbyrdes avstand mellom elektrodene 2, 4 i hver elektrodestruktur og dermed minnecellene 5 økes, eller så kan den flerverdige koding komme til anvendelse med utførelsesvariantene vist på henholdsvis fig. 4b og 5b, som lettere vil kunne tillate anordning av minnecellene med større arealtetthet og opprettholdelse av den diskriminering som vil være nødvendig for å få en utlesning av data lagret eksempelvis i en tobits kode, altså med to nivåer mellom kodenivået gitt ved henholdsvis en fullstendig maskering av kontaktarealet i minnecellen og en fullstendig eksponering av kontaktarealet i minnecellen. Det antas imidlertid at det vil være mulig å øke antall nivåer i koden, f.eks. å benytte tre- eller firebits koding. Den sistnevnte er representert ved seksten nivåer, og i så fall vil realiseringen være et spørsmål om dimensjoner og oppnåelige linjebredder dersom fremstillingen av minnecellene finner sted med konvensjonelle mikrofotolitografiske teknikker.
Det kan være hensiktsmessig å danne halvledermaterialet av flere halvledere, f.eks. anordnet sjiktvis, slik det er kjent i teknikken, eksempelvis for å danne spesielle diodetyper eller for å variere impedanskarakteristikkene. For samme formål kunne også halvledermaterialet være kombinert med eller tilsatt et
elektrisk ledende materiale.
Ett eller flere leseminner ROM i henhold til oppfinnelsen kan fordelaktig være anordnet på et halvledersubstrat 1 av eksempelvis silisium. I dette substratet og integrert med det i en kompatibel halvlederteknologi kan det være anordnet driver- og kontrollkretser 13 for leseminnet. En utførelse med fire leseminner ROM anordnet eksempelvis på et silisiumsubstrat 1 med integrerte driver- og kontrollkretser 13 er vist på fig. 9.
I stedet for å anordne leseminnene i en planar konfigurasjon, kan de også stables lagvis vertikalt, slik dette er vist på fig. 10. Igjen benyttes et halvledersubstrat 1 av f.eks. silisium integrert med driver- og kontrollkretser 13. Langs sidekantene av en slik stablet minneinnretning kan det være anordnet adresserings- og driverbusser 14 for å koble elektrodene i de respektive elektrodestrukturer, altså elektrodematrisen, til driver- og kontrollkretsene 13 i et silisiumsubstrat, slik dette er antydet på fig. 10 som viser en utførelse med stablede leseminner ROM 15i...l5n som er innbyrdes isolert av isolasjonssjikt 16i...l6n, eksempelvis keramiske.
Leseminner og leseminneinnretninger i henhold til oppfinnelsen vil fordelaktig la seg realisere i kortformat, kompatible med standard grensesjikt som vanlig benyttet ved personlige datamaskiner. Rent praktisk kan leseminnene realisert i en leseminneinnretning utføres i kjent tynnfilmteknikk, og leseminneinnretningen vil integrert med silisiumsubstratet fremstå som en hybridkomponent. I praksis har det vist seg at leseminner i henhold til oppfinnelsen kan dannes med en tykkelse av elektrodestrukturer og minneceller på høyst noen få mikrometre og med realistisk minst to minneceller pr. u,m2 med bruk av dagens teknologi. Et leseminne med ett lagringssjikt med et areal på 1 cm<2> vil dermed lagre 25 Mbyte med binær koding. Ved bruk av to eller fire bits koding, noe som synes realistisk, kan naturligvis, datalagringstettheten økes tilsvarende. Det er antatt at det også vil være realistisk å kunne redusere størrelsen på minnecellene ytterligere, slik at det på denne måte kan oppnås en firedobling av lagringstettheten. Det vil dermed være mulig å lagre noen hundre Mbyte i hvert leseminne og datalagringstettheten vil naturligvis øke proporsjonalt med antall stablede sjikt i en volumetrisk konfigurert leseminneinnretning.
Utført med standard kortgrensesnitt til bruk i personlige datamaskiner eller i dekoderinnretninger for reproduksjonsutstyr til gjengivelse av lyd og bildemateriale vil det derfor være mulig å benytte leseminnet i henhold til oppfinnelsen som databærere for kildemateriale som ellers vanligvis blir lagret på medier som CD-ROM.
Skriving til leseminnet i henhold til oppfinnelsen, dvs. innlegging og koding av data, implementeres i og integreres med produksjonsprosesser.
Foretrukket fremstilles leseminnet med bruk av velkjente tynnfilmteknikker og fotolitografiske metoder. I utgangspunktet kan alle materialer anordnes i globale sjikt og elektrodestrukturer, lapper og uttatte partier (vinduer) dannes med bruk av fotomasker og etsing. "Skriving" av data finner da sted ved at fotomasker for lapper eller vinduer "kodes" ved posisjonering og dimensjonering av lappene eller vinduene i masken i henhold til en fastlagt protokoll, slik at hver minnecelle blir korrekt kodet. Slike prosesser kan lett implementeres og automatiseres for produksjon av store serier av leseminner med samme kildeinformasjon, f.eks. programmateriale for musikk eller film.
Claims (26)
1. Elektrisk adresserbart, ikke-flyktig leseminne, omfattende en rekke minneceller (5) som i en skriveoperasjon som utgjør en del av leseminnets fremstillingsprosess, permanent hver tilordnes én av to eller flere logiske tilstander i henhold til en fastlagt protokoll som definerer i minnet permanent skrevne eller lagrede data, og en passiv matrise av elektriske ledere (2,4) for adresseringen, hvor den passive elektriske ledermatrise omfatter en første og annen elektrodestruktur i henholdsvis innbyrdes romlige adskilte og parallelle plan og med parallelle elektroder (2,4) i hvert plan og anordnet slik at elektrodene danner en hovedsakelig ortogonal x,y-matrise hvor elektrodene (2) i den første elektrodestruktur utgjør matrisens søyler eller x-elektroder og elektrodene (4) i den annen elektrodestruktur utgjør matrisens rader eller y-elektroder, hvor minst et parti av volumet mellom krysningsstedet for en x-elektrode (2) og en y-elektrode (4) definerer en minnecelle (5) i leseminnet, hvor det er anordnet minst ett halvledermateriale (9) med likerettende egenskaper i relasjon til et valgt elektrisk ledende elektrodemateriale, samt et første elektrisk isolerende materiale (6), hvor halvledermaterialet (9) i elektrisk kontakt med en elektrode (2,4) i en minnecelle danner en diodejunksjon i overgangen mellom halvledermateriale og elektrodemateriale, og hvor en logisk tilstand i hvert tilfelle er gitt ved minnecellens impedansverdi, idet denne impedansverdi hovedsakelig er gitt enten ved halvledermaterialets impedanskarakteristikk, eller isolasjonsmaterialets impedanskarakteristikk, og diodejunksjonens impedanskarakteristikk, karakterisert ved
at y-elektrodene (4) er anordnet på et annet elektrisk isolerende materiale (12) som er utført som båndlignende strukturer med hovedsakelig samme form og utstrekning som y-elektrodene (4) og anordnet tilstøtende x-elektrodene (2) som en del av matrisen,
at halvledermaterialet (9) er anordnet over elektrodestrukturene,
at et kontaktareal (11) i minnecellen (5) er definert av partiene som henholdsvis strekker seg langs hver sidekant av y-elektroden (4) hvor den overlapper x-elektroden (2) i minnecellen (5),
at en første logiske tilstand i en minnecelle (5) i leseminnet er dannet ved at et aktivt parti av halvledermaterialet (9) dekker hele kontaktarealet (11) i minnecellen (5), idet diodejunksjonen således omfatter hele kontaktområdet i minnecellen,
at en annen logisk tilstand i en valgt minnecelle (5) i leseminnet er dannet ved at begge elektrodestrukturer i minnecellen (5) er dekket av det første isolasjonsmateriale (6),
at en eller flere ytterligere logiske tilstander i en minnecelle (5) i leseminnet er dannet ved at et aktivt parti av halvledermaterialet (9) dekker bare en del av kontaktarealet (11), slik at de data som er lagret i leseminnet kan representeres av de logiske tilstander i flerverdig kode, og at de nevnte én eller flere logiske tilstander er gitt ved impedansverdier bestemt av utstrekningen av halvledermaterialet og utstrekningen av det parti av kontaktarealet som danner diodejunksjonene.
2. Leseminne i henhold til krav 1, hvor leseminnet utgjør et binært logisk minne,
karakterisert ved at den første logiske tilstand som enten representerer en logisk 0 eller logisk 1, er gitt ved den effektive forover-forspenningsresistans til en diode dannet i en minnecelle (5) hvor halvledermaterialet (9) kontakterer både x-elektroden (2) og y-elektroden (4), og at den annen eller de ytterligere logiske tilstander som tilsvarende skal representere enten en logisk 1 eller en logisk 0, er gitt ved en valgt resistansverdi for det første isolasjonsmateriale (6) anordnet i en minnecelle (5) hvor halvledermaterialet (9) ikke kontakterer x-elektroden (2) og y-elektroden (4).
3. Leseminne i henhold til krav 2,
karakterisert ved at isolasjonsmaterialet (6) i en minnecelle (5) har uendelige resistansverdi.
4. Leseminne i henhold til krav 1, hvor leseminnet er utført som et flernivås logisk minne med to eller flere ytterligere logiske tilstander, karakterisert ved at den første logiske tilstand er gitt ved den effektive forover-forspenningsresistans til en diode dannet i en minnecelle (5) hvor halvledermaterialet (9) kontakterer både x- og y-elektroden (2,4), og at de ytterligere logiske tilstander er gitt ved bestemte resistansverdier for det første isolasjonsmateriale (6) anordnet i en minnecelle (5) hvor høyst enten x-elektroden (2) eller y-elektroden (4) kontakterer halvledermaterialet (9) og den valgte bestemte resistansverdi i hvert tilfelle ligger mellom den effektive forover-forspenningsmotstand til en minnecelle (5) dannet med diode og uendelig.
5. Leseminne i henhold til krav 1
karakterisert ved at det første isolasjonsmateriale (6) i valgte minneceller (5) er anordnet over elektrodestrukturene i form av en separat, sjiktlignende isolatorlapp (7) som helt eller delvis dekker elektrodene (2,4) i minnecellen (5), idet en valgt minnecelle betinget av det aktive parti av halvledermaterialet (9) og/eller diodejunksjonens areal i det sistnevnte tilfelle får en logisk tilstand som tilsvarer et nivå i en flerverdig kode.
6. Leseminne i henhold til krav 5, karakterisert ved at halvledermaterialet (9) er anordnet over elektrodestrukturene i et globalt sjikt og dessuten over isolatorlappene (7) i de valgte minneceller (5).
7. Leseminne i henhold til krav 5, karakterisert ved at halvledermaterialet (9) er anordnet over elektrodestrukturene og tilstøtende isolatorlappene (7) i de valgte minneceller (5), slik at halvledermaterialet (9) og isolatorlappene innbyrdes flukter i et felles, sammenhengende sjikt.
8. Leseminne i henhold til krav 1,
karakterisert ved at det første isolasjonsmateriale (6) er anordnet over elektrodestrukturene i form av et hovedsakelig globalt sjikt, og med uttatte partier (8) i valgte minneceller (5), slik at det uttatte parti (8) helt eller delvis blottlegger elektrodene (2,4) i en valgt minnecelle (5), idet denne minnecelle betinget av det aktive parti av halvledermaterialet (9) og/eller diodejunksjonens areal i det sistnevnte tilfelle får en logisk tilstand som tilsvarer et nivå i en flerverdig kode.
9. Leseminne i henhold til krav 8, karakterisert ved at halvledermaterialet (6) er anordnet over elektrodestrukturene og over isolasjonssjiktet (6) i et globalt sjikt og dessuten kontakterer elektrodestrukturene i de uttatte partier (8) av isolasjonssjiktet (6).
10. Leseminne i henhold til krav 8, karakterisert ved at halvledermaterialet (9) er anordnet over elektrodestrukturene og tilstøtende isolasjonssjiktet (6) i de valgte minneceller (5), slik at halvledermaterialet (9) og isolasjonssjiktet (6) innbyrdes flukter i et felles, sammenhengende sjikt.
11. Leseminne i henhold til krav 1
karakterisert ved at halvledermaterialet (9) i valgte minneceller (5) er anordnet over elektrodestrukturene i form av en separat, sjiktlignende halvlederlapp (10) som helt eller delvis dekker elektrodene (2,4) i minnecellen (5), idet en valgt minnecelle betinget av det aktive parti av halvledermaterialet (9) og/eller diodejunksjonens areal i det sistnevnte tilfelle får en logisk tilstand so,m tilsvarer et nivå i en flerverdig kode.
12. Leseminne i henhold til krav 11, karakterisert ved at det første isolasjonsmateriale (6) er anordnet over elektrodestrukturene i et globalt sjikt og dessuten over halvlederlappene (10) i de valgte minneceller (5).
13. Leseminne i henhold til krav 11, karakterisert ved at det første isolasjonsmateriale (6) er anordnet over elektrodestrukturene og tilstøtende halvlederlappene (10) i de valgte minneceller (5), slik at det første isolasjonsmateriale (6) og halvlederlappene (10) innbyrdes flukter i et felles, sammenhengende sjikt.
14. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9) er anordnet over elektrodestrukturene i form av et hovedsakelig globalt sjikt (9), og med uttatte partier (17) i valgte minneceller (5), slik at et uttatt parti (17) helt eller delvis blottlegger elektrodene (2,4) i en valgt minnecelle (5), idet denne minnecelle betinget av det aktive parti av halvledermaterialet (9) og/eller diodejunksjonens areal i det sistnevnte tilfelle får en logisk tilstand som tilsvarer et nivå i en flerverdig kode.
15. Leseminne i henhold til krav 14, karakterisert ved at det første isolasjonsmateriale (6) er anordnet over elektrodestrukturene og halvledermaterialet (9) i et globalt sjikt og dessuten isolerer elektrodestrukturene i de uttatte partier (17) av halvledersjiktet (9).
16. Leseminne i henhold til krav 14, karakterisert ved at det første isolasjonsmateriale er anordnet over elektrodestrukturene og tilstøtende halvledersjiktet (9) i de valgte minneceller (5), slik at det første isoalsjonsmateriale (6) og halvledersjiktet (9) innbyrdes flukter i et felles, sammenhengende sjikt.
17. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9) er amorft silisium.
18. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9) er polykrystallinsk silisium.
19. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9) er en organisk halvleder.
20. Leseminne i henhold til krav 13,
karakterisert ved at den organiske halvleder (9) er en konjugert polymer.
21. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9) er en anisotrop leder.
22. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9) omfatter mer enn én halvleder.
23. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9) er tilsatt eller kombinert med et elektrisk ledende materiale.
24. Leseminne i henhold til krav 1,
karakterisert ved at halvledermaterialet (9), isolasjonsmaterialet (6) og elektrodestrukturene er realisert som tynnfilmer.
25. Leseminneinnretning omfattende ett eller flere leseminner (ROM) i henhold til kravene 1-24, karakterisert ved at leseminnet (ROM) er anordnet på et substrat (1) av halvledermateriale eller mellom substrater (1;3) av halvledermateriale og over substratet eller substratene forbundet med driver- og kontrollkretser (13) for driving og adressering, idet driver- og kontrollkretsene (13) er integrert i substratet (1) eller substratene (1;3) og utført i en med substratmaterialet kompatibel halvlederteknologi.
26. Leseminneinnretning omfattende to eller flere leseminner i henhold til krav 1-24, karakterisert ved at leseminnet er stablet lagvis for å skaffe en volumetrisk minneinnretning, at den volumetriske minneinnretning er anordnet på et substrat (1) av halvledermateriale eller mellom substrater (1;3) av halvledermateriale og over substratet eller substratene forbundet med driver- og kontrollkretser (13) for driving og adressering, idet driver- og kontrollkretsene (13) er integrert med substratet (1) eller substratene (1;3) og utført i en med substratmaterialet kompatibel halvlederteknologi.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO19992122A NO310946B1 (no) | 1997-09-01 | 1999-04-30 | Leseminne og leseminneinnretninger |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO973993A NO973993L (no) | 1997-09-01 | 1997-09-01 | Leseminne og leseminneinnretninger |
PCT/NO1998/000264 WO1999014763A1 (en) | 1997-09-01 | 1998-08-28 | A read-only memory and read-only memory devices |
NO19992122A NO310946B1 (no) | 1997-09-01 | 1999-04-30 | Leseminne og leseminneinnretninger |
Publications (3)
Publication Number | Publication Date |
---|---|
NO992122L NO992122L (no) | 1999-04-30 |
NO992122D0 NO992122D0 (no) | 1999-04-30 |
NO310946B1 true NO310946B1 (no) | 2001-09-17 |
Family
ID=19901057
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO973993A NO973993L (no) | 1997-09-01 | 1997-09-01 | Leseminne og leseminneinnretninger |
NO19992122A NO310946B1 (no) | 1997-09-01 | 1999-04-30 | Leseminne og leseminneinnretninger |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO973993A NO973993L (no) | 1997-09-01 | 1997-09-01 | Leseminne og leseminneinnretninger |
Country Status (14)
Country | Link |
---|---|
US (2) | US6236587B1 (no) |
EP (2) | EP1010181B1 (no) |
JP (2) | JP3526550B2 (no) |
KR (2) | KR100368819B1 (no) |
CN (2) | CN1199192C (no) |
AT (2) | ATE213090T1 (no) |
AU (2) | AU750496B2 (no) |
CA (2) | CA2302014C (no) |
DE (2) | DE69803781T2 (no) |
DK (2) | DK1010180T3 (no) |
ES (2) | ES2172181T3 (no) |
NO (2) | NO973993L (no) |
RU (2) | RU2216055C2 (no) |
WO (2) | WO1999014763A1 (no) |
Families Citing this family (165)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8280682B2 (en) * | 2000-12-15 | 2012-10-02 | Tvipr, Llc | Device for monitoring movement of shipped goods |
US6266623B1 (en) * | 1994-11-21 | 2001-07-24 | Phatrat Technology, Inc. | Sport monitoring apparatus for determining loft time, speed, power absorbed and other factors such as height |
US5673218A (en) | 1996-03-05 | 1997-09-30 | Shepard; Daniel R. | Dual-addressed rectifier storage device |
US6893896B1 (en) * | 1998-03-27 | 2005-05-17 | The Trustees Of Princeton University | Method for making multilayer thin-film electronics |
DE69934618T2 (de) | 1998-07-08 | 2007-05-03 | E-Ink Corp., Cambridge | Verbesserte farbige mikroverkapselte elektrophoretische Anzeige |
US7157314B2 (en) | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
NO311317B1 (no) | 1999-04-30 | 2001-11-12 | Thin Film Electronics Asa | Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet |
US6545291B1 (en) | 1999-08-31 | 2003-04-08 | E Ink Corporation | Transistor design for use in the construction of an electronically driven display |
JP4010091B2 (ja) * | 2000-03-23 | 2007-11-21 | セイコーエプソン株式会社 | メモリデバイスおよびその製造方法 |
US6956757B2 (en) * | 2000-06-22 | 2005-10-18 | Contour Semiconductor, Inc. | Low cost high density rectifier matrix memory |
US6711043B2 (en) | 2000-08-14 | 2004-03-23 | Matrix Semiconductor, Inc. | Three-dimensional memory cache system |
US6658438B1 (en) | 2000-08-14 | 2003-12-02 | Matrix Semiconductor, Inc. | Method for deleting stored digital data from write-once memory device |
US6515888B2 (en) | 2000-08-14 | 2003-02-04 | Matrix Semiconductor, Inc. | Low cost three-dimensional memory array |
US6765813B2 (en) | 2000-08-14 | 2004-07-20 | Matrix Semiconductor, Inc. | Integrated systems using vertically-stacked three-dimensional memory cells |
US6424581B1 (en) | 2000-08-14 | 2002-07-23 | Matrix Semiconductor, Inc. | Write-once memory array controller, system, and method |
US6545891B1 (en) | 2000-08-14 | 2003-04-08 | Matrix Semiconductor, Inc. | Modular memory device |
US6584541B2 (en) | 2000-09-15 | 2003-06-24 | Matrix Semiconductor, Inc. | Method for storing digital information in write-once memory array |
US20030120858A1 (en) | 2000-09-15 | 2003-06-26 | Matrix Semiconductor, Inc. | Memory devices and methods for use therewith |
US6912696B2 (en) * | 2000-12-05 | 2005-06-28 | Oki Electric Industry Co., Ltd. | Smart card and circuitry layout thereof for reducing cross-talk |
US6591394B2 (en) | 2000-12-22 | 2003-07-08 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method for storing data bits and ECC bits therein |
US6778974B2 (en) | 2001-02-02 | 2004-08-17 | Matrix Semiconductor, Inc. | Memory device and method for reading data stored in a portion of a memory device unreadable by a file system of a host device |
US20020108054A1 (en) * | 2001-02-02 | 2002-08-08 | Moore Christopher S. | Solid-state memory device storing program code and methods for use therewith |
US7424201B2 (en) * | 2001-03-30 | 2008-09-09 | Sandisk 3D Llc | Method for field-programming a solid-state memory device with a digital media file |
US6895490B1 (en) | 2001-04-09 | 2005-05-17 | Matrix Semiconductor, Inc. | Method for making a write-once memory device read compatible with a write-many file system |
US7062602B1 (en) | 2001-04-09 | 2006-06-13 | Matrix Semiconductor, Inc. | Method for reading data in a write-once memory device using a write-many file system |
US7003619B1 (en) | 2001-04-09 | 2006-02-21 | Matrix Semiconductor, Inc. | Memory device and method for storing and reading a file system structure in a write-once memory array |
US6996660B1 (en) | 2001-04-09 | 2006-02-07 | Matrix Semiconductor, Inc. | Memory device and method for storing and reading data in a write-once memory array |
WO2002091385A1 (en) | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Molecular memory cell |
US6781868B2 (en) | 2001-05-07 | 2004-08-24 | Advanced Micro Devices, Inc. | Molecular memory device |
US6627944B2 (en) | 2001-05-07 | 2003-09-30 | Advanced Micro Devices, Inc. | Floating gate memory device using composite molecular material |
EP1388179A1 (en) | 2001-05-07 | 2004-02-11 | Advanced Micro Devices, Inc. | Switching element having memory effect |
US6844608B2 (en) | 2001-05-07 | 2005-01-18 | Advanced Micro Devices, Inc. | Reversible field-programmable electric interconnects |
US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
EP1434232B1 (en) | 2001-08-13 | 2007-09-19 | Advanced Micro Devices, Inc. | Memory cell |
US6838720B2 (en) | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
US6858481B2 (en) | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
US6490218B1 (en) | 2001-08-17 | 2002-12-03 | Matrix Semiconductor, Inc. | Digital memory method and system for storing multiple bit digital data |
US6724665B2 (en) | 2001-08-31 | 2004-04-20 | Matrix Semiconductor, Inc. | Memory device and method for selectable sub-array activation |
US6735546B2 (en) | 2001-08-31 | 2004-05-11 | Matrix Semiconductor, Inc. | Memory device and method for temperature-based control over write and/or read operations |
CN1310311C (zh) * | 2002-02-05 | 2007-04-11 | 张国飙 | 改进的三维掩膜编程只读存储器 |
US7000063B2 (en) | 2001-10-05 | 2006-02-14 | Matrix Semiconductor, Inc. | Write-many memory device and method for limiting a number of writes to the write-many memory device |
US7202847B2 (en) | 2002-06-28 | 2007-04-10 | E Ink Corporation | Voltage modulated driver circuits for electro-optic displays |
US6563745B1 (en) | 2001-12-14 | 2003-05-13 | Matrix Semiconductor, Inc. | Memory device and method for dynamic bit inversion |
US6901549B2 (en) * | 2001-12-14 | 2005-05-31 | Matrix Semiconductor, Inc. | Method for altering a word stored in a write-once memory device |
US6928590B2 (en) | 2001-12-14 | 2005-08-09 | Matrix Semiconductor, Inc. | Memory device and method for storing bits in non-adjacent storage locations in a memory array |
US7219271B2 (en) | 2001-12-14 | 2007-05-15 | Sandisk 3D Llc | Memory device and method for redundancy/self-repair |
DE10200475A1 (de) * | 2002-01-09 | 2003-07-24 | Samsung Sdi Co | Nichtflüchtiges Speicherelement und Anzeigematrizen daraus |
US6649505B2 (en) * | 2002-02-04 | 2003-11-18 | Matrix Semiconductor, Inc. | Method for fabricating and identifying integrated circuits and self-identifying integrated circuits |
DE10214529B4 (de) * | 2002-04-02 | 2006-07-27 | Infineon Technologies Ag | ROM-Speicheranordnung |
US6625055B1 (en) * | 2002-04-09 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Multiple logical bits per memory cell in a memory device |
US6567304B1 (en) | 2002-05-09 | 2003-05-20 | Matrix Semiconductor, Inc | Memory device and method for reliably reading multi-bit data from a write-many memory cell |
JP2004046773A (ja) * | 2002-05-21 | 2004-02-12 | Nec Infrontia Corp | 履歴管理システム |
JP4282951B2 (ja) * | 2002-05-31 | 2009-06-24 | パイオニア株式会社 | 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体 |
JP2004047791A (ja) | 2002-07-12 | 2004-02-12 | Pioneer Electronic Corp | 有機薄膜スイッチングメモリ素子及びメモリ装置 |
US6642587B1 (en) * | 2002-08-07 | 2003-11-04 | National Semiconductor Corporation | High density ROM architecture |
US7012276B2 (en) | 2002-09-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Organic thin film Zener diodes |
US6847047B2 (en) * | 2002-11-04 | 2005-01-25 | Advanced Micro Devices, Inc. | Methods that facilitate control of memory arrays utilizing zener diode-like devices |
US6954394B2 (en) * | 2002-11-27 | 2005-10-11 | Matrix Semiconductor, Inc. | Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions |
AU2003296988A1 (en) | 2002-12-19 | 2004-07-29 | Matrix Semiconductor, Inc | An improved method for making high-density nonvolatile memory |
US7660181B2 (en) * | 2002-12-19 | 2010-02-09 | Sandisk 3D Llc | Method of making non-volatile memory cell with embedded antifuse |
US7285464B2 (en) * | 2002-12-19 | 2007-10-23 | Sandisk 3D Llc | Nonvolatile memory cell comprising a reduced height vertical diode |
US8008700B2 (en) * | 2002-12-19 | 2011-08-30 | Sandisk 3D Llc | Non-volatile memory cell with embedded antifuse |
US8637366B2 (en) * | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
US7800932B2 (en) | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
US20050226067A1 (en) * | 2002-12-19 | 2005-10-13 | Matrix Semiconductor, Inc. | Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material |
US7800933B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance |
US20070164388A1 (en) * | 2002-12-19 | 2007-07-19 | Sandisk 3D Llc | Memory cell comprising a diode fabricated in a low resistivity, programmed state |
US7618850B2 (en) * | 2002-12-19 | 2009-11-17 | Sandisk 3D Llc | Method of making a diode read/write memory cell in a programmed state |
US7051251B2 (en) | 2002-12-20 | 2006-05-23 | Matrix Semiconductor, Inc. | Method for storing data in a write-once memory array using a write-many file system |
US7103729B2 (en) * | 2002-12-26 | 2006-09-05 | Intel Corporation | Method and apparatus of memory management |
US7179534B2 (en) * | 2003-01-31 | 2007-02-20 | Princeton University | Conductive-polymer electronic switch |
US6868022B2 (en) | 2003-03-28 | 2005-03-15 | Matrix Semiconductor, Inc. | Redundant memory structure using bad bit pointers |
US7511352B2 (en) * | 2003-05-19 | 2009-03-31 | Sandisk 3D Llc | Rail Schottky device and method of making |
KR100638017B1 (ko) | 2003-05-30 | 2006-10-23 | 엘지전자 주식회사 | 네트워크 디바이스 |
KR100596755B1 (ko) | 2003-05-30 | 2006-07-04 | 엘지전자 주식회사 | 홈 네트워크 시스템 |
US7376008B2 (en) * | 2003-08-07 | 2008-05-20 | Contour Seminconductor, Inc. | SCR matrix storage device |
US7057958B2 (en) * | 2003-09-30 | 2006-06-06 | Sandisk Corporation | Method and system for temperature compensation for memory cells with temperature-dependent behavior |
US7177189B2 (en) * | 2004-03-01 | 2007-02-13 | Intel Corporation | Memory defect detection and self-repair technique |
US7398348B2 (en) | 2004-08-24 | 2008-07-08 | Sandisk 3D Llc | Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory |
WO2006043611A1 (en) | 2004-10-22 | 2006-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7675123B2 (en) * | 2004-10-29 | 2010-03-09 | Agfa-Gevaert Nv | Printable non-volatile passive memory element and method of making thereof |
US7218570B2 (en) * | 2004-12-17 | 2007-05-15 | Sandisk 3D Llc | Apparatus and method for memory operations using address-dependent conditions |
US7277336B2 (en) | 2004-12-28 | 2007-10-02 | Sandisk 3D Llc | Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information |
US7307268B2 (en) | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
US9104315B2 (en) * | 2005-02-04 | 2015-08-11 | Sandisk Technologies Inc. | Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage |
WO2006117853A1 (ja) | 2005-04-27 | 2006-11-09 | Spansion Llc | 半導体装置、データの読み出し方法及び半導体装置の製造方法 |
NO20052904L (no) * | 2005-06-14 | 2006-12-15 | Thin Film Electronics Asa | Et ikke-flyktig elektrisk minnesystem |
US7212454B2 (en) * | 2005-06-22 | 2007-05-01 | Sandisk 3D Llc | Method and apparatus for programming a memory array |
US7633128B2 (en) * | 2005-07-15 | 2009-12-15 | Guobiao Zhang | N-ary mask-programmable memory |
US7627733B2 (en) * | 2005-08-03 | 2009-12-01 | Sandisk Corporation | Method and system for dual mode access for storage devices |
EP1760798B1 (en) * | 2005-08-31 | 2012-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7800934B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Programming methods to increase window for reverse write 3D cell |
US7911339B2 (en) * | 2005-10-18 | 2011-03-22 | Apple Inc. | Shoe wear-out sensor, body-bar sensing system, unitless activity assessment and associated methods |
US7679952B2 (en) * | 2005-12-07 | 2010-03-16 | Nxp B.V. | Electronic circuit with a memory matrix |
US7706165B2 (en) | 2005-12-20 | 2010-04-27 | Agfa-Gevaert Nv | Ferroelectric passive memory cell, device and method of manufacture thereof |
US7747837B2 (en) * | 2005-12-21 | 2010-06-29 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
US7793068B2 (en) * | 2005-12-21 | 2010-09-07 | Sandisk Corporation | Dual mode access for non-volatile storage devices |
US7769978B2 (en) * | 2005-12-21 | 2010-08-03 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
US7667996B2 (en) * | 2006-02-15 | 2010-02-23 | Contour Semiconductor, Inc. | Nano-vacuum-tubes and their application in storage devices |
US7605410B2 (en) * | 2006-02-23 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
EP1850378A3 (en) * | 2006-04-28 | 2013-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semicondutor device |
US9137309B2 (en) * | 2006-05-22 | 2015-09-15 | Apple Inc. | Calibration techniques for activity sensing devices |
US7643895B2 (en) | 2006-05-22 | 2010-01-05 | Apple Inc. | Portable media device with workout support |
US20070271116A1 (en) | 2006-05-22 | 2007-11-22 | Apple Computer, Inc. | Integrated media jukebox and physiologic data handling application |
US8073984B2 (en) | 2006-05-22 | 2011-12-06 | Apple Inc. | Communication protocol for use with portable electronic devices |
US7283414B1 (en) | 2006-05-24 | 2007-10-16 | Sandisk 3D Llc | Method for improving the precision of a temperature-sensor circuit |
US7913297B2 (en) | 2006-08-30 | 2011-03-22 | Apple Inc. | Pairing of wireless devices using a wired medium |
US7813715B2 (en) | 2006-08-30 | 2010-10-12 | Apple Inc. | Automated pairing of wireless accessories with host devices |
US7698101B2 (en) | 2007-03-07 | 2010-04-13 | Apple Inc. | Smart garment |
US8460256B2 (en) | 2009-07-15 | 2013-06-11 | Allegiance Corporation | Collapsible fluid collection and disposal system and related methods |
US7966518B2 (en) | 2007-05-15 | 2011-06-21 | Sandisk Corporation | Method for repairing a neighborhood of rows in a memory array using a patch table |
US7958390B2 (en) | 2007-05-15 | 2011-06-07 | Sandisk Corporation | Memory device for repairing a neighborhood of rows in a memory array using a patch table |
UA81208C2 (en) * | 2007-06-01 | 2007-12-10 | Yurii Bogdanovych Zarvanytskyi | Three-dimensional device for processing information and a method for processing information |
US7684226B2 (en) * | 2007-06-25 | 2010-03-23 | Sandisk 3D Llc | Method of making high forward current diodes for reverse write 3D cell |
US7830697B2 (en) * | 2007-06-25 | 2010-11-09 | Sandisk 3D Llc | High forward current diodes for reverse write 3D cell |
US8102694B2 (en) * | 2007-06-25 | 2012-01-24 | Sandisk 3D Llc | Nonvolatile memory device containing carbon or nitrogen doped diode |
US8072791B2 (en) * | 2007-06-25 | 2011-12-06 | Sandisk 3D Llc | Method of making nonvolatile memory device containing carbon or nitrogen doped diode |
US7800939B2 (en) * | 2007-06-29 | 2010-09-21 | Sandisk 3D Llc | Method of making 3D R/W cell with reduced reverse leakage |
US7759666B2 (en) * | 2007-06-29 | 2010-07-20 | Sandisk 3D Llc | 3D R/W cell with reduced reverse leakage |
US7846782B2 (en) | 2007-09-28 | 2010-12-07 | Sandisk 3D Llc | Diode array and method of making thereof |
US7813157B2 (en) * | 2007-10-29 | 2010-10-12 | Contour Semiconductor, Inc. | Non-linear conductor memory |
US20090225621A1 (en) * | 2008-03-05 | 2009-09-10 | Shepard Daniel R | Split decoder storage array and methods of forming the same |
US7812335B2 (en) * | 2008-04-11 | 2010-10-12 | Sandisk 3D Llc | Sidewall structured switchable resistor cell |
US7830698B2 (en) * | 2008-04-11 | 2010-11-09 | Sandisk 3D Llc | Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same |
US8450835B2 (en) * | 2008-04-29 | 2013-05-28 | Sandisk 3D Llc | Reverse leakage reduction and vertical height shrinking of diode with halo doping |
WO2009149061A2 (en) * | 2008-06-02 | 2009-12-10 | Contour Semiconductor, Inc. | Diode decoder array with non-sequential layout and methods of forming the same |
CN101359509B (zh) * | 2008-09-02 | 2010-06-02 | 北京芯技佳易微电子科技有限公司 | 一次性可编程存储器电路及其编程和读取方法 |
US8325556B2 (en) * | 2008-10-07 | 2012-12-04 | Contour Semiconductor, Inc. | Sequencing decoder circuit |
CN101645054B (zh) * | 2009-08-25 | 2011-07-13 | 中兴通讯股份有限公司 | 一种数据采集卡、数据采集卡的扩展控制系统及其方法 |
US9559082B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical memory comprising dice with different interconnect levels |
US9024425B2 (en) | 2011-09-01 | 2015-05-05 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional memory comprising an integrated intermediate-circuit die |
US8699257B2 (en) | 2011-09-01 | 2014-04-15 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional writable printed memory |
US9305605B2 (en) | 2011-09-01 | 2016-04-05 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional vertical memory |
US9117493B2 (en) | 2011-09-01 | 2015-08-25 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die address/data translator |
US8890300B2 (en) | 2011-09-01 | 2014-11-18 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die read/write-voltage generator |
US9396764B2 (en) | 2011-09-01 | 2016-07-19 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional memory |
US9305604B2 (en) | 2011-09-01 | 2016-04-05 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die address/data-translator |
US8921991B2 (en) | 2011-09-01 | 2014-12-30 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory |
US9190412B2 (en) | 2011-09-01 | 2015-11-17 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional offset-printed memory |
US9666300B2 (en) | 2011-09-01 | 2017-05-30 | XiaMen HaiCun IP Technology LLC | Three-dimensional one-time-programmable memory comprising off-die address/data-translator |
US9123393B2 (en) | 2011-09-01 | 2015-09-01 | HangZhou KiCun nformation Technology Co. Ltd. | Discrete three-dimensional vertical memory |
US9093129B2 (en) | 2011-09-01 | 2015-07-28 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising dice with different BEOL structures |
US9508395B2 (en) | 2011-09-01 | 2016-11-29 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator |
US9299390B2 (en) | 2011-09-01 | 2016-03-29 | HangZhou HaiCun Informationa Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die voltage generator |
US9558842B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional one-time-programmable memory |
US9001555B2 (en) | 2012-03-30 | 2015-04-07 | Chengdu Haicun Ip Technology Llc | Small-grain three-dimensional memory |
US9293509B2 (en) | 2013-03-20 | 2016-03-22 | HangZhou HaiCun Information Technology Co., Ltd. | Small-grain three-dimensional memory |
CN104978990B (zh) | 2014-04-14 | 2017-11-10 | 成都海存艾匹科技有限公司 | 紧凑型三维存储器 |
US10211258B2 (en) | 2014-04-14 | 2019-02-19 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of JFET-type compact three-dimensional memory |
US10304495B2 (en) | 2014-04-14 | 2019-05-28 | Chengdu Haicun Ip Technology Llc | Compact three-dimensional memory with semi-conductive address line portion |
US10304553B2 (en) | 2014-04-14 | 2019-05-28 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional memory with an above-substrate decoding stage |
US10199432B2 (en) | 2014-04-14 | 2019-02-05 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of MOSFET-type compact three-dimensional memory |
CN104979352A (zh) | 2014-04-14 | 2015-10-14 | 成都海存艾匹科技有限公司 | 混合型三维印录存储器 |
US10079239B2 (en) | 2014-04-14 | 2018-09-18 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional mask-programmed read-only memory |
US10446193B2 (en) | 2014-04-14 | 2019-10-15 | HangZhou HaiCun Information Technology Co., Ltd. | Mixed three-dimensional memory |
CN109119121A (zh) | 2016-04-14 | 2019-01-01 | 厦门海存艾匹科技有限公司 | 双偏置的三维一次编程存储器 |
US11170863B2 (en) | 2016-04-14 | 2021-11-09 | Southern University Of Science And Technology | Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM) |
CN107316869A (zh) | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
US10490562B2 (en) | 2016-04-16 | 2019-11-26 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers |
US10559574B2 (en) | 2016-04-16 | 2020-02-11 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising Schottky diodes |
US9806256B1 (en) | 2016-10-21 | 2017-10-31 | Sandisk Technologies Llc | Resistive memory device having sidewall spacer electrode and method of making thereof |
CN110534519B (zh) | 2018-05-27 | 2022-04-22 | 杭州海存信息技术有限公司 | 改进的三维纵向存储器 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3742592A (en) * | 1970-07-13 | 1973-07-03 | Intersil Inc | Electrically alterable integrated circuit read only memory unit and process of manufacturing |
US4162538A (en) * | 1977-07-27 | 1979-07-24 | Xerox Corporation | Thin film programmable read-only memory having transposable input and output lines |
US4425379A (en) * | 1981-02-11 | 1984-01-10 | Fairchild Camera & Instrument Corporation | Polycrystalline silicon Schottky diode array |
US4442507A (en) * | 1981-02-23 | 1984-04-10 | Burroughs Corporation | Electrically programmable read-only memory stacked above a semiconductor substrate |
US4516223A (en) * | 1981-08-03 | 1985-05-07 | Texas Instruments Incorporated | High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication |
JPS58188155A (ja) * | 1982-04-27 | 1983-11-02 | Seiko Epson Corp | 2層構造rom集積回路 |
US4677742A (en) * | 1983-01-18 | 1987-07-07 | Energy Conversion Devices, Inc. | Electronic matrix arrays and method for making the same |
US4569120A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation |
US4598386A (en) * | 1984-04-18 | 1986-07-01 | Roesner Bruce B | Reduced-area, read-only memory |
US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
US4884238A (en) * | 1988-03-09 | 1989-11-28 | Honeywell Inc. | Read-only memory |
JP2508247B2 (ja) * | 1989-03-20 | 1996-06-19 | 三菱電機株式会社 | マスクromの製造方法 |
JPH04115565A (ja) * | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR960010736B1 (ko) | 1991-02-19 | 1996-08-07 | 미쓰비시뎅끼 가부시끼가이샤 | 마스크 rom 및 그 제조방법 |
GB9113795D0 (en) * | 1991-06-26 | 1991-08-14 | Philips Electronic Associated | Thin-film rom devices and their manufacture |
US5375085A (en) | 1992-09-30 | 1994-12-20 | Texas Instruments Incorporated | Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers |
US5379250A (en) * | 1993-08-20 | 1995-01-03 | Micron Semiconductor, Inc. | Zener programmable read only memory |
JP3363154B2 (ja) * | 1995-06-07 | 2003-01-08 | ミクロン テクノロジー、インコーポレイテッド | 不揮発性メモリセル内のマルチステート材料と共に使用するスタック/トレンチダイオード |
US5962903A (en) * | 1995-06-08 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarized plug-diode mask ROM structure |
GB9710514D0 (en) * | 1996-09-21 | 1997-07-16 | Philips Electronics Nv | Electronic devices and their manufacture |
TW334618B (en) | 1997-02-05 | 1998-06-21 | United Microelectronics Corp | The multi-levels ROM and its manufacturing method |
US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US5905670A (en) * | 1997-05-13 | 1999-05-18 | International Business Machines Corp. | ROM storage cell and method of fabrication |
-
1997
- 1997-09-01 NO NO973993A patent/NO973993L/no unknown
-
1998
- 1998-08-28 CA CA002302014A patent/CA2302014C/en not_active Expired - Fee Related
- 1998-08-28 CN CNB988105691A patent/CN1199192C/zh not_active Expired - Fee Related
- 1998-08-28 DK DK98939837T patent/DK1010180T3/da active
- 1998-08-28 RU RU2000108581/09A patent/RU2216055C2/ru not_active IP Right Cessation
- 1998-08-28 CA CA002302015A patent/CA2302015C/en not_active Expired - Fee Related
- 1998-08-28 EP EP98941940A patent/EP1010181B1/en not_active Expired - Lifetime
- 1998-08-28 CN CNB988105748A patent/CN1199193C/zh not_active Expired - Fee Related
- 1998-08-28 AU AU88210/98A patent/AU750496B2/en not_active Ceased
- 1998-08-28 DE DE69803781T patent/DE69803781T2/de not_active Expired - Fee Related
- 1998-08-28 ES ES98939837T patent/ES2172181T3/es not_active Expired - Lifetime
- 1998-08-28 RU RU2000108482/09A patent/RU2212716C2/ru not_active IP Right Cessation
- 1998-08-28 AT AT98941940T patent/ATE213090T1/de not_active IP Right Cessation
- 1998-08-28 WO PCT/NO1998/000264 patent/WO1999014763A1/en active IP Right Grant
- 1998-08-28 US US09/297,467 patent/US6236587B1/en not_active Expired - Fee Related
- 1998-08-28 JP JP2000512213A patent/JP3526550B2/ja not_active Expired - Fee Related
- 1998-08-28 DK DK98941940T patent/DK1010181T3/da active
- 1998-08-28 DE DE69803782T patent/DE69803782T2/de not_active Expired - Fee Related
- 1998-08-28 US US09/297,521 patent/US6380597B1/en not_active Expired - Fee Related
- 1998-08-28 EP EP98939837A patent/EP1010180B1/en not_active Expired - Lifetime
- 1998-08-28 AT AT98939837T patent/ATE213089T1/de not_active IP Right Cessation
- 1998-08-28 AU AU90093/98A patent/AU742011B2/en not_active Ceased
- 1998-08-28 KR KR10-2000-7002220A patent/KR100368819B1/ko not_active IP Right Cessation
- 1998-08-28 JP JP2000512214A patent/JP3526551B2/ja not_active Expired - Fee Related
- 1998-08-28 WO PCT/NO1998/000263 patent/WO1999014762A1/en active IP Right Grant
- 1998-08-28 KR KR10-2000-7002218A patent/KR100368820B1/ko not_active IP Right Cessation
- 1998-08-28 ES ES98941940T patent/ES2172189T3/es not_active Expired - Lifetime
-
1999
- 1999-04-30 NO NO19992122A patent/NO310946B1/no not_active Application Discontinuation
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO310946B1 (no) | Leseminne og leseminneinnretninger | |
US6894304B2 (en) | Apparatus and method for dual cell common electrode PCRAM memory device | |
EP1269475B1 (en) | Multidimensional addressing architecture for electronic devices | |
RU2000108482A (ru) | Постоянная память и постоянное запоминающее устройство | |
RU2000108581A (ru) | Постоянная память и постоянные запоминающие устройства | |
US20030234449A1 (en) | Memory device and method of production and method of use of same and semiconductor device and method of production of same | |
RU2201639C1 (ru) | Масштабируемое устройство обработки данных | |
US20170316824A1 (en) | Multi-layer resistive memory devices | |
NO310899B1 (no) | Leseminne og leseminneinnretninger | |
WO2004047176A1 (ja) | 強誘電体メモリアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FC2A | Withdrawal, rejection or dismissal of laid open patent application |