JP2001516964A - 読出し専用メモリ及び読出し専用メモリ装置 - Google Patents

読出し専用メモリ及び読出し専用メモリ装置

Info

Publication number
JP2001516964A
JP2001516964A JP2000512213A JP2000512213A JP2001516964A JP 2001516964 A JP2001516964 A JP 2001516964A JP 2000512213 A JP2000512213 A JP 2000512213A JP 2000512213 A JP2000512213 A JP 2000512213A JP 2001516964 A JP2001516964 A JP 2001516964A
Authority
JP
Japan
Prior art keywords
memory
read
semiconductor material
memory cell
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000512213A
Other languages
English (en)
Other versions
JP3526550B2 (ja
Inventor
グデセン、ハンス、グデ
− エリク ノルダル、ペル
レイスタド、ゲイル、アイ
Original Assignee
シン フイルム エレクトロニクス エイエスエイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シン フイルム エレクトロニクス エイエスエイ filed Critical シン フイルム エレクトロニクス エイエスエイ
Publication of JP2001516964A publication Critical patent/JP2001516964A/ja
Application granted granted Critical
Publication of JP3526550B2 publication Critical patent/JP3526550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)
  • Read Only Memory (AREA)
  • Shift Register Type Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Devices For Executing Special Programs (AREA)
  • Mechanical Optical Scanning Systems (AREA)
  • Exposure Control For Cameras (AREA)

Abstract

(57)【要約】 読出し専用メモリが受動伝導体マトリックスに亙って電気的にアドレス可能にされており、この場合マトリックス中の二つの伝導体（２、４）の共通部分間の体積がメモリセル（５）を定める。データーはメモリセルのインピーダンス値として記憶される。メモリセル（５）は、大きなインピーダンスを与える絶縁材料（６）、又は一つ以上の無機又は有機半導体（９）、好ましくは異方性伝導性を有する半導体を有する。半導体材料（９）は、マトリックス中の金属伝導体（２、４）に対する界面の所にダイオード接合を形成する。メモリセル中に絶縁材料（６）及び半導体材料（９）を夫々適切に配置することにより、それらに決定インピーダンス値を与えることができ、その値は電気的に読出すことができ、２進又は多値コードでの論理値に相当する。読出し専用メモリ装置を完成するために、駆動及び制御回路（１３）も有する半導体基板（１）上に一つ以上の読出し専用メモリ（ＲＯＭ）を与えることができる。その装置は、平面状化、又は複数の水平層（１５）として幾つかの読出し専用メモリ（ＲＯＭ）を重ね、それらをアドレス母線により基板（１）と接続することによりボリューム型としても実現することができる。

Description

【発明の詳細な説明】
【０００１】 本発明は、読出し専用メモリの製造過程の一部分を占める書込み操作で、メモ
リに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに
従って、一つ又は二つ以上の論理状態を夫々永久的に割り当てられている複数の
メモリセル、及びアドレスするための電気伝導体の受動マトリックスを有する電
気的にアドレス可能な不揮発性読出し専用メモリを具えた電気的にアドレス可能
な不揮発性読出し専用メモリにおいて、前記受動電気伝導体マトリックスが、相
互に離れて配置された平行な平面内にある第一及び第二の電極構造体を有し、各
平面内に平行な電極が存在し、前記電極が実質的に直交ｘ、ｙマトリックスを形
成しており、前記第一電極構造体の電極が、マトリックスの桁、即ちｘ電極を構
成し、第二電極構造体の電極が、マトリックスの行、即ち、ｙ電極を構成し、ｘ
電極とｙ電極との共通部分の間の体積の少なくとも一部分が読出し専用メモリの
メモリセルを定め、メモリセル中のｘ電極とｙ電極の相互に重なった部分が、夫
々メモリセルの接触領域を定め、前記電極構造体の間に、選択された電気伝導性
電極材料及び電気絶縁性材料に関し、整流性を有する少なくとも一つの半導体材
料が与えられており、前記メモリセル中の電極と電気接触した半導体材料が、半
導体材料と電極材料との間の界面にダイオード接合を形成している、読出し専用
メモリに関する。
【０００２】 本発明は、本発明による一つ以上の読出し専用メモリを具えた読出し専用メモ
リ装置、及び本発明による二つ以上の読出し専用メモリを具えた読出し専用メモ
リ装置にも関する。
【０００３】 平面上のデーター記憶位置又はビット点のマトリックスアドレスは、極めて多
数のアドレス可能なメモリ位置を、穏当な数の電気アドレスラインで達成する簡
単で有効な方法である。ｘ方向とｙ方向の両方に夫々ｎ本の線を有する四角なｘ
、ｙマトリックスでは、メモリ位置の数はｎ2になる。現在この基本的原理は、 どの形態の場合でも、固体半導体メモリ機構の多数の異なった態様で実施されて
いる。それらでは、メモリ位置は、マトリックスとメモリ素子、典型的には電荷
蓄積素子中の共通部分を経て外へ通ずる簡単な電気回路を有する。そのような機
構は技術的及び商業的に非常に成功を収めている場合でも、それらは多くの欠点
を有し、特に各メモリ位置は複雑な構造を有し、それがコストの増大及びデータ
ー記憶密度の減少をもたらしている。大きな分類として所謂揮発性メモリ機構の
中に入るものでは、回路は一定して電流供給を持続しなければならず、記憶され
た情報を維持するためには、電力の消費及び加熱を伴う。一方、不揮発性機構は
この問題を起こさないが、減少したアクセス及びスイッチング時間の外、電力消
費の増大及び高度の複雑性を代償として払っている。
【０００４】 従来技術では、受動マトリックスで電気的アドレスをする半導体系読出し専用
メモリの多くの例を与えている。例えば、米国特許第４，０９９，２６０号明細
書〔ラインズ(Lynes）その他〕には、大規模集積装置として製造された半導体系
読出し専用メモリ（ＲＯＭ）が記載されており、この場合一つの伝導型の自己絶
縁性ビットライン表面領域が半導体基板に、直接反対の伝導型のバルク領域内に
形成されている。バルク領域として同じ伝導型のチャンネルストップ領域が、ビ
ットライン領域の間の間隔内に形成されている。ビットライン領域に対し直角に
上に横たわる金属ワードラインが、絶縁層によりそれらとは別に形成されている
。メモリセルは単一ショットキーダイオードからなる。この種のダイオードは、
ビットラインの僅かにドープした部分とワードラインを接触させるために、製造
中に絶縁層に開口が形成されるか否かに従い、ワードラインとビットラインとの
各共通部分に形成されているか、又はそこには形成されない。この種のＲＯＭは
、小さな領域、高速、低電力消費、及び低コストを有すると述べられている。
【０００５】 更に、米国特許第４，０００，７１３号明細書〔ボーゲ(Bauge）及びモリエー
ル(Mollier）〕により、チップ上にマトリックスの形に集積されたショットキー
ダイオード及びトランジスタのような半導体素子を有する装置が知られている。
マトリックスは、希望の機能を与えるように注文設計することができる。例えば
、それは、プログラム可能な論理アレー（ＰＬＡ）のＡＮＤ又はＯＲマトリック
スとして、又は記憶密度及び電力消費に関して一層よい性質を有すると言われて
いる読出し専用メモリとして用いることができる。幾らか異なった設計の平行金
属電極を有する第一電極構造体が、例えば、ｐ型の半導体基板上に与えられてい
る。半導体基板上には酸化物層が形成されており、その酸化物層に開口が形成さ
れて金属線によるアノード接点及びカソード接点を与えるようにしてあり、それ
ら金属線が電極マトリックス中の第一金属レベルを構成する。カソード接点の下
には二つのｎ+領域が配置されている。これらの領域はその下のコレクタ層まで 伸びており、ショットキーダイオードが形成されるようになっている。第一金属
レベル、即ち、電極レベルの上には絶縁層が与えられており、この上に第二電極
レベルがあり、それは例えば直交第二電極構造体を構成する。絶縁層を通る開口
は、マトリックス中の別の素子中に含まれる一群のそのような接点としてカソー
ド接点との接触を確実に与える。
【０００６】 最後に、米国特許第５，２７２，３７０号明細書〔フレンチ(French)〕から、
ガラス又は他の基板上に薄膜積層体として形成された開放及び閉鎖メモリセルの
マトリックスに基づいた薄膜ＲＯＭ装置が知られている。各閉鎖メモリセルは薄
膜ダイオードからなり、それは、例えば、水素化無定形珪素の半導体膜の積層体
で、別々の膜が異なった伝導型を有する積層体を用いることにより、異なった伝
導特性を持つダイオードとして得ることができる。それにより、ＲＯＭマトリッ
クス中の情報容量は増大する。その場合、ダイオード構造体と共に形成された各
メモリ素子は、或る製造プロトコルに従い異なった論理レベルを持つように設定
することができる。メモリ素子がダイオード構造体をもたない場合、又は半導体
が、電極接点が形成されていないような絶縁層により覆われている場合、メモリ
素子は、決定された第一論理レベル、例えば、論理０を形成するように用いるこ
とができる。
【０００７】 上述の従来法の装置は全て閉鎖電極接点中にダイオード接合を与えることによ
り、それ自体既知のやり方で受動マトリックスでの電気的アドレスを実現してい
るが、それらは一つには異なった型の半導体を用いているため、比較的大きな複
雑性を有する。しかし、最後に言及した刊行物（米国特許第５，２７２，３７０
号）に記載されているようなＲＯＭ装置では、マトリックスに二つより多い論理
値を記憶させることは可能であるかもしれないが、これは異なったダイオード型
、従って、ダイオード接合を有するビット点に異なったドープをした半導体の幾
つかの層を使用することを前提としている。
【０００８】 従って、本発明の目的は、第一に、受動マトリックスで読出し専用メモリの別
々のメモリセルに電気的アドレスすることを可能にし、半導体及び薄膜技術で適
用されているようなそれ自体既知の技術及び方法を用いて、読出し専用メモリを
簡単に安く実現しながら、メモリセルに記憶されたデーターを維持するために再
書き込みを必要としない読出し専用メモリ、即ちＲＯＭを与えることである。
【０００９】 特に、本発明の目的は、有機材料、例えば、重合体材料で、伝導体、絶縁体及
び半導体材料の両方で用いることができる薄膜技術で実現され、一層融通性のあ
る技術的解決法を与え、特に結晶質無機半導体を用いた場合よりも遥かに少ない
コストを与えると考えられるものを使用することに基づく不揮発性読出し専用メ
モリを与えることにある。
【００１０】 更に、予め定められたメモリセル又はメモリ位置の多値コード化を可能にする
読出し専用メモリを与えることも一つの目的である。
【００１１】 最後に、本発明の目的は、ボリューム型(volumetric)読出し専用メモリ装置を
実現するのに用いることができる読出し専用メモリを与えることである。
【００１２】 これら及び他の目的及び利点は、読出し専用メモリ中のメモリセルの第一論理
状態が、メモリセル中の全接触領域を覆う半導体材料の活性部分により形成され
、ダイオード接合がメモリセルの全接触領域を占め、読出し専用メモリ中の選択
されたメモリセルの第二論理状態が絶縁材料により覆われたメモリセル中の少な
くとも一つの電極構造体により形成され、読出し専用メモリ中のメモリセルの一
つ又は幾つかの付加的論理状態が接触領域の一部分だけを覆う半導体材料の活性
部分により形成され、且つ（又は）ダイオード接合が、メモリに記憶されるデー
ターが２進コード又は多値コードの論理状態により表すことができるように接触
領域の一部分だけを占め、各場合の論理状態がメモリセルのインピーダンス値に
より与えられ、前記インピーダンス値が実質的に次の因子：半導体材料のインピ
ーダンス特性、絶縁材料のインピーダンス特性、半導体材料の活性部分の広がり
、ダイオード接合を形成する接触領域の部分の広がり、及びダイオード接合のイ
ンピーダンス特性；の一つにより与えられることを特徴とする読出し専用メモリ
により達成される。
【００１３】 本発明による第一読出し専用メモリ装置は、半導体材料の基板上、又は半導体
材料の基板の間に与えられ、それら基板を経て駆動及びアドレスのための駆動及
び制御回路と接続されており、前記駆動及び制御回路が基板（単数又は複数）に
集積されており、基板材料に適合する半導体技術で実現されていることを特徴と
し、本発明による第二読出し専用メモリ装置は、読出し専用メモリが水平層とし
て積層され、ボリューム型メモリ装置を与え、半導体材料の基板又は半導体材料
の基板の間にボリューム型メモリ装置が与えられ、前記基板（単数又は複数）を
経て、駆動及びアドレスのための駆動及び制御回路と接続されており、前記駆動
及び制御回路が前記基板（単数又は複数）に集積されており、基板材料に適合す
る半導体技術で実現されていることを特徴とする。
【００１４】 本発明による読出し専用メモリが、唯一つの付加的論理状態を持つ２進論理メ
モリを構成している場合、論理０又は論理１を表す第一論理状態が、メモリセル
に形成されたダイオードの実効順方向バイアス抵抗により与えられ、半導体材料
がｘ電極とｙ電極の両方に接触しており、それに対応して、論理１又は論理０を
表す付加的論理状態が、メモリセルに与えられた絶縁材料の選択された抵抗値に
よって与えられ、半導体材料がせいぜいｘ電極又はｙ電極と接触し、メモリセル
の前記絶縁材料が、好ましくは無限の抵抗値を有することが有利である。
【００１５】 本発明による読出し専用メモリが、二つ以上の更に別の論理状態を持つ多値論
理メモリとして実現されている場合、第一論理状態が、メモリセルに形成された
ダイオードの実効順方向バイアス抵抗により与えられ、半導体材料がｘ電極とｙ
電極の両方に接触しており、付加的論理状態が、メモリセルに与えられた絶縁材
料に対し決定された抵抗値によって与えられ、半導体材料がせいぜいｘ電極又は
ｙ電極と接触し、各場合の選択された決定抵抗値が、ダイオードに形成されたメ
モリセルの実効順方向バイアス抵抗と無限との間に存在するのが有利である。
【００１６】 本発明による読出し専用メモリの第一の態様として、選択されたメモリセルの
絶縁材料は、メモリセル中の電極の少なくとも一つを完全に又は部分的に覆う別
々になった層状アイソレータパッチの形で電極構造体の間に与えられており、半
導体材料の活性部分に依存して選択されたメモリセル及び（又は）後者の場合の
接触領域のダイオード接合部分が多値コードの一つのレベルに相当する論理状態
を得ている。
【００１７】 もし前記第一態様のアイソレータパッチが電極の一方だけを全て又は部分的に
覆うならば、半導体材料は電極構造体の間に全体的層として与えられ、更に選択
されたメモリセル中のアイソレータパッチの上に与えられている。もしアイソレ
ータパッチが完全に又は部分的に両方の電極を覆うならば、半導体材料は電極構
造体の間に、選択されたメモリセル中のアイソレータパッチに隣接して与えられ
、半導体材料とアイソレータパッチとが共通の連続層中で相互に同じ高さになっ
ているように与えられているのが好ましい。
【００１８】 本発明による読出し専用メモリの第二の態様として、絶縁層が、選択されたメ
モリセルの中の部分を除いて、電極構造体の少なくとも一方を覆う実質的に全体
的な層の形で電極構造体の間に与えられており、前記除かれた部分が、選択され
たメモリセルの電極を全て又は部分的に露出し、半導体材料の活性部分に依存し
た前記メモリセル及び（又は）後者の場合の接触領域のダイオード接合部分が多
値コードの一つのレベルに相当する論理状態を得ているようにする。
【００１９】 前記第二の態様で絶縁層が電極構造体の一方だけを覆うならば、半導体材料は
電極構造体の間及び絶縁層の上に全体的層として与えられており、更に前記絶縁
層の除かれた部分中の電極構造体に接触しているのが好ましい。もし絶縁層が両
方の電極構造体を覆うならば、半導体材料は、電極構造体の間にだけ、選択され
たメモリセルの絶縁層に隣接して与えられており、半導体材料及び絶縁層が共通
の連続層の中で相互に同じ高さになっているのが好ましい。最後に、本発明によ
り、半導体材料が無定形珪素、多結晶質珪素、又は有機半導体であるのが有利で
あり、好ましくは前記有機半導体は共役重合体である。
【００２０】 本発明により、半導体材料は異方性伝導体にしてもよい。半導体材料は、一種
類以上の半導体からなるのが好ましく、出来れば電気伝導性材料が添加されてい
るか、又はそれと一緒にする。
【００２１】 半導体材料、絶縁材料、及び電極構造体は、薄膜として実現されているのが好
ましい。
【００２２】 本発明の背景及びその態様の種々の例を、次に図面を参照して詳細に述べる。
【００２３】 本発明の一般的背景を次に詳細に論ずる。一般的マトリックスアドレスシステ
ムを第１図に示す。図中、ｍ本の電気伝導線２が相互に間隔を開けて配置され、
ｘ方向に伸びており、その上に、例えばｎ本の電気伝導線４がｙ方向に伸びて横
たわっており、直角ｘ、ｙ電極マトリックスとして夫々第一及び第二電極構造体
を形成している。ｘ電極２とｙ電極４は、幾何学的に明確に定められた重なった
領域、即ち、それら電極間の共通部分が与えられるように、互いに充分近接して
配置されている。これらの共通部分の交差するｘ電極とｙ電極の幅によって与え
られる重複領域によって大略規定される各共通部分に近く、それらの間の体積部
分は、次の記載でメモリセル５として示すものを構成する。図２参照。メモリセ
ル５中のｘ及びｙ電極２、４の夫々相互に重なった領域は、メモリセルの接触領
域として示す。本発明により、データーは各メモリセルにインピーダンス値とし
て記憶され、例えば、各共通部分のｘ及びｙ電極間の抵抗値として記憶される。
各共通部分又はメモリの位置の論理状態は、メモリセル中で互いに交差している
ｘ電極とｙ電極との間の電気インピーダンスを測定することにより見出される。
【００２４】 一般に知られている電流アドレス及びマトリックスに基づくメモリシステムと
は異なって、本発明は、純粋に受動電気アドレスを使用することができるように
している。なぜなら、メモリセル中に別々の活性回路素子は存在しないからであ
る。受動マトリックス中にメモリセルを有する電子メモリを使用することは、電
極マトリックス中の別の電流路又は漏洩電流路で妨害されることはよく知られて
いる。この問題は図２に示してあり、この場合、電極ｍk 、ｎl の間の共通部分
により与えられるメモリセル５klをアドレスすることにより発生する別の電流路
が、隣のメモリセルへの細い破線によって示されている。マトリックスの大きさ
、即ち、積ｘ・ｙが増大すると、漏洩電流問題も増大する。もし各共通部分中の
メモリ素子が純粋に抵抗性インピーダンスを有するならば、このことは書き込み
操作で抵抗差が、図２に示すような別の電流路を通って漏洩する電流によって隠
されることを意味する。もし各共通部分中の電気的接続に高度に非線形電流・電
圧特性が与えられるならば、漏洩電流問題は小さくなるか、又は完全に除かれる
。これは全く簡単に、当分野で示唆され、既によく知られているやり方で、即ち
、各共通部分のインピーダンス又は抵抗と直列に整流ダイオードを与えることに
より達成される。
【００２５】 本発明の本質的目的は、簡単で安く、信頼性があり、同時に制御可能なインピ
ーダンスの形で適当なメモリ構造体を使用することを可能にするやり方でこの種
のダイオードのネットワークを形成することである。本発明によれば、ｘ及びｙ
電極は半導体材料の層を取り巻き、例えば、薄膜状に取り巻いているのが好まし
い。特にこの半導体材料は、チオフェン又はＰＰＶ型の共役重合体であるのが有
利である。半導体材料に関して適切な電極材料を選択することにより、電極・半
導体界面にダイオード接合が得られ、そのダイオードには非常に良好な整流特性
が与えられる。簡単な線形化した分析により、電極共通部分の数、即ち、漏洩電
流による歪み又はノイズを起こすことなくアドレスできるメモリセルの数は、各
共通部分内のダイオード整流比、即ち、与えられたバイアス電圧で順方向に流れ
る電流と逆方向に流れる電流との関係にほぼ等しいことが示されている。
【００２６】 図１に例示したように、有限の抵抗を持つ連続的材料層が電極マトリックスの
共通部分の間の間隔内に伸びている場合の受動マトリックスメモリについての別
の基本的問題は、各共通部分で完全な整流が行われていてさえも、これらの間隔
内の電極線２、４の間に電流が流れることである。これら間隔内の電流路の長さ
が、共通部分、即ちメモリセル内の場合よりも遥かに長くても、また電極構造体
間の層が極めて薄く、大きな表面抵抗を持つ場合でも、多くのそのような電流路
の相互効果は測定インピーダンスに有害であり、従って最終的に、受動マトリッ
クスで実現される共通部分の数、従って、メモリセルの数に上限が設定されるこ
とになる。
【００２７】 最後の種類の漏話は、フイルムコンダクタンスを極めて異方性にする、即ち、
希望の電流方向では大きなコンダクタンスにし、その他は低いコンダクタンスに
することにより防止することができる。図１の場合、これは、マトリックスの面
に垂直方向には大きなコンダクタンスにし、マトリックス平面内では低いコンダ
クタンスにすることに相当する。この種の性質を有する重合体組成物が文献、例
えば、Ｍ．グランストレーム(Granstroem)及びＯ．インガネス(Inganaes)による
論文「重合体混合発光ダイオードからの白色光の発光」(White light emission
from a polymer blend light emitting diode)、Applied Physics Letters 68,
2:147-149 (1996)に記載されており、電極手段及びそれに基づく装置は、本出願
人に譲渡されているＮＯ特許出願Ｎｏ．９７３３９０に記載されている。
【００２８】 電極の共通部分に大きな整流比を有する異方性薄膜の一方の側にｘ及びｙ電極
２、４が与えられている、図１に示したようなそれ自体既知の基本的構造から出
発して、選択された共通部分のダイオード間に電気絶縁性材料の制御された堆積
を行うことにより、データーをコード化することができ、そのようなものを、図
３ａに関連して一層詳細に論ずる。もしそのような選択された共通部分に無限抵
抗が与えられるならば、各共通部分又は各メモリセルは、例えば、順方向バイア
ス電圧がＲ＝ＲF （ここでＲF はこの共通部分中の実効順方向バイアス抵抗であ
る）の時、論理１を与え、Ｒ＝∞の時、論理０を与えるようにすることにより２
進コード化することができる。この場合、意図的に無限抵抗を共通部分内に挿入
しておく。一層大きなデーター記憶容量が一層大きな範囲の抵抗値を用いること
により得られ、その範囲は、例えば抵抗値を、Ｒ1 、Ｒ2 、Ｒ3 、…、ＲF ＜Ｒ
1 ＜Ｒ2 ＜Ｒ3 ＜∞として、各メモリセル中に記憶される数ビットに相当する。
【００２９】 本発明による読出し専用メモリの第一の態様を、次に図３ａ〜３ｃを参照して
記述する。この場合、図に示したようなそれ自体既知の一般的構造は、半導体２
材料から作られ、ここでは電極マトリックス中の第一電極構造体を形成するｘ電
極２と集積させた信号処理、経路指定、及び論理操作のための活性回路を有する
底の基板１、即ち、支持板にｘ電極を堆積することにより形成する。それに対応
して、頂部基板３は同じやり方で対応する目的のために回路とｙ電極４とを集積
する。ｘ電極２とｙ電極４は、例えば、本発明による読出し専用メモリのビット
ライン及びワードラインを形成するために用いることができることは分かるであ
ろう。回路及び電極２、４を有する基板１、３は、両方共標準的半導体技術によ
って処理され、例えば、基板として結晶質半導体ウエーハ、例えば珪素ウエーハ
を用いることができる。別法として、珪素は無定形珪素、或は固い又は可撓性の
支持体（支持板）の上の半導体有機材料からなっていてもよい。次の工程で、基
板２、４の一方又は２、４の両方をコード化し、得られる読出し専用メモリが希
望の情報内容を受けとることができるようにする。これは、基板１、３の一方の
上の電極２、４の上にパッチ７の形に局部的アイソレータ又はレジスタフイルム
６を与えることにより行われるのが有利であり、それらがｘ電極とｙ電極との間
の共通部分に位置するようにする。固体技術で一般的な材料を用いることができ
、堆積及び調節のために同様によく知られた技術を用いることができる。レジス
タパッチ７の上のアイソレータパッチ上に、今度は例えば、図３ｂに示したよう
に全体的半導体層９が堆積されており（半導体層９は簡明にするため図３ａから
は削除されている）、それは同時に電極構造体の一方、例えば、ｙ電極２の電極
材料とダイオード接合を形成する。選択された半導体材料及び電極構造体に選択
された材料は、電極構造体の露出された部分が物理的に半導体材料と接触してい
る場合、整流接合又はダイオード接合が自然に形成されるようなものにする。
【００３０】 用いられる半導体材料は、大量コストが低く、処理が簡単で寿命が長い等の望
ましい性質を持つと共に、適当な整流及び伝導性を持たなければならず、電極構
造体の材料に対する最適接触が得られるようなものでなければならない。半導体
材料として、例えば、ＰＰＶ又はチオフェン系の共役重合体が適切である。別法
として、無定形珪素又は多結晶質珪素を、プラスチック材料の異方性伝導性薄膜
と一緒に用いることもできる。
【００３１】 アイソレータパッチ７を電極２、４上に堆積した場合、基本的製造工程は正確
な調節を必要とする。しかし、この工程は電極マトリックスを有する活性回路の
製造方法の直接的拡張により容易に実施することができる。図３ｂに示してある
ように、半導体フイルム９の全体的堆積は、どのような種類の正確な調節でも、
それを行うことなく実施することができる。しかし、ｙ電極４は、アイソレータ
パッチ７が電極構造体間の共通部分に位置するようなやり方で与えられなければ
ならない。このことは、与えられる共通部分が接近する程、その配置に一層大き
な精度を必要とする。それに関連して、半導体重合体の薄膜と組合せた有機半導
体又は無定形珪素に基づく半導体回路を有する一番上の透明基板３を使用するこ
とにより、非透明の結晶性珪素基板を用いては達成することのできない調節を可
能にすることができる。図３ａの態様では、アイソレータパッチ７の抵抗値は、
異なった絶縁材料を用いて、時にはアイソレータパッチの厚さ又は形を変えるこ
とにより変化させることができる。従って、例えばアイソレータパッチ７が与え
られていない共通部分のメモリセル５が、論理０を表し、一方異なった幾何学性
を持つか、又は異なった抵抗値を有する材料から作られたアイソレータパッチが
用いられている場合のメモリセルに更に別の論理値が記憶されるような多値コー
ド化を行うことが充分可能である。純粋２進法のコード化では、全てのアイソレ
ータパッチのインピーダンス値は勿論同じである。従って、それらは全て無限抵
抗を持つように製造することができる。図３ａ〜３ｃに示した態様で２進コード
化を得る特に好ましい方法も、図５ａ及び５ｂに関連して下に論述する。もしア
イソレータパッチ７が同じ厚さを持つならば、図３ｃに示すように、半導体層９
を電極２、４の間に与え、それらがアイソレータパッチ７の表面と同じ高さで平
らになっているようにする。これにより、漂遊電流及び漂遊キャパシタンスを除
去及び減少することに関して更に利点を得ることができる。図３ｂの別の態様と
して、半導体バルク材料９に、漂遊キャパシタンスが生ずるか、漂遊電流が流れ
ることがある。しかし、これは伝導方向が電極構造体の間に伸びている異方性半
導体を半導体材料として用いることにより除去することができる。しかし、図３
ｃに示すように、半導体層９がアイソレータパッチ７の表面と同じ高さになって
いるならば、それはアイソレータパッチが同じ厚さを有する場合に都合のよいも
のであるが、電極構造体間の距離を減少し、半導体層を一般に遥かに薄くするこ
とができ、その結果半導体材料は異方的伝導性である必要はなくなり、然も、起
こり得るバルク電流は同時に大きく減少する。勿論、半導体材料と電極構造体の
一方との間のダイオード接合は、同時に維持され、電極構造体を通る漏洩電流の
危険を減少するか又は除去する。
【００３２】 図４ａ及び４ｂは、本発明による読出し専用メモリの別の態様を平面図及び図
４ａの線Ａ−Ａに沿ってとった断面で夫々示している（ここでも半導体層９は図
４ａから削除されている）。前と同じように、電極構造体を、夫々下及び上の基
板１、３の上に堆積するが、今度は絶縁層６を電極２、４の上、電極構造体の間
、及びそれらの一方の上に実質的に全体的な層として堆積する。しかし、他の論
理値を記憶するメモリセル５を中に形成する目的で予め定められた共通部分の中
の部分８は除いて堆積する。今度は絶縁層６の表面上に堆積させた半導体材料９
は（図４ｂ参照）、勿論除去された部分８、即ち絶縁層６中の「窓」の中では、
両方の電極構造体だけに接触しており、これらの除去された部分にあるメモリセ
ル５は、例えば、２進論理値０を記憶し、一方電極構造体の一方が絶縁層６で覆
われているメモリセル５が２進論理値１を記憶するようにする。図３ａに示した
態様と同様に、ここでも半導体材料９は、それが絶縁層６と同じ高さで平らにな
るように与えられており、即ち、それは除かれた部分８、即ち窓の中に位置する
だけであり、それにより上述の利点が得られ、これは図４ｃに示されている。こ
の場合、半導体材料は電極２の上の「パッチ」１０として示されている。図４ａ
〜ｃの態様についての製造工程は、簡単に要約すると、基板１の上にｘ電極を堆
積し、実質的に全体的な絶縁層６を適用し、除かれた部分８即ち窓をコード化し
、その上に全体的半導体層９を適用し、一方ｙ電極４を一番上の基板３の上に堆
積し、然る後、堆積電極２、４、絶縁層６及び半導体層９を有する上の基板１と
３を、サンドイッチ構造になるように接合することからなる。図４ａ〜４ｂに示
した態様の利点は、半導体が異方性半導体である必要はなく、同時に電極間の共
通部分外の漂遊電流及び漏洩電流が実質的に完全に除去されることである。更に
ダイオード接合を通る漏洩電流が減少する。なぜなら、絶縁層中に窓が存在する
所だけ電流が流れるからである。２進コード化だけを使用すると言う限定は、各
電極構造体中の電極間の水平距離を減少し、メモリセルの面積密度が増大するこ
とによりデーター記憶密度を増大することができる。典型的には、漏洩電流バッ
クグラウンドは２進コード化方式では半分になり、０で 1/2、１で 1/2になり、
これにより電極マトリックス中のメモリセル、即ち共通部分の数は、アドレス（
読出し）で同じ基本的信号対ノイズ比を維持しながら、２倍にすることができる
。図４ａ〜ｃの態様でも、多値コードに基づく論理値を記憶することができ、そ
れは、図６ａ及び６ｂを参照した次の記載で一層詳細に説明する。
【００３３】 図５ａ及び５ｂは、図３ａ及び３ｃに示されているような読出し専用メモリの
態様のメモリセルを平面図及び断面図で示している。メモリセル５をコード付け
するアイソレータパッチ７は、ここでは、例えばアイソレータパッチ７が全接触
領域１１を隔離している図３ａに示した態様とは対照的に、各メモリセル中の接
触領域の一部分だけを絶縁するように実現されている。前と同様に、半導体材料
９はアイソレータパッチ７の上の電極２、４の間に与えられており、前と同様に
メモリセル５の電極２、４の一方と、半導体材料９との間にダイオード接合が形
成されている。ダイオード接合は、例えば図３ｂの態様では、接触領域１１と同
様でもよいが、図３ｃに示したように、もしアイソレータパッチ７と同じ高さに
平坦になっている半導体層９を用いるならば、勿論ダイオード接合の領域は、ア
イソレータパッチ７によって覆われていない部分まで減少する。有効伝導体断面
積及び半導体材料のバルクインピーダンスは、薄い半導体層又は異方性半導体層
では、有効接触領域に依存し、その領域は図５ａ、５ｂでは、アイソレータパッ
チ７によって覆われていない電極２、４の部分に限定されている。ダイオード接
合の領域とは異なっていることがあるこの有効接触領域は、電極２、４の間の半
導体中の活性部分を定める。メモリセルをコード化するために異なった大きさの
アイソレータパッチを用いることにより、それは、このようにして多値コードで
データーを適切に記憶することができる。
【００３４】 図４ａ〜４ｃの態様でメモリセル５のコード化は、図５ａ及び５ｂに示された
方法との逆アナロジーで行われ、今度の場合、図５ａに示したように、それは絶
縁層６中の除去された部分７、即ち窓の広さであり、それがメモリセル５中の有
効接触領域を定め、もし図４ｃの態様を用いるならば、接触領域のダイオード接
合部分も決定する。従って、例えばメモリセル５中のｘ電極２の上に与えられた
半導体材料１０は、有効接触領域の減少に相当して実質的に減少したバルクイン
ピーダンスを有し、このようにして絶縁層６中の窓８の大きさを変え、それによ
って有効接触領域を変えることにより、多値コードを使用してデーターをメモリ
セルに記憶させることができる。
【００３５】 多値コードを使用したデーターのコード化は、メモリセル中のインピーダンス
値を読取る時に一層大きな識別力を必要とし、もしバルク及び漏洩電流がインピ
ーダンス値信号を隠す危険が存在するならば、各電極構造体、従って、メモリセ
ル５中の電極２、４間の相互距離を増大するか、又はさもなければ多値コードを
、図３ｃ及び図４ｃに夫々示した別の態様で用い、それによりメモリセルが大き
な面積密度を有し、例えば２ビットコードで記憶されるデーターの読出しを行う
のに必要な識別力を維持し、即ち、夫々メモリセル中の接触領域の完全な遮蔽及
びメモリセル中の接触領域の完全な露出により与えられるコードレベルの間の二
つのレベルを持って配置させることが容易にできる。しかし、例えば、３−又は
４−ビットコード化を用いて、コードのレベル数を増大することは可能であるこ
とが考えられる。後者は、１６レベルにより表されており、従って、もしメモリ
セルの製造が慣用的マイクロホトリトグラフ法により行われるならば、その実現
は大きさ及び達成されるピッチの問題になるであろう。
【００３６】 当分野で知られているように、特別な型のダイオードを得るために、或は同じ
く当分野で知られているように、インピーダンス特性を変えるために、幾つかの
半導体、例えば複数の層として与えた半導体材料を形成することは都合がよいで
あろう。同じ目的のために、半導体材料は、電気伝導性材料と一緒にするか又は
それを添加してもよい。
【００３７】 本発明による一つ以上の読出し専用メモリＲＯＭは、例えば、珪素の半導体基
板１の上に与えるのが有利である。適合する半導体技術によりこの基板に、又は
それと集積させて、読出し専用メモリのための駆動及び制御回路を与えることが
できる。例えば、珪素基板１の上に、集積駆動及び制御回路１３を与えた四つの
読出し専用メモリＲＯＭを有する態様が図７に示されている。平面状の読出し専
用メモリを与える代わりに、それらは図８に示すように、複数の層として垂直に
重ねてもよい。この場合も、例えば珪素の半導体基板１に駆動及び制御回路１３
を積層したものを用いる。この種の積層メモリー装置の側縁に沿って、アドレス
及び駆動母線１４を与え、夫々の電極構造体、即ち電極マトリックス中の電極を
珪素基板の駆動及び制御回路に接続してもよく、これは図７に示されており、例
えば、セラミックである絶縁層１６1 、…１６n により相互に隔離されている積
層読出し専用メモリＲＯＭ １５1 、…１５n を有する態様を示している。
【００３８】 本発明による読出し専用メモリ及び読出し専用メモリ装置は、パーソナル・コ
ンピューターで一般に用いられているような標準インターフェースと適合するカ
ードフォーマットで実現できるのが有利である。実際、読出し専用メモリ装置と
して実現される読出し専用メモリは、既知の薄膜技術で実施することができ、読
出し専用メモリ装置は、珪素基板と積層してハイブリッド装置として出品される
であろう。実際、本発明による読出し専用メモリは、現在の技術を用いて、電極
構造体及びメモリセルの厚さがせいぜい数μｍで、現実的に少なくとも２メモリ
セル／μｍ2であるものが製造できることが判明している。従って、一つの記憶 層で１ｃｍ2の面積を持つ読出し専用メモリは、２進コードで２５メガビットを 記憶する。現実的であると思われる、２−又は４−ビットコード化を用いること
により、データー記憶密度は、勿論それに応じて増大する。メモリセルの大きさ
を更に減少し、このようにして記憶密度を４倍にすることができることも実現可
能であると思われる。従って、各読出し専用メモリで数百メガビットを記憶する
ことが可能になり、勿論データー記憶密度は、ボリューム式に構成した読出し専
用メモリ装置の積層した層の数と比例して増大する。
【００３９】 パーソナル・コンピューター又は音声及び画面再生のためのプレイバック装置
のためのデコーダ装置で用いるための標準カードインターフェースを用いて実施
することにより、本発明による読出し専用メモリを、さもなければ通常ＣＤ−Ｒ
ＯＭのような媒体に記憶される情報源のためのデーターキャリヤーとして用いる
ことができる。
【００４０】 本発明による読出し専用メモリへの書込み、即ち入力及びデーターのコード化
は、製造工程中及びそれと連続して行うことができる。読出し専用メモリは、よ
く知られた薄膜技術及びホトリトグラフ法を用いて製造されるのが好ましい。基
本的に全ての材料は、全体的層、電極構造体、パッチ、ホトマスク及びエッチン
グを用いて形成した除去部分（窓）として与えられる。従って、データーの「書
込み」は、メモリセルを正しくコード化するように、決定プロトコルに従って、
マスクのパッチ又は窓の配置及び形状を決定しながら、パッチ又は窓のためのホ
トマスクを「コード化」することにより行われる。この種の工程は、同じ情報源
、例えば、音楽又は映画のためのプログラム情報を持つ読出し専用メモリの大き
な系列を製造するために容易に実施することができる。
【図面の簡単な説明】
【図１】 支持板又は基板の間に与えられた受動電極マトリックスを有するメモリ装置の
一般的態様を模式的に示す図である。
【図２】 この種のマトリックスに生ずることがある漏洩電流ループの例の概略図である
。
【図３ａ】 図３ａは、本発明による読出し専用メモリの第一の態様の平面図である。
【図３ｂ】 図３ｂは、図３ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第一の変更を示す断面図である。
【図３ｃ】 図３ｃは、図３ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第二の変更を示す断面図である。
【図４ａ】 図４ａは、本発明による読出し専用メモリの第二の態様の平面図である。
【図４ｂ】 図４ｂは、図４ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第一の変更を示す断面図である。
【図４ｃ】 図４ｃは、図４ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第二の変更を示す断面図である。
【図５ａ】 図５ａは、図３ａの態様のメモリセルの多値コード化の例を示す図である。
【図５ｂ】 図５ｂは、図５ａのメモリセルの、線Ｂ−Ｂに沿って取った断面図である。
【図６ａ】 図６ａは、図４ａの態様のメモリセルの多値コード化の例を示す図である。
【図６ｂ】 図６ｂは、図６ａのメモリセルの、線Ｂ−Ｂに沿って取った断面図である。
【図７】 図７において、図７ａは、本発明による第一の読出し専用メモリ装置の断面図
である。
【図８】 本発明による第二の読出し専用メモリ装置の断面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月１日（２０００．３．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】 本発明は、読出し専用メモリの製造過程の一部分を占める書込み操作で、メモ
リに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに
従って、一つ又は二つ以上の論理状態を夫々永久的に割り当てられている複数の
メモリセル、及びアドレスするための電気伝導体の受動マトリックスを有する電
気的にアドレス可能な不揮発性読出し専用メモリを具えた電気的にアドレス可能
な不揮発性読出し専用メモリにおいて、前記受動電気伝導体マトリックスが、相
互に離れて配置された平行な平面内にある第一及び第二の電極構造体を有し、各
平面内に平行な電極が存在し、前記電極が実質的に直交ｘ、ｙマトリックスを形
成しており、前記第一電極構造体の電極が、マトリックスの桁、即ちｘ電極を構
成し、第二電極構造体の電極が、マトリックスの行、即ち、ｙ電極を構成し、ｘ
電極とｙ電極との共通部分の間の体積の少なくとも一部分が読出し専用メモリの
メモリセルを定め、メモリセル中のｘ電極とｙ電極の相互に重なった部分が、夫
々メモリセルの接触領域を定め、前記電極構造体の間に、選択された電気伝導性
電極材料及び電気絶縁性材料に関し、整流性を有する少なくとも一つの半導体材
料が与えられており、前記メモリセル中の電極と電気接触した半導体材料が、半
導体材料と電極材料との間の界面にダイオード接合を形成しており、前記読出し
専用メモリ中のメモリセルの第一論理状態がメモリセル中の全接触領域を覆う半
導体材料の活性部分によって形成され、前記ダイオード接合が前記メモリセルの
全接触領域を占め、前記読出し専用メモリ中の選択されたメモリセルの第二論理
状態が、絶縁材料によって覆われたメモリセル中の少なくとも一つの電極構造体
によって形成され、各場合の論理状態が、メモリセルのインピーダンス値によっ
て与えられ、前記インピーダンス値が次の因子、半導体材料のインピーダンス特
性、絶縁材料のインピーダンス特性、及びダイオード接合のインピーダンス特性
、の一つ以上により実質的に与えられている、読出し専用メモリに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】 これら及び他の目的及び利点は、本発明により、読出し専用メモリ中のメモリ
セルの一つ以上の付加的論理状態が、接触領域の一部分だけを覆う半導体材料の
活性部分により形成され、且つ（又は）ダイオード接合が、メモリに記憶される
データーが多値コードの論理状態により表すことができるように接触領域の一部
分だけを占め、前記一つ以上の論理状態が、半導体材料の活性部分の広がり及び
（又は）ダイオード接合を形成する接触領域の部分の広がりによって決定される
インピーダンスにより与えられることを特徴とする読出し専用メモリにより達成
される。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｓ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 レイスタド、ゲイル、アイ ノルウェー国 サンドビカ、ヨングススツ ッベン 19 Ｆターム(参考） 5B003 AA01 AC01 AC02 5F083 CR04 FZ07 JA33 ZA21 【要約の続き】 り基板（１）と接続することによりボリューム型として も実現することができる。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 読出し専用メモリの製造過程の一部分を占める書込み操作で
    、メモリに永久的に書込み又は記憶されるデーターを定める決定されたプロトコ
    ルに従って、一つ又は二つ以上の論理状態を夫々永久的に割り当てられた複数の
    メモリセル（５）、及びアドレスするための電気伝導体（２、４）の受動マトリ
    ックスを有する電気的にアドレス可能な不揮発性読出し専用メモリで、前記受動
    電気伝導体マトリックスが、それぞれ相互に離れて配置された平行な平面内にあ
    る第一及び第二の電極構造体を有し、各平面内に平行な電極（２、４）が存在し
    、前記電極が実質的に直交ｘ、ｙマトリックスを形成しており、前記第一電極構
    造体の電極が、マトリックスの桁、即ちｘ電極を構成し、第二電極構造体の電極
    （４）が、マトリックスの行、即ち、ｙ電極を構成し、ｘ電極（２）とｙ電極（
    ４）との共通部分の間の体積の少なくとも一部分が読出し専用メモリのメモリセ
    ル（５）を定め、前記メモリセル（５）中のｘ電極（２）とｙ電極（４）との相
    互に重なった部分が、夫々メモリセル（５）の接触領域（１１）を定め、選択さ
    れた電気伝導性電極材料及び電気絶縁材料（６）に関して整流性を有する少なく
    とも一つの半導体材料が前記電極構造体の間に与えられており、メモリセル中の
    電極（２、４）と電気的に接触する半導体材料（９）が半導体材料と電極材料と
    の間の界面にダイオード接合を形成している不揮発性読出し専用メモリにおいて
    、前記読出し専用メモリ中のメモリセル（５）の第一論理状態がメモリセル中の
    全接触領域（１１）を覆う半導体材料（９）の活性部分によって形成され、前記
    ダイオード接合が前記メモリセルの全接触領域を占め、前記読出し専用メモリ中
    の選択されたメモリセル（５）の第二論理状態が、絶縁材料（６）によって覆わ
    れたメモリセル中の少なくとも一つの電極構造体によって形成され、前記読出し
    専用メモリ中のメモリセル（５）中の一つ又は幾つかの付加的論理状態が、接触
    領域（１１）の一部分だけを覆う半導体材料（９）の活性部分によって形成され
    ており、且つ（又は）ダイオード接合が接触領域（１１）の一部分だけを占め、
    メモリセルに記憶されたデーターが２進又は多値コードの論理状態により表され
    、各場合の論理状態がメモリセル（５）のインピーダンス値によって与えられ、
    前記インピーダンス値が次の因子；半導体材料のインピーダンス特性、絶縁材料
    のインピーダンス特性、半導体材料の活性部分の広さ、ダイオード接合を形成す
    る接触領域の部分の広さ、及びダイオード接合のインピーダンス特性；の一つに
    より実質的に与えられていることを特徴とする読出し専用メモリ。
  2. 【請求項２】 読出し専用メモリが、唯一つの付加的論理状態を持つ２進論
    理メモリを構成しており、論理０又は論理１を表す第一論理状態が、メモリセル
    （５）に形成されたダイオードの実効順方向バイアス抵抗により与えられ、ここ
    で半導体材料（９）がｘ電極（２）とｙ電極（４）の両方に接触しており、それ
    に対応して、論理１又は論理０を表す付加的論理状態が、メモリセル（５）に与
    えられた絶縁材料（６）の選択された抵抗値によって与えられ、ここで半導体材
    料（９）がせいぜいｘ電極（２）又はｙ電極（４）と接触している、請求項１に
    記載の読出し専用メモリ。
  3. 【請求項３】 メモリセル中の絶縁材料（６）が無限抵抗値を有する、請求
    項２に記載の読出し専用メモリ。
  4. 【請求項４】 読出し専用メモリが、二つ又は幾つかの更に別の論理状態を
    持つ多値論理メモリとして実現されており、第一論理状態が、メモリセル（５）
    に形成されたダイオードの実効順方向バイアス抵抗により与えられ、ここで半導
    体材料（９）がｘ及びｙ電極（２、４）の両方に接触しており、付加的論理状態
    が、メモリセル（５）に与えられた絶縁材料（６）に対し決定された抵抗値によ
    って与えられ、ここで半導体材料（９）がせいぜいｘ電極（２）又はｙ電極（４
    ）と接触し、各場合の選択された決定抵抗値が、ダイオードに形成されたメモリ
    セル（５）の実効順方向バイアス抵抗と無限との間に存在する、請求項１に記載
    の読出し専用メモリ。
  5. 【請求項５】 選択されたメモリセル（５）中の絶縁材料（６）が、メモリ
    セル（５）中の電極（２、４）の少なくとも一方を全て又は部分的に覆う別々に
    なった層状アイソレータパッチ（７）の形で電極構造体の間に与えられており、
    半導体材料の活性部分に依存して選択されたメモリセル及び（又は）後者の場合
    の接触領域のダイオード接合部分が多値コードの一つのレベルに相当する論理状
    態を得ている、請求項１に記載の読出し専用メモリ。
  6. 【請求項６】 アイソレータパッチ（７）が電極（２、４）の一方だけを全
    て又は部分的に覆い、半導体材料（９）が、全体的層として電極構造体の間、及
    び更に選択されたメモリセル（５）中のアイソレータパッチ（７）の上に与えら
    れている、請求項５に記載の読出し専用メモリ。
  7. 【請求項７】 アイソレータパッチ（７）が電極（２、４）の両方を全て又
    は部分的に覆い、半導体材料（９）が、電極構造体の間だけに、選択されたメモ
    リセル（５）中のアイソレータパッチ（７）に隣接して与えられており、半導体
    材料（９）とアイソレータパッチ（７）とが共通の連続層として相互に同じ高さ
    になっている、請求項５に記載の読出し専用メモリ。
  8. 【請求項８】 絶縁材料（６）が、選択されたメモリセル（５）の中の部分
    （８）を除き、電極構造体の少なくとも一方を覆う実質的に全体的な層の形で電
    極構造体間に与えられており、前記除かれた部分が、選択されたメモリセル（５
    ）中の電極（２、４）を全て、又は部分的に露出し、半導体材料（９）の活性部
    分に依存する前記メモリセル及び（又は）後者の場合の接触領域（１１）のダイ
    オード接合部分が、多値コードの一つのレベルに相当する論理状態を得ている、
    請求項１に記載の読出し専用メモリ。
  9. 【請求項９】 絶縁層（６）が、電極構造体の一方だけを覆い、半導体材料
    （６）が、電極構造体の間及び絶縁層（６）の上に全体的層として与えられてお
    り、更に、絶縁層（６）が除かれた部分中の電極構造体と接触している、請求項
    ８に記載の読出し専用メモリ。
  10. 【請求項１０】 絶縁層（６）が両方の電極構造体を覆い、半導体材料（９
    、１０）が、電極構造体の間にだけ、選択されたメモリセル（５）中の絶縁層（
    ６）に隣接して与えられており、半導体材料（９、１０）及び絶縁層（６）が、
    共通の連続層として相互に同じ高さになっている、請求項８に記載の読出し専用
    メモリ。
  11. 【請求項１１】 半導体材料（９）が無定形珪素である、請求項１に記載の
    読出し専用メモリ。
  12. 【請求項１２】 半導体材料（９）が多結晶質珪素である、請求項１に記載
    の読出し専用メモリ。
  13. 【請求項１３】 半導体材料（９）が有機半導体である、請求項１に記載の
    読出し専用メモリ。
  14. 【請求項１４】 有機半導体（９）が共役重合体である、請求項１３に記載
    の読出し専用メモリ。
  15. 【請求項１５】 半導体材料（９）が異方性伝導体である、請求項１に記載
    の読出し専用メモリ。
  16. 【請求項１６】 半導体材料（９）が一つより多い半導体からなる、請求項
    １に記載の読出し専用メモリ。
  17. 【請求項１７】 半導体材料（９）が電気伝導性材料が添加されているか、
    又はそれと一緒にされている、請求項１に記載の読出し専用メモリ。
  18. 【請求項１８】 半導体材料（９）、絶縁材料（６）、及び電極構造体が薄
    膜として実現されている、請求項１に記載の読出し専用メモリ。
  19. 【請求項１９】 読出し専用メモリ（ＲＯＭ）が、半導体材料の基板（１）
    の上、又は半導体材料の基板（１、３）の間に与えられており、前記基板を経て
    駆動及びアドレスのための駆動及び制御回路（１３）と接続されており、前記駆
    動及び制御回路（１３）が、基板（１）又は基板（１、３）に集積されており、
    前記基板材料に適合する半導体技術により実現されている、請求項１〜１８のい
    ずれか１項に記載の一つ以上の読出し専用メモリ（ＲＯＭ）を具えた読出し専用
    メモリ。
  20. 【請求項２０】 読出し専用メモリが水平層（１５）として積層され、ボリ
    ューム型メモリ装置を与え、前記ボリューム型メモリ装置が、半導体材料の基板
    （１）上、又は半導体材料の基板（１、３）の間に与えられており、前記一つの
    基板又は複数の基板を経て駆動及びアドレスのための駆動及び制御回路（１３）
    に接続されており、前記駆動及び制御回路（１３）が、基板（１）又は基板（１
    、３）に集積されており、基板材料に適合する半導体技術により実現されている
    、請求項１〜１８のいずれか１項に記載の二つ以上の読出し専用メモリを具えた
    読出し専用メモリ。
JP2000512213A 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置 Expired - Fee Related JP3526550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO973993A NO973993L (no) 1997-09-01 1997-09-01 Leseminne og leseminneinnretninger
NO973993 1997-09-01
PCT/NO1998/000263 WO1999014762A1 (en) 1997-09-01 1998-08-28 A read-only memory and read-only memory device

Publications (2)

Publication Number Publication Date
JP2001516964A true JP2001516964A (ja) 2001-10-02
JP3526550B2 JP3526550B2 (ja) 2004-05-17

Family

ID=19901057

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000512213A Expired - Fee Related JP3526550B2 (ja) 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置
JP2000512214A Expired - Fee Related JP3526551B2 (ja) 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000512214A Expired - Fee Related JP3526551B2 (ja) 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置

Country Status (14)

Country Link
US (2) US6380597B1 (ja)
EP (2) EP1010180B1 (ja)
JP (2) JP3526550B2 (ja)
KR (2) KR100368819B1 (ja)
CN (2) CN1199192C (ja)
AT (2) ATE213090T1 (ja)
AU (2) AU750496B2 (ja)
CA (2) CA2302015C (ja)
DE (2) DE69803781T2 (ja)
DK (2) DK1010181T3 (ja)
ES (2) ES2172189T3 (ja)
NO (2) NO973993L (ja)
RU (2) RU2212716C2 (ja)
WO (2) WO1999014762A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947321B2 (en) 2002-07-12 2005-09-20 Pioneer Corporation Organic thin-film switching memory device and memory device
JP2006505939A (ja) * 2002-11-04 2006-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ツェナーダイオードに類するデバイスを利用するメモリアレイのコントロール
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7858972B2 (en) 2006-04-28 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Families Citing this family (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266623B1 (en) * 1994-11-21 2001-07-24 Phatrat Technology, Inc. Sport monitoring apparatus for determining loft time, speed, power absorbed and other factors such as height
US8280682B2 (en) 2000-12-15 2012-10-02 Tvipr, Llc Device for monitoring movement of shipped goods
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6893896B1 (en) * 1998-03-27 2005-05-17 The Trustees Of Princeton University Method for making multilayer thin-film electronics
DE69934618T2 (de) 1998-07-08 2007-05-03 E-Ink Corp., Cambridge Verbesserte farbige mikroverkapselte elektrophoretische Anzeige
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
NO311317B1 (no) * 1999-04-30 2001-11-12 Thin Film Electronics Asa Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet
WO2001017029A1 (en) 1999-08-31 2001-03-08 E Ink Corporation Transistor for an electronically driven display
JP4010091B2 (ja) * 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US6424581B1 (en) 2000-08-14 2002-07-23 Matrix Semiconductor, Inc. Write-once memory array controller, system, and method
US6765813B2 (en) 2000-08-14 2004-07-20 Matrix Semiconductor, Inc. Integrated systems using vertically-stacked three-dimensional memory cells
US6545891B1 (en) 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
US6515888B2 (en) 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US6711043B2 (en) 2000-08-14 2004-03-23 Matrix Semiconductor, Inc. Three-dimensional memory cache system
US6658438B1 (en) 2000-08-14 2003-12-02 Matrix Semiconductor, Inc. Method for deleting stored digital data from write-once memory device
US6584541B2 (en) 2000-09-15 2003-06-24 Matrix Semiconductor, Inc. Method for storing digital information in write-once memory array
US20030120858A1 (en) 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
US6912696B2 (en) * 2000-12-05 2005-06-28 Oki Electric Industry Co., Ltd. Smart card and circuitry layout thereof for reducing cross-talk
US6591394B2 (en) 2000-12-22 2003-07-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method for storing data bits and ECC bits therein
US6778974B2 (en) 2001-02-02 2004-08-17 Matrix Semiconductor, Inc. Memory device and method for reading data stored in a portion of a memory device unreadable by a file system of a host device
US20020108054A1 (en) * 2001-02-02 2002-08-08 Moore Christopher S. Solid-state memory device storing program code and methods for use therewith
US7424201B2 (en) * 2001-03-30 2008-09-09 Sandisk 3D Llc Method for field-programming a solid-state memory device with a digital media file
US7003619B1 (en) 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
US6895490B1 (en) 2001-04-09 2005-05-17 Matrix Semiconductor, Inc. Method for making a write-once memory device read compatible with a write-many file system
US6996660B1 (en) 2001-04-09 2006-02-07 Matrix Semiconductor, Inc. Memory device and method for storing and reading data in a write-once memory array
US7062602B1 (en) 2001-04-09 2006-06-13 Matrix Semiconductor, Inc. Method for reading data in a write-once memory device using a write-many file system
US6781868B2 (en) 2001-05-07 2004-08-24 Advanced Micro Devices, Inc. Molecular memory device
US6844608B2 (en) 2001-05-07 2005-01-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
JP4731794B2 (ja) 2001-05-07 2011-07-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法
WO2002091385A1 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
KR100885276B1 (ko) 2001-05-07 2009-02-23 어드밴스드 마이크로 디바이시즈, 인코포레이티드 복합 분자 물질을 이용한 부동 게이트 메모리 디바이스
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
KR100860134B1 (ko) 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US6490218B1 (en) 2001-08-17 2002-12-03 Matrix Semiconductor, Inc. Digital memory method and system for storing multiple bit digital data
US6724665B2 (en) * 2001-08-31 2004-04-20 Matrix Semiconductor, Inc. Memory device and method for selectable sub-array activation
US6735546B2 (en) 2001-08-31 2004-05-11 Matrix Semiconductor, Inc. Memory device and method for temperature-based control over write and/or read operations
CN1310311C (zh) * 2002-02-05 2007-04-11 张国飙 改进的三维掩膜编程只读存储器
US7000063B2 (en) 2001-10-05 2006-02-14 Matrix Semiconductor, Inc. Write-many memory device and method for limiting a number of writes to the write-many memory device
US7202847B2 (en) 2002-06-28 2007-04-10 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US6901549B2 (en) * 2001-12-14 2005-05-31 Matrix Semiconductor, Inc. Method for altering a word stored in a write-once memory device
US6563745B1 (en) 2001-12-14 2003-05-13 Matrix Semiconductor, Inc. Memory device and method for dynamic bit inversion
US6928590B2 (en) * 2001-12-14 2005-08-09 Matrix Semiconductor, Inc. Memory device and method for storing bits in non-adjacent storage locations in a memory array
US7219271B2 (en) * 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
US6649505B2 (en) 2002-02-04 2003-11-18 Matrix Semiconductor, Inc. Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
DE10214529B4 (de) * 2002-04-02 2006-07-27 Infineon Technologies Ag ROM-Speicheranordnung
US6625055B1 (en) * 2002-04-09 2003-09-23 Hewlett-Packard Development Company, L.P. Multiple logical bits per memory cell in a memory device
US6567304B1 (en) 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
JP2004046773A (ja) * 2002-05-21 2004-02-12 Nec Infrontia Corp 履歴管理システム
JP4282951B2 (ja) * 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
US6642587B1 (en) * 2002-08-07 2003-11-04 National Semiconductor Corporation High density ROM architecture
US7012276B2 (en) 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US8008700B2 (en) * 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
WO2004061851A2 (en) * 2002-12-19 2004-07-22 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7618850B2 (en) * 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US20050226067A1 (en) * 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7051251B2 (en) * 2002-12-20 2006-05-23 Matrix Semiconductor, Inc. Method for storing data in a write-once memory array using a write-many file system
US7103729B2 (en) * 2002-12-26 2006-09-05 Intel Corporation Method and apparatus of memory management
US7179534B2 (en) * 2003-01-31 2007-02-20 Princeton University Conductive-polymer electronic switch
US6868022B2 (en) * 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
US7511352B2 (en) * 2003-05-19 2009-03-31 Sandisk 3D Llc Rail Schottky device and method of making
KR100596755B1 (ko) 2003-05-30 2006-07-04 엘지전자 주식회사 홈 네트워크 시스템
KR100638017B1 (ko) 2003-05-30 2006-10-23 엘지전자 주식회사 네트워크 디바이스
US7376008B2 (en) * 2003-08-07 2008-05-20 Contour Seminconductor, Inc. SCR matrix storage device
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7177189B2 (en) * 2004-03-01 2007-02-13 Intel Corporation Memory defect detection and self-repair technique
US7398348B2 (en) 2004-08-24 2008-07-08 Sandisk 3D Llc Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory
US7675123B2 (en) * 2004-10-29 2010-03-09 Agfa-Gevaert Nv Printable non-volatile passive memory element and method of making thereof
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US7277336B2 (en) 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US9104315B2 (en) * 2005-02-04 2015-08-11 Sandisk Technologies Inc. Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
JP4950037B2 (ja) * 2005-04-27 2012-06-13 スパンション エルエルシー 半導体装置、データの読み出し方法及び半導体装置の製造方法
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7212454B2 (en) * 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
US7633128B2 (en) * 2005-07-15 2009-12-15 Guobiao Zhang N-ary mask-programmable memory
US7627733B2 (en) * 2005-08-03 2009-12-01 Sandisk Corporation Method and system for dual mode access for storage devices
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7800934B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US7911339B2 (en) * 2005-10-18 2011-03-22 Apple Inc. Shoe wear-out sensor, body-bar sensing system, unitless activity assessment and associated methods
US7679952B2 (en) * 2005-12-07 2010-03-16 Nxp B.V. Electronic circuit with a memory matrix
US7706165B2 (en) 2005-12-20 2010-04-27 Agfa-Gevaert Nv Ferroelectric passive memory cell, device and method of manufacture thereof
US7793068B2 (en) * 2005-12-21 2010-09-07 Sandisk Corporation Dual mode access for non-volatile storage devices
US7747837B2 (en) * 2005-12-21 2010-06-29 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7769978B2 (en) * 2005-12-21 2010-08-03 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7667996B2 (en) * 2006-02-15 2010-02-23 Contour Semiconductor, Inc. Nano-vacuum-tubes and their application in storage devices
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7643895B2 (en) 2006-05-22 2010-01-05 Apple Inc. Portable media device with workout support
US20070271116A1 (en) 2006-05-22 2007-11-22 Apple Computer, Inc. Integrated media jukebox and physiologic data handling application
US9137309B2 (en) * 2006-05-22 2015-09-15 Apple Inc. Calibration techniques for activity sensing devices
US8073984B2 (en) 2006-05-22 2011-12-06 Apple Inc. Communication protocol for use with portable electronic devices
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
US7913297B2 (en) 2006-08-30 2011-03-22 Apple Inc. Pairing of wireless devices using a wired medium
US7813715B2 (en) 2006-08-30 2010-10-12 Apple Inc. Automated pairing of wireless accessories with host devices
US7698101B2 (en) 2007-03-07 2010-04-13 Apple Inc. Smart garment
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US7958390B2 (en) 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
UA81208C2 (en) * 2007-06-01 2007-12-10 Yurii Bogdanovych Zarvanytskyi Three-dimensional device for processing information and a method for processing information
US7684226B2 (en) * 2007-06-25 2010-03-23 Sandisk 3D Llc Method of making high forward current diodes for reverse write 3D cell
US7830697B2 (en) * 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7846782B2 (en) 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US8450835B2 (en) * 2008-04-29 2013-05-28 Sandisk 3D Llc Reverse leakage reduction and vertical height shrinking of diode with halo doping
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
CN101359509B (zh) * 2008-09-02 2010-06-02 北京芯技佳易微电子科技有限公司 一次性可编程存储器电路及其编程和读取方法
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
WO2011008961A1 (en) 2009-07-15 2011-01-20 Allegiance Corporation Fluid collection and disposal system and related methods
CN101645054B (zh) * 2009-08-25 2011-07-13 中兴通讯股份有限公司 一种数据采集卡、数据采集卡的扩展控制系统及其方法
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US9093129B2 (en) 2011-09-01 2015-07-28 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising dice with different BEOL structures
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US8699257B2 (en) 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9001555B2 (en) 2012-03-30 2015-04-07 Chengdu Haicun Ip Technology Llc Small-grain three-dimensional memory
US9293509B2 (en) 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
US10446193B2 (en) 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
CN104979352A (zh) 2014-04-14 2015-10-14 成都海存艾匹科技有限公司 混合型三维印录存储器
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
CN108806756A (zh) 2016-04-14 2018-11-13 成都三维艾匹科技有限公司 含有多条哑位线的多位元三维一次编程存储器
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
US10490562B2 (en) 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
CN107316869A (zh) 2016-04-16 2017-11-03 成都海存艾匹科技有限公司 三维纵向一次编程存储器
US10559574B2 (en) 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
US10566388B2 (en) 2018-05-27 2020-02-18 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742592A (en) * 1970-07-13 1973-07-03 Intersil Inc Electrically alterable integrated circuit read only memory unit and process of manufacturing
US4162538A (en) * 1977-07-27 1979-07-24 Xerox Corporation Thin film programmable read-only memory having transposable input and output lines
US4425379A (en) * 1981-02-11 1984-01-10 Fairchild Camera & Instrument Corporation Polycrystalline silicon Schottky diode array
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4516223A (en) * 1981-08-03 1985-05-07 Texas Instruments Incorporated High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
US4677742A (en) * 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US4598386A (en) * 1984-04-18 1986-07-01 Roesner Bruce B Reduced-area, read-only memory
US5166901A (en) * 1986-05-14 1992-11-24 Raytheon Company Programmable memory cell structure including a refractory metal barrier layer
US4884238A (en) * 1988-03-09 1989-11-28 Honeywell Inc. Read-only memory
JP2508247B2 (ja) 1989-03-20 1996-06-19 三菱電機株式会社 マスクｒｏｍの製造方法
JPH04115565A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体記憶装置
KR960010736B1 (ko) 1991-02-19 1996-08-07 미쓰비시뎅끼 가부시끼가이샤 마스크 rom 및 그 제조방법
GB9113795D0 (en) 1991-06-26 1991-08-14 Philips Electronic Associated Thin-film rom devices and their manufacture
US5375085A (en) * 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
US5379250A (en) * 1993-08-20 1995-01-03 Micron Semiconductor, Inc. Zener programmable read only memory
DE69614545T2 (de) * 1995-06-07 2002-05-23 Micron Technology Inc Gestapelte vergrabene diode zur verwendung mit einem mehrzustand-material in einer nichtflüchtigen speicherzelle
US5962903A (en) * 1995-06-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized plug-diode mask ROM structure
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
TW334618B (en) * 1997-02-05 1998-06-21 United Microelectronics Corp The multi-levels ROM and its manufacturing method
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947321B2 (en) 2002-07-12 2005-09-20 Pioneer Corporation Organic thin-film switching memory device and memory device
JP2006505939A (ja) * 2002-11-04 2006-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ツェナーダイオードに類するデバイスを利用するメモリアレイのコントロール
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8227802B2 (en) 2004-10-22 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7858972B2 (en) 2006-04-28 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8203142B2 (en) 2006-04-28 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Also Published As

Publication number Publication date
NO973993L (no) 1999-03-02
CA2302015C (en) 2004-04-20
DE69803782D1 (de) 2002-03-21
AU8821098A (en) 1999-04-05
AU9009398A (en) 1999-04-05
KR20010023572A (ko) 2001-03-26
AU750496B2 (en) 2002-07-18
NO992122L (no) 1999-04-30
KR100368819B1 (ko) 2003-01-24
ES2172189T3 (es) 2002-09-16
ES2172181T3 (es) 2002-09-16
EP1010180B1 (en) 2002-02-06
DK1010180T3 (da) 2002-04-29
EP1010181B1 (en) 2002-02-06
US6380597B1 (en) 2002-04-30
CA2302014C (en) 2003-11-11
ATE213089T1 (de) 2002-02-15
DE69803781T2 (de) 2002-09-12
WO1999014762A1 (en) 1999-03-25
DE69803781D1 (de) 2002-03-21
DE69803782T2 (de) 2002-10-02
KR100368820B1 (ko) 2003-01-25
DK1010181T3 (da) 2002-04-29
CA2302015A1 (en) 1999-03-25
ATE213090T1 (de) 2002-02-15
JP3526551B2 (ja) 2004-05-17
JP2002500430A (ja) 2002-01-08
CN1277724A (zh) 2000-12-20
EP1010181A1 (en) 2000-06-21
NO992122D0 (no) 1999-04-30
RU2212716C2 (ru) 2003-09-20
KR20010023570A (ko) 2001-03-26
US6236587B1 (en) 2001-05-22
CA2302014A1 (en) 1999-03-25
CN1277723A (zh) 2000-12-20
NO310946B1 (no) 2001-09-17
EP1010180A1 (en) 2000-06-21
WO1999014763A1 (en) 1999-03-25
CN1199192C (zh) 2005-04-27
CN1199193C (zh) 2005-04-27
NO973993D0 (no) 1997-09-01
AU742011B2 (en) 2001-12-13
JP3526550B2 (ja) 2004-05-17
RU2216055C2 (ru) 2003-11-10

Similar Documents

Publication Publication Date Title
JP3526550B2 (ja) 読出し専用メモリ及び読出し専用メモリ装置
US6894304B2 (en) Apparatus and method for dual cell common electrode PCRAM memory device
RU2000108482A (ru) Постоянная память и постоянное запоминающее устройство
US6418049B1 (en) Programmable sub-surface aggregating metallization structure and method of making same
US7009208B2 (en) Memory device and method of production and method of use of same and semiconductor device and method of production of same
US7382646B2 (en) Memory architecture containing a high density memory array of semi-volatile or non-volatile memory elements
RU2000108581A (ru) Постоянная память и постоянные запоминающие устройства
US6980465B2 (en) Addressing circuit for a cross-point memory array including cross-point resistive elements
NO310899B1 (no) Leseminne og leseminneinnretninger

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees