JP4010091B2 - メモリデバイスおよびその製造方法 - Google Patents
メモリデバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP4010091B2 JP4010091B2 JP2000082165A JP2000082165A JP4010091B2 JP 4010091 B2 JP4010091 B2 JP 4010091B2 JP 2000082165 A JP2000082165 A JP 2000082165A JP 2000082165 A JP2000082165 A JP 2000082165A JP 4010091 B2 JP4010091 B2 JP 4010091B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- memory cell
- cell position
- bank
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/34—Source electrode or drain electrode programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Description
【０００１】
【発明の属する技術分野】
本発明はメモリデバイスに係り、特に読み出し専用メモリである半導体ＲＯＭ（リードオンリメモリ）に関する。
【０００２】
【従来の技術】
一般的には、半導体ＲＯＭの内容は、ユーザによる変更はできない固定的なパターンとして、メモリデバイスを生産する時に書き込まれる。図１１は従来の半導体ＲＯＭに対する、ダイオードを用いた等価回路図の一例である。Ｘ方向線状電極とＹ方向線状電極の交差部にメモリセルが形成される単純マトリクス構造となっており、ダイオードによりＸ方向線状電極とＹ方向線状電極が接続されているか接続されていないかで、各メモリセルについて２値状態が記憶される構造となっている。
【０００３】
図１２に、半導体ＲＯＭの断面を模式的に示す。半導体層７０２を挟んでＸ方向線状電極７００とＹ方向線状電極７０１が形成されてており、絶縁膜７１２の有無により２値状態が記憶される構成となっている。例えば、メモリセル７１０は図１１においてダイオードにより接続されている箇所に相当し、メモリセル７１１は接続されていない箇所に相当する。
【０００４】
従来の半導体ＲＯＭの生産過程においては、記録パターン（半導体ＲＯＭに書き込むパターン）に従ってフォトマスクを製造し、これを用いてフォトレジスト層を選択的に露光し、絶縁膜層を選択的にエッチングすることにより、固定的なパターンを書き込んでいた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のようにフォトマスクを用いて半導体ＲＯＭの記憶パターンを書き込む手法では次のような問題があった。一つは、フォトマスクは製造原価が１枚数百から数千万円と非常に高額であるため、それを用いて製造する半導体ＲＯＭの価格も非常に高額になってしまう点である。二つめは、フォトマスクのマスクパターンは一度形成されると変更できないため、記憶パターンごとにフォトマスクを製造しなければならないという点である。そのため、コストの面から、記録パターンの変更を容易に行えないという問題があった。三つめは、フォトマスクの製造から絶縁層のエッチングを含む一連の製造工程にだいたい２〜３週間程度かかってしまい、短期間での製造が困難な点である。
【０００６】
本発明は、このような従来の問題点を解消すべく創案されたもので、多様な記録パターンの半導体ＲＯＭを、安価かつ容易に、更に短期間で製造することのできるメモリデバイスの製造技術を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係るメモリデバイスの製造方法は、メモリセル位置の電極表面に対する被覆絶縁膜の有無により状態を記憶するメモリデバイスの製造方法であって、所定のメモリセル位置の電極表面に対しインクジェットヘッドを用いて絶縁材料を選択的に吐出することにより、前記所定のメモリセル位置の電極表面を絶縁材料で被覆する。これによって、インクジェットの設定変更によって、容易に記憶内容を変更し得る。
【０００８】
好ましくは、メモリセル位置の電極表面を囲うようにバンクを形成する工程を備え、絶縁材料を、前記バンクに囲まれる領域に対して選択的に吐出することにより、前記所定のメモリセル位置の電極を絶縁材料で被覆する。かかる構成では、バンクの存在により、選択されたメモリセルの電極を精度よく絶縁膜で被服することができる。
【０００９】
また、好ましくは、前記所定のメモリセル位置の電極表面を囲うように、絶縁材料に対して電極表面よりも非親和性を示す（接触エネルギーの高い）領域を形成する工程を備え、絶縁材料を、前記非親和性を示す領域に囲まれる領域に対して選択的に吐出することにより、前記所定のメモリセル位置の電極表面を絶縁材料で被覆する。前記非親和性を示す領域を形成する工程は、電極表面に対しＦＡＳ（フッ化アルキルシラン）によりコーティングを施す工程と、紫外線（ＵＶ（ウルトラバイオレット）光）照射を選択的に行って前記ＦＡＳを除去することにより、前記非親和性を示す領域に囲まれる領域を形成する工程により、実現できる。かかる構成では、非親和性の領域の存在により、選択されたメモリセルの電極を精度よく絶縁膜で被服することができる。
【００１０】
また、本発明に係るメモリデバイスの製造方法は、半導体層の抵抗値により状態を記憶するメモリデバイスの製造方法であって、メモリセル位置に対応する半導体層に対し、半導体層の抵抗値が、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように、インクジェットヘッドを用いてドーピング材料を注入する。これによって、インクジェットの設定変更（ドーピング材料の吐出量等の変更）によって、容易に記憶内容を変更することができる。更に、半導体層の抵抗値の相違により多値の記憶状態を形成することができるため、多様かつ大容量のメモリデバイスを製造することができる。
【００１１】
好ましくは、メモリセル位置の電極表面を囲うようにバンクを形成する工程と、半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて吐出することにより、メモリセル位置に半導体層を形成する工程とを備える。かかる構成では、バンクの存在により、選択されたメモリセルの電極の抵抗値を精度よく設定することができる。
【００１２】
また、本発明に係るメモリデバイスの製造方法は、半導体層の抵抗値により状態を記憶するメモリデバイスの製造方法であって、メモリセル位置の電極表面を囲うようにバンクを形成する工程を備え、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料から、記憶させるべき状態に応じて所定の半導体材料を選択し、前記選択した半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより、各メモリセルの半導体層の抵抗値を決定する。これによって、インクジェットにより吐出する半導体材料を、書き込むべき記憶状態に応じて選択することにより、容易に各メモリセルの記憶内容を設定することができる。また、半導体材料の抵抗値の相違により多値の記憶状態を形成することができ、多様かつ大容量のメモリデバイスを製造することができる。また、バンクの存在により、選択されたメモリセルに精度よく半導体材料を吐出することができる。
【００１３】
本発明に係るメモリデバイスの製造方法は、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造のメモリデバイスとすることができる。
【００１４】
本発明に係るメモリデバイスは、メモリセル位置の電極に対する被覆絶縁膜の有無により状態を記憶するメモリデバイスであって、前記被覆絶縁膜は、インクジェットヘッドを用いて絶縁材料を選択的に吐出することにより形成される。これによって、インクジェットの設定変更によって、容易に記憶内容を変更することのできるメモリデバイスを実現できる。
【００１５】
好ましくは、メモリセル位置の電極表面を囲うように形成されたバンクを備え、前記被覆絶縁膜は前記バンクに囲まれる領域内に形成される。かかる構成では、各メモリセルの電極は他のメモリセルの電極とバンクにより隔離されているため、安定した記憶状態を実現することができる。
【００１６】
また、好ましくは、前記被覆絶縁膜は、絶縁材料に対して電極材料よりも非親和性を示す領域に囲まれた領域に対して、インクジェットヘッドを用いて絶縁材料を選択的に吐出することにより形成される。かかる構成では、各メモリセルの電極は他のメモリセルの電極と非親和領域により隔離されているため、安定した記憶状態を実現することができる。
【００１７】
本発明に係るメモリデバイスは、半導体層の抵抗値により状態を記憶するメモリデバイスであって、メモリセル位置に対応する半導体層の抵抗値が、インクジェットヘッドを用いてドーピング材料を注入することにより、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように形成される。これによって、インクジェットの設定変更（ドーピング材料の吐出量）により、容易に記憶内容を変更することのできるメモリデバイスを実現できる。また、半導体材料の抵抗値の相違により多値の記憶状態を形成することができるため、多様かつ大容量のメモリデバイスを実現することができる。
【００１８】
好ましくは、メモリセル位置の電極表面を囲うように形成されたバンクを備え、前記メモリセル位置に対応する半導体層は、前記バンクに囲まれる領域に対してインクジェットヘッドを用いて半導体材料を吐出することにより形成される。かかる構成では、各メモリセルの電極は他のメモリセルの電極とバンクにより隔離されているため、安定した記憶状態を実現することができる。
【００１９】
本発明に係るメモリデバイスは、半導体層の抵抗値により状態を記憶するメモリデバイスであって、メモリセル位置の電極表面を囲うように形成されたバンクを備え、前記メモリセル位置に対応する半導体層は、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料のうちいずれかを、前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより形成される。これによって、インクジェットにより吐出する半導体材料を、書き込むべき記憶状態に応じて選択することにより、容易に各メモリセルの記憶内容を設定することができる。また、半導体材料の抵抗値の相違により多値の記憶状態を形成することができ、多様かつ大容量のメモリデバイスを実現することができる。また、各メモリセルの電極は他のメモリセルの電極とバンクにより隔離されているため、安定した記憶状態を実現することができる。
【００２０】
本発明に係るメモリデバイスは、単純マトリクス構造のメモリデバイスとすることができる。
【００２１】
【発明の実施の形態】
次に本発明に係るメモリデバイスおよびその製造方法の実施形態を図面に基づいて説明する。
（インクジェットヘッドの構成及び動作原理）
最初に、本発明に係るメモリデバイスを製造する際に用いるインクジェットヘッド装置の構成及び動作原理について説明する。
【００２２】
図１に示すインクジェットヘッド９の分解斜視図は、インクの供給流路が加圧室基板内に形成されるタイプである。同図に示すように、インクジェットヘッド９は主に加圧室基板１、ノズルプレート５及び基体３から構成される。
【００２３】
加圧室基板１はシリコン単結晶基板上に形成された後、各々に分離される。加圧室基板１は複数の短冊状の加圧室１０６が設けられ、全ての加圧室１０６にインクを供給するための共通流路１１０を備える。加圧室１０６の間は側壁１０７により隔てられている。加圧室１０６は２列に配列され、一列当たり１２８個形成されており、２５６ノズルの印字密度を有するインクジェットヘッドを実現している。加圧室基板１の基体３側には振動板膜及び圧電体薄膜素子が形成されている。また、各圧電体薄膜素子からの配線はフレキシブルケーブルである配線基板４に収束され、基体３の外部回路（図示せず）と接続される。外部回路には半導体ＲＯＭに所定の材料を吐出するための吐出タイミングが指示され、材料を吐出する。
【００２４】
ノズルプレート５は加圧室基板１に接合される。ノズルプレート５における加圧室１０６に対応する位置にはインク滴を摘出するためのノズル５１が形成されている。ノズル５１は例えば直径２８μｍとすることができ、この場合、１回に吐出される材料の量は１０ｐｌ〜２０ｐｌ程度となる。また、ノズル５１は所定の配列ピッチで２列形成されており、例えば、列の間隔、配列ピッチはそれぞれ１４１μｍ、７５μｍとすることができる。
【００２５】
基体３はプラスチック、金属等の鋼体であり、加圧室基板１の取付台となる。
【００２６】
なおインクジェットヘッドの構成としては、圧電素子を用いる方式でも、熱による気泡発生により吐出する方式であってもよい。
【００２７】
図２は、インクジェットヘッド９の動作原理の説明図である。この図はインクジェットヘッド９の主要部に対する電気的な接続関係を示したものである。駆動電圧源３０１の一方の電極は配線３０２を介し、インクジェットヘッドの下部電極３０３に接続する。駆動電圧源３０１の他方の電極は配線３０４及びスイッチ３０６ａ〜３０６ｃを介して各加圧室１０６ａ〜１０６ｃに対応する上部電極３０７に接続する。
【００２８】
この図では、加圧室１０６ｂのスイッチ３０６ｂのみが閉じられ、他のスイッチ３０６ａ、３０６ｃが開放されている。スイッチ３０６ａ、３０６ｃが開放されている加圧室１０６ａ、１０６ｃはインク吐出の待機状態を示す。材料吐出時には、例えば、スイッチ３０６ｂのようにスイッチが閉じられ、圧電体膜３０９に電圧が印加される。この電圧は、矢印Ａに示す圧電体膜３０９の分極方向と同極性、換言すると、分極時の印加電圧の極性と同じように電圧が印加される。圧電体膜３０９は厚み方向に膨張するとともに、厚み方向と垂直方向に収縮する。この収縮で圧電体膜３０９と振動板３１０の界面に応力が働き、圧電体膜３０９及び振動板３１０は下方向にたわむ。このたわみにより加圧室１０６ｂの体積が減少し、５１ｂから材料滴２３が吐出する。この材料滴２３によりメモリセルに対応する電極を被覆する。その後再びスイッチ３０６ｂを開くと、たわんでいた圧電体膜３０９及び振動板３１０が復元し、加圧室１０６ｂの体積が膨張することでインク供給路（図示せず）より加圧室１０６ｂへ材料が充填される。尚、圧電体膜３０９の振動周波数は、７．２ｋＨｚである。
【００２９】
なお、気泡発生により吐出する方式では、ノズルに通ずる圧力室に発熱体が設けられており、発熱体を発熱させてノズル近辺の流動体を沸騰させ気泡を発生させてその体積膨張により流動体を吐出する。加熱による流動体の変質がない点で圧電素子を用いる方式の方が好ましい。
【００３０】
図３はインクジェットヘッド装置の全体構成を示す模式図である。図３において、前記装置はインクジェットヘッド２１〜２ｎ（ｎは任意の自然数）、タンク３１〜３ｎ、駆動機構７および制御回路８を備えている。このインクジェットヘッド装置は、メモリセル位置の電極表面に絶縁材料等の液滴１ｘ（ｘは１〜ｎのいずれか。以下同様。）を付着させることにより、所定の絶縁膜等を形成させる。
【００３１】
インクジェットヘッド２１〜２ｎは同一の構造を備える。各ヘッドは圧電素子を用いる方式により絶縁材料等を含む流動体を吐出する。
【００３２】
タンク３１〜３ｎは絶縁膜を形成するための絶縁材料等を含んだ流動体１１〜１ｎをインクジェットヘッド２１〜２ｎに供給する。
【００３３】
駆動機構７はモータ４１、４２および図示しない機械構造を備えている。モータ４１は駆動信号Ｓｘに応じてインクジェット式記録ヘッド２ｘをＸ軸方向（図３の横方向）に搬送し、モータ４２は駆動信号Ｓｙに応じてインクジェット式記録ヘッド２ｘをＹ軸方向（図３の奥行方向）に搬送する。なお駆動機構はこの構成に限定されるものではなく、インクジェットヘッド２ｘの位置を相対的に変化し得るものであればよい。従って、基板をインクジェットヘッド２ｘに対して移動する駆動機構も採用可能である。
【００３４】
制御回路８は、例えばコンピュータ装置であり、図示しないＣＰＵ、メモリ、インターフェイス等を備える。制御回路８は所定のプログラムを実行することにより当該装置に本発明に係るメモリデバイスを製造させることが可能である。
【００３５】
流動体の液滴１ｘを吐出させる場合にはインクジェットヘッド２１〜２ｎのいずれかに吐出信号Ｓｈ１〜Ｓｈｎを供給し、当該ヘッドを移動させるときにはモータ４１、４２に駆動信号Ｓｘ、Ｓｙを供給する。
【００３６】
なおインクジェットヘッド２Ｘからの液滴１ｘの吐出に際して一定の雰囲気処理が必要とされるときには、さらに固化装置６を備えてもよい。固化装置６は絶縁層の結晶化を促進するために、制御回路８から供給される制御信号Ｓｐに対して物理的、物理化学的、あるいは化学的処理を、液滴１ｘの下地となる面に施す。例えば、熱風の吹き付け、レーザ照射、ランプ照射による加熱・乾燥処理、化学物質投与による化学変化処理、液滴１ｘの下地となる面への付着の程度を制御する一定の表面改善処理等が考えられる。
【００３７】
本発明に係るメモリデバイスを製造する際に、前記インクジェットヘッド装置を用いることで、装置内に記憶された記録パターンに従って所定のメモリセルに選択的に絶縁材料等を吐出することができる。
（実施形態１）
本発明の実施形態１は、インクジェットヘッドを用いて絶縁材料を選択的に吐出することにより、所定のメモリセル位置の電極表面を絶縁材料で被覆する、メモリデバイスの製造技術に関する。
（第１実施例）
図４に本実施形態の第１実施例の製造工程の断面図を示す。本実施例は、メモリセル位置の電極表面を囲うようにバンクを形成する工程を備えている。
【００３８】
下部電極形成工程（図４（ａ））： 基板２００上に下部電極層を形成する。基板２００の材料としては、例えば、Ｓｉウェハー、石英ガラス、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ―２等の耐熱性ガラス等が考えられる。下部電極層は、直流スパッタ法、電子ビーム蒸着法等で白金を成膜することで得られる。白金の他に好適な電極として、パラジウム等の貴金属電極、ＩｒＯ２，ＲｕＯ２，ＲｅＯ３等の導電性化合物がある。
【００３９】
下部電極層の成膜後、レジスト（図示せず）を塗布し、線状にパターニングを行い、これをマスクとしてドライエッチングを施す。かかる工程により、線状の複数の下部電極２０１が形成されることになる。なお、図では、手前から奥に向かう方向に線状となっている。
【００４０】
バンク形成工程（図４（ｂ））：下部電極２０１上にバンク２０２を形成する。バンク２０２は仕切部材として機能する部材であり、その材料としては、例えばポリイミド、ＳｉＯ２等の絶縁材料を用いることができる。バンク２０２の形成は、リソグラフィ法や印刷法、任意の方法を選択できる。リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等の所定の方法でバンクの高さに合せて絶縁材料を塗布し、その上にレジスト層を塗布する。そしてバンクの形状に合せたレジストを残す。最後にエッチングしてマスク以外の部分のバンクの材料を除去する。印刷法を使用する場合は、凹版、平版、凸版等任意の方法でバンク形状に絶縁材料を直接塗布する。バンク２０２の高さは、バンクで囲まれる凹部２０３に絶縁材料を充填しても表面張力により隣接する凹部２０３に絶縁材料があふれ出ない程度の高さに形成する。例えば、電極表面を被覆する絶縁膜を、０．０５μｍ〜０．２μｍの厚みで形成するなら、バンク２０２を０．２μｍ〜２μｍ程度の高さに形成する。
【００４１】
図５にバンク２０２の平面図を示す。バンク２０２は、Ｙ方向（下部電極２０１と同方向）とＸ方向の２方向に格子状となるように形成されている。バンク２０２に囲まれる領域２０３（図４（ｂ）において凹部２０３に相当）はメモリセル位置に対応している。すなわち、バンク２０２は、メモリセル位置の下部電極２０１の表面を囲うように形成されている。図４（ｂ）は、図５のａ−ａ’における断面図に相当する。
【００４２】
インクジェット吐出工程（図４（ｃ）（ｄ））：インクジェットヘッド２０５より記録パターンに従って選択的にＳｉＯ２等の絶縁材料を吐出し、バンク２０２に囲まれた凹部２０３に絶縁材料２０４を充填して絶縁膜２０６を形成する。インクジェットヘッド２０５から絶縁材料２０４をバンク１２で囲まれた凹部１３に吐出する（図４（ｃ））。吐出量は加熱処理により体積が減少したときに、所望の厚みになるような量とする。絶縁材料を充填したら加熱処理を行って溶媒成分を蒸発させる。溶媒成分が蒸発することにより、絶縁材料２０４の体積が減少し、絶縁膜２０６が形成される（図４（ｄ））。吐出される絶縁材料２０４の量は形成後の絶縁膜２０６の厚みが例えば０．１μｍ〜２μｍ程度になるように調整される。
【００４３】
半導体層成膜工程（図４（ｅ））：下部電極２０１、バンク２０２、絶縁膜２０６上に、半導体層２０７を成膜する。半導体層２０７としては、従来の半導体材料を用いることができ、その組成は任意のものを適用することができる。
【００４４】
ゾル・ゲル法で成膜する場合は、半導体層を形成可能な金属成分の水酸化物の水和錯体、即ち、ゾルを下部電極２０１等上に塗布・乾燥・脱脂処理して半導体膜前駆体とし、この前駆体をＲＴＡ処理で結晶化して半導体薄膜を得る。そして、最終的な膜厚が、０．３μｍとなるまで所望の回数の塗布／乾燥／脱脂を繰り返して成膜する。
【００４５】
また、ゾル・ゲル法に限らず、高周波スパッタ、ＭＯＤ法（Metal Organic Decomposition Process）、印刷法等でも半導体層を成膜することができる。印刷法は、電歪セラミックス粒子を主成分とするペーストやスラリーを用いて所望の基板上に成膜し、熱処理をすることで半導体層を得る技術である。この印刷法を用いれば、リソグラフィ技術やレーザ加工又はスライシング等の機械加工技術の適用が容易であり、半導体層の形状を任意に設計することができる。また、設計の自由度が向上することから、メモリデバイスとしてのキャパシタの集積密度を向上させることができる。
【００４６】
上部電極形成工程（図４（ｆ））：上部電極層は、直流スパッタ法、電子ビーム蒸着法等で白金を成膜することで得られる。白金の他に好適な電極として、Ａｌ，Ｃｕ，Ｃａ，Ｍｇ、Ｌｉの他、パラジウム等の貴金属電極、ＩｒＯ２，ＲｕＯ２，ＲｅＯ３等の導電性化合物がある。
【００４７】
上部電極層の成膜後、レジスト（図示せず）を塗布し、下部電極２０１と直交する方向（Ｘ方向）に線状にパターニングを行い、これをマスクとしてドライエッチング等を施す。かかる工程により、上部電極２０８が、下部電極２０１と直交する方向に複数形成されることになる。
【００４８】
又、上部電極２０８は、導電性ポリマを用い、インクジェット法によりパターン状に形成することができる。こうして絶縁層等と同様に、任意に且つ適宜上部電極パターンを形成することが可能となる。
【００４９】
かかる製造工程により製造された本発明のメモリデバイスは、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造となっている。メモリセルの記憶内応を決定する被覆絶縁膜をインクジェットヘッドにより吐出し形成しているため、高額なフォトマスクを用いる必要がなく、安価にメモリデバイスを製造、実現することができる。
【００５０】
また、インクジェットヘッドの動作を制御することにより、被覆絶縁膜を形成するメモリセルを変更することができるため、メモリデバイスの記録パターンを容易に変更することができる。その結果、種々の記録パターンのメモリデバイスを製造、実現することができる。
【００５１】
更に、インクジェットヘッドを用いる場合、家庭用プリンタに使用されるような小型の装置で被覆絶縁膜を形成することができるため、大型の装置を備え付けることが困難な場所（例えば、通常のオフィスやカウンタ等）においても、メモリデバイスをその場で製造することができる。例えば、クレジットカード、デビットカード、プリペードカード等において、銀行等のカウンタでインクジェットヘッドを用いて個々の顧客に固定の情報等を書き込むといった形態も考えられる。
【００５２】
また、インクジェットヘッドにより絶縁材料を吐出する際に、各メモリセルはバンクにより他のメモリセルと隔離されているため、メモリセルに対してより選択的に絶縁材料を吐出することができ、記録精度を向上させることができる。
（第２実施例）
図６に本実施形態の第２実施例の製造工程の断面図を示す。本実施例は、第１実施例と同様に、下部電極形成工程、インクジェット吐出工程、半導体層成膜工程、上部電極形成工程を備えている。また、メモリセル位置の電極表面を囲うように、絶縁材料に対して非親和性を示す領域を形成する工程（表面処理工程）を備えている。
【００５３】
下部電極形成工程（図６（ａ））、半導体層成膜工程（図６（ｅ））、上部電極形成工程（図６（ｆ））については、第１実施例と同様であるため、説明を省略する。表面処理工程（図４（ｂ））は、下部電極形成工程の後、インクジェット吐出工程の前に、実行される。
【００５４】
表面処理工程（図６（ｂ））：下部電極２０１上に非親和領域（ＦＡＳ領域）４００を形成する。具体的には、以下のＦＡＳコーティング工程、選択的ＦＡＳ除去工程を備えている。なお、図７において斜線部分がＦＡＳによりコーティングされた領域である。
【００５５】
ＦＡＳコーティング工程（図７（ａ））：ＣＶＤ法等によりＦＡＳ（フッ化アルキルシラン）を下部電極２０１の表面に蒸着させる。ＦＡＳは撥水性を備えるともに、ＯＨ基と結合しやすい性質を有している。通常、下部電極２０１の表面は酸化された状態となっていてＯＨ基を有するため、下部電極２０１をＦＡＳ蒸気中に置くことにより、下部電極２０１表面のＯＨ基にＦＡＳが結合する。その結果、ＦＡＳによる厚み１０〜１７Åの単分子膜が下部電極２０１表面に形成され、下部電極２０１表面は撥水性となる。図８に結合している状態におけるＦＡＳの分子構造を示す。なお、下部電極２０１が形成されていない基板部分もＦＡＳによりコーティングされた状態となる。
【００５６】
選択的ＦＡＳ除去工程（図７（ｂ））：ＦＡＳによりコーティングされた下部電極２０１表面に対し、選択的に紫外線（ＵＶ）を照射しＦＡＳを除去する。ここで、紫外線が照射される領域は、後段のインクジェット吐出工程で絶縁材料が吐出されるメモリセルに対応する領域である。紫外線の照射によりＦＡＳが除去された領域４０１は、ＯＨ基を有する下部電極２０１表面が剥き出しとなるため、親水性が回復し、絶縁材料に対する親和性を持つ。図６（ｂ）は、図７（ｂ）のａ−ａ’における断面図に相当する。
【００５７】
インクジェット吐出工程（図６（ｃ）、（ｄ））：インクジェットヘッドより記録パターンに従って選択的にＳｉＯ２（ポリシリコン）等の絶縁材料を吐出し、ＦＡＳ領域４００に囲まれた領域４０１に被覆絶縁膜を形成する。インクジェットヘッド２０５から絶縁材料２０４をＦＡＳ領域４００で囲まれた領域４０１に吐出する。絶縁材料２０４は、ＦＡＳ領域４００が非親和性を、領域４０１が親和性を有するため、盛り上がった状態で領域４０１に留まる（図６（ｃ））。絶縁材料２０４の吐出量は加熱処理により体積が減少したときに、所望の厚み（０．１μｍ〜２μｍ程度）になるような量とする。必要な箇所に被覆絶縁膜２０６が形成された後、ＵＶ照射等により全面のＦＡＳを除去する（図６（ｄ））。
【００５８】
かかる製造工程により製造された本発明のメモリデバイスは、第１実施例と同様の効果を備えている。
【００５９】
また、インクジェットヘッドにより絶縁材料を吐出する際に、第１実施例におけるバンクの代わりに非親和領域が形成され、各メモリセルは非親和領域により他のメモリセルと隔離されるため、メモリセルに対してより選択的に絶縁材料を吐出することができ、記録精度を向上させることができる。
（実施形態２）
本発明の実施形態２は、メモリセル位置に対応する半導体層に対し、半導体層の抵抗値が、ｎ値の記憶状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように、インクジェットヘッドを用いてドーピング材料を注入することにより、多値の記憶状態を実現する、メモリデバイスの製造方法に関する。
【００６０】
図９に本実施形態の製造工程の断面図を示す。本実施形態は、実施形態１と同様に、下部電極形成工程、半導体層成膜工程、インクジェット吐出工程、上部電極形成工程を備えている。ただし、本実施形態では、下部電極形成工程後に、半導体層成膜工程を行い、その後にインクジェット吐出工程が実行される点で、実施形態１と異なる。
【００６１】
本実施形態において、メモリセル位置の電極表面を囲うようにバンクを形成する工程、もしくはメモリセル位置の電極表面を囲うように、絶縁材料に対して非親和性を示す領域を形成する工程（表面処理工程）を備えるように構成してもよい。バンク形成工程を備える場合、実施形態１の第１実施例と同様にして実現でき、表面処理工程を備える場合、実施形態１の第２の実施例と同様にして実現できる。
【００６２】
下部電極形成工程（図９（ａ））、半導体層成膜工程（図９（ｂ））、上部電極形成工程（図９（ｅ））については、第１実施例と同様であるため、説明を省略する。
【００６３】
インクジェット吐出工程（図９（ｃ）、（ｄ））：インクジェットヘッドより記録パターンに従って選択的にドーピング材料５００を吐出し、記録パターンに対応するメモリセル位置の半導体層にドーピング材料を注入する。ドーピング材料としては、半導体層がＰ型の場合ボロン（Ｂ）等、半導体層がＮ型の場合燐（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等が考えられる。
【００６４】
半導体層は含有するドーピング材料の量（濃度）に応じて導電率（抵抗値）が変化するため、注入するドーピング材料の量、濃度を制御することにより、メモリセルごとに半導体層の導電率を異ならせることができる。
【００６５】
そこで、導電率の値域をｎ区分（ｎ＝２又はｎ＞２）に分け、それぞれに異なる記憶状態を対応させる。そして、メモリセルごとに半導体層の導電率が、記録すべき記憶状態に応じた区分に含まれるように、各メモリセル位置の半導体層に注入するドーピング材料の量又は濃度を調整する。このようにすることで、各メモリセルにｎ値の記憶状態を記録させることができる。
【００６６】
ここで、理論的には、導電率を細かく区分することにより、何値のメモリデバイスでも実現することが可能である。しかし、現実的には、読み出し動作の安定性等から、区分の程度は合理的に設定されることが望ましい。そのような合理的な区分の仕方として、オーダが同じ範囲にある導電率を一つの区分とし、これに異なる記憶状態を対応させることが考えられる。
【００６７】
例えば、ドーピング材料がほぼ０の状態の半導体層の導電率のオーダが１０６であるとすると、ドーピング材料を注入することで、導電率のオーダを１０５、１０４、１０３、１０２、１０１とすることができる。この場合、導電率のオーダ１０６、１０５、１０４、１０３、１０２、１０１に６つの記録状態を対応させることで、メモリセルあたり６値の状態を記録することができる。なお、かかる例では６値としたが、何値とするかは設計に応じて定めることができる。
【００６８】
かかる製造工程により製造された本発明のメモリデバイスは、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造となっている。メモリセルの記憶内応を決定する半導体層の導電率をインクジェットヘッドよりドーピング材料を吐出して定めることができるため、高額なフォトマスクを用いる必要がなく、安価にメモリデバイスを製造、実現することができる。
【００６９】
また、インクジェットヘッドの動作、すなわち吐出するドーピング材料の量、濃度等を制御することにより、容易に記録パターンを変更し、かつメモリセルごとに多値の記憶状態を実現することができる。その結果、多様かつ大容量のメモリデバイスを製造、実現することができる。
【００７０】
更に、インクジェットヘッドを用いる場合、家庭用プリンタに使用されるような小型の装置でドーピング材料を吐出することができるため、大型の装置を備え付けることが困難な場所（例えば、通常のオフィスやカウンタ等）においても、メモリデバイスをその場で製造することができる。例えば、クレジットカード、デビットカード、プリペードカード等において、銀行等のカウンタでインクジェットヘッドを用いて個々の顧客に固定の情報等を書き込むといった形態も考えられる。
（実施形態３）
本発明の実施形態３は、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料から、記憶させるべき状態に応じて所定の半導体材料を選択し、前記選択した半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより、各メモリセルの半導体層の抵抗値を決定する、メモリデバイスの製造方法に関する。
【００７１】
図１０に本実施形態の製造工程の断面図を示す。本実施形態は、下部電極形成工程、バンク形成工程、インクジェット吐出工程、上部電極形成工程を備えている。
【００７２】
なお、バンク形成工程に代えて、メモリセル位置の電極表面を囲うように、絶縁材料に対して非親和性を示す領域を形成する工程（表面処理工程）を備えるように構成してもよい。表面処理工程を備える場合、実施形態１の第２の実施例と同様にして実現できる。
【００７３】
下部電極形成工程（図１０（ａ））、バンク形成工程（図１０（ｂ））、上部電極形成工程（図１０（ｅ））については、実施形態１の第１実施例と同様であるため、説明を省略する。
【００７４】
インクジェット吐出工程（図１０（ｃ）（ｄ））：記録パターンに従ってメモリセル位置を選択し、かかる選択したメモリセルに記録すべき状態に基づいて半導体材料６００を選択し、かかる選択した半導体材料をインクジェットヘッドより前記選択したメモリセル位置のバンク２０２に囲まれた凹部２０３に吐出し、半導体層６０１を形成する。
【００７５】
ここで、半導体材料は、予め含まれるドーピング材料の量（濃度）が異なるように調整された複数の半導体材料の中から選択される。かかる複数の半導体材料は、形成される半導体層の導電率のオーダが異なるように、ドーピング材料の量が調整されている。
【００７６】
従って、メモリセルごとに記憶状態に応じて半導体材料を選択することで、メモリセルごとに形成される半導体層の導電率のオーダを記憶状態に対応させることができる。導電率のオーダと、導電率の範囲と、記憶状態の関係は、例えば実施形態２と同様に定めることができる。
【００７７】
かかる製造工程により製造された本発明のメモリデバイスは、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造となっている。メモリセルの記憶内応を決定する半導体層の導電率をインクジェットヘッドより吐出する半導体材料の種類により定めることができるため、高額なフォトマスクを用いる必要がなく、安価にメモリデバイスを製造、実現することができる。
【００７８】
また、インクジェットヘッドの動作、すなわち吐出する半導体材料の選択パターンを変更することにより、容易に記録パターンを変更し、かつメモリセルごとに多値の記憶状態を実現することができる。その結果、多様かつ大容量のメモリデバイスを製造、実現することができる。
【００７９】
更に、インクジェットヘッドを用いる場合、家庭用プリンタに使用されるような小型の装置で半導体材料を吐出することができるため、大型の装置を備え付けることが困難な場所（例えば、通常のオフィスやカウンタ等）においても、メモリデバイスをその場で製造することができる。例えば、クレジットカード、デビットカード、プリペードカード等において、銀行等のカウンタでインクジェットヘッドを用いて個々の顧客に固定の情報等を書き込むといった形態も考えられる。
（変形例）
本発明により製造したメモリデバイスは、メモリを備える全ての情報処理機器、例えばコンピュータの内部記憶装置、メモリスティック、メモリカードなどに用いることができる。
【００８０】
なお、本発明は上記各実施形態に限定されることなく、種々に変形して適用することが可能である。例えば、本発明のメモリデバイスを積層構造とすることで、より大容量のメモリを構成することができる。
【００８１】
また、実施形態１及び実施形態２ではゾル・ゲル法等により半導体層を成膜する場合について説明したが、かかる半導体層についてもインクジェットヘッドより半導体材料を吐出することで形成するように構成してもよい。
【００８２】
【発明の効果】
本発明によれば、インクジェットヘッドにより絶縁材料、ドーピング材料、半導体材料等を吐出して半導体ＲＯＭの記憶内容を設定できるため、多様な記憶パターンの半導体ＲＯＭを、安価かつ容易に、更に短期間で製造することができる。
【図面の簡単な説明】
【図１】本発明に用いるインクジェットヘッドの分解斜視図である。
【図２】本発明に用いるインクジェットヘッドの動作原理を説明するための図である。
【図３】 本発明に用いるインクジェットヘッド装置の全体構成を説明するための図である
【図４】実施形態１の第１実施例の製造工程を示す図である。
【図５】実施形態１において形成されるバンクを説明するための図である。
【図６】実施形態１の第２の実施例の製造工程を示す図である。
【図７】実施形態１において形成される非親和領域を説明するための図である。
【図８】ＦＡＳの構造を説明するための図である。
【図９】実施形態２の製造工程を示す図である。
【図１０】実施形態４の製造工程を示す図である。
【図１１】従来の半導体ＲＯＭに対する、ダイオードを用いた等価回路図である。
【図１２】従来の半導体ＲＯＭの断面図である。
【符号の説明】
２０１ 下部電極
２０２ バンク
２０５ インクジェットヘッド
２０６ 絶縁膜
２０７、６０１ 半導体層
２０８ 上部電極
４００ 非親和領域
５００ ドーピング材料
６００ 半導体材料
【発明の属する技術分野】
本発明はメモリデバイスに係り、特に読み出し専用メモリである半導体ＲＯＭ（リードオンリメモリ）に関する。
【０００２】
【従来の技術】
一般的には、半導体ＲＯＭの内容は、ユーザによる変更はできない固定的なパターンとして、メモリデバイスを生産する時に書き込まれる。図１１は従来の半導体ＲＯＭに対する、ダイオードを用いた等価回路図の一例である。Ｘ方向線状電極とＹ方向線状電極の交差部にメモリセルが形成される単純マトリクス構造となっており、ダイオードによりＸ方向線状電極とＹ方向線状電極が接続されているか接続されていないかで、各メモリセルについて２値状態が記憶される構造となっている。
【０００３】
図１２に、半導体ＲＯＭの断面を模式的に示す。半導体層７０２を挟んでＸ方向線状電極７００とＹ方向線状電極７０１が形成されてており、絶縁膜７１２の有無により２値状態が記憶される構成となっている。例えば、メモリセル７１０は図１１においてダイオードにより接続されている箇所に相当し、メモリセル７１１は接続されていない箇所に相当する。
【０００４】
従来の半導体ＲＯＭの生産過程においては、記録パターン（半導体ＲＯＭに書き込むパターン）に従ってフォトマスクを製造し、これを用いてフォトレジスト層を選択的に露光し、絶縁膜層を選択的にエッチングすることにより、固定的なパターンを書き込んでいた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のようにフォトマスクを用いて半導体ＲＯＭの記憶パターンを書き込む手法では次のような問題があった。一つは、フォトマスクは製造原価が１枚数百から数千万円と非常に高額であるため、それを用いて製造する半導体ＲＯＭの価格も非常に高額になってしまう点である。二つめは、フォトマスクのマスクパターンは一度形成されると変更できないため、記憶パターンごとにフォトマスクを製造しなければならないという点である。そのため、コストの面から、記録パターンの変更を容易に行えないという問題があった。三つめは、フォトマスクの製造から絶縁層のエッチングを含む一連の製造工程にだいたい２〜３週間程度かかってしまい、短期間での製造が困難な点である。
【０００６】
本発明は、このような従来の問題点を解消すべく創案されたもので、多様な記録パターンの半導体ＲＯＭを、安価かつ容易に、更に短期間で製造することのできるメモリデバイスの製造技術を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係るメモリデバイスの製造方法は、メモリセル位置の電極表面に対する被覆絶縁膜の有無により状態を記憶するメモリデバイスの製造方法であって、所定のメモリセル位置の電極表面に対しインクジェットヘッドを用いて絶縁材料を選択的に吐出することにより、前記所定のメモリセル位置の電極表面を絶縁材料で被覆する。これによって、インクジェットの設定変更によって、容易に記憶内容を変更し得る。
【０００８】
好ましくは、メモリセル位置の電極表面を囲うようにバンクを形成する工程を備え、絶縁材料を、前記バンクに囲まれる領域に対して選択的に吐出することにより、前記所定のメモリセル位置の電極を絶縁材料で被覆する。かかる構成では、バンクの存在により、選択されたメモリセルの電極を精度よく絶縁膜で被服することができる。
【０００９】
また、好ましくは、前記所定のメモリセル位置の電極表面を囲うように、絶縁材料に対して電極表面よりも非親和性を示す（接触エネルギーの高い）領域を形成する工程を備え、絶縁材料を、前記非親和性を示す領域に囲まれる領域に対して選択的に吐出することにより、前記所定のメモリセル位置の電極表面を絶縁材料で被覆する。前記非親和性を示す領域を形成する工程は、電極表面に対しＦＡＳ（フッ化アルキルシラン）によりコーティングを施す工程と、紫外線（ＵＶ（ウルトラバイオレット）光）照射を選択的に行って前記ＦＡＳを除去することにより、前記非親和性を示す領域に囲まれる領域を形成する工程により、実現できる。かかる構成では、非親和性の領域の存在により、選択されたメモリセルの電極を精度よく絶縁膜で被服することができる。
【００１０】
また、本発明に係るメモリデバイスの製造方法は、半導体層の抵抗値により状態を記憶するメモリデバイスの製造方法であって、メモリセル位置に対応する半導体層に対し、半導体層の抵抗値が、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように、インクジェットヘッドを用いてドーピング材料を注入する。これによって、インクジェットの設定変更（ドーピング材料の吐出量等の変更）によって、容易に記憶内容を変更することができる。更に、半導体層の抵抗値の相違により多値の記憶状態を形成することができるため、多様かつ大容量のメモリデバイスを製造することができる。
【００１１】
好ましくは、メモリセル位置の電極表面を囲うようにバンクを形成する工程と、半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて吐出することにより、メモリセル位置に半導体層を形成する工程とを備える。かかる構成では、バンクの存在により、選択されたメモリセルの電極の抵抗値を精度よく設定することができる。
【００１２】
また、本発明に係るメモリデバイスの製造方法は、半導体層の抵抗値により状態を記憶するメモリデバイスの製造方法であって、メモリセル位置の電極表面を囲うようにバンクを形成する工程を備え、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料から、記憶させるべき状態に応じて所定の半導体材料を選択し、前記選択した半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより、各メモリセルの半導体層の抵抗値を決定する。これによって、インクジェットにより吐出する半導体材料を、書き込むべき記憶状態に応じて選択することにより、容易に各メモリセルの記憶内容を設定することができる。また、半導体材料の抵抗値の相違により多値の記憶状態を形成することができ、多様かつ大容量のメモリデバイスを製造することができる。また、バンクの存在により、選択されたメモリセルに精度よく半導体材料を吐出することができる。
【００１３】
本発明に係るメモリデバイスの製造方法は、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造のメモリデバイスとすることができる。
【００１４】
本発明に係るメモリデバイスは、メモリセル位置の電極に対する被覆絶縁膜の有無により状態を記憶するメモリデバイスであって、前記被覆絶縁膜は、インクジェットヘッドを用いて絶縁材料を選択的に吐出することにより形成される。これによって、インクジェットの設定変更によって、容易に記憶内容を変更することのできるメモリデバイスを実現できる。
【００１５】
好ましくは、メモリセル位置の電極表面を囲うように形成されたバンクを備え、前記被覆絶縁膜は前記バンクに囲まれる領域内に形成される。かかる構成では、各メモリセルの電極は他のメモリセルの電極とバンクにより隔離されているため、安定した記憶状態を実現することができる。
【００１６】
また、好ましくは、前記被覆絶縁膜は、絶縁材料に対して電極材料よりも非親和性を示す領域に囲まれた領域に対して、インクジェットヘッドを用いて絶縁材料を選択的に吐出することにより形成される。かかる構成では、各メモリセルの電極は他のメモリセルの電極と非親和領域により隔離されているため、安定した記憶状態を実現することができる。
【００１７】
本発明に係るメモリデバイスは、半導体層の抵抗値により状態を記憶するメモリデバイスであって、メモリセル位置に対応する半導体層の抵抗値が、インクジェットヘッドを用いてドーピング材料を注入することにより、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように形成される。これによって、インクジェットの設定変更（ドーピング材料の吐出量）により、容易に記憶内容を変更することのできるメモリデバイスを実現できる。また、半導体材料の抵抗値の相違により多値の記憶状態を形成することができるため、多様かつ大容量のメモリデバイスを実現することができる。
【００１８】
好ましくは、メモリセル位置の電極表面を囲うように形成されたバンクを備え、前記メモリセル位置に対応する半導体層は、前記バンクに囲まれる領域に対してインクジェットヘッドを用いて半導体材料を吐出することにより形成される。かかる構成では、各メモリセルの電極は他のメモリセルの電極とバンクにより隔離されているため、安定した記憶状態を実現することができる。
【００１９】
本発明に係るメモリデバイスは、半導体層の抵抗値により状態を記憶するメモリデバイスであって、メモリセル位置の電極表面を囲うように形成されたバンクを備え、前記メモリセル位置に対応する半導体層は、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料のうちいずれかを、前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより形成される。これによって、インクジェットにより吐出する半導体材料を、書き込むべき記憶状態に応じて選択することにより、容易に各メモリセルの記憶内容を設定することができる。また、半導体材料の抵抗値の相違により多値の記憶状態を形成することができ、多様かつ大容量のメモリデバイスを実現することができる。また、各メモリセルの電極は他のメモリセルの電極とバンクにより隔離されているため、安定した記憶状態を実現することができる。
【００２０】
本発明に係るメモリデバイスは、単純マトリクス構造のメモリデバイスとすることができる。
【００２１】
【発明の実施の形態】
次に本発明に係るメモリデバイスおよびその製造方法の実施形態を図面に基づいて説明する。
（インクジェットヘッドの構成及び動作原理）
最初に、本発明に係るメモリデバイスを製造する際に用いるインクジェットヘッド装置の構成及び動作原理について説明する。
【００２２】
図１に示すインクジェットヘッド９の分解斜視図は、インクの供給流路が加圧室基板内に形成されるタイプである。同図に示すように、インクジェットヘッド９は主に加圧室基板１、ノズルプレート５及び基体３から構成される。
【００２３】
加圧室基板１はシリコン単結晶基板上に形成された後、各々に分離される。加圧室基板１は複数の短冊状の加圧室１０６が設けられ、全ての加圧室１０６にインクを供給するための共通流路１１０を備える。加圧室１０６の間は側壁１０７により隔てられている。加圧室１０６は２列に配列され、一列当たり１２８個形成されており、２５６ノズルの印字密度を有するインクジェットヘッドを実現している。加圧室基板１の基体３側には振動板膜及び圧電体薄膜素子が形成されている。また、各圧電体薄膜素子からの配線はフレキシブルケーブルである配線基板４に収束され、基体３の外部回路（図示せず）と接続される。外部回路には半導体ＲＯＭに所定の材料を吐出するための吐出タイミングが指示され、材料を吐出する。
【００２４】
ノズルプレート５は加圧室基板１に接合される。ノズルプレート５における加圧室１０６に対応する位置にはインク滴を摘出するためのノズル５１が形成されている。ノズル５１は例えば直径２８μｍとすることができ、この場合、１回に吐出される材料の量は１０ｐｌ〜２０ｐｌ程度となる。また、ノズル５１は所定の配列ピッチで２列形成されており、例えば、列の間隔、配列ピッチはそれぞれ１４１μｍ、７５μｍとすることができる。
【００２５】
基体３はプラスチック、金属等の鋼体であり、加圧室基板１の取付台となる。
【００２６】
なおインクジェットヘッドの構成としては、圧電素子を用いる方式でも、熱による気泡発生により吐出する方式であってもよい。
【００２７】
図２は、インクジェットヘッド９の動作原理の説明図である。この図はインクジェットヘッド９の主要部に対する電気的な接続関係を示したものである。駆動電圧源３０１の一方の電極は配線３０２を介し、インクジェットヘッドの下部電極３０３に接続する。駆動電圧源３０１の他方の電極は配線３０４及びスイッチ３０６ａ〜３０６ｃを介して各加圧室１０６ａ〜１０６ｃに対応する上部電極３０７に接続する。
【００２８】
この図では、加圧室１０６ｂのスイッチ３０６ｂのみが閉じられ、他のスイッチ３０６ａ、３０６ｃが開放されている。スイッチ３０６ａ、３０６ｃが開放されている加圧室１０６ａ、１０６ｃはインク吐出の待機状態を示す。材料吐出時には、例えば、スイッチ３０６ｂのようにスイッチが閉じられ、圧電体膜３０９に電圧が印加される。この電圧は、矢印Ａに示す圧電体膜３０９の分極方向と同極性、換言すると、分極時の印加電圧の極性と同じように電圧が印加される。圧電体膜３０９は厚み方向に膨張するとともに、厚み方向と垂直方向に収縮する。この収縮で圧電体膜３０９と振動板３１０の界面に応力が働き、圧電体膜３０９及び振動板３１０は下方向にたわむ。このたわみにより加圧室１０６ｂの体積が減少し、５１ｂから材料滴２３が吐出する。この材料滴２３によりメモリセルに対応する電極を被覆する。その後再びスイッチ３０６ｂを開くと、たわんでいた圧電体膜３０９及び振動板３１０が復元し、加圧室１０６ｂの体積が膨張することでインク供給路（図示せず）より加圧室１０６ｂへ材料が充填される。尚、圧電体膜３０９の振動周波数は、７．２ｋＨｚである。
【００２９】
なお、気泡発生により吐出する方式では、ノズルに通ずる圧力室に発熱体が設けられており、発熱体を発熱させてノズル近辺の流動体を沸騰させ気泡を発生させてその体積膨張により流動体を吐出する。加熱による流動体の変質がない点で圧電素子を用いる方式の方が好ましい。
【００３０】
図３はインクジェットヘッド装置の全体構成を示す模式図である。図３において、前記装置はインクジェットヘッド２１〜２ｎ（ｎは任意の自然数）、タンク３１〜３ｎ、駆動機構７および制御回路８を備えている。このインクジェットヘッド装置は、メモリセル位置の電極表面に絶縁材料等の液滴１ｘ（ｘは１〜ｎのいずれか。以下同様。）を付着させることにより、所定の絶縁膜等を形成させる。
【００３１】
インクジェットヘッド２１〜２ｎは同一の構造を備える。各ヘッドは圧電素子を用いる方式により絶縁材料等を含む流動体を吐出する。
【００３２】
タンク３１〜３ｎは絶縁膜を形成するための絶縁材料等を含んだ流動体１１〜１ｎをインクジェットヘッド２１〜２ｎに供給する。
【００３３】
駆動機構７はモータ４１、４２および図示しない機械構造を備えている。モータ４１は駆動信号Ｓｘに応じてインクジェット式記録ヘッド２ｘをＸ軸方向（図３の横方向）に搬送し、モータ４２は駆動信号Ｓｙに応じてインクジェット式記録ヘッド２ｘをＹ軸方向（図３の奥行方向）に搬送する。なお駆動機構はこの構成に限定されるものではなく、インクジェットヘッド２ｘの位置を相対的に変化し得るものであればよい。従って、基板をインクジェットヘッド２ｘに対して移動する駆動機構も採用可能である。
【００３４】
制御回路８は、例えばコンピュータ装置であり、図示しないＣＰＵ、メモリ、インターフェイス等を備える。制御回路８は所定のプログラムを実行することにより当該装置に本発明に係るメモリデバイスを製造させることが可能である。
【００３５】
流動体の液滴１ｘを吐出させる場合にはインクジェットヘッド２１〜２ｎのいずれかに吐出信号Ｓｈ１〜Ｓｈｎを供給し、当該ヘッドを移動させるときにはモータ４１、４２に駆動信号Ｓｘ、Ｓｙを供給する。
【００３６】
なおインクジェットヘッド２Ｘからの液滴１ｘの吐出に際して一定の雰囲気処理が必要とされるときには、さらに固化装置６を備えてもよい。固化装置６は絶縁層の結晶化を促進するために、制御回路８から供給される制御信号Ｓｐに対して物理的、物理化学的、あるいは化学的処理を、液滴１ｘの下地となる面に施す。例えば、熱風の吹き付け、レーザ照射、ランプ照射による加熱・乾燥処理、化学物質投与による化学変化処理、液滴１ｘの下地となる面への付着の程度を制御する一定の表面改善処理等が考えられる。
【００３７】
本発明に係るメモリデバイスを製造する際に、前記インクジェットヘッド装置を用いることで、装置内に記憶された記録パターンに従って所定のメモリセルに選択的に絶縁材料等を吐出することができる。
（実施形態１）
本発明の実施形態１は、インクジェットヘッドを用いて絶縁材料を選択的に吐出することにより、所定のメモリセル位置の電極表面を絶縁材料で被覆する、メモリデバイスの製造技術に関する。
（第１実施例）
図４に本実施形態の第１実施例の製造工程の断面図を示す。本実施例は、メモリセル位置の電極表面を囲うようにバンクを形成する工程を備えている。
【００３８】
下部電極形成工程（図４（ａ））： 基板２００上に下部電極層を形成する。基板２００の材料としては、例えば、Ｓｉウェハー、石英ガラス、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ―２等の耐熱性ガラス等が考えられる。下部電極層は、直流スパッタ法、電子ビーム蒸着法等で白金を成膜することで得られる。白金の他に好適な電極として、パラジウム等の貴金属電極、ＩｒＯ２，ＲｕＯ２，ＲｅＯ３等の導電性化合物がある。
【００３９】
下部電極層の成膜後、レジスト（図示せず）を塗布し、線状にパターニングを行い、これをマスクとしてドライエッチングを施す。かかる工程により、線状の複数の下部電極２０１が形成されることになる。なお、図では、手前から奥に向かう方向に線状となっている。
【００４０】
バンク形成工程（図４（ｂ））：下部電極２０１上にバンク２０２を形成する。バンク２０２は仕切部材として機能する部材であり、その材料としては、例えばポリイミド、ＳｉＯ２等の絶縁材料を用いることができる。バンク２０２の形成は、リソグラフィ法や印刷法、任意の方法を選択できる。リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等の所定の方法でバンクの高さに合せて絶縁材料を塗布し、その上にレジスト層を塗布する。そしてバンクの形状に合せたレジストを残す。最後にエッチングしてマスク以外の部分のバンクの材料を除去する。印刷法を使用する場合は、凹版、平版、凸版等任意の方法でバンク形状に絶縁材料を直接塗布する。バンク２０２の高さは、バンクで囲まれる凹部２０３に絶縁材料を充填しても表面張力により隣接する凹部２０３に絶縁材料があふれ出ない程度の高さに形成する。例えば、電極表面を被覆する絶縁膜を、０．０５μｍ〜０．２μｍの厚みで形成するなら、バンク２０２を０．２μｍ〜２μｍ程度の高さに形成する。
【００４１】
図５にバンク２０２の平面図を示す。バンク２０２は、Ｙ方向（下部電極２０１と同方向）とＸ方向の２方向に格子状となるように形成されている。バンク２０２に囲まれる領域２０３（図４（ｂ）において凹部２０３に相当）はメモリセル位置に対応している。すなわち、バンク２０２は、メモリセル位置の下部電極２０１の表面を囲うように形成されている。図４（ｂ）は、図５のａ−ａ’における断面図に相当する。
【００４２】
インクジェット吐出工程（図４（ｃ）（ｄ））：インクジェットヘッド２０５より記録パターンに従って選択的にＳｉＯ２等の絶縁材料を吐出し、バンク２０２に囲まれた凹部２０３に絶縁材料２０４を充填して絶縁膜２０６を形成する。インクジェットヘッド２０５から絶縁材料２０４をバンク１２で囲まれた凹部１３に吐出する（図４（ｃ））。吐出量は加熱処理により体積が減少したときに、所望の厚みになるような量とする。絶縁材料を充填したら加熱処理を行って溶媒成分を蒸発させる。溶媒成分が蒸発することにより、絶縁材料２０４の体積が減少し、絶縁膜２０６が形成される（図４（ｄ））。吐出される絶縁材料２０４の量は形成後の絶縁膜２０６の厚みが例えば０．１μｍ〜２μｍ程度になるように調整される。
【００４３】
半導体層成膜工程（図４（ｅ））：下部電極２０１、バンク２０２、絶縁膜２０６上に、半導体層２０７を成膜する。半導体層２０７としては、従来の半導体材料を用いることができ、その組成は任意のものを適用することができる。
【００４４】
ゾル・ゲル法で成膜する場合は、半導体層を形成可能な金属成分の水酸化物の水和錯体、即ち、ゾルを下部電極２０１等上に塗布・乾燥・脱脂処理して半導体膜前駆体とし、この前駆体をＲＴＡ処理で結晶化して半導体薄膜を得る。そして、最終的な膜厚が、０．３μｍとなるまで所望の回数の塗布／乾燥／脱脂を繰り返して成膜する。
【００４５】
また、ゾル・ゲル法に限らず、高周波スパッタ、ＭＯＤ法（Metal Organic Decomposition Process）、印刷法等でも半導体層を成膜することができる。印刷法は、電歪セラミックス粒子を主成分とするペーストやスラリーを用いて所望の基板上に成膜し、熱処理をすることで半導体層を得る技術である。この印刷法を用いれば、リソグラフィ技術やレーザ加工又はスライシング等の機械加工技術の適用が容易であり、半導体層の形状を任意に設計することができる。また、設計の自由度が向上することから、メモリデバイスとしてのキャパシタの集積密度を向上させることができる。
【００４６】
上部電極形成工程（図４（ｆ））：上部電極層は、直流スパッタ法、電子ビーム蒸着法等で白金を成膜することで得られる。白金の他に好適な電極として、Ａｌ，Ｃｕ，Ｃａ，Ｍｇ、Ｌｉの他、パラジウム等の貴金属電極、ＩｒＯ２，ＲｕＯ２，ＲｅＯ３等の導電性化合物がある。
【００４７】
上部電極層の成膜後、レジスト（図示せず）を塗布し、下部電極２０１と直交する方向（Ｘ方向）に線状にパターニングを行い、これをマスクとしてドライエッチング等を施す。かかる工程により、上部電極２０８が、下部電極２０１と直交する方向に複数形成されることになる。
【００４８】
又、上部電極２０８は、導電性ポリマを用い、インクジェット法によりパターン状に形成することができる。こうして絶縁層等と同様に、任意に且つ適宜上部電極パターンを形成することが可能となる。
【００４９】
かかる製造工程により製造された本発明のメモリデバイスは、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造となっている。メモリセルの記憶内応を決定する被覆絶縁膜をインクジェットヘッドにより吐出し形成しているため、高額なフォトマスクを用いる必要がなく、安価にメモリデバイスを製造、実現することができる。
【００５０】
また、インクジェットヘッドの動作を制御することにより、被覆絶縁膜を形成するメモリセルを変更することができるため、メモリデバイスの記録パターンを容易に変更することができる。その結果、種々の記録パターンのメモリデバイスを製造、実現することができる。
【００５１】
更に、インクジェットヘッドを用いる場合、家庭用プリンタに使用されるような小型の装置で被覆絶縁膜を形成することができるため、大型の装置を備え付けることが困難な場所（例えば、通常のオフィスやカウンタ等）においても、メモリデバイスをその場で製造することができる。例えば、クレジットカード、デビットカード、プリペードカード等において、銀行等のカウンタでインクジェットヘッドを用いて個々の顧客に固定の情報等を書き込むといった形態も考えられる。
【００５２】
また、インクジェットヘッドにより絶縁材料を吐出する際に、各メモリセルはバンクにより他のメモリセルと隔離されているため、メモリセルに対してより選択的に絶縁材料を吐出することができ、記録精度を向上させることができる。
（第２実施例）
図６に本実施形態の第２実施例の製造工程の断面図を示す。本実施例は、第１実施例と同様に、下部電極形成工程、インクジェット吐出工程、半導体層成膜工程、上部電極形成工程を備えている。また、メモリセル位置の電極表面を囲うように、絶縁材料に対して非親和性を示す領域を形成する工程（表面処理工程）を備えている。
【００５３】
下部電極形成工程（図６（ａ））、半導体層成膜工程（図６（ｅ））、上部電極形成工程（図６（ｆ））については、第１実施例と同様であるため、説明を省略する。表面処理工程（図４（ｂ））は、下部電極形成工程の後、インクジェット吐出工程の前に、実行される。
【００５４】
表面処理工程（図６（ｂ））：下部電極２０１上に非親和領域（ＦＡＳ領域）４００を形成する。具体的には、以下のＦＡＳコーティング工程、選択的ＦＡＳ除去工程を備えている。なお、図７において斜線部分がＦＡＳによりコーティングされた領域である。
【００５５】
ＦＡＳコーティング工程（図７（ａ））：ＣＶＤ法等によりＦＡＳ（フッ化アルキルシラン）を下部電極２０１の表面に蒸着させる。ＦＡＳは撥水性を備えるともに、ＯＨ基と結合しやすい性質を有している。通常、下部電極２０１の表面は酸化された状態となっていてＯＨ基を有するため、下部電極２０１をＦＡＳ蒸気中に置くことにより、下部電極２０１表面のＯＨ基にＦＡＳが結合する。その結果、ＦＡＳによる厚み１０〜１７Åの単分子膜が下部電極２０１表面に形成され、下部電極２０１表面は撥水性となる。図８に結合している状態におけるＦＡＳの分子構造を示す。なお、下部電極２０１が形成されていない基板部分もＦＡＳによりコーティングされた状態となる。
【００５６】
選択的ＦＡＳ除去工程（図７（ｂ））：ＦＡＳによりコーティングされた下部電極２０１表面に対し、選択的に紫外線（ＵＶ）を照射しＦＡＳを除去する。ここで、紫外線が照射される領域は、後段のインクジェット吐出工程で絶縁材料が吐出されるメモリセルに対応する領域である。紫外線の照射によりＦＡＳが除去された領域４０１は、ＯＨ基を有する下部電極２０１表面が剥き出しとなるため、親水性が回復し、絶縁材料に対する親和性を持つ。図６（ｂ）は、図７（ｂ）のａ−ａ’における断面図に相当する。
【００５７】
インクジェット吐出工程（図６（ｃ）、（ｄ））：インクジェットヘッドより記録パターンに従って選択的にＳｉＯ２（ポリシリコン）等の絶縁材料を吐出し、ＦＡＳ領域４００に囲まれた領域４０１に被覆絶縁膜を形成する。インクジェットヘッド２０５から絶縁材料２０４をＦＡＳ領域４００で囲まれた領域４０１に吐出する。絶縁材料２０４は、ＦＡＳ領域４００が非親和性を、領域４０１が親和性を有するため、盛り上がった状態で領域４０１に留まる（図６（ｃ））。絶縁材料２０４の吐出量は加熱処理により体積が減少したときに、所望の厚み（０．１μｍ〜２μｍ程度）になるような量とする。必要な箇所に被覆絶縁膜２０６が形成された後、ＵＶ照射等により全面のＦＡＳを除去する（図６（ｄ））。
【００５８】
かかる製造工程により製造された本発明のメモリデバイスは、第１実施例と同様の効果を備えている。
【００５９】
また、インクジェットヘッドにより絶縁材料を吐出する際に、第１実施例におけるバンクの代わりに非親和領域が形成され、各メモリセルは非親和領域により他のメモリセルと隔離されるため、メモリセルに対してより選択的に絶縁材料を吐出することができ、記録精度を向上させることができる。
（実施形態２）
本発明の実施形態２は、メモリセル位置に対応する半導体層に対し、半導体層の抵抗値が、ｎ値の記憶状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように、インクジェットヘッドを用いてドーピング材料を注入することにより、多値の記憶状態を実現する、メモリデバイスの製造方法に関する。
【００６０】
図９に本実施形態の製造工程の断面図を示す。本実施形態は、実施形態１と同様に、下部電極形成工程、半導体層成膜工程、インクジェット吐出工程、上部電極形成工程を備えている。ただし、本実施形態では、下部電極形成工程後に、半導体層成膜工程を行い、その後にインクジェット吐出工程が実行される点で、実施形態１と異なる。
【００６１】
本実施形態において、メモリセル位置の電極表面を囲うようにバンクを形成する工程、もしくはメモリセル位置の電極表面を囲うように、絶縁材料に対して非親和性を示す領域を形成する工程（表面処理工程）を備えるように構成してもよい。バンク形成工程を備える場合、実施形態１の第１実施例と同様にして実現でき、表面処理工程を備える場合、実施形態１の第２の実施例と同様にして実現できる。
【００６２】
下部電極形成工程（図９（ａ））、半導体層成膜工程（図９（ｂ））、上部電極形成工程（図９（ｅ））については、第１実施例と同様であるため、説明を省略する。
【００６３】
インクジェット吐出工程（図９（ｃ）、（ｄ））：インクジェットヘッドより記録パターンに従って選択的にドーピング材料５００を吐出し、記録パターンに対応するメモリセル位置の半導体層にドーピング材料を注入する。ドーピング材料としては、半導体層がＰ型の場合ボロン（Ｂ）等、半導体層がＮ型の場合燐（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等が考えられる。
【００６４】
半導体層は含有するドーピング材料の量（濃度）に応じて導電率（抵抗値）が変化するため、注入するドーピング材料の量、濃度を制御することにより、メモリセルごとに半導体層の導電率を異ならせることができる。
【００６５】
そこで、導電率の値域をｎ区分（ｎ＝２又はｎ＞２）に分け、それぞれに異なる記憶状態を対応させる。そして、メモリセルごとに半導体層の導電率が、記録すべき記憶状態に応じた区分に含まれるように、各メモリセル位置の半導体層に注入するドーピング材料の量又は濃度を調整する。このようにすることで、各メモリセルにｎ値の記憶状態を記録させることができる。
【００６６】
ここで、理論的には、導電率を細かく区分することにより、何値のメモリデバイスでも実現することが可能である。しかし、現実的には、読み出し動作の安定性等から、区分の程度は合理的に設定されることが望ましい。そのような合理的な区分の仕方として、オーダが同じ範囲にある導電率を一つの区分とし、これに異なる記憶状態を対応させることが考えられる。
【００６７】
例えば、ドーピング材料がほぼ０の状態の半導体層の導電率のオーダが１０６であるとすると、ドーピング材料を注入することで、導電率のオーダを１０５、１０４、１０３、１０２、１０１とすることができる。この場合、導電率のオーダ１０６、１０５、１０４、１０３、１０２、１０１に６つの記録状態を対応させることで、メモリセルあたり６値の状態を記録することができる。なお、かかる例では６値としたが、何値とするかは設計に応じて定めることができる。
【００６８】
かかる製造工程により製造された本発明のメモリデバイスは、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造となっている。メモリセルの記憶内応を決定する半導体層の導電率をインクジェットヘッドよりドーピング材料を吐出して定めることができるため、高額なフォトマスクを用いる必要がなく、安価にメモリデバイスを製造、実現することができる。
【００６９】
また、インクジェットヘッドの動作、すなわち吐出するドーピング材料の量、濃度等を制御することにより、容易に記録パターンを変更し、かつメモリセルごとに多値の記憶状態を実現することができる。その結果、多様かつ大容量のメモリデバイスを製造、実現することができる。
【００７０】
更に、インクジェットヘッドを用いる場合、家庭用プリンタに使用されるような小型の装置でドーピング材料を吐出することができるため、大型の装置を備え付けることが困難な場所（例えば、通常のオフィスやカウンタ等）においても、メモリデバイスをその場で製造することができる。例えば、クレジットカード、デビットカード、プリペードカード等において、銀行等のカウンタでインクジェットヘッドを用いて個々の顧客に固定の情報等を書き込むといった形態も考えられる。
（実施形態３）
本発明の実施形態３は、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料から、記憶させるべき状態に応じて所定の半導体材料を選択し、前記選択した半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより、各メモリセルの半導体層の抵抗値を決定する、メモリデバイスの製造方法に関する。
【００７１】
図１０に本実施形態の製造工程の断面図を示す。本実施形態は、下部電極形成工程、バンク形成工程、インクジェット吐出工程、上部電極形成工程を備えている。
【００７２】
なお、バンク形成工程に代えて、メモリセル位置の電極表面を囲うように、絶縁材料に対して非親和性を示す領域を形成する工程（表面処理工程）を備えるように構成してもよい。表面処理工程を備える場合、実施形態１の第２の実施例と同様にして実現できる。
【００７３】
下部電極形成工程（図１０（ａ））、バンク形成工程（図１０（ｂ））、上部電極形成工程（図１０（ｅ））については、実施形態１の第１実施例と同様であるため、説明を省略する。
【００７４】
インクジェット吐出工程（図１０（ｃ）（ｄ））：記録パターンに従ってメモリセル位置を選択し、かかる選択したメモリセルに記録すべき状態に基づいて半導体材料６００を選択し、かかる選択した半導体材料をインクジェットヘッドより前記選択したメモリセル位置のバンク２０２に囲まれた凹部２０３に吐出し、半導体層６０１を形成する。
【００７５】
ここで、半導体材料は、予め含まれるドーピング材料の量（濃度）が異なるように調整された複数の半導体材料の中から選択される。かかる複数の半導体材料は、形成される半導体層の導電率のオーダが異なるように、ドーピング材料の量が調整されている。
【００７６】
従って、メモリセルごとに記憶状態に応じて半導体材料を選択することで、メモリセルごとに形成される半導体層の導電率のオーダを記憶状態に対応させることができる。導電率のオーダと、導電率の範囲と、記憶状態の関係は、例えば実施形態２と同様に定めることができる。
【００７７】
かかる製造工程により製造された本発明のメモリデバイスは、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造となっている。メモリセルの記憶内応を決定する半導体層の導電率をインクジェットヘッドより吐出する半導体材料の種類により定めることができるため、高額なフォトマスクを用いる必要がなく、安価にメモリデバイスを製造、実現することができる。
【００７８】
また、インクジェットヘッドの動作、すなわち吐出する半導体材料の選択パターンを変更することにより、容易に記録パターンを変更し、かつメモリセルごとに多値の記憶状態を実現することができる。その結果、多様かつ大容量のメモリデバイスを製造、実現することができる。
【００７９】
更に、インクジェットヘッドを用いる場合、家庭用プリンタに使用されるような小型の装置で半導体材料を吐出することができるため、大型の装置を備え付けることが困難な場所（例えば、通常のオフィスやカウンタ等）においても、メモリデバイスをその場で製造することができる。例えば、クレジットカード、デビットカード、プリペードカード等において、銀行等のカウンタでインクジェットヘッドを用いて個々の顧客に固定の情報等を書き込むといった形態も考えられる。
（変形例）
本発明により製造したメモリデバイスは、メモリを備える全ての情報処理機器、例えばコンピュータの内部記憶装置、メモリスティック、メモリカードなどに用いることができる。
【００８０】
なお、本発明は上記各実施形態に限定されることなく、種々に変形して適用することが可能である。例えば、本発明のメモリデバイスを積層構造とすることで、より大容量のメモリを構成することができる。
【００８１】
また、実施形態１及び実施形態２ではゾル・ゲル法等により半導体層を成膜する場合について説明したが、かかる半導体層についてもインクジェットヘッドより半導体材料を吐出することで形成するように構成してもよい。
【００８２】
【発明の効果】
本発明によれば、インクジェットヘッドにより絶縁材料、ドーピング材料、半導体材料等を吐出して半導体ＲＯＭの記憶内容を設定できるため、多様な記憶パターンの半導体ＲＯＭを、安価かつ容易に、更に短期間で製造することができる。
【図面の簡単な説明】
【図１】本発明に用いるインクジェットヘッドの分解斜視図である。
【図２】本発明に用いるインクジェットヘッドの動作原理を説明するための図である。
【図３】 本発明に用いるインクジェットヘッド装置の全体構成を説明するための図である
【図４】実施形態１の第１実施例の製造工程を示す図である。
【図５】実施形態１において形成されるバンクを説明するための図である。
【図６】実施形態１の第２の実施例の製造工程を示す図である。
【図７】実施形態１において形成される非親和領域を説明するための図である。
【図８】ＦＡＳの構造を説明するための図である。
【図９】実施形態２の製造工程を示す図である。
【図１０】実施形態４の製造工程を示す図である。
【図１１】従来の半導体ＲＯＭに対する、ダイオードを用いた等価回路図である。
【図１２】従来の半導体ＲＯＭの断面図である。
【符号の説明】
２０１ 下部電極
２０２ バンク
２０５ インクジェットヘッド
２０６ 絶縁膜
２０７、６０１ 半導体層
２０８ 上部電極
４００ 非親和領域
５００ ドーピング材料
６００ 半導体材料
Claims (12)
- メモリセル位置の電極表面に対する被覆絶縁膜の有無により状態を記憶するメモリデバイスの製造方法であって、
所定のメモリセル位置の電極表面に対しインクジェットヘッドを用いて絶縁材料を選択的に吐出することにより、前記所定のメモリセル位置の電極表面を絶縁材料で被覆することを特徴とするメモリデバイスの製造方法。 - メモリセル位置の電極表面を囲うようにバンクを形成する工程を備え、
絶縁材料を、前記バンクに囲まれる領域に対して選択的に吐出することにより、前記所定のメモリセル位置の電極を絶縁材料で被覆することを特徴とする請求項１記載のメモリデバイスの製造方法。 - 前記所定のメモリセル位置の電極表面を囲うように、絶縁材料に対して電極表面よりも非親和性を示す領域を形成する工程を備え、
絶縁材料を、前記非親和性を示す領域に囲まれる領域に対して選択的に吐出することにより、前記所定のメモリセル位置の電極表面を絶縁材料で被覆することを特徴とする請求項１記載のメモリデバイスの製造方法。 - 前記非親和性を示す領域を形成する工程は、
電極表面とその周囲の領域に対しＦＡＳ（フッ化アルキルシラン）によりコーティングを施す工程と、
紫外線照射を選択的に行って前記電極表面の前記ＦＡＳを除去することにより、前記非親和性を示す領域に囲まれる領域を形成する工程とを備えることを特徴とする請求項３記載のメモリデバイスの製造方法。 - 半導体層の抵抗値により状態を記憶するメモリデバイスの製造方法であって、
メモリセル位置に対応する半導体層に対し、半導体層の抵抗値が、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように、インクジェットヘッドを用いてドーピング材料を注入することを特徴とするメモリデバイスの製造方法。 - メモリセル位置の電極表面を囲うようにバンクを形成する工程と、
半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて吐出することにより、メモリセル位置に半導体層を形成する工程とを備えることを特徴とする請求項５記載のメモリデバイスの製造方法。 - 半導体層の抵抗値により状態を記憶するメモリデバイスの製造方法であって、
メモリセル位置の電極表面を囲うようにバンクを形成する工程を備え、
ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料から、記憶させるべき状態に応じて所定の半導体材料を選択し、前記選択した半導体材料を前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより、各メモリセルの半導体層の抵抗値を決定することを特徴とするメモリデバイスの製造方法。 - 前記メモリデバイスは、メモリセルが上下線状電極の交差位置に形成される単純マトリクス構造のメモリデバイスであることを特徴とする請求項１乃至７のいずれか１項に記載のメモリデバイスの製造方法。
- 半導体層の抵抗値により状態を記憶するメモリデバイスであって、
メモリセル位置に対応する半導体層の抵抗値が、インクジェットヘッドを用いてドーピング材料を注入することにより、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲のいずれかに含まれるように形成されていることを特徴とするメモリデバイス。 - メモリセル位置の電極表面を囲うように形成されたバンクを備え、
前記メモリセル位置に対応する半導体層は、前記バンクに囲まれる領域に対してインクジェットヘッドを用いて半導体材料を吐出することにより形成されていることを特徴とする請求項９記載のメモリデバイス。 - 半導体層の抵抗値により状態を記憶するメモリデバイスであって、メモリセル位置の電極表面を囲うように形成されたバンクを備え、
前記メモリセル位置に対応する半導体層は、ｎ値の状態（ｎ＝２、もしくはｎ＞２）に対応して予め設定された所定範囲に抵抗値が含まれるように調整されているｎ種類の半導体材料のうちいずれかを、前記バンクに囲まれる領域に対してインクジェットヘッドを用いて選択的に吐出することにより形成されていることを特徴とするメモリデバイス。 - 前記メモリデバイスは、単純マトリクス構造のメモリデバイスであることを特徴とする請求項９乃至１１のいずれか１項に記載のメモリデバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082165A JP4010091B2 (ja) | 2000-03-23 | 2000-03-23 | メモリデバイスおよびその製造方法 |
| US09/814,794 US6864123B2 (en) | 2000-03-23 | 2001-03-23 | Memory device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082165A JP4010091B2 (ja) | 2000-03-23 | 2000-03-23 | メモリデバイスおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274344A JP2001274344A (ja) | 2001-10-05 |
| JP4010091B2 true JP4010091B2 (ja) | 2007-11-21 |
Family
ID=18599002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000082165A Expired - Fee Related JP4010091B2 (ja) | 2000-03-23 | 2000-03-23 | メモリデバイスおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6864123B2 (ja) |
| JP (1) | JP4010091B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW490997B (en) | 2000-03-31 | 2002-06-11 | Seiko Epson Corp | Method of manufacturing organic EL element, and organic EL element |
| FI116422B (fi) * | 2002-07-30 | 2005-11-15 | Hidex Oy | Monitoiminen mittausinstrumentti |
| DE10308323B4 (de) * | 2003-02-26 | 2007-10-11 | Infineon Technologies Ag | Halbleiterchipanordnung mit ROM |
| JP2005072319A (ja) | 2003-08-26 | 2005-03-17 | Mitsubishi Electric Corp | マイクロ波集積回路の評価調製方法及び装置 |
| JP4158755B2 (ja) | 2004-09-30 | 2008-10-01 | セイコーエプソン株式会社 | 機能膜の製造方法、薄膜トランジスタの製造方法 |
| US7675123B2 (en) * | 2004-10-29 | 2010-03-09 | Agfa-Gevaert Nv | Printable non-volatile passive memory element and method of making thereof |
| US20070057311A1 (en) * | 2004-10-29 | 2007-03-15 | Agfa-Gevaert | Conventionally printable non-volatile passive memory element and method of making thereof |
| CN101048886A (zh) * | 2004-10-29 | 2007-10-03 | 爱克发-格法特公司 | 可印刷的有机永久性被动存储器元件和其制造方法 |
| US20060098485A1 (en) * | 2004-10-29 | 2006-05-11 | Agfa-Gevaert | Printable non-volatile passive memory element and method of making thereof |
| JP4884791B2 (ja) * | 2005-02-10 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 記憶素子及びその作製方法 |
| US8242486B2 (en) | 2005-02-10 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with liquid repellant layer |
| US7977669B2 (en) | 2005-02-10 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device having a liquid-repellent layer |
| US7462513B2 (en) * | 2005-08-22 | 2008-12-09 | Lexmark International, Inc. | Methods for making printed fuse devices |
| US20070138462A1 (en) * | 2005-12-21 | 2007-06-21 | Palo Alto Research Center Incorporated | Electronic device with unique encoding |
| EP2016591A1 (en) * | 2006-04-28 | 2009-01-21 | Agfa-Gevaert | Conventionally printable non-volatile passive memory element and method of making thereof. |
| GB2543528B (en) * | 2015-10-20 | 2020-01-15 | Advanced Risc Mach Ltd | Memory circuit |
| CN107818069B (zh) * | 2016-09-12 | 2021-10-01 | 阿里巴巴集团控股有限公司 | 数据处理方法及系统 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2022918C3 (de) * | 1970-05-11 | 1979-02-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Integrierter Halbleiter-Festwertspeicher |
| US4233671A (en) * | 1979-01-05 | 1980-11-11 | Stanford University | Read only memory and integrated circuit and method of programming by laser means |
| US4419741A (en) * | 1980-01-28 | 1983-12-06 | Rca Corporation | Read only memory (ROM) having high density memory array with on pitch decoder circuitry |
| US4646266A (en) * | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
| US5266222A (en) * | 1990-05-23 | 1993-11-30 | California Institute Of Technology | Durable low surface-energy surfaces |
| GB9113795D0 (en) * | 1991-06-26 | 1991-08-14 | Philips Electronic Associated | Thin-film rom devices and their manufacture |
| EP0573031A3 (en) * | 1992-06-03 | 1995-06-14 | Nippon Paint Co Ltd | Method of manufacturing structured masks for welding. |
| US5441907A (en) * | 1994-06-27 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company | Process for manufacturing a plug-diode mask ROM |
| TW312851B (en) * | 1997-02-03 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of read only memory by silicon on insulator process |
| NO973993L (no) * | 1997-09-01 | 1999-03-02 | Opticom As | Leseminne og leseminneinnretninger |
| ATE434259T1 (de) * | 1997-10-14 | 2009-07-15 | Patterning Technologies Ltd | Methode zur herstellung eines elektrischen kondensators |
-
2000
- 2000-03-23 JP JP2000082165A patent/JP4010091B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-23 US US09/814,794 patent/US6864123B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6864123B2 (en) | 2005-03-08 |
| JP2001274344A (ja) | 2001-10-05 |
| US20010039124A1 (en) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4010091B2 (ja) | メモリデバイスおよびその製造方法 | |
| US5459501A (en) | Solid-state ink-jet print head | |
| EP0962962B1 (en) | Patterning technique using a template, and a ink jet system | |
| JP4859333B2 (ja) | 電子デバイス用基板の製造方法 | |
| EP1459900B1 (en) | Method for forming a piezoelectric actuator for an ink-jet printhead | |
| US20090322829A1 (en) | Method of forming piezoelectric actuator of inkjet head | |
| US20080096296A1 (en) | Ink-jet printhead and manufacturing method thereof | |
| JP3642756B2 (ja) | 流体ジェットプリントヘッドおよび流体ジェットプリントヘッドの製造方法 | |
| JP3442745B2 (ja) | インクジェットプリントヘッドのヒータ及びその製造方法 | |
| JP3901432B2 (ja) | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 | |
| JP3687663B2 (ja) | 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法 | |
| JP2005327920A (ja) | デバイスの製造方法及びデバイス、電気光学素子 | |
| US7721440B2 (en) | Method for manufacturing inkjet head | |
| JP2005327919A (ja) | デバイスの製造方法及びデバイス、電気光学素子、プリンタ | |
| US20070220723A1 (en) | Method for manufacturing inkjet head | |
| JP5024310B2 (ja) | インクジェット式記録ヘッドおよびインクジェットプリンタ | |
| KR100477707B1 (ko) | 모놀리틱 잉크젯 프린트헤드 제조방법 | |
| JP4507564B2 (ja) | 圧電体デバイスの製造方法と液体吐出ヘッドの製造方法と液体吐出装置の製造方法 | |
| CN103069598B (zh) | 具有处于薄膜片材中且基本垂直于衬底的电极的压电机构 | |
| JP2005135975A (ja) | 電極の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器 | |
| JP4016421B2 (ja) | 圧電体デバイス、液体吐出ヘッド、強誘電体デバイス及び電子機器の製造方法 | |
| JP2005135974A (ja) | 絶縁膜の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器 | |
| JP4507565B2 (ja) | 圧電体デバイスの製造方法と液体吐出ヘッドの製造方法と液滴吐出装置の製造方法 | |
| KR20050014130A (ko) | 압전 및 정전 방식에 의해 구동되는 잉크젯 프린트헤드 및그 제조방법 | |
| JPH11291489A (ja) | インクジェットヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |