JP2005072319A - マイクロ波集積回路の評価調製方法及び装置 - Google Patents

マイクロ波集積回路の評価調製方法及び装置 Download PDF

Info

Publication number
JP2005072319A
JP2005072319A JP2003301060A JP2003301060A JP2005072319A JP 2005072319 A JP2005072319 A JP 2005072319A JP 2003301060 A JP2003301060 A JP 2003301060A JP 2003301060 A JP2003301060 A JP 2003301060A JP 2005072319 A JP2005072319 A JP 2005072319A
Authority
JP
Japan
Prior art keywords
integrated circuit
microwave integrated
substrate
circuit
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003301060A
Other languages
English (en)
Inventor
Hirotaka Amasuga
Takahide Ishikawa
Tetsuo Kunii
Satoshi Suzuki
Yoshitsugu Yamamoto
徹郎 國井
宗山 天清
佳嗣 山本
高英 石川
敏 鈴木
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, 三菱電機株式会社 filed Critical Mitsubishi Electric Corp
Priority to JP2003301060A priority Critical patent/JP2005072319A/ja
Publication of JP2005072319A publication Critical patent/JP2005072319A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485Adaptation of interconnections, e.g. engineering charges, repair techniques
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Abstract

【課題】 製造工程においてマイクロ波集積回路の性能評価試験で発見した不良品についての欠陥の原因とその修理方法を見つけ出して、その評価試験工程の場で、欠陥部分を修理して、特性を規格内に入れて製品とするようにして、製品歩留まりを向上させる。
【解決手段】 基板上形成したマイクロ波集積回路にインクジェット装置のノズルから電気的特性微粒子を含有する流体の液滴を吐出して、該基板上に電気的特性微粒子の皮膜を形成すること、および、皮膜形成前後において、回路評価装置のプローブを用いてマイクロ波集積回路の電気的性質の測定を行なうことを含み、マイクロ波集積回路を所定の電気的特性に調整する。回路基板に対するインクジェットノズルの狙いを走査して、回路基板上面の所望部位に皮膜形成して、マイクロ波集積回路の電気的特性を規格内に入れる。
【選択図】 図1

Description

本発明は、製造工程のマイクロ波集積回路を評価しながら所定規格範囲に調製するための評価調製方法及び装置に関する。

マイクロ波集積回路は、基板上にマイクロ波用トランジスタなどの能動素子と、能動素子を動作せるに必要な受動的素子と高周波的に接続する高周波導体を含むマイクロ波回路とを形成して、一体化したマイクロ波用装置である。マイクロ波集積回路は、高周波特性の優れた樹脂やセラミックから成る誘電体基板上に多数の素子を搭載してハイブリッド化して形成されるものがあり、また、マイクロ波集積回路は、単一の半導体基板上に、半導体素子としてマイクロ波用トランジスタを、その入出回路などの高周波回路と共に、一体に形成したモノシリックマイクロ波集積回路(MMIC)を含み、マイクロ波電力増幅器などとして利用されている。

マイクロ波集積回路には、特に、マイクロ波通信用の増幅器、周波数混合器ないし変換機、発振器、中間周波回路、高周波濾波器、アンテナ回路などを含んでいる。特に、マイクロ波電力増幅用トランジスタを搭載して、マイクロ波の電力増幅等の動作を行なわせるものを含む。

これらのマイクロ波集積回路は、上記の基板の上に、又はその基板上に既に形成した素子材料表面を、部分的に化学的エッチングその他のエッチングし、あるいは、蒸着やCVD法等により金属膜や抵抗膜、誘電体膜を形成することを利用して、層状素子を積重ねていく方法が採用されている。

例えば、基板上に塗布して感光性レジスト摸を形成し、加工すべき形状にフォトリトグラフ法により予めパターン化してマスクとして、適当な溶剤に浸漬するなどして現像を行い、加工部となる箇所に開口部を持つレジストパターンを形成する。所要のエッチングや蒸着等の加工操作を、レジスト摸開口部を通じて、基板や基板上の摸状材料に対して実施する。

特に、MMICの製造過程では、例えば、GaAs系基板上に金(Au)配線が適用されるので、ドライエッチングを避けて、リフトオフやイオンビームミリングなどによるAu配線が広く適用され、回路構成上必要に応じて、エアブリッジも利用される。

皮膜形成には、インクインジェクション法が知られており、例えば、特許文献1には、インクジェットノズルから導電性材料の微粒粉と溶剤とを含むペーストを微小な液滴として、基板または基板上の成形層の上に噴射して、塗膜形成する方法を開示している。この技術は、ノズルから吐出した多数の液滴が基板上に造るインクドットを、互いに部分的に重なり合うように、基板とインジェクションノズルとの相対的な移動により調整して、線ないし膜を形成し、回路素子の構成要素や構成要素間の配線要素を構成して、回路素子を構成するものである。
特開2003−133692号公報

マイクロ波集積回路は、MMICを例に取ると、半導体ウエハ上に、上述の如く、成長法、リソグラフ法等を駆使してトランジスタを形成し、さらに、同一基板上に、回路構成に必要なキャパシタ、抵抗、インダクタ、ストリップライン、これらを接続する接続用ラインや入出力用のパッド等を、エッチング、リフトオフその他の膜形成技術を用いて形成している。製造過程では、通常は、1つの半導体ウエハ上に多数個のMMICが形成され、形成後は、チップ毎にダイシングして分離して、後にそれぞれ、パッケージに実装される。

マイクロ波集積回路は、最終製品の工程又はそれに至る中間工程で、高周波特性の評価試験がなされている。例えば、半導体ウエハ上に形成されたMMICは、ICごとに、マイクロ波用トランジスタのDC用のプローブと、高周波の入出力用のプローブとを、対応するチップ上の入出力ポートに接触させて測定器によりトランジスタを含む回路の動作特性を測定し、製造された各製品の特性を把握している。これらの性能試験は、直流特性と高周波特性の試験の結果が製品規格合否の判断資料とされており、これらの試験で不合格とされたICは、そのまま廃棄されていた。

最終製品過程での特性試験評価により不合格とされた製品には、マイクロ波用トランジスタ回路自体の欠陥のほかに、上記能動素子や素子間の配線の欠陥が含まれ、その原因が明らかである場合も多く、欠陥を除去し修復すれば、製品規格内に入る場合も多いことが考えられる。

本発明は、上記に鑑み、マイクロ波集積回路の性能評価試験の工程で、発見した不良品についての欠陥の原因とその修理方法を見つけ出して、その評価試験工程の場で、欠陥部分を修理して、特性を規格内に入れて製品とするようにして、製品歩留まりを向上させようとするものである。本発明は、そのために、マイクロ波集積回路の評価調製方法及び装置を提供するものである。

本発明のマイクロ波集積回路の評価調製方法は、基板上に形成されたマイクロ波集積回路にインクジェットノズルにより電気的特性微粒子を含有する流体の液滴を吐出して、該基板上に電気的特性微粒子の皮膜を形成して、皮膜形成前後において、回路評価装置のプローブを用いてマイクロ波集積回路の電気的性質の測定を行ない、マイクロ波集積回路の電気的特性を調整することを含む。

この評価調製方法においては、回路評価装置を用いて回路評価をしながら、インクジェットノズルから固体微粉を含む液滴を回路基板上を走査しながら噴射して、該マイクロ波集積回路の欠陥部位を加工処理して、マイクロ波集積回路の電気的特性を調整するものである。

本発明の評価調製装置は、マイクロ波集積回路が形成された基板を保持するためのステージと、ステージ上の基板に形成したマイクロ波集積回路の端子に接触するプローブを含んで回路の電気的特性を測定する回路評価装置と、ステージ上の基板に電気的特性微粒子を含有する流体の液滴を吐出するインクジェットノズルを含むインクジェット装置と、を含んでいる。

この方法では、マイクロ波集積回路の回路評価を行なって規格外であると判断されたとき、測定された回路定数等から欠陥原因と欠陥部位を知り、あるいは、目視的ないし光学的観察により基板上のマイクロ波回路を構成する受動素子、高周波線路、その他の配線路やパッド電極に、形状や構造上の欠陥を発見して、その欠陥部位に、インクジェットノズルから固体微粉を含む液滴で噴射して、皮膜形成して、正常な形状構造にして、回路評価を行なって、性能を規格内に入れることができ、製品歩留まりを高めて生産コストの低減に有効になる。

インクジェット装置は、そのノズルから、マイクロ波集積回路の欠陥部位等に電気的特性微粒子を含有する流体の液滴を吐出して、マイクロ波集積回路又はその基板上に電気的特性微粒子の皮膜を形成して、欠陥部位を修復し、マイクロ波集積回路の電気的特性を所定規格内に調整するすることができ、製品歩留まりを高めて生産コストの低減に有効になる。

実施の形態1.
本発明のマイクロ波集積回路の評価調製方法においては、マイクロ波集積回路は、基板上に形成したマイクロ波用能動素子、例えばマイクロ波用トランジスタ、を含み、又は、基板上に形成したマイクロ波導体、即ち、マイクロ波伝送路、を含むマイクロ波回路を含んでいる。さらに、マイクロ波集積回路は、それぞれ別体の基板に形成したマイクロ波トランジスタと、マイクロ波回路と、を接続した半導体装置を含み、また、単一の基板上にトランジスタなどの能動素子と、能動素子を動作せるに必要な受動的素子と高周波的に接続する高周波導体を含むマイクロ波回路と、を形成して、一体化した半導体装置を含む。基板には、半導体基板ないし半導体チップやこれらに分離する前の半導体ウエハを含み、また、セラミック基板、これら基板ないしチップをさらに搭載するための回路基板を含む。

この評価調製方法において、インクジェット装置は、ノズルから、電気的特性微粒子を含有する流体の液滴を吐出して、該基板上に電気的特性微粒子の皮膜を形成するもので、電気的特性微粒子は、マイクロ波集積回路の欠陥部を液滴で補充して皮膜形成し、乾燥硬化後には欠陥部位をなくする。

さらに、評価調製方法は、上記の皮膜形成前後において、回路評価装置のプローブを用いてマイクロ波集積回路の電気的性質の測定を行ない、上記の欠陥部位への皮膜形成により、マイクロ波集積回路を所定の電気的特性に調整する。そこで、回路評価装置により、マイクロ波集積回路の電気的性質を測定しながら、欠陥部位を見つけ、インクジェット装置により欠陥部位に皮膜形成して、再度測定することを繰り返して、マイクロ波集積回路の電気的特性を所定の規格内に入れるように操作する。

電気的特性、特にマイクロ波特性、を低下させるような欠陥は、さまざまであるが、欠陥部位の態様によって、例えば、欠陥部位が、基板上回路の一部をなす導体膜や抵抗膜などデホジット膜の一部に切欠きや孔などの欠損部である場合が多く、このときは、デホジット膜と略同一の電気的特性を有する金属や抵抗材料粉末を有する液滴のジェットで、欠陥部位を塗布して被覆し、欠損部を充填する。

欠陥部位は、高周波伝送路の幅又は長さが規定値より小さい不足部位があり、この場合には、伝送路と同じ又は近似した電気的特性の微粒子材料の液滴を塗布して伝送路を拡幅ないし延長する皮膜を形成して、硬化後には、伝送路を所定の幅ないし長さに拡大する。このように、マイクロ波集積回路にはマイクロストリップ回路などマイクロ波伝送路を含み、インクジェットノズルによりストリップ幅を拡張修正しながら、回路評価装置が高周波特性を測定することを繰り返して、回路特性を所定の規格範囲に調製することができる。

さらに、欠陥部は、平衡型回路では、対をなす回路素子の寸法形状の非対称を含み、インクジェット装置からの皮膜は、これを対称にするように調整する。

電気的特性微粒子は、欠陥部位を被覆して補充し、回路特性を規格に入れることのできる材料から適宜選ばれるが、通常は、基板や回路の表面に形成されて補修を要する皮膜に電気的性質が略同一であるような材料が使用される。また同一の材料を使用することもできる。しかし、インクジェット法ではデポジット膜と同一の材料からの皮膜形成が困難である場合には、電気的特性の似た成分組成の異なった材料の微粒子を選ぶこともできる。

このようなインクの電気的特性微粒子材料には、補修すべき導体層を形成するのに金属、例えば、銅Cu、銀Ag、金Auが利用され、抵抗層の形成には高抵抗の合金、炭素及び半導体が利用される。また、絶縁層や誘電体層の形成には酸化物、例えば、シリカ(SiO)アルミナやガラスが利用でき、時には、高誘電性のペロブスカイト相など複合酸化物が利用される。これらの材料は、微粉末として、有機溶剤系に分散され、インクとされる。粒子径は、通常、1μm以下、好ましくは、100nm以下、特に、50nm以下に調製する。

インクジェットに使用するインクは、溶剤を含み、溶剤は、上記材料微粒子を分散して均一な混合物にするもので、適度の揮発性の溶剤が好ましく、上記微粒子に対して、好ましくは、水、炭化水素類、アルコール類、エーテル類が利用できる。

溶剤と電気的特性の微粒子とから成るインクは、インクジェット装置のノズルから多数の液滴として噴射され、欠陥部位の対象物表面に塗付され、所望形状の塗膜を形成する。塗膜は、溶剤の揮発により乾燥して、微粉末が膜状に固結し欠陥部位周りの素子と一体化する。

液滴からの基板上に形成した塗膜は、基板上で加温されて、溶剤を揮発除去し、微粒子の皮膜の固結を促進するのが好ましい。このために、集積回路の基板を支持するステージに、ヒータを設けて、一定温度に基板を加熱する方法や、レーザを基板の表面に照射して基板を加熱する方法が利用できる。吐出された微粒子の皮膜を加熱することは、微粒同士の拡散結合を促進して、皮膜の緻密化に有効である。加熱温度は、微粒子の種類と性質(酸化容易性、凝結性)、溶剤の種類と性質(沸点、揮発速度)、基板の種類、特に、マイクロ波集積回路の構造や構成材料で定まる最高の加熱速度などに依存するが、上記溶剤は、この温度範囲で迅速に揮発するように成分を選ぶ。

加温中のマイクロ波集積回路の温度は、金属微粉末では、例えば、30〜250℃の範囲を選ぶことができる。この温度範囲の高温側において、金属微粒子が粒径1μm以下特に、100nm以下であるときには、表面上の多数の微粒子から成る粒子皮膜が自己拡散を伴なって緻密一体化した皮膜に変化して、基板ないし回路構成素子の表面に固着して一体化する。

マイクロ波集積回路の加温は、インクジェットによる塗膜形成工程中に行なっても良い。また、加温は、インクジェット装置による皮膜形成した後、回路評価装置による回路の測定の工程の前に行なうことができる。別の態様は、加温工程を、一連の皮膜形成と回路の評価工程との繰り返しにより評価調製した後に、行なうともできる。

この評価調製方法には、冷却工程を含めてよく、特に、インクジエットによる皮膜形成の工程での基板温度を、集積回路の電気特性評価時に所定の測定温度に迅速に調節するために備えてもよい。特に、上記加温工程と共に備えて、皮膜形成の工程での加温の後に電気特性評価時に迅速に冷却するようにしてもよい。このような温度調節装置は、基板を支持するステージに設けてもよく、特に、加熱−冷却素子を設けて、基板の加温と冷却を即時に制御するのが良い。

ここに使用するインクジェット装置は、原理的には、印刷用のジェットプリンタとして利用されるものとおなじであるが、小型のケース内に振動部材と吐出用のノズルとを含むインク室と、インク室にインクを供給する供給管路を含んで形成されている。振動部材のインク室側への1回の振れにより、インク室内のインクが加圧されてその一滴がノズルから吐出される。振動部材の振動は、振動板を磁性材料で形成して電気信号により電磁的に駆動する方法や、振動部材を圧電材料により形成し電気信号により振動部材を伸縮させて駆動する方法が利用できる。振動部材の1回の振動毎に液滴1個を放出させ、振動板を高い周波数で振動駆動することにより、多数の液滴を短時間で表面に当てて、塗膜を形成する。

これらのインクジェット装置は、ノズルにインクを供給する供給管路と振動部材の振動制御用信号電線とを含む適当な管体などの支持体により結合支持されている。好ましい形態は、インクジェット装置自体を基板上方に移動査可能な構造体としてまとめてある。1つの実施形態は、支持体を走査装置に取着して、基板上方において、ノズルの狙いを基板上面所望の位置に配向するために、1次元ないし2次元走査できるように配置されている。

インクジエット装置は2個以上設けるのが好ましく、各インクノズルから異なった種類の微粒子を吐出するように準備しておき、欠陥部位毎に欠陥部位に要する皮膜材料に切り替えて吐出することができる。このためには、2個以上のインクジエット装置を皮膜材料毎に切り替えて走査できる走査装置が利用される。

上記のように本発明の評価調製方法は、製造されたマイクロ波集積回の電気的性質を、製造直後と、さらに欠陥部位の皮膜形成後に計測するための回路評価装置を備えて、回路特性を評価しながらインクジェット法で皮膜形成を行なう。この方法に使用する回路評価方法は、製造すべき回路の要求される特性に対応して、回路網パラメータを使用し、パラメータを測定して、マイクロ波集積回の性能を評価する。このための評価装置には、高周波測定装置や半導体パラメータ測定装置などが利用される。回路網パラメータは、AパラメータやYパラメータが利用できるが、好ましくは、Sパラメータを利用する。

Sパラメータは、二端子対回路網において、入射波電力の1/2乗をa、aとし、反射波電力の1/2乗をb、bとした時(a及びbの添字1は一の端子対側、2は他の端子対側を示す)、次式
=s11+s12 及び、
=s21+s22
で定義される4つのパラメータs11、s12、s21及びs22をSパラメータという。Sパラメータは、他のパラメータ、例えば、Yパラメータより、測定が容易であり、取り扱い易く、他のパラメータへの変換も計算が容易である。

Sパラメータ回路評価装置は、マイクロ波用トランジスタを含むマイクロ波集積回路に対して高周波入力端子と出力端子にそれぞれ接続する高周波入力用のプローブと高周波出力用プローブと、各高周波入出力プローブに高周波ケーブルで接続されたパラメータ解析装置(ネットワークアナライザ)と、からなっており、高周波入出力プローブを通じて、集積回路の高周波入力用と出力用の端子での入射電力と反射電力を測定して、4つのSパラメータを算出する。この回路評価装置は、集積回路の直流電源用のプローブを備えており、これら直流電源の電圧の変化ともに、マイクロ波の周波数を変更しながら、Sパラメータを自動的に短時間で求めることができる。集積回路は、実測されたSパラメータにより仕様規格に適合するものと、規格外としてされるものとに区分できる。規格外とされた集積回路は、Sパラメータにより、マイクロ波集積回路の欠陥部位ないし修正が必要な部位を予測することができる場合がある。

規格外と判定された集積回路は、欠陥部位ないし修正が必要な部位を確認しながら、上記のインクジェット装置を用いて、その部位に電気特性微粒子を含むインクを吐出して、皮膜形成して再度、回路評価装置によりパラメータ測定を行い、仕様規格に入るまでこれらの操作を繰り返す。最終的の規格内に入ったときに、製品とされる。

このようなマイクロ波集積回路の評価調製装置は、上記のインクジェット装置と、マイクロ波集積回路を載置固定するステージと、上記の回路評価装置と、ステージ上のマイクロ波集積回路に対するインクジェットノズルの狙いを相対的に走査する走査装置とを含んでいる。走査装置は、ステージを走査させてもよく、また、インクジェット装置を走査させてもよい。走査装置は、インクジェット装置のノズルの狙いを回路基板上の吐出すべき部位に位置づけて移動させるものであるが、さらに、ノズルから基板表面など平面上に吐出されて各液滴が、互いに一部重なりながら線状に、最終的には面状に、つながるようにノズルの狙いを吐出ごとにわずかに移動させる制御する。

さらに、評価調製装置は、上記の回路評価装置のプローブをマイクロ波集積回路の端子に接触保持させるプローブ保持機構を備えている。

本発明の評価調製方法と装置は、特に、モノリシックマイクロ波集積回路(MMIC)に好適に適用でき、特に、半導体ウエハ上に多数配置された集積回路がダイシング前に回路評価試験工程で適用することができる。

このような装置は、製造されたマイクロ波集積回路の完成後に特性検査して完成品が仕様規格を満たさなかった場合には、本装置で要改訂部分の新たな配線形成・絶縁膜形成を行うことができ、仕様を満たす製品に作り直すことができる。これにより、従来の如く、マイクロ波集積回路の製造工程において検査により発見した不良品を除外する必要はなくなり、その場で修理して不良品を合格品に作直すことができ、不良率をゼロに近づけることができる。

図1に示す例では、マイクロ集積回路の評価調製装置として、上面10にマイクロ波集積回路5を載置するステージ1と、ステージ1上に、この例は、3つのインクジェット装置2(2a、2b、2c)を支持して制御する駆動アーム28を備えたインクジェット制御装置20(本体部省略)とを備え、さらに、Sパラメータ測定用の一対の高周波プローブ3(3a、3b)が先端導体をマイクロ波集積回路5の入出力端子に接触した状態で備えている。

この例は、駆動アーム28が、ステージ1の上面10に平行で直交する2方向(x−y方向)に走査可能にされ、その法線方向(z方向に)に昇降させて精密な位置付けを可能にしている。3つのインクジェット装置3は、駆動アーム28に駆動軸27に取着された回転板29に軸廻りに固定されており、インクジェット装置3は、先端のノズル21から、異なった種類の電気特性を有する微粉末のインクが下方に配向して吐出可能に配置され、3つのインクジェット装置3a、3b、3cを回転させることにより、所要のインクジェット装置3を所定の部位に位置付け選択できるようにされている。

図2は、さらに、マイクロ波集積回路5の例として、高周波電力増幅器のMMICを製造して未分離の状態の半導体ウエハ50の一部を示している。各マイクロ波集積回路5は、2段結合のプシュップル接続のマイクロ波用バイポーラトランジスタ51a、51bが、高周波路54により接続され、高周波入力用のパッド電極57aが、入力結合回路56a、53aにより初段トランジスタ51aに接続され、初段トランジスタ51aは段簡結合回路54を介して次段のトランジスタ51bに接続され、このトランジスタ51bは、出力結合回路53b、56bを経て、高周波出力用パッド電極57bに接続されている。

評価調製の操作においては、ウエハ上のマイクロ波集積回路5を順次選んで、直流電源用のプローブ39を電源用バッド59に接触させ、Sパラメータ測定用の一対の高周波プローブ3(3a、3b)は、その先端導体37a、37bをマイクロ波集積回路5の入力用と出力用のパッド電極57a、57bに接触させ、直流電源用のプローブ39から、直流条件を変更しながら、高周波プローブ3(3a、3b)から高周波信号の送受を行って、高周波特性を不図示のネットワークアナライザーにより、Sパラメータを測定する。Sパラメータを参照して、規格外であり、測定過程で回路の欠陥部位を発見したときは、インクジェット装置2を操作して、欠陥部位にノズル21からインクを吐出して、欠陥部を修復し、次いで再度、上記の測定を行う。これらの操作を繰り返して、Sパラメータが規格内に入るまで行う。

本発明の実施形態に係るマイクロ波集積回路の評価調製装置の部分外観図を示す。 本発明の実施形態に係るマイクロ波集積回路の評価調製方法を実施する過程を示すマイクロ波集積回路の上面図を示す。

符号の説明

1 ステージ、2 インクジェット装置、28 駆動アーム、3 高周波プローブ、5 マイクロ波集積回路、50半導体ウエハ。

Claims (7)

  1. マイクロ波集積回路が形成された基板にインクジェットのノズルから電気的特性微粒子を含有する流体の液滴を吐出して、その基板上に電気的特性微粒子の皮膜を形成する工程と、皮膜形成前後において、回路評価用のプローブを用いてマイクロ波集積回路の電気的性質の測定を行なう工程とを含み、マイクロ波集積回路の電気的特性を調整することを特徴とするマイクロ波集積回路の評価調製方法。
  2. 上記基板に対するインクジェットノズルの狙いを走査して、基板上面の所望部位に皮膜形成して、マイクロ波集積回路の電気的特性を変更する請求項1に記載の評価調製方法。
  3. マイクロ波集積回路が、マイクロ波用トランジスタを含み、上記のプローブを用いてSパラメータを測定する請求項1又は2に記載の評価調製方法。
  4. マイクロ波集積回路が形成された基板を保持するためのステージと、ステージ上のマイクロ波集積回路の端子に接触するプローブを含んで回路の電気的特性を測定する回路評価装置と、ステージ上の基板に電気的特性微粒子を含有する流体の液滴を吐出するインクジェットノズルを含むインクジェット装置と、を備えて、
    上記基板上に電気的特性微粒子の皮膜を形成してマイクロ波集積回路の電気的特性を調整することを特徴とするマイクロ波集積回路の評価調製装置。
  5. ステージ又はインクジェットノズルを走査する走査装置を含んで、該走査装置によりマイクロ波集積回路に対するインクジェットノズルの狙いを位置決めしながら基板の所望部位に液滴を吐出して皮膜形成する請求項4に記載の評価調製装置。
  6. マイクロ波集積回路が、マイクロ波用トランジスタを含み、上記の回路評価装置が、Sパラメータ測定器である請求項4又は5に記載の評価調製装置。
  7. 評価調製装置が、基板を加温して皮膜を乾燥固化させる加温装置を含む請求項4ないし6いずれかに記載の評価調製装置。
JP2003301060A 2003-08-26 2003-08-26 マイクロ波集積回路の評価調製方法及び装置 Pending JP2005072319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003301060A JP2005072319A (ja) 2003-08-26 2003-08-26 マイクロ波集積回路の評価調製方法及び装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003301060A JP2005072319A (ja) 2003-08-26 2003-08-26 マイクロ波集積回路の評価調製方法及び装置
US10/893,371 US6911837B2 (en) 2003-08-26 2004-07-19 Method and apparatus for evaluating and adjusting microwave integrated circuit

Publications (1)

Publication Number Publication Date
JP2005072319A true JP2005072319A (ja) 2005-03-17

Family

ID=34213868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301060A Pending JP2005072319A (ja) 2003-08-26 2003-08-26 マイクロ波集積回路の評価調製方法及び装置

Country Status (2)

Country Link
US (1) US6911837B2 (ja)
JP (1) JP2005072319A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2441447A1 (en) * 2003-09-18 2005-03-18 Ibm Canada Limited - Ibm Canada Limitee Method and apparatus for electrical commoning of circuits
US7274194B1 (en) * 2006-03-17 2007-09-25 Lexmark International, Inc. Apparatuses and methods for repairing defects in a circuit
US8098384B1 (en) * 2010-08-02 2012-01-17 Cheng Uei Precision Industry Co., Ltd. Coplanarity-testing machine
US20140010952A1 (en) * 2012-01-02 2014-01-09 Noam ROSENSTEIN Pcb repair of defective interconnects by deposition of conductive ink
EP2706559A1 (en) * 2012-09-11 2014-03-12 Alcatel Lucent Method for manufacturing a circuit, circuit, method and computer program for adjusting a component
TWI621859B (zh) * 2016-08-02 2018-04-21 Mpi Corp 量測系統
RU2680161C1 (ru) * 2018-04-27 2019-02-18 Публичное акционерное общество "Радиофизика" Способ тестирования гис свч

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193145A (en) * 1986-02-19 1987-08-25 Fujitsu Ltd Characteristic adjusting method for mmic apparatus
JPH06209076A (ja) * 1993-01-12 1994-07-26 Nippondenso Co Ltd 高周波集積回路装置の調整方法
JPH11233009A (ja) * 1998-02-17 1999-08-27 Canon Inc 回路基板のリペア方法
JP2001320153A (ja) * 2000-05-09 2001-11-16 Seiko Epson Corp 電流値の制御方法、回路基板の製造方法、及び電流値制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6113221A (en) * 1996-02-07 2000-09-05 Hewlett-Packard Company Method and apparatus for ink chamber evacuation
DE10084713B3 (de) * 1999-06-18 2012-03-29 Tsi Incorporated System zum Erzeugen eines in der Ladung angepassten Aerosols, Verfahren zum Ionisieren eines Aerosols, Verfahren zum Kennzeichnen eines nicht-flüchtigen Materials sowie eine Aerosol-Landungsanpassungsvorrichtung mit Korona-Entladung
JP4010091B2 (ja) 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法
JP4355436B2 (ja) 2000-10-25 2009-11-04 森村ケミカル株式会社 Method for forming wiring pattern, method for manufacturing circuit board, and method for manufacturing translucent body having light-shielding pattern formed thereon
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP3636349B2 (ja) 2001-09-14 2005-04-06 セイコーエプソン株式会社 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構
JP3948247B2 (ja) 2001-10-29 2007-07-25 セイコーエプソン株式会社 膜パターンの形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193145A (en) * 1986-02-19 1987-08-25 Fujitsu Ltd Characteristic adjusting method for mmic apparatus
JPH06209076A (ja) * 1993-01-12 1994-07-26 Nippondenso Co Ltd 高周波集積回路装置の調整方法
JPH11233009A (ja) * 1998-02-17 1999-08-27 Canon Inc 回路基板のリペア方法
JP2001320153A (ja) * 2000-05-09 2001-11-16 Seiko Epson Corp 電流値の制御方法、回路基板の製造方法、及び電流値制御装置

Also Published As

Publication number Publication date
US20050046435A1 (en) 2005-03-03
US6911837B2 (en) 2005-06-28

Similar Documents

Publication Publication Date Title
US7087523B2 (en) Method for producing a structure using nanoparticles
KR100425391B1 (ko) 반도체 장치 및 그 제조 방법, 회로기판 및 전자기기
US8984748B2 (en) Singulated semiconductor device separable electrical interconnect
US6720522B2 (en) Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining
US7126358B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6922069B2 (en) Needle assembly of probe card
US7405581B2 (en) Probing system uses a probe device including probe tips on a surface of a semiconductor die
US6861858B2 (en) Vertical probe card and method for using the same
US6875950B2 (en) Automated laser trimming of resistors
US6074893A (en) Process for forming fine thick-film conductor patterns
JP4610811B2 (ja) Probe manufacturing method and apparatus
US7189360B1 (en) Circular chemiresistors for microchemical sensors
EP1506428B1 (en) Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer
US5729437A (en) Electronic part including a thin body of molding resin
US7091733B2 (en) Reliability evaluation test apparatus, reliability evaluation test system, contactor, and reliability evaluation test method
US7390740B2 (en) Sloped vias in a substrate, spring-like contacts, and methods of making
US4567432A (en) Apparatus for testing integrated circuits
KR0127264B1 (ko) 반도체 장치의 제조방법
US9081037B2 (en) Attachment of an electrical element to an electronic device using a conductive material
US6432752B1 (en) Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
JP3861854B2 (ja) 電気回路の製造方法
JP4171513B2 (ja) コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、及び、試験装置
EP0637057B1 (en) Method and apparatus for depositing metal fine lines on a substrate
US6121058A (en) Method for removing accumulated solder from probe card probing features
JP3020574B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060808

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928