JP3636349B2 - 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 - Google Patents
強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 Download PDFInfo
- Publication number
- JP3636349B2 JP3636349B2 JP2001279754A JP2001279754A JP3636349B2 JP 3636349 B2 JP3636349 B2 JP 3636349B2 JP 2001279754 A JP2001279754 A JP 2001279754A JP 2001279754 A JP2001279754 A JP 2001279754A JP 3636349 B2 JP3636349 B2 JP 3636349B2
- Authority
- JP
- Japan
- Prior art keywords
- sol
- thin film
- ferroelectric
- ferroelectric thin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Ink Jet (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構に係わり、特に、強誘電体前駆体のゾルの無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構に関する。
【０００２】
【従来の技術】
以下、従来の強誘電体薄膜の成膜方法について説明する。
この強誘電体薄膜は例えばＦｅＲＡＭ(ferroelectric random-access memory)に用いられる。ＦｅＲＡＭは、強誘電体薄膜をＤＲＡＭ(dynamic random-access memory)の蓄積コンデンサ材料として用い、その分極ヒステリシス現象を利用した不揮発性メモリ素子である。
【０００３】
強誘電体薄膜を成膜する場合、まず、必要な成分を含む強誘電体前駆体のゾルを調合しておき、このゾルをウエハ全面上に回転塗布する。その後、所定温度で所定時間の熱処理（シンター）を行ってゾルを結晶化させる。次いで、この結晶化した強誘電体薄膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより強誘電体薄膜上にレジストパターンを形成し、このレジストパターンをマスクとして強誘電体薄膜をエッチングする。これにより、ＦｅＲＡＭの強誘電体薄膜が成膜される。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の強誘電体薄膜の成膜方法では、調合した強誘電体前駆体のゾルをウエハ全面上に回転塗布し、ゾルの多くがウエハの回転により該ウエハ上から飛ばされ、その飛ばされたゾルは廃棄される。このため、塗布の際にゾルの多くが無駄になっていた。また、回転塗布の場合はウエハ全面上に塗布するため、フォトレジスト膜の塗布、露光、現像及びエッチングの工程が必要であった。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、強誘電体前駆体のゾルの無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る強誘電体薄膜の成膜方法は、インクジェット方式の塗布機構を用いて所定領域に強誘電体前駆体のゾルを塗布する工程と、
このゾルに熱処理を施すことにより、該ゾルを結晶化して強誘電体薄膜を成膜する工程と、
を具備することを特徴とする。
【０００７】
上記強誘電体薄膜の成膜方法によれば、インクジェット方式の塗布機構を用いているため、強誘電体前駆体のゾルを所定領域（必要部分）にのみ塗布することができる。これにより、従来の強誘電体薄膜の成膜方法のように無駄に廃棄されるゾルを低減できるので、低コスト化が可能となる。また、インクジェット方式の塗布機構を用いることにより、パターン化されたゾルの塗布を行うことができるので、従来技術のようにフォトレジスト膜の塗布、露光、現像及びエッチングの工程が不要となる。従って、成膜工程を簡略化することができる。
【０００８】
また、本発明に係る強誘電体薄膜の成膜方法において、上記ゾルを塗布する工程は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布する工程であることも可能である。
【０００９】
また、本発明に係る強誘電体薄膜の成膜方法においては、上記成膜する工程で成膜された強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることも可能である。
【００１０】
本発明に係る半導体装置は、下部電極と、
この下部電極上に形成された強誘電体薄膜と、
この強誘電体薄膜上に形成された上部電極と、
を備えた容量素子を具備し、
上記強誘電体薄膜は、インクジェット方式の塗布機構を用いて強誘電体前駆体のゾルを塗布し、このゾルに熱処理を施すことにより該ゾルを結晶化させて形成されたものであることを特徴とする。
【００１１】
また、本発明に係る半導体装置において、上記強誘電体前駆体のゾルを塗布する際は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布することも可能である。
【００１２】
また、本発明に係る半導体装置においては、上記強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることも可能である。
【００１３】
また、本発明に係る半導体装置において、上記容量素子はトランジスタに接続されていることも可能である。
【００１４】
本発明に係る半導体装置の製造方法は、絶縁膜上に下部電極を形成する工程と、
この下部電極上にインクジェット方式の塗布機構を用いて強誘電体前駆体のゾルを塗布し、このゾルに熱処理を施すことにより該ゾルを結晶化させて強誘電体薄膜を形成する工程と、
この強誘電体薄膜上に上部電極を形成する工程と、
を具備することを特徴とする。
【００１５】
上記半導体装置の製造方法によれば、インクジェット方式の塗布機構を用いることにより、強誘電体前駆体のゾルを下部電極上にのみ塗布することができる。これにより、従来の強誘電体薄膜の成膜方法のように無駄に廃棄されるゾルを低減できるので、低コスト化が可能となる。また、インクジェット方式の塗布機構を用いることによりパターン化されたゾルの塗布を行うことができ、下部電極上にのみゾルを塗布することができる。従って、従来技術のようにフォトレジスト膜の塗布、露光、現像及びエッチングの工程が不要となる。よって、成膜工程を簡略化することができる。
【００１６】
また、本発明に係る半導体装置の製造方法において、上記強誘電体前駆体のゾルを塗布する際は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布することも可能である。
【００１７】
また、本発明に係る半導体装置の製造方法においては、上記強誘電体膜を形成する工程で形成された強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることも可能である。
【００１８】
本発明に係るインクジェット方式の塗布機構は、駆動用基板と、
この駆動用基板上に配置されたドライバーＩＣチップと、
このドライバーＩＣチップと駆動用基板との間に配置された圧電体膜と、
この圧電体膜にドライバーＩＣチップからの電圧を印加するためのボンディングワイヤと、
上記駆動用基板内に形成された圧力発生室であって、上記圧電体膜によって加圧される強誘電体前駆体のゾルを入れる圧力発生室と、
この圧力発生室に接続された、ゾルを噴射させるノズル開口部と、
を具備することを特徴とする。
【００１９】
また、本発明に係るインクジェット方式の塗布機構においては、上記圧力発生室が複数設けられ、それに接続されたノズル開口部が複数設けられ、各々の圧力発生室に異なるゾルの成分が入れられ、各々のノズル開口部から異なるゾルの成分が噴射されてゾルの成分を調整しながら塗布するものであることも可能である。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置を示す断面図である。この半導体装置は、強誘電体薄膜をＤＲＡＭの蓄積コンデンサ材料として用い、その分極ヒステリシス現象を利用した不揮発性メモリ素子（ＦｅＲＡＭ）である。
【００２１】
この半導体装置はシリコン基板１を有しており、このシリコン基板１の表面には素子分離膜２が形成されている。シリコン基板１の表面上にはゲート酸化膜３を介してゲート電極４が形成されており、このゲート電極４の側壁にはサイドウオール５が形成されている。シリコン基板１のＬＤＤ(Lightly Doped Drain)領域には低濃度不純物拡散層８が形成されており、シリコン基板１のソース／ドレイン領域には拡散層６，７が形成されている。
【００２２】
ゲート電極を含む全面上には層間絶縁膜９が形成されており、この層間絶縁膜にはソース／ドレイン領域の拡散層上に位置するコンタクトホールが形成されている。このコンタクトホール内にはバリアメタル層１０を介してＷプラグ１１が埋め込まれている。層間絶縁膜９上にはＷプラグ１１に電気的に接続された下部電極１２が形成されており、この下部電極１２上には強誘電体薄膜１３が形成されている。この強誘電体薄膜１３上には上部電極１４が形成されている。上部電極１４、強誘電体薄膜１３及び下部電極１２により容量素子２９が構成されている。なお、強誘電体薄膜１３は、それの微小部分が他の部分と組成が異なるものであっても良い。
【００２３】
図２〜図５は、図１に示す半導体装置を製造する方法を示す断面図である。図６は、図５に示す工程で用いるインクジェット方式の塗布機構の一例を概略的に示す断面図である。
【００２４】
まず、図２に示すように、シリコン基板１の表面上に素子分離膜２を形成し、素子分離膜２の相互間のシリコン基板１上にゲート絶縁膜であるゲート酸化膜３を熱酸化法により形成する。素子分離膜２としては、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレンチなどの構造を用いることができる。
【００２５】
この後、ゲート酸化膜３の上にＣＶＤ(Chemical Vapor Deposition)法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、多結晶シリコン膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート酸化膜３の上には多結晶シリコンからなるゲート電極４が形成される。
【００２６】
次に、ゲート電極４及び素子分離膜２をマスクとしてシリコン基板１に不純物イオンをイオン注入する。その後、ゲート電極４を含む全面上に例えばシリコン窒化膜をＣＶＤ法により堆積する。次に、このシリコン窒化膜をエッチバックすることにより、ゲート電極４の側壁にはサイドウオール（側壁材）５が形成される。
【００２７】
この後、ゲート電極４及びサイドウオール５をマスクとしてシリコン基板１に不純物イオンをイオン注入し、シリコン基板１に熱処理を施す。これにより、シリコン基板１のソース／ドレイン領域には自己整合的にソース／ドレイン領域の拡散層６，７が形成され、シリコン基板１のＬＤＤ領域には低濃度不純物層８が形成される。
【００２８】
次に、図３に示すように、ゲート電極４及びサイドウオール５を含む全面上にＳｉＯ2からなる層間絶縁膜９をＣＶＤ法により堆積する。この後、この層間絶縁膜９の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜９上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜９をエッチングすることにより、層間絶縁膜９にはソース／ドレイン領域の拡散層６，７それぞれの上に位置するコンタクトホール９ａが形成される。次いで、レジストパターンを剥離する。
【００２９】
次いで、図４に示すように、コンタクトホール９ａ内及び層間絶縁膜９上にスパッタリングによりバリアメタル層１０を形成し、このバリアメタル層上にＷ膜１１を形成する。次いで、層間絶縁膜９上に存在するＷ膜及びバリアメタル層を層間絶縁膜９が露出するまでＣＭＰ(Chemical Mechanical Polishing)研磨又はエッチバックして除去する。これにより、コンタクトホール９ａ内にはＷ膜が埋め込まれ、バリアメタル層１０を介してＷプラグ１１が形成される。
【００３０】
次いで、このＷプラグ１１及び層間絶縁膜９の上にＰｔ、Ｉｒ／ＩｒＯ2などの導電膜をスパッタリングにより堆積させ、この導電膜をパターニングする。これにより、層間絶縁膜９上にはＷプラグ１１に電気的に接続された導電膜からなる下部電極１２が形成される。
【００３１】
この後、図５に示すように、下部電極１２上に必要な成分を含む強誘電体前駆体のゾルを図６に示すインクジェット方式の塗布機構を用いて塗布する。この塗布機構は下部電極１２上にのみ塗布することができるものである。なお、この塗布機構を用いて塗布する際は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布しても良い。
【００３２】
次いで、このゾルに３００〜８００℃の温度で１０分〜２時間程度の熱処理（シンター）を施してゾルを結晶化させる。これにより、下部電極１２上には強誘電体薄膜１３が成膜される。この強誘電体薄膜１３における微小部分は他の部分と組成の異なる強誘電体となっていても良い。なお、酸素雰囲気での熱処理による結晶化に先立って結晶化の起こらない温度範囲で溶媒を蒸散し、加水分解反応や熱分解を進めるための熱処理を施す場合も有る。
【００３３】
次いで、図１に示すように、この強誘電体薄膜１３を含む全面上にＰｔ、Ｉｒ／ＩｒＯ2などの導電膜をスパッタリングにより堆積させ、この導電膜をパターニングする。これにより、強誘電体薄膜１３上には導電膜からなる上部電極１４が形成される。このようにして上部電極１４、強誘電体薄膜１３及び下部電極１２からなる容量素子２９が形成される。
【００３４】
上記強誘電体のゾルとしては、公知のいずれの金属酸化物強誘電体をも用いることができ、例えば、ペロフスカイト構造のチタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸鉛（ＰｂＴｉＯ3）、ＰｂＺｒＯ3とＰｂＴｉＯ3の固溶体にＬａを添加したＰＬＺＴ等が代表例として挙げられる。また、その他として、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等が挙げられる。また、上記強誘電体前駆体のゲルは、必要な金属の有機化合物の混合物でありこれらも公知の化合物を用いて良い。例えばＳＢＴの前駆体としては特開平１１−８０１８１号公報に開示されたものを使用することができ、その場合Ｓｒ アルコキシド（例えば、Ｓｒ(ＯＣ2Ｈ4ＯＣＨ3)2）をアルコール（例えば、メトキシエタノール）中でＢｉ アルコキシド（例えば、Ｂｉ(ＯＣ2Ｈ5)2）と反応させて、Ｓｒ−Ｂｉ ダブルアルコキシド（例えば、Ｓｒ[ Ｂｉ(ＯＲ)4]2）を生成させ、次いで、これとＴａ アルコキシド（例えば、Ｔａ(ＯＣ2Ｈ5)5）と反応させて得られるＳｒ −Ｂｉ −Ｔａ の複合アルコキシドの溶液を用いる。
【００３５】
なお、本実施の形態ではインクジェット方式の塗布機構を用いて下部電極上にのみ強誘電体前駆体のゾルを塗布しているが、微細な島状の下部電極上に正確に塗布するのは困難な場合も多い。その場合には必要な一帯に連続してゾルを塗布しても良く、この場合はフォトリソグラフィ・エッチング工程が必要になる場合も有るものの、回転塗布に比べれば必要なゾル量はごく少量で済む利点は失われない。
【００３６】
次に、図６に示すインクジェット方式の塗布機構について説明する。本発明におけるインクジェット方式の塗布機構とは、プリンターで多く用いられているインクの微小な液滴を吐出（噴射）して基体（プリンターの場合は紙）に塗布する機構あるいは装置のことであり、本発明ではインクではなく強誘電体前駆対ゲルの微小な液滴を吐出して基体の目的個所に塗布するのであるが、その詳細を図６を用いて説明する。
【００３７】
このインクジェット方式の塗布機構はＳｉからなる駆動用基板１５を有している。この駆動用基板１５の下面にはステンレス製の薄い板からなるノズル基板１６が配置されている。駆動用基板１５の上面にはＳｉからなる対向基板１７が配置されている。対向基板１７の下面と駆動用基板１５との間にはピエゾ素子などからなる圧電体膜（ＰＺＴ）１８が配置されている。対向基板１７の上面には有機フィルム(PPS Film)１９が配置されており、この有機フィルム１９の上面にはステンレス製の薄い板からなる基板２０が配置されている。有機フィルム１９及び基板２０の内側且つ対向基板１７の上面にはドライバーＩＣチップ２１が配置されている。
【００３８】
対向基板１７にはゾル流路１７ａが設けられており、ゾル流路１７ａの一端にはゾル導入口２０ａが形成されている。このゾル導入口２０ａは、基板２０及び有機フィルム１９に設けられており、ゾルをゾル流路１７ａ内に導入するためのものである。ゾル流路１７ａの他端にはゾル供給部１５ａの一端が連通して設けられており、ゾル供給部１５ａの他端には圧力発生室１５ｂが連通して設けられている。ゾル供給部１５ａ及び圧力発生室１５ｂは駆動用基板１５に設けられている。
【００３９】
圧力発生室１５ｂの上部には圧電体膜１８が位置している。圧力発生室１５ｂの下部にはゾル滴を吐出させるノズル開口部１６ａ，１６ｂが形成されており、このノズル開口部１６ａ，１６ｂはノズル基板１６に設けられている。圧力発生室１５ｂは複数設けられていても良く、それに接続されたノズル開口部１６ａ，１６ｂも複数設けられていても良く、この場合、各々の圧力発生室に異なるゾルの成分が入れられ、各々のノズル開口部から異なるゾルの成分が噴射されるようにしても良い。
【００４０】
圧電体膜１８の上下には図示せぬ電極層が形成されている。対向基板１７には圧電体膜１８上に位置する空間１７ｂが設けられている。この空間１７ｂは、圧力発生室１５ｂに圧力を発生させるための圧電体膜の運動を阻害しない程度のものである。
【００４１】
前記電極層にはボンディングワイヤ２２の一端が電気的に接続されており、このボンディングワイヤ２２の他端はドライバーＩＣチップ２１に電気的に接続されている。対向基板１７の上には配線パターン２３が形成されている。この配線パターン２３にはボンディングワイヤ２４の一端が電気的に接続されており、ボンディングワイヤ２４の他端はドライバーＩＣチップ２１に電気的に接続されている。
【００４２】
次に、上記インクジェット方式の塗布機構を用いて実際に前駆体ゾルを塗布する際の動作について説明する。
【００４３】
ゾル導入口２０ａからゾル流路１７ａにゾルを導入し、ゾル供給部１５ａを介して圧力発生室１５ｂにゾルを満たす。そして、ドライバーＩＣチップ２１からボンディングワイヤ２２，２４を介して圧電体膜の上下の電極層間に電界をかけることで圧電体膜１８を矢印２５の方向にたわませる。このたわんだ分の体積分が圧力発生室１５ｂの容積を減少させ、それにより、その体積減少分の一部のゾルがノズル開口部１６ａ，１６ｂから吐出される。このように吐出したゾルを用いて所定の位置にパターン化されたゾルの塗布を行う。なお、圧力発生室及びノズル開口部それぞれが複数設けられている場合は、各々の圧力発生室に異なる成分のゾルが入れられ、各々のノズル開口部から異なるゾルの成分が噴射されてゾルの成分を調整しながら塗布するようにしても良い。
【００４４】
上記第１の実施の形態によれば、インクジェット方式の塗布機構を用いて強誘電体前駆体のゾルをウエハの必要部分（下部電極上）にのみ塗布することができる。これにより、従来の強誘電体薄膜の成膜方法のように無駄に廃棄されるゾルが無くなるので、低コスト化が可能となる。
【００４５】
また、第１の実施の形態では、インクジェット方式の塗布機構を用いてパターン化されたゾルの塗布を行い、下部電極上にのみゾルを塗布することができる。従って、従来の強誘電体薄膜の成膜方法のようにフォトレジスト膜の塗布、露光、現像及びエッチングの工程が不要となる。よって、成膜工程を簡略化することができる。
【００４６】
図７は、本発明に係る第２の実施の形態による半導体装置を示す断面図である。この半導体装置はＦｅＲＡＭであり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００４７】
第１の層間絶縁膜２６の上には下部電極１２が形成されており、この下部電極１２上には強誘電体薄膜１３が形成されている。この強誘電体薄膜１３の上には上部電極１４が形成されている。上部電極１４、強誘電体薄膜１３及び下部電極１２から容量素子２９が構成されている。
【００４８】
容量素子２９及び第１の層間絶縁膜２６の上には第２の層間絶縁膜２７が形成されている。第１及び第２の層間絶縁膜２６には、ソース／ドレイン領域の拡散層６，７及び上部電極１４それぞれの上に位置するコンタクトホールが形成されている。これらコンタクトホール内及び第２の層間絶縁膜２７上にはＡｌ合金配線２８ａ，２８ｂが形成されている。Ａｌ合金配線２８ａは拡散層６に接続されている。Ａｌ合金配線２８ｂの一端は拡散層７に接続されており、Ａｌ合金配線２８ｂの他端は上部電極１４に接続されている。
【００４９】
図８〜図１１は、図７に示す半導体装置を製造する方法を示す断面図であり、図１〜図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５０】
図８に示すように、ゲート電極４及びサイドウオール５を含む全面上にＳｉＯ2からなる第１の層間絶縁膜２６をＣＶＤ法により堆積する。次いで、第１の層間絶縁膜２６上に下部電極１２を形成する。
【００５１】
次に、図９に示すように、下部電極１２上に強誘電体前駆体のゾルを図６に示すインクジェット方式の塗布機構を用いて塗布する。
【００５２】
この後、図１０に示すように、容量素子２９を含む全面上にＳｉＯ2からなる第２の層間絶縁膜２７をＣＶＤ法により堆積する。
【００５３】
次いで、図１１に示すように、第２の層間絶縁膜２７の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の層間絶縁膜２７上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第１及び第２の層間絶縁膜２６，２７をエッチングすることにより、層間絶縁膜２６，２７にはソース／ドレイン領域の拡散層６，７及び上部電極１４それぞれの上に位置するコンタクトホール２７ａ〜２７ｃが形成される。次いで、レジストパターンを剥離する。
【００５４】
次に、図７に示すように、コンタクトホール２７ａ〜２７ｃ内及び第２の層間絶縁膜２７上にバリアメタル層（図示せず）をスパッタリングにより堆積し、このバリアメタル層上にＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜をパターニングすることにより、第２の層間絶縁膜２７上及びコンタクトホール内には、拡散層６と電気的に接続されたＡｌ合金配線２８ａ及び拡散層７と上部電極１４とを接続するＡｌ合金配線２８ｂが形成される。
【００５５】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００５６】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、インクジェット方式の塗布機構におけるノズル開口部を複数設け、成分の異なる強誘電体前駆体のゾルを各々のノズル開口部から噴射することによりゾルの成分を調整しながら塗布することが可能となる。さらには塗布機構を複数用いてもかまわない。図６に示すインクジェット方式の塗布機構は二つのノズル開口部１６ａ，１６ｂを備えているが、ノズル開口部の数は適宜変更して実施可能であり、三つ以上のノズル開口部を備えたインクジェット方式の塗布機構を用いることも可能である。また、各ノズル（あるいは塗布機構）からはそれぞれ単独の金属を含むゾルを噴射することも可能であるし、それぞれ異なる任意の割合の複数の金属を含むゾルを噴射することも可能である。このようなインクジェット方式の塗布機構を用いることにより、強誘電体薄膜に必要な性能に応じて種々の場所に種々の強誘電体薄膜を成膜することが可能となる。即ち、必要な場所に必要な組成を持つ強誘電体薄膜を成膜でき、ウエハ内の任意の場所に異なる特性を持つ強誘電体薄膜を成膜することができる。例えばウエハ面内に連続的に組成の変化する強誘電体を形成することもできるので強誘電体組成の最適化などには特に有効な手段となる利点がある。
【００５７】
また、上記実施の形態では、強誘電体薄膜をＦｅＲＡＭに適用しているが、これに限定されるものではなく、種々の用途に強誘電体薄膜を適用することも可能である。
【００５８】
【発明の効果】
以上説明したように本発明によれば、インクジェット方式の塗布機構を用いているため、強誘電体前駆体のゾルを所定領域（必要部分）にのみ塗布することができる。したがって、強誘電体前駆体のゾルの無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構を提供することができる。
【図面の簡単な説明】
【図１】 本発明に係る第１の実施の形態による半導体装置を示す断面図である。
【図２】 図１に示す半導体装置を製造する方法を示す断面図である。
【図３】 図１に示す半導体装置を製造する方法を示すものであり、図２の次の工程を示す断面図である。
【図４】 図１に示す半導体装置を製造する方法を示すものであり、図３の次の工程を示す断面図である。
【図５】 図１に示す半導体装置を製造する方法を示すものであり、図４の次の工程を示す断面図である。
【図６】 図５に示す工程で用いるインクジェット方式の塗布機構の一例を概略的に示す断面図である。
【図７】 本発明に係る第２の実施の形態による半導体装置を示す断面図である。
【図８】 図７に示す半導体装置を製造する方法を示す断面図である。
【図９】 図７に示す半導体装置を製造する方法を示すものであり、図８の次の工程を示す断面図である。
【図１０】 図７に示す半導体装置を製造する方法を示すものであり、図９の次の工程を示す断面図である。
【図１１】 図７に示す半導体装置を製造する方法を示すものであり、図１０の次の工程を示す断面図である。
【符号の説明】
１…シリコン基板
２…素子分離膜
３…ゲート酸化膜
４…ゲート電極
５…サイドウオール
６，７…ソース／ドレイン領域の拡散層
８…低濃度不純物拡散層
９…層間絶縁膜
９ａ…コンタクトホール
１０…バリアメタル層
１１…Ｗプラグ
１２…下部電極
１３…強誘電体薄膜
１４…上部電極
１５…駆動用基板
１５ａ…ゾル供給部
１５ｂ…圧力発生室
１６…ノズル基板
１６ａ，１６ｂ…ノズル開口部
１７…対向基板
１７ａ…ゾル流路
１７ｂ…空間
１８…圧電体膜（ＰＺＴ）
１９…有機フィルム(PPS Film)
２０…基板
２０ａ…ゾル導入口
２１…ドライバーＩＣチップ
２２，２４…ボンディングワイヤ
２３…配線パターン
２５…矢印
２６…第１の層間絶縁膜
２７…第２の層間絶縁膜
２７ａ〜２７ｃ…コンタクトホール
２８ａ，２８ｂ…Ａｌ合金配線
２９…容量素子
【発明の属する技術分野】
本発明は、強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構に係わり、特に、強誘電体前駆体のゾルの無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構に関する。
【０００２】
【従来の技術】
以下、従来の強誘電体薄膜の成膜方法について説明する。
この強誘電体薄膜は例えばＦｅＲＡＭ(ferroelectric random-access memory)に用いられる。ＦｅＲＡＭは、強誘電体薄膜をＤＲＡＭ(dynamic random-access memory)の蓄積コンデンサ材料として用い、その分極ヒステリシス現象を利用した不揮発性メモリ素子である。
【０００３】
強誘電体薄膜を成膜する場合、まず、必要な成分を含む強誘電体前駆体のゾルを調合しておき、このゾルをウエハ全面上に回転塗布する。その後、所定温度で所定時間の熱処理（シンター）を行ってゾルを結晶化させる。次いで、この結晶化した強誘電体薄膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより強誘電体薄膜上にレジストパターンを形成し、このレジストパターンをマスクとして強誘電体薄膜をエッチングする。これにより、ＦｅＲＡＭの強誘電体薄膜が成膜される。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の強誘電体薄膜の成膜方法では、調合した強誘電体前駆体のゾルをウエハ全面上に回転塗布し、ゾルの多くがウエハの回転により該ウエハ上から飛ばされ、その飛ばされたゾルは廃棄される。このため、塗布の際にゾルの多くが無駄になっていた。また、回転塗布の場合はウエハ全面上に塗布するため、フォトレジスト膜の塗布、露光、現像及びエッチングの工程が必要であった。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、強誘電体前駆体のゾルの無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る強誘電体薄膜の成膜方法は、インクジェット方式の塗布機構を用いて所定領域に強誘電体前駆体のゾルを塗布する工程と、
このゾルに熱処理を施すことにより、該ゾルを結晶化して強誘電体薄膜を成膜する工程と、
を具備することを特徴とする。
【０００７】
上記強誘電体薄膜の成膜方法によれば、インクジェット方式の塗布機構を用いているため、強誘電体前駆体のゾルを所定領域（必要部分）にのみ塗布することができる。これにより、従来の強誘電体薄膜の成膜方法のように無駄に廃棄されるゾルを低減できるので、低コスト化が可能となる。また、インクジェット方式の塗布機構を用いることにより、パターン化されたゾルの塗布を行うことができるので、従来技術のようにフォトレジスト膜の塗布、露光、現像及びエッチングの工程が不要となる。従って、成膜工程を簡略化することができる。
【０００８】
また、本発明に係る強誘電体薄膜の成膜方法において、上記ゾルを塗布する工程は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布する工程であることも可能である。
【０００９】
また、本発明に係る強誘電体薄膜の成膜方法においては、上記成膜する工程で成膜された強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることも可能である。
【００１０】
本発明に係る半導体装置は、下部電極と、
この下部電極上に形成された強誘電体薄膜と、
この強誘電体薄膜上に形成された上部電極と、
を備えた容量素子を具備し、
上記強誘電体薄膜は、インクジェット方式の塗布機構を用いて強誘電体前駆体のゾルを塗布し、このゾルに熱処理を施すことにより該ゾルを結晶化させて形成されたものであることを特徴とする。
【００１１】
また、本発明に係る半導体装置において、上記強誘電体前駆体のゾルを塗布する際は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布することも可能である。
【００１２】
また、本発明に係る半導体装置においては、上記強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることも可能である。
【００１３】
また、本発明に係る半導体装置において、上記容量素子はトランジスタに接続されていることも可能である。
【００１４】
本発明に係る半導体装置の製造方法は、絶縁膜上に下部電極を形成する工程と、
この下部電極上にインクジェット方式の塗布機構を用いて強誘電体前駆体のゾルを塗布し、このゾルに熱処理を施すことにより該ゾルを結晶化させて強誘電体薄膜を形成する工程と、
この強誘電体薄膜上に上部電極を形成する工程と、
を具備することを特徴とする。
【００１５】
上記半導体装置の製造方法によれば、インクジェット方式の塗布機構を用いることにより、強誘電体前駆体のゾルを下部電極上にのみ塗布することができる。これにより、従来の強誘電体薄膜の成膜方法のように無駄に廃棄されるゾルを低減できるので、低コスト化が可能となる。また、インクジェット方式の塗布機構を用いることによりパターン化されたゾルの塗布を行うことができ、下部電極上にのみゾルを塗布することができる。従って、従来技術のようにフォトレジスト膜の塗布、露光、現像及びエッチングの工程が不要となる。よって、成膜工程を簡略化することができる。
【００１６】
また、本発明に係る半導体装置の製造方法において、上記強誘電体前駆体のゾルを塗布する際は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布することも可能である。
【００１７】
また、本発明に係る半導体装置の製造方法においては、上記強誘電体膜を形成する工程で形成された強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることも可能である。
【００１８】
本発明に係るインクジェット方式の塗布機構は、駆動用基板と、
この駆動用基板上に配置されたドライバーＩＣチップと、
このドライバーＩＣチップと駆動用基板との間に配置された圧電体膜と、
この圧電体膜にドライバーＩＣチップからの電圧を印加するためのボンディングワイヤと、
上記駆動用基板内に形成された圧力発生室であって、上記圧電体膜によって加圧される強誘電体前駆体のゾルを入れる圧力発生室と、
この圧力発生室に接続された、ゾルを噴射させるノズル開口部と、
を具備することを特徴とする。
【００１９】
また、本発明に係るインクジェット方式の塗布機構においては、上記圧力発生室が複数設けられ、それに接続されたノズル開口部が複数設けられ、各々の圧力発生室に異なるゾルの成分が入れられ、各々のノズル開口部から異なるゾルの成分が噴射されてゾルの成分を調整しながら塗布するものであることも可能である。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置を示す断面図である。この半導体装置は、強誘電体薄膜をＤＲＡＭの蓄積コンデンサ材料として用い、その分極ヒステリシス現象を利用した不揮発性メモリ素子（ＦｅＲＡＭ）である。
【００２１】
この半導体装置はシリコン基板１を有しており、このシリコン基板１の表面には素子分離膜２が形成されている。シリコン基板１の表面上にはゲート酸化膜３を介してゲート電極４が形成されており、このゲート電極４の側壁にはサイドウオール５が形成されている。シリコン基板１のＬＤＤ(Lightly Doped Drain)領域には低濃度不純物拡散層８が形成されており、シリコン基板１のソース／ドレイン領域には拡散層６，７が形成されている。
【００２２】
ゲート電極を含む全面上には層間絶縁膜９が形成されており、この層間絶縁膜にはソース／ドレイン領域の拡散層上に位置するコンタクトホールが形成されている。このコンタクトホール内にはバリアメタル層１０を介してＷプラグ１１が埋め込まれている。層間絶縁膜９上にはＷプラグ１１に電気的に接続された下部電極１２が形成されており、この下部電極１２上には強誘電体薄膜１３が形成されている。この強誘電体薄膜１３上には上部電極１４が形成されている。上部電極１４、強誘電体薄膜１３及び下部電極１２により容量素子２９が構成されている。なお、強誘電体薄膜１３は、それの微小部分が他の部分と組成が異なるものであっても良い。
【００２３】
図２〜図５は、図１に示す半導体装置を製造する方法を示す断面図である。図６は、図５に示す工程で用いるインクジェット方式の塗布機構の一例を概略的に示す断面図である。
【００２４】
まず、図２に示すように、シリコン基板１の表面上に素子分離膜２を形成し、素子分離膜２の相互間のシリコン基板１上にゲート絶縁膜であるゲート酸化膜３を熱酸化法により形成する。素子分離膜２としては、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレンチなどの構造を用いることができる。
【００２５】
この後、ゲート酸化膜３の上にＣＶＤ(Chemical Vapor Deposition)法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、多結晶シリコン膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート酸化膜３の上には多結晶シリコンからなるゲート電極４が形成される。
【００２６】
次に、ゲート電極４及び素子分離膜２をマスクとしてシリコン基板１に不純物イオンをイオン注入する。その後、ゲート電極４を含む全面上に例えばシリコン窒化膜をＣＶＤ法により堆積する。次に、このシリコン窒化膜をエッチバックすることにより、ゲート電極４の側壁にはサイドウオール（側壁材）５が形成される。
【００２７】
この後、ゲート電極４及びサイドウオール５をマスクとしてシリコン基板１に不純物イオンをイオン注入し、シリコン基板１に熱処理を施す。これにより、シリコン基板１のソース／ドレイン領域には自己整合的にソース／ドレイン領域の拡散層６，７が形成され、シリコン基板１のＬＤＤ領域には低濃度不純物層８が形成される。
【００２８】
次に、図３に示すように、ゲート電極４及びサイドウオール５を含む全面上にＳｉＯ2からなる層間絶縁膜９をＣＶＤ法により堆積する。この後、この層間絶縁膜９の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜９上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜９をエッチングすることにより、層間絶縁膜９にはソース／ドレイン領域の拡散層６，７それぞれの上に位置するコンタクトホール９ａが形成される。次いで、レジストパターンを剥離する。
【００２９】
次いで、図４に示すように、コンタクトホール９ａ内及び層間絶縁膜９上にスパッタリングによりバリアメタル層１０を形成し、このバリアメタル層上にＷ膜１１を形成する。次いで、層間絶縁膜９上に存在するＷ膜及びバリアメタル層を層間絶縁膜９が露出するまでＣＭＰ(Chemical Mechanical Polishing)研磨又はエッチバックして除去する。これにより、コンタクトホール９ａ内にはＷ膜が埋め込まれ、バリアメタル層１０を介してＷプラグ１１が形成される。
【００３０】
次いで、このＷプラグ１１及び層間絶縁膜９の上にＰｔ、Ｉｒ／ＩｒＯ2などの導電膜をスパッタリングにより堆積させ、この導電膜をパターニングする。これにより、層間絶縁膜９上にはＷプラグ１１に電気的に接続された導電膜からなる下部電極１２が形成される。
【００３１】
この後、図５に示すように、下部電極１２上に必要な成分を含む強誘電体前駆体のゾルを図６に示すインクジェット方式の塗布機構を用いて塗布する。この塗布機構は下部電極１２上にのみ塗布することができるものである。なお、この塗布機構を用いて塗布する際は、成分の異なるゾルを噴射することによりゾルの成分を調整しながら塗布しても良い。
【００３２】
次いで、このゾルに３００〜８００℃の温度で１０分〜２時間程度の熱処理（シンター）を施してゾルを結晶化させる。これにより、下部電極１２上には強誘電体薄膜１３が成膜される。この強誘電体薄膜１３における微小部分は他の部分と組成の異なる強誘電体となっていても良い。なお、酸素雰囲気での熱処理による結晶化に先立って結晶化の起こらない温度範囲で溶媒を蒸散し、加水分解反応や熱分解を進めるための熱処理を施す場合も有る。
【００３３】
次いで、図１に示すように、この強誘電体薄膜１３を含む全面上にＰｔ、Ｉｒ／ＩｒＯ2などの導電膜をスパッタリングにより堆積させ、この導電膜をパターニングする。これにより、強誘電体薄膜１３上には導電膜からなる上部電極１４が形成される。このようにして上部電極１４、強誘電体薄膜１３及び下部電極１２からなる容量素子２９が形成される。
【００３４】
上記強誘電体のゾルとしては、公知のいずれの金属酸化物強誘電体をも用いることができ、例えば、ペロフスカイト構造のチタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸鉛（ＰｂＴｉＯ3）、ＰｂＺｒＯ3とＰｂＴｉＯ3の固溶体にＬａを添加したＰＬＺＴ等が代表例として挙げられる。また、その他として、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等が挙げられる。また、上記強誘電体前駆体のゲルは、必要な金属の有機化合物の混合物でありこれらも公知の化合物を用いて良い。例えばＳＢＴの前駆体としては特開平１１−８０１８１号公報に開示されたものを使用することができ、その場合Ｓｒ アルコキシド（例えば、Ｓｒ(ＯＣ2Ｈ4ＯＣＨ3)2）をアルコール（例えば、メトキシエタノール）中でＢｉ アルコキシド（例えば、Ｂｉ(ＯＣ2Ｈ5)2）と反応させて、Ｓｒ−Ｂｉ ダブルアルコキシド（例えば、Ｓｒ[ Ｂｉ(ＯＲ)4]2）を生成させ、次いで、これとＴａ アルコキシド（例えば、Ｔａ(ＯＣ2Ｈ5)5）と反応させて得られるＳｒ −Ｂｉ −Ｔａ の複合アルコキシドの溶液を用いる。
【００３５】
なお、本実施の形態ではインクジェット方式の塗布機構を用いて下部電極上にのみ強誘電体前駆体のゾルを塗布しているが、微細な島状の下部電極上に正確に塗布するのは困難な場合も多い。その場合には必要な一帯に連続してゾルを塗布しても良く、この場合はフォトリソグラフィ・エッチング工程が必要になる場合も有るものの、回転塗布に比べれば必要なゾル量はごく少量で済む利点は失われない。
【００３６】
次に、図６に示すインクジェット方式の塗布機構について説明する。本発明におけるインクジェット方式の塗布機構とは、プリンターで多く用いられているインクの微小な液滴を吐出（噴射）して基体（プリンターの場合は紙）に塗布する機構あるいは装置のことであり、本発明ではインクではなく強誘電体前駆対ゲルの微小な液滴を吐出して基体の目的個所に塗布するのであるが、その詳細を図６を用いて説明する。
【００３７】
このインクジェット方式の塗布機構はＳｉからなる駆動用基板１５を有している。この駆動用基板１５の下面にはステンレス製の薄い板からなるノズル基板１６が配置されている。駆動用基板１５の上面にはＳｉからなる対向基板１７が配置されている。対向基板１７の下面と駆動用基板１５との間にはピエゾ素子などからなる圧電体膜（ＰＺＴ）１８が配置されている。対向基板１７の上面には有機フィルム(PPS Film)１９が配置されており、この有機フィルム１９の上面にはステンレス製の薄い板からなる基板２０が配置されている。有機フィルム１９及び基板２０の内側且つ対向基板１７の上面にはドライバーＩＣチップ２１が配置されている。
【００３８】
対向基板１７にはゾル流路１７ａが設けられており、ゾル流路１７ａの一端にはゾル導入口２０ａが形成されている。このゾル導入口２０ａは、基板２０及び有機フィルム１９に設けられており、ゾルをゾル流路１７ａ内に導入するためのものである。ゾル流路１７ａの他端にはゾル供給部１５ａの一端が連通して設けられており、ゾル供給部１５ａの他端には圧力発生室１５ｂが連通して設けられている。ゾル供給部１５ａ及び圧力発生室１５ｂは駆動用基板１５に設けられている。
【００３９】
圧力発生室１５ｂの上部には圧電体膜１８が位置している。圧力発生室１５ｂの下部にはゾル滴を吐出させるノズル開口部１６ａ，１６ｂが形成されており、このノズル開口部１６ａ，１６ｂはノズル基板１６に設けられている。圧力発生室１５ｂは複数設けられていても良く、それに接続されたノズル開口部１６ａ，１６ｂも複数設けられていても良く、この場合、各々の圧力発生室に異なるゾルの成分が入れられ、各々のノズル開口部から異なるゾルの成分が噴射されるようにしても良い。
【００４０】
圧電体膜１８の上下には図示せぬ電極層が形成されている。対向基板１７には圧電体膜１８上に位置する空間１７ｂが設けられている。この空間１７ｂは、圧力発生室１５ｂに圧力を発生させるための圧電体膜の運動を阻害しない程度のものである。
【００４１】
前記電極層にはボンディングワイヤ２２の一端が電気的に接続されており、このボンディングワイヤ２２の他端はドライバーＩＣチップ２１に電気的に接続されている。対向基板１７の上には配線パターン２３が形成されている。この配線パターン２３にはボンディングワイヤ２４の一端が電気的に接続されており、ボンディングワイヤ２４の他端はドライバーＩＣチップ２１に電気的に接続されている。
【００４２】
次に、上記インクジェット方式の塗布機構を用いて実際に前駆体ゾルを塗布する際の動作について説明する。
【００４３】
ゾル導入口２０ａからゾル流路１７ａにゾルを導入し、ゾル供給部１５ａを介して圧力発生室１５ｂにゾルを満たす。そして、ドライバーＩＣチップ２１からボンディングワイヤ２２，２４を介して圧電体膜の上下の電極層間に電界をかけることで圧電体膜１８を矢印２５の方向にたわませる。このたわんだ分の体積分が圧力発生室１５ｂの容積を減少させ、それにより、その体積減少分の一部のゾルがノズル開口部１６ａ，１６ｂから吐出される。このように吐出したゾルを用いて所定の位置にパターン化されたゾルの塗布を行う。なお、圧力発生室及びノズル開口部それぞれが複数設けられている場合は、各々の圧力発生室に異なる成分のゾルが入れられ、各々のノズル開口部から異なるゾルの成分が噴射されてゾルの成分を調整しながら塗布するようにしても良い。
【００４４】
上記第１の実施の形態によれば、インクジェット方式の塗布機構を用いて強誘電体前駆体のゾルをウエハの必要部分（下部電極上）にのみ塗布することができる。これにより、従来の強誘電体薄膜の成膜方法のように無駄に廃棄されるゾルが無くなるので、低コスト化が可能となる。
【００４５】
また、第１の実施の形態では、インクジェット方式の塗布機構を用いてパターン化されたゾルの塗布を行い、下部電極上にのみゾルを塗布することができる。従って、従来の強誘電体薄膜の成膜方法のようにフォトレジスト膜の塗布、露光、現像及びエッチングの工程が不要となる。よって、成膜工程を簡略化することができる。
【００４６】
図７は、本発明に係る第２の実施の形態による半導体装置を示す断面図である。この半導体装置はＦｅＲＡＭであり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００４７】
第１の層間絶縁膜２６の上には下部電極１２が形成されており、この下部電極１２上には強誘電体薄膜１３が形成されている。この強誘電体薄膜１３の上には上部電極１４が形成されている。上部電極１４、強誘電体薄膜１３及び下部電極１２から容量素子２９が構成されている。
【００４８】
容量素子２９及び第１の層間絶縁膜２６の上には第２の層間絶縁膜２７が形成されている。第１及び第２の層間絶縁膜２６には、ソース／ドレイン領域の拡散層６，７及び上部電極１４それぞれの上に位置するコンタクトホールが形成されている。これらコンタクトホール内及び第２の層間絶縁膜２７上にはＡｌ合金配線２８ａ，２８ｂが形成されている。Ａｌ合金配線２８ａは拡散層６に接続されている。Ａｌ合金配線２８ｂの一端は拡散層７に接続されており、Ａｌ合金配線２８ｂの他端は上部電極１４に接続されている。
【００４９】
図８〜図１１は、図７に示す半導体装置を製造する方法を示す断面図であり、図１〜図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５０】
図８に示すように、ゲート電極４及びサイドウオール５を含む全面上にＳｉＯ2からなる第１の層間絶縁膜２６をＣＶＤ法により堆積する。次いで、第１の層間絶縁膜２６上に下部電極１２を形成する。
【００５１】
次に、図９に示すように、下部電極１２上に強誘電体前駆体のゾルを図６に示すインクジェット方式の塗布機構を用いて塗布する。
【００５２】
この後、図１０に示すように、容量素子２９を含む全面上にＳｉＯ2からなる第２の層間絶縁膜２７をＣＶＤ法により堆積する。
【００５３】
次いで、図１１に示すように、第２の層間絶縁膜２７の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の層間絶縁膜２７上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第１及び第２の層間絶縁膜２６，２７をエッチングすることにより、層間絶縁膜２６，２７にはソース／ドレイン領域の拡散層６，７及び上部電極１４それぞれの上に位置するコンタクトホール２７ａ〜２７ｃが形成される。次いで、レジストパターンを剥離する。
【００５４】
次に、図７に示すように、コンタクトホール２７ａ〜２７ｃ内及び第２の層間絶縁膜２７上にバリアメタル層（図示せず）をスパッタリングにより堆積し、このバリアメタル層上にＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜をパターニングすることにより、第２の層間絶縁膜２７上及びコンタクトホール内には、拡散層６と電気的に接続されたＡｌ合金配線２８ａ及び拡散層７と上部電極１４とを接続するＡｌ合金配線２８ｂが形成される。
【００５５】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００５６】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、インクジェット方式の塗布機構におけるノズル開口部を複数設け、成分の異なる強誘電体前駆体のゾルを各々のノズル開口部から噴射することによりゾルの成分を調整しながら塗布することが可能となる。さらには塗布機構を複数用いてもかまわない。図６に示すインクジェット方式の塗布機構は二つのノズル開口部１６ａ，１６ｂを備えているが、ノズル開口部の数は適宜変更して実施可能であり、三つ以上のノズル開口部を備えたインクジェット方式の塗布機構を用いることも可能である。また、各ノズル（あるいは塗布機構）からはそれぞれ単独の金属を含むゾルを噴射することも可能であるし、それぞれ異なる任意の割合の複数の金属を含むゾルを噴射することも可能である。このようなインクジェット方式の塗布機構を用いることにより、強誘電体薄膜に必要な性能に応じて種々の場所に種々の強誘電体薄膜を成膜することが可能となる。即ち、必要な場所に必要な組成を持つ強誘電体薄膜を成膜でき、ウエハ内の任意の場所に異なる特性を持つ強誘電体薄膜を成膜することができる。例えばウエハ面内に連続的に組成の変化する強誘電体を形成することもできるので強誘電体組成の最適化などには特に有効な手段となる利点がある。
【００５７】
また、上記実施の形態では、強誘電体薄膜をＦｅＲＡＭに適用しているが、これに限定されるものではなく、種々の用途に強誘電体薄膜を適用することも可能である。
【００５８】
【発明の効果】
以上説明したように本発明によれば、インクジェット方式の塗布機構を用いているため、強誘電体前駆体のゾルを所定領域（必要部分）にのみ塗布することができる。したがって、強誘電体前駆体のゾルの無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構を提供することができる。
【図面の簡単な説明】
【図１】 本発明に係る第１の実施の形態による半導体装置を示す断面図である。
【図２】 図１に示す半導体装置を製造する方法を示す断面図である。
【図３】 図１に示す半導体装置を製造する方法を示すものであり、図２の次の工程を示す断面図である。
【図４】 図１に示す半導体装置を製造する方法を示すものであり、図３の次の工程を示す断面図である。
【図５】 図１に示す半導体装置を製造する方法を示すものであり、図４の次の工程を示す断面図である。
【図６】 図５に示す工程で用いるインクジェット方式の塗布機構の一例を概略的に示す断面図である。
【図７】 本発明に係る第２の実施の形態による半導体装置を示す断面図である。
【図８】 図７に示す半導体装置を製造する方法を示す断面図である。
【図９】 図７に示す半導体装置を製造する方法を示すものであり、図８の次の工程を示す断面図である。
【図１０】 図７に示す半導体装置を製造する方法を示すものであり、図９の次の工程を示す断面図である。
【図１１】 図７に示す半導体装置を製造する方法を示すものであり、図１０の次の工程を示す断面図である。
【符号の説明】
１…シリコン基板
２…素子分離膜
３…ゲート酸化膜
４…ゲート電極
５…サイドウオール
６，７…ソース／ドレイン領域の拡散層
８…低濃度不純物拡散層
９…層間絶縁膜
９ａ…コンタクトホール
１０…バリアメタル層
１１…Ｗプラグ
１２…下部電極
１３…強誘電体薄膜
１４…上部電極
１５…駆動用基板
１５ａ…ゾル供給部
１５ｂ…圧力発生室
１６…ノズル基板
１６ａ，１６ｂ…ノズル開口部
１７…対向基板
１７ａ…ゾル流路
１７ｂ…空間
１８…圧電体膜（ＰＺＴ）
１９…有機フィルム(PPS Film)
２０…基板
２０ａ…ゾル導入口
２１…ドライバーＩＣチップ
２２，２４…ボンディングワイヤ
２３…配線パターン
２５…矢印
２６…第１の層間絶縁膜
２７…第２の層間絶縁膜
２７ａ〜２７ｃ…コンタクトホール
２８ａ，２８ｂ…Ａｌ合金配線
２９…容量素子
Claims (11)
- インクジェット方式の塗布機構を用いて所定領域に複数のノズル開口部から成分の異なる強誘電体前駆体のゾルを噴射することによりゾルの成分を調整しながら塗布する工程と、
前記ゾルに熱処理を施すことにより、該ゾルを結晶化して強誘電体薄膜を成膜する工程と、
を具備することを特徴とする強誘電体薄膜の成膜方法。 - 複数のインクジェット方式の塗布機構を用いて所定領域に成分の異なる強誘電体前駆体のゾルを噴射することによりゾルの成分を調整しながら塗布する工程と、
前記ゾルに熱処理を施すことにより、該ゾルを結晶化して強誘電体薄膜を成膜する工程と、
を具備することを特徴とする強誘電体薄膜の成膜方法。 - 前記成膜する工程で成膜された強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることを特徴とする請求項１又は２に記載の強誘電体薄膜の成膜方法。
- 下部電極と、
前記下部電極上に形成された強誘電体薄膜と、
前記強誘電体薄膜上に形成された上部電極と、
を備えた容量素子を具備し、
前記強誘電体薄膜は、インクジェット方式の塗布機構を用いて複数のノズル開口部から成分の異なる強誘電体前駆体のゾルを噴射することによりゾルの成分を調整しながら塗布し、前記ゾルに熱処理を施すことにより該ゾルを結晶化させて形成されたものであることを特徴とする半導体装置。 - 下部電極と、
前記下部電極上に形成された強誘電体薄膜と、
前記強誘電体薄膜上に形成された上部電極と、
を備えた容量素子を具備し、
前記強誘電体薄膜は、複数のインクジェット方式の塗布機構を用いて成分の異なる強誘電体前駆体のゾルを噴射することによりゾルの成分を調整しながら塗布し、前記ゾルに熱処理を施すことにより該ゾルを結晶化させて形成されたものであることを特徴とする半導体装置。 - 前記強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることを特徴とする請求項４又は５に記載の半導体装置。
- 前記容量素子はトランジスタに接続されていることを特徴とする請求項４〜６のうちいずれか１項に記載の半導体装置。
- 絶縁膜上に下部電極を形成する工程と、
前記下部電極上にインクジェット方式の塗布機構を用いて複数のノズル開口部から成分の異なる強誘電体前駆体のゾルを噴射することによりゾルの成分を調整しながら塗布し、前記ゾルに熱処理を施すことにより該ゾルを結晶化させて強誘電体薄膜を形成する工程と、
前記強誘電体薄膜上に上部電極を形成する工程と、
を具備することを特徴とする容量素子を有する半導体装置の製造方法。 - 絶縁膜上に下部電極を形成する工程と、
前記下部電極上に複数のインクジェット方式の塗布機構を用いて成分の異なる強誘電体前駆体のゾルを噴射することによりゾルの成分を調整しながら塗布し、前記ゾルに熱処理を施すことにより該ゾルを結晶化させて強誘電体薄膜を形成する工程と、
前記強誘電体薄膜上に上部電極を形成する工程と、
を具備することを特徴とする容量素子を有する半導体装置の製造方法。 - 前記強誘電体膜を形成する工程で形成された強誘電体薄膜における微小部分が他の部分と組成の異なる強誘電体となることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
- 成分の異なる強誘電体前駆体のゾルが充填される複数の圧力発生室と、
前記複数の圧力発生室に接続された複数のノズル開口部と、
を具備し、
前記複数のノズル開口部からそれぞれ成分の異なるゾルを噴射することによりゾルの成分を調整しながら基板上の所定領域にゾルを塗布することを特徴とするインクジェット方式の塗布機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279754A JP3636349B2 (ja) | 2001-09-14 | 2001-09-14 | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279754A JP3636349B2 (ja) | 2001-09-14 | 2001-09-14 | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086584A JP2003086584A (ja) | 2003-03-20 |
| JP3636349B2 true JP3636349B2 (ja) | 2005-04-06 |
Family
ID=19103876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279754A Expired - Fee Related JP3636349B2 (ja) | 2001-09-14 | 2001-09-14 | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636349B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202717B2 (en) | 2011-12-29 | 2015-12-01 | Ricoh Company, Ltd. | Method of making liquid discharge head, liquid discharge head, liquid discharge apparatus having liquid discharge head, and manufacturing apparatus of liquid discharge head |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072319A (ja) | 2003-08-26 | 2005-03-17 | Mitsubishi Electric Corp | マイクロ波集積回路の評価調製方法及び装置 |
| JP3841085B2 (ja) | 2004-01-29 | 2006-11-01 | セイコーエプソン株式会社 | キャパシタとその製造方法、及び半導体装置 |
| JP4661162B2 (ja) * | 2004-10-22 | 2011-03-30 | ソニー株式会社 | 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法 |
| JP4722023B2 (ja) * | 2006-12-05 | 2011-07-13 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体メモリの製造方法 |
-
2001
- 2001-09-14 JP JP2001279754A patent/JP3636349B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202717B2 (en) | 2011-12-29 | 2015-12-01 | Ricoh Company, Ltd. | Method of making liquid discharge head, liquid discharge head, liquid discharge apparatus having liquid discharge head, and manufacturing apparatus of liquid discharge head |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086584A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7089636B2 (en) | Method of manufacturing a piezoelectric thin film element | |
| JP3517876B2 (ja) | 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ | |
| JP3484324B2 (ja) | 半導体メモリ素子 | |
| US7585683B2 (en) | Methods of fabricating ferroelectric devices | |
| KR100457121B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| US7200907B2 (en) | Method of manufacturing piezoelectric device | |
| US6339008B1 (en) | Method of manufacturing a semiconductor memory device | |
| US9129853B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3636349B2 (ja) | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 | |
| JP2001127259A (ja) | 不揮発性メモリ素子の製造方法 | |
| US20030211685A1 (en) | Method of manufacturing semiconductor device | |
| JP3704947B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4416055B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| JP4551725B2 (ja) | 半導体装置の製造方法 | |
| JP2002343791A (ja) | 誘電体薄膜の製造方法並びに強誘電体装置 | |
| JP3991537B2 (ja) | 酸化物薄膜の製造方法 | |
| JPH11330389A (ja) | 誘電体メモリの製造方法 | |
| JP4400750B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| JP4466876B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| US20030098466A1 (en) | Capacitor element, method for manufacturing the same, semiconductor device and method for manufacturing the same | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100321690B1 (ko) | 에프램 소자의 캐패시터 제조 방법 | |
| JPH09260614A (ja) | 強誘電体薄膜を含む電子回路素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041115 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041229 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |