JP2003086584A - 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 - Google Patents
強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構Info
- Publication number
- JP2003086584A JP2003086584A JP2001279754A JP2001279754A JP2003086584A JP 2003086584 A JP2003086584 A JP 2003086584A JP 2001279754 A JP2001279754 A JP 2001279754A JP 2001279754 A JP2001279754 A JP 2001279754A JP 2003086584 A JP2003086584 A JP 2003086584A
- Authority
- JP
- Japan
- Prior art keywords
- sol
- ferroelectric
- thin film
- film
- ferroelectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ink Jet (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体前駆体のゾルの無駄を低減しつつ成
膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体
装置、その製造方法及びインクジェット方式の塗布機構
を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
層間絶縁膜９上に下部電極１２を形成する工程と、この
下部電極１２上にインクジェット方式の塗布機構を用い
て強誘電体前駆体のゾルを塗布し、このゾルに熱処理を
施すことにより該ゾルを結晶化させて強誘電体薄膜１３
を形成する工程と、この強誘電体薄膜１３上に上部電極
１４を形成する工程と、を具備するものである。
膜工程を簡略化できる強誘電体薄膜の成膜方法、半導体
装置、その製造方法及びインクジェット方式の塗布機構
を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
層間絶縁膜９上に下部電極１２を形成する工程と、この
下部電極１２上にインクジェット方式の塗布機構を用い
て強誘電体前駆体のゾルを塗布し、このゾルに熱処理を
施すことにより該ゾルを結晶化させて強誘電体薄膜１３
を形成する工程と、この強誘電体薄膜１３上に上部電極
１４を形成する工程と、を具備するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体薄膜の成
膜方法、半導体装置、その製造方法及びインクジェット
方式の塗布機構に係わり、特に、強誘電体前駆体のゾル
の無駄を低減しつつ成膜工程を簡略化できる強誘電体薄
膜の成膜方法、半導体装置、その製造方法及びインクジ
ェット方式の塗布機構に関する。
膜方法、半導体装置、その製造方法及びインクジェット
方式の塗布機構に係わり、特に、強誘電体前駆体のゾル
の無駄を低減しつつ成膜工程を簡略化できる強誘電体薄
膜の成膜方法、半導体装置、その製造方法及びインクジ
ェット方式の塗布機構に関する。
【０００２】
【従来の技術】以下、従来の強誘電体薄膜の成膜方法に
ついて説明する。この強誘電体薄膜は例えばＦｅＲＡＭ
(ferroelectric random-access memory)に用いられる。
ＦｅＲＡＭは、強誘電体薄膜をＤＲＡＭ(dynamic rando
m-accessmemory)の蓄積コンデンサ材料として用い、そ
の分極ヒステリシス現象を利用した不揮発性メモリ素子
である。
ついて説明する。この強誘電体薄膜は例えばＦｅＲＡＭ
(ferroelectric random-access memory)に用いられる。
ＦｅＲＡＭは、強誘電体薄膜をＤＲＡＭ(dynamic rando
m-accessmemory)の蓄積コンデンサ材料として用い、そ
の分極ヒステリシス現象を利用した不揮発性メモリ素子
である。
【０００３】強誘電体薄膜を成膜する場合、まず、必要
な成分を含む強誘電体前駆体のゾルを調合しておき、こ
のゾルをウエハ全面上に回転塗布する。その後、所定温
度で所定時間の熱処理（シンター）を行ってゾルを結晶
化させる。次いで、この結晶化した強誘電体薄膜上にフ
ォトレジスト膜を塗布し、このフォトレジスト膜を露
光、現像することにより強誘電体薄膜上にレジストパタ
ーンを形成し、このレジストパターンをマスクとして強
誘電体薄膜をエッチングする。これにより、ＦｅＲＡＭ
の強誘電体薄膜が成膜される。
な成分を含む強誘電体前駆体のゾルを調合しておき、こ
のゾルをウエハ全面上に回転塗布する。その後、所定温
度で所定時間の熱処理（シンター）を行ってゾルを結晶
化させる。次いで、この結晶化した強誘電体薄膜上にフ
ォトレジスト膜を塗布し、このフォトレジスト膜を露
光、現像することにより強誘電体薄膜上にレジストパタ
ーンを形成し、このレジストパターンをマスクとして強
誘電体薄膜をエッチングする。これにより、ＦｅＲＡＭ
の強誘電体薄膜が成膜される。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
強誘電体薄膜の成膜方法では、調合した強誘電体前駆体
のゾルをウエハ全面上に回転塗布し、ゾルの多くがウエ
ハの回転により該ウエハ上から飛ばされ、その飛ばされ
たゾルは廃棄される。このため、塗布の際にゾルの多く
が無駄になっていた。また、回転塗布の場合はウエハ全
面上に塗布するため、フォトレジスト膜の塗布、露光、
現像及びエッチングの工程が必要であった。
強誘電体薄膜の成膜方法では、調合した強誘電体前駆体
のゾルをウエハ全面上に回転塗布し、ゾルの多くがウエ
ハの回転により該ウエハ上から飛ばされ、その飛ばされ
たゾルは廃棄される。このため、塗布の際にゾルの多く
が無駄になっていた。また、回転塗布の場合はウエハ全
面上に塗布するため、フォトレジスト膜の塗布、露光、
現像及びエッチングの工程が必要であった。
【０００５】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、強誘電体前駆体のゾルの
無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜
の成膜方法、半導体装置、その製造方法及びインクジェ
ット方式の塗布機構を提供することにある。
れたものであり、その目的は、強誘電体前駆体のゾルの
無駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜
の成膜方法、半導体装置、その製造方法及びインクジェ
ット方式の塗布機構を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る強誘電体薄膜の成膜方法は、インクジ
ェット方式の塗布機構を用いて所定領域に強誘電体前駆
体のゾルを塗布する工程と、このゾルに熱処理を施すこ
とにより、該ゾルを結晶化して強誘電体薄膜を成膜する
工程と、を具備することを特徴とする。
め、本発明に係る強誘電体薄膜の成膜方法は、インクジ
ェット方式の塗布機構を用いて所定領域に強誘電体前駆
体のゾルを塗布する工程と、このゾルに熱処理を施すこ
とにより、該ゾルを結晶化して強誘電体薄膜を成膜する
工程と、を具備することを特徴とする。
【０００７】上記強誘電体薄膜の成膜方法によれば、イ
ンクジェット方式の塗布機構を用いているため、強誘電
体前駆体のゾルを所定領域（必要部分）にのみ塗布する
ことができる。これにより、従来の強誘電体薄膜の成膜
方法のように無駄に廃棄されるゾルを低減できるので、
低コスト化が可能となる。また、インクジェット方式の
塗布機構を用いることにより、パターン化されたゾルの
塗布を行うことができるので、従来技術のようにフォト
レジスト膜の塗布、露光、現像及びエッチングの工程が
不要となる。従って、成膜工程を簡略化することができ
る。
ンクジェット方式の塗布機構を用いているため、強誘電
体前駆体のゾルを所定領域（必要部分）にのみ塗布する
ことができる。これにより、従来の強誘電体薄膜の成膜
方法のように無駄に廃棄されるゾルを低減できるので、
低コスト化が可能となる。また、インクジェット方式の
塗布機構を用いることにより、パターン化されたゾルの
塗布を行うことができるので、従来技術のようにフォト
レジスト膜の塗布、露光、現像及びエッチングの工程が
不要となる。従って、成膜工程を簡略化することができ
る。
【０００８】また、本発明に係る強誘電体薄膜の成膜方
法において、上記ゾルを塗布する工程は、成分の異なる
ゾルを噴射することによりゾルの成分を調整しながら塗
布する工程であることも可能である。
法において、上記ゾルを塗布する工程は、成分の異なる
ゾルを噴射することによりゾルの成分を調整しながら塗
布する工程であることも可能である。
【０００９】また、本発明に係る強誘電体薄膜の成膜方
法においては、上記成膜する工程で成膜された強誘電体
薄膜における微小部分が他の部分と組成の異なる強誘電
体となることも可能である。
法においては、上記成膜する工程で成膜された強誘電体
薄膜における微小部分が他の部分と組成の異なる強誘電
体となることも可能である。
【００１０】本発明に係る半導体装置は、下部電極と、
この下部電極上に形成された強誘電体薄膜と、この強誘
電体薄膜上に形成された上部電極と、を備えた容量素子
を具備し、上記強誘電体薄膜は、インクジェット方式の
塗布機構を用いて強誘電体前駆体のゾルを塗布し、この
ゾルに熱処理を施すことにより該ゾルを結晶化させて形
成されたものであることを特徴とする。
この下部電極上に形成された強誘電体薄膜と、この強誘
電体薄膜上に形成された上部電極と、を備えた容量素子
を具備し、上記強誘電体薄膜は、インクジェット方式の
塗布機構を用いて強誘電体前駆体のゾルを塗布し、この
ゾルに熱処理を施すことにより該ゾルを結晶化させて形
成されたものであることを特徴とする。
【００１１】また、本発明に係る半導体装置において、
上記強誘電体前駆体のゾルを塗布する際は、成分の異な
るゾルを噴射することによりゾルの成分を調整しながら
塗布することも可能である。
上記強誘電体前駆体のゾルを塗布する際は、成分の異な
るゾルを噴射することによりゾルの成分を調整しながら
塗布することも可能である。
【００１２】また、本発明に係る半導体装置において
は、上記強誘電体薄膜における微小部分が他の部分と組
成の異なる強誘電体となることも可能である。
は、上記強誘電体薄膜における微小部分が他の部分と組
成の異なる強誘電体となることも可能である。
【００１３】また、本発明に係る半導体装置において、
上記容量素子はトランジスタに接続されていることも可
能である。
上記容量素子はトランジスタに接続されていることも可
能である。
【００１４】本発明に係る半導体装置の製造方法は、絶
縁膜上に下部電極を形成する工程と、この下部電極上に
インクジェット方式の塗布機構を用いて強誘電体前駆体
のゾルを塗布し、このゾルに熱処理を施すことにより該
ゾルを結晶化させて強誘電体薄膜を形成する工程と、こ
の強誘電体薄膜上に上部電極を形成する工程と、を具備
することを特徴とする。
縁膜上に下部電極を形成する工程と、この下部電極上に
インクジェット方式の塗布機構を用いて強誘電体前駆体
のゾルを塗布し、このゾルに熱処理を施すことにより該
ゾルを結晶化させて強誘電体薄膜を形成する工程と、こ
の強誘電体薄膜上に上部電極を形成する工程と、を具備
することを特徴とする。
【００１５】上記半導体装置の製造方法によれば、イン
クジェット方式の塗布機構を用いることにより、強誘電
体前駆体のゾルを下部電極上にのみ塗布することができ
る。これにより、従来の強誘電体薄膜の成膜方法のよう
に無駄に廃棄されるゾルを低減できるので、低コスト化
が可能となる。また、インクジェット方式の塗布機構を
用いることによりパターン化されたゾルの塗布を行うこ
とができ、下部電極上にのみゾルを塗布することができ
る。従って、従来技術のようにフォトレジスト膜の塗
布、露光、現像及びエッチングの工程が不要となる。よ
って、成膜工程を簡略化することができる。
クジェット方式の塗布機構を用いることにより、強誘電
体前駆体のゾルを下部電極上にのみ塗布することができ
る。これにより、従来の強誘電体薄膜の成膜方法のよう
に無駄に廃棄されるゾルを低減できるので、低コスト化
が可能となる。また、インクジェット方式の塗布機構を
用いることによりパターン化されたゾルの塗布を行うこ
とができ、下部電極上にのみゾルを塗布することができ
る。従って、従来技術のようにフォトレジスト膜の塗
布、露光、現像及びエッチングの工程が不要となる。よ
って、成膜工程を簡略化することができる。
【００１６】また、本発明に係る半導体装置の製造方法
において、上記強誘電体前駆体のゾルを塗布する際は、
成分の異なるゾルを噴射することによりゾルの成分を調
整しながら塗布することも可能である。
において、上記強誘電体前駆体のゾルを塗布する際は、
成分の異なるゾルを噴射することによりゾルの成分を調
整しながら塗布することも可能である。
【００１７】また、本発明に係る半導体装置の製造方法
においては、上記強誘電体膜を形成する工程で形成され
た強誘電体薄膜における微小部分が他の部分と組成の異
なる強誘電体となることも可能である。
においては、上記強誘電体膜を形成する工程で形成され
た強誘電体薄膜における微小部分が他の部分と組成の異
なる強誘電体となることも可能である。
【００１８】本発明に係るインクジェット方式の塗布機
構は、駆動用基板と、この駆動用基板上に配置されたド
ライバーＩＣチップと、このドライバーＩＣチップと駆
動用基板との間に配置された圧電体膜と、この圧電体膜
にドライバーＩＣチップからの電圧を印加するためのボ
ンディングワイヤと、上記駆動用基板内に形成された圧
力発生室であって、上記圧電体膜によって加圧される強
誘電体前駆体のゾルを入れる圧力発生室と、この圧力発
生室に接続された、ゾルを噴射させるノズル開口部と、
を具備することを特徴とする。
構は、駆動用基板と、この駆動用基板上に配置されたド
ライバーＩＣチップと、このドライバーＩＣチップと駆
動用基板との間に配置された圧電体膜と、この圧電体膜
にドライバーＩＣチップからの電圧を印加するためのボ
ンディングワイヤと、上記駆動用基板内に形成された圧
力発生室であって、上記圧電体膜によって加圧される強
誘電体前駆体のゾルを入れる圧力発生室と、この圧力発
生室に接続された、ゾルを噴射させるノズル開口部と、
を具備することを特徴とする。
【００１９】また、本発明に係るインクジェット方式の
塗布機構においては、上記圧力発生室が複数設けられ、
それに接続されたノズル開口部が複数設けられ、各々の
圧力発生室に異なるゾルの成分が入れられ、各々のノズ
ル開口部から異なるゾルの成分が噴射されてゾルの成分
を調整しながら塗布するものであることも可能である。
塗布機構においては、上記圧力発生室が複数設けられ、
それに接続されたノズル開口部が複数設けられ、各々の
圧力発生室に異なるゾルの成分が入れられ、各々のノズ
ル開口部から異なるゾルの成分が噴射されてゾルの成分
を調整しながら塗布するものであることも可能である。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明に係る第１
の実施の形態による半導体装置を示す断面図である。こ
の半導体装置は、強誘電体薄膜をＤＲＡＭの蓄積コンデ
ンサ材料として用い、その分極ヒステリシス現象を利用
した不揮発性メモリ素子（ＦｅＲＡＭ）である。
施の形態について説明する。図１は、本発明に係る第１
の実施の形態による半導体装置を示す断面図である。こ
の半導体装置は、強誘電体薄膜をＤＲＡＭの蓄積コンデ
ンサ材料として用い、その分極ヒステリシス現象を利用
した不揮発性メモリ素子（ＦｅＲＡＭ）である。
【００２１】この半導体装置はシリコン基板１を有して
おり、このシリコン基板１の表面には素子分離膜２が形
成されている。シリコン基板１の表面上にはゲート酸化
膜３を介してゲート電極４が形成されており、このゲー
ト電極４の側壁にはサイドウオール５が形成されてい
る。シリコン基板１のＬＤＤ(Lightly Doped Drain)領
域には低濃度不純物拡散層８が形成されており、シリコ
ン基板１のソース／ドレイン領域には拡散層６，７が形
成されている。
おり、このシリコン基板１の表面には素子分離膜２が形
成されている。シリコン基板１の表面上にはゲート酸化
膜３を介してゲート電極４が形成されており、このゲー
ト電極４の側壁にはサイドウオール５が形成されてい
る。シリコン基板１のＬＤＤ(Lightly Doped Drain)領
域には低濃度不純物拡散層８が形成されており、シリコ
ン基板１のソース／ドレイン領域には拡散層６，７が形
成されている。
【００２２】ゲート電極を含む全面上には層間絶縁膜９
が形成されており、この層間絶縁膜にはソース／ドレイ
ン領域の拡散層上に位置するコンタクトホールが形成さ
れている。このコンタクトホール内にはバリアメタル層
１０を介してＷプラグ１１が埋め込まれている。層間絶
縁膜９上にはＷプラグ１１に電気的に接続された下部電
極１２が形成されており、この下部電極１２上には強誘
電体薄膜１３が形成されている。この強誘電体薄膜１３
上には上部電極１４が形成されている。上部電極１４、
強誘電体薄膜１３及び下部電極１２により容量素子２９
が構成されている。なお、強誘電体薄膜１３は、それの
微小部分が他の部分と組成が異なるものであっても良
い。
が形成されており、この層間絶縁膜にはソース／ドレイ
ン領域の拡散層上に位置するコンタクトホールが形成さ
れている。このコンタクトホール内にはバリアメタル層
１０を介してＷプラグ１１が埋め込まれている。層間絶
縁膜９上にはＷプラグ１１に電気的に接続された下部電
極１２が形成されており、この下部電極１２上には強誘
電体薄膜１３が形成されている。この強誘電体薄膜１３
上には上部電極１４が形成されている。上部電極１４、
強誘電体薄膜１３及び下部電極１２により容量素子２９
が構成されている。なお、強誘電体薄膜１３は、それの
微小部分が他の部分と組成が異なるものであっても良
い。
【００２３】図２〜図５は、図１に示す半導体装置を製
造する方法を示す断面図である。図６は、図５に示す工
程で用いるインクジェット方式の塗布機構の一例を概略
的に示す断面図である。
造する方法を示す断面図である。図６は、図５に示す工
程で用いるインクジェット方式の塗布機構の一例を概略
的に示す断面図である。
【００２４】まず、図２に示すように、シリコン基板１
の表面上に素子分離膜２を形成し、素子分離膜２の相互
間のシリコン基板１上にゲート絶縁膜であるゲート酸化
膜３を熱酸化法により形成する。素子分離膜２として
は、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレ
ンチなどの構造を用いることができる。
の表面上に素子分離膜２を形成し、素子分離膜２の相互
間のシリコン基板１上にゲート絶縁膜であるゲート酸化
膜３を熱酸化法により形成する。素子分離膜２として
は、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレ
ンチなどの構造を用いることができる。
【００２５】この後、ゲート酸化膜３の上にＣＶＤ(Che
mical Vapor Deposition)法により多結晶シリコン膜を
堆積する。次に、この多結晶シリコン膜上にフォトレジ
スト膜を塗布し、このフォトレジスト膜を露光、現像す
ることにより、多結晶シリコン膜上にはレジストパター
ンが形成される。この後、このレジストパターンをマス
クとして多結晶シリコン膜をエッチングすることによ
り、ゲート酸化膜３の上には多結晶シリコンからなるゲ
ート電極４が形成される。
mical Vapor Deposition)法により多結晶シリコン膜を
堆積する。次に、この多結晶シリコン膜上にフォトレジ
スト膜を塗布し、このフォトレジスト膜を露光、現像す
ることにより、多結晶シリコン膜上にはレジストパター
ンが形成される。この後、このレジストパターンをマス
クとして多結晶シリコン膜をエッチングすることによ
り、ゲート酸化膜３の上には多結晶シリコンからなるゲ
ート電極４が形成される。
【００２６】次に、ゲート電極４及び素子分離膜２をマ
スクとしてシリコン基板１に不純物イオンをイオン注入
する。その後、ゲート電極４を含む全面上に例えばシリ
コン窒化膜をＣＶＤ法により堆積する。次に、このシリ
コン窒化膜をエッチバックすることにより、ゲート電極
４の側壁にはサイドウオール（側壁材）５が形成され
る。
スクとしてシリコン基板１に不純物イオンをイオン注入
する。その後、ゲート電極４を含む全面上に例えばシリ
コン窒化膜をＣＶＤ法により堆積する。次に、このシリ
コン窒化膜をエッチバックすることにより、ゲート電極
４の側壁にはサイドウオール（側壁材）５が形成され
る。
【００２７】この後、ゲート電極４及びサイドウオール
５をマスクとしてシリコン基板１に不純物イオンをイオ
ン注入し、シリコン基板１に熱処理を施す。これによ
り、シリコン基板１のソース／ドレイン領域には自己整
合的にソース／ドレイン領域の拡散層６，７が形成さ
れ、シリコン基板１のＬＤＤ領域には低濃度不純物層８
が形成される。
５をマスクとしてシリコン基板１に不純物イオンをイオ
ン注入し、シリコン基板１に熱処理を施す。これによ
り、シリコン基板１のソース／ドレイン領域には自己整
合的にソース／ドレイン領域の拡散層６，７が形成さ
れ、シリコン基板１のＬＤＤ領域には低濃度不純物層８
が形成される。
【００２８】次に、図３に示すように、ゲート電極４及
びサイドウオール５を含む全面上にＳｉＯ2からなる層
間絶縁膜９をＣＶＤ法により堆積する。この後、この層
間絶縁膜９の上にフォトレジスト膜（図示せず）を塗布
し、このフォトレジスト膜を露光、現像することによ
り、層間絶縁膜９上にはレジストパターンが形成され
る。次いで、このレジストパターンをマスクとして層間
絶縁膜９をエッチングすることにより、層間絶縁膜９に
はソース／ドレイン領域の拡散層６，７それぞれの上に
位置するコンタクトホール９ａが形成される。次いで、
レジストパターンを剥離する。
びサイドウオール５を含む全面上にＳｉＯ2からなる層
間絶縁膜９をＣＶＤ法により堆積する。この後、この層
間絶縁膜９の上にフォトレジスト膜（図示せず）を塗布
し、このフォトレジスト膜を露光、現像することによ
り、層間絶縁膜９上にはレジストパターンが形成され
る。次いで、このレジストパターンをマスクとして層間
絶縁膜９をエッチングすることにより、層間絶縁膜９に
はソース／ドレイン領域の拡散層６，７それぞれの上に
位置するコンタクトホール９ａが形成される。次いで、
レジストパターンを剥離する。
【００２９】次いで、図４に示すように、コンタクトホ
ール９ａ内及び層間絶縁膜９上にスパッタリングにより
バリアメタル層１０を形成し、このバリアメタル層上に
Ｗ膜１１を形成する。次いで、層間絶縁膜９上に存在す
るＷ膜及びバリアメタル層を層間絶縁膜９が露出するま
でＣＭＰ(Chemical Mechanical Polishing)研磨又はエ
ッチバックして除去する。これにより、コンタクトホー
ル９ａ内にはＷ膜が埋め込まれ、バリアメタル層１０を
介してＷプラグ１１が形成される。
ール９ａ内及び層間絶縁膜９上にスパッタリングにより
バリアメタル層１０を形成し、このバリアメタル層上に
Ｗ膜１１を形成する。次いで、層間絶縁膜９上に存在す
るＷ膜及びバリアメタル層を層間絶縁膜９が露出するま
でＣＭＰ(Chemical Mechanical Polishing)研磨又はエ
ッチバックして除去する。これにより、コンタクトホー
ル９ａ内にはＷ膜が埋め込まれ、バリアメタル層１０を
介してＷプラグ１１が形成される。
【００３０】次いで、このＷプラグ１１及び層間絶縁膜
９の上にＰｔ、Ｉｒ／ＩｒＯ2などの導電膜をスパッタ
リングにより堆積させ、この導電膜をパターニングす
る。これにより、層間絶縁膜９上にはＷプラグ１１に電
気的に接続された導電膜からなる下部電極１２が形成さ
れる。
９の上にＰｔ、Ｉｒ／ＩｒＯ2などの導電膜をスパッタ
リングにより堆積させ、この導電膜をパターニングす
る。これにより、層間絶縁膜９上にはＷプラグ１１に電
気的に接続された導電膜からなる下部電極１２が形成さ
れる。
【００３１】この後、図５に示すように、下部電極１２
上に必要な成分を含む強誘電体前駆体のゾルを図６に示
すインクジェット方式の塗布機構を用いて塗布する。こ
の塗布機構は下部電極１２上にのみ塗布することができ
るものである。なお、この塗布機構を用いて塗布する際
は、成分の異なるゾルを噴射することによりゾルの成分
を調整しながら塗布しても良い。
上に必要な成分を含む強誘電体前駆体のゾルを図６に示
すインクジェット方式の塗布機構を用いて塗布する。こ
の塗布機構は下部電極１２上にのみ塗布することができ
るものである。なお、この塗布機構を用いて塗布する際
は、成分の異なるゾルを噴射することによりゾルの成分
を調整しながら塗布しても良い。
【００３２】次いで、このゾルに３００〜８００℃の温
度で１０分〜２時間程度の熱処理（シンター）を施して
ゾルを結晶化させる。これにより、下部電極１２上には
強誘電体薄膜１３が成膜される。この強誘電体薄膜１３
における微小部分は他の部分と組成の異なる強誘電体と
なっていても良い。なお、酸素雰囲気での熱処理による
結晶化に先立って結晶化の起こらない温度範囲で溶媒を
蒸散し、加水分解反応や熱分解を進めるための熱処理を
施す場合も有る。
度で１０分〜２時間程度の熱処理（シンター）を施して
ゾルを結晶化させる。これにより、下部電極１２上には
強誘電体薄膜１３が成膜される。この強誘電体薄膜１３
における微小部分は他の部分と組成の異なる強誘電体と
なっていても良い。なお、酸素雰囲気での熱処理による
結晶化に先立って結晶化の起こらない温度範囲で溶媒を
蒸散し、加水分解反応や熱分解を進めるための熱処理を
施す場合も有る。
【００３３】次いで、図１に示すように、この強誘電体
薄膜１３を含む全面上にＰｔ、Ｉｒ／ＩｒＯ2などの導
電膜をスパッタリングにより堆積させ、この導電膜をパ
ターニングする。これにより、強誘電体薄膜１３上には
導電膜からなる上部電極１４が形成される。このように
して上部電極１４、強誘電体薄膜１３及び下部電極１２
からなる容量素子２９が形成される。
薄膜１３を含む全面上にＰｔ、Ｉｒ／ＩｒＯ2などの導
電膜をスパッタリングにより堆積させ、この導電膜をパ
ターニングする。これにより、強誘電体薄膜１３上には
導電膜からなる上部電極１４が形成される。このように
して上部電極１４、強誘電体薄膜１３及び下部電極１２
からなる容量素子２９が形成される。
【００３４】上記強誘電体のゾルとしては、公知のいず
れの金属酸化物強誘電体をも用いることができ、例え
ば、ペロフスカイト構造のチタン酸ジルコン酸鉛（ＰＺ
Ｔ）、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸鉛
（ＰｂＴｉＯ3）、ＰｂＺｒＯ3とＰｂＴｉＯ3の固溶体
にＬａを添加したＰＬＺＴ等が代表例として挙げられ
る。また、その他として、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢ
Ｔ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等が挙げられる。ま
た、上記強誘電体前駆体のゲルは、必要な金属の有機化
合物の混合物でありこれらも公知の化合物を用いて良
い。例えばＳＢＴの前駆体としては特開平１１−８０１
８１号公報に開示されたものを使用することができ、そ
の場合Ｓｒ アルコキシド（例えば、Ｓｒ(ＯＣ2Ｈ4ＯＣ
Ｈ3)2）をアルコール（例えば、メトキシエタノール）
中でＢｉ アルコキシド（例えば、Ｂｉ(ＯＣ 2Ｈ5)2）と
反応させて、Ｓｒ−Ｂｉ ダブルアルコキシド（例え
ば、Ｓｒ[ Ｂｉ(ＯＲ)4]2）を生成させ、次いで、これ
とＴａ アルコキシド（例えば、Ｔａ(ＯＣ 2Ｈ5)5）と反
応させて得られるＳｒ −Ｂｉ −Ｔａ の複合アルコキ
シドの溶液を用いる。
れの金属酸化物強誘電体をも用いることができ、例え
ば、ペロフスカイト構造のチタン酸ジルコン酸鉛（ＰＺ
Ｔ）、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸鉛
（ＰｂＴｉＯ3）、ＰｂＺｒＯ3とＰｂＴｉＯ3の固溶体
にＬａを添加したＰＬＺＴ等が代表例として挙げられ
る。また、その他として、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢ
Ｔ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等が挙げられる。ま
た、上記強誘電体前駆体のゲルは、必要な金属の有機化
合物の混合物でありこれらも公知の化合物を用いて良
い。例えばＳＢＴの前駆体としては特開平１１−８０１
８１号公報に開示されたものを使用することができ、そ
の場合Ｓｒ アルコキシド（例えば、Ｓｒ(ＯＣ2Ｈ4ＯＣ
Ｈ3)2）をアルコール（例えば、メトキシエタノール）
中でＢｉ アルコキシド（例えば、Ｂｉ(ＯＣ 2Ｈ5)2）と
反応させて、Ｓｒ−Ｂｉ ダブルアルコキシド（例え
ば、Ｓｒ[ Ｂｉ(ＯＲ)4]2）を生成させ、次いで、これ
とＴａ アルコキシド（例えば、Ｔａ(ＯＣ 2Ｈ5)5）と反
応させて得られるＳｒ −Ｂｉ −Ｔａ の複合アルコキ
シドの溶液を用いる。
【００３５】なお、本実施の形態ではインクジェット方
式の塗布機構を用いて下部電極上にのみ強誘電体前駆体
のゾルを塗布しているが、微細な島状の下部電極上に正
確に塗布するのは困難な場合も多い。その場合には必要
な一帯に連続してゾルを塗布しても良く、この場合はフ
ォトリソグラフィ・エッチング工程が必要になる場合も
有るものの、回転塗布に比べれば必要なゾル量はごく少
量で済む利点は失われない。
式の塗布機構を用いて下部電極上にのみ強誘電体前駆体
のゾルを塗布しているが、微細な島状の下部電極上に正
確に塗布するのは困難な場合も多い。その場合には必要
な一帯に連続してゾルを塗布しても良く、この場合はフ
ォトリソグラフィ・エッチング工程が必要になる場合も
有るものの、回転塗布に比べれば必要なゾル量はごく少
量で済む利点は失われない。
【００３６】次に、図６に示すインクジェット方式の塗
布機構について説明する。本発明におけるインクジェッ
ト方式の塗布機構とは、プリンターで多く用いられてい
るインクの微小な液滴を吐出（噴射）して基体（プリン
ターの場合は紙）に塗布する機構あるいは装置のことで
あり、本発明ではインクではなく強誘電体前駆対ゲルの
微小な液滴を吐出して基体の目的個所に塗布するのであ
るが、その詳細を図６を用いて説明する。
布機構について説明する。本発明におけるインクジェッ
ト方式の塗布機構とは、プリンターで多く用いられてい
るインクの微小な液滴を吐出（噴射）して基体（プリン
ターの場合は紙）に塗布する機構あるいは装置のことで
あり、本発明ではインクではなく強誘電体前駆対ゲルの
微小な液滴を吐出して基体の目的個所に塗布するのであ
るが、その詳細を図６を用いて説明する。
【００３７】このインクジェット方式の塗布機構はＳｉ
からなる駆動用基板１５を有している。この駆動用基板
１５の下面にはステンレス製の薄い板からなるノズル基
板１６が配置されている。駆動用基板１５の上面にはＳ
ｉからなる対向基板１７が配置されている。対向基板１
７の下面と駆動用基板１５との間にはピエゾ素子などか
らなる圧電体膜（ＰＺＴ）１８が配置されている。対向
基板１７の上面には有機フィルム(PPS Film)１９が配置
されており、この有機フィルム１９の上面にはステンレ
ス製の薄い板からなる基板２０が配置されている。有機
フィルム１９及び基板２０の内側且つ対向基板１７の上
面にはドライバーＩＣチップ２１が配置されている。
からなる駆動用基板１５を有している。この駆動用基板
１５の下面にはステンレス製の薄い板からなるノズル基
板１６が配置されている。駆動用基板１５の上面にはＳ
ｉからなる対向基板１７が配置されている。対向基板１
７の下面と駆動用基板１５との間にはピエゾ素子などか
らなる圧電体膜（ＰＺＴ）１８が配置されている。対向
基板１７の上面には有機フィルム(PPS Film)１９が配置
されており、この有機フィルム１９の上面にはステンレ
ス製の薄い板からなる基板２０が配置されている。有機
フィルム１９及び基板２０の内側且つ対向基板１７の上
面にはドライバーＩＣチップ２１が配置されている。
【００３８】対向基板１７にはゾル流路１７ａが設けら
れており、ゾル流路１７ａの一端にはゾル導入口２０ａ
が形成されている。このゾル導入口２０ａは、基板２０
及び有機フィルム１９に設けられており、ゾルをゾル流
路１７ａ内に導入するためのものである。ゾル流路１７
ａの他端にはゾル供給部１５ａの一端が連通して設けら
れており、ゾル供給部１５ａの他端には圧力発生室１５
ｂが連通して設けられている。ゾル供給部１５ａ及び圧
力発生室１５ｂは駆動用基板１５に設けられている。
れており、ゾル流路１７ａの一端にはゾル導入口２０ａ
が形成されている。このゾル導入口２０ａは、基板２０
及び有機フィルム１９に設けられており、ゾルをゾル流
路１７ａ内に導入するためのものである。ゾル流路１７
ａの他端にはゾル供給部１５ａの一端が連通して設けら
れており、ゾル供給部１５ａの他端には圧力発生室１５
ｂが連通して設けられている。ゾル供給部１５ａ及び圧
力発生室１５ｂは駆動用基板１５に設けられている。
【００３９】圧力発生室１５ｂの上部には圧電体膜１８
が位置している。圧力発生室１５ｂの下部にはゾル滴を
吐出させるノズル開口部１６ａ，１６ｂが形成されてお
り、このノズル開口部１６ａ，１６ｂはノズル基板１６
に設けられている。圧力発生室１５ｂは複数設けられて
いても良く、それに接続されたノズル開口部１６ａ，１
６ｂも複数設けられていても良く、この場合、各々の圧
力発生室に異なるゾルの成分が入れられ、各々のノズル
開口部から異なるゾルの成分が噴射されるようにしても
良い。
が位置している。圧力発生室１５ｂの下部にはゾル滴を
吐出させるノズル開口部１６ａ，１６ｂが形成されてお
り、このノズル開口部１６ａ，１６ｂはノズル基板１６
に設けられている。圧力発生室１５ｂは複数設けられて
いても良く、それに接続されたノズル開口部１６ａ，１
６ｂも複数設けられていても良く、この場合、各々の圧
力発生室に異なるゾルの成分が入れられ、各々のノズル
開口部から異なるゾルの成分が噴射されるようにしても
良い。
【００４０】圧電体膜１８の上下には図示せぬ電極層が
形成されている。対向基板１７には圧電体膜１８上に位
置する空間１７ｂが設けられている。この空間１７ｂ
は、圧力発生室１５ｂに圧力を発生させるための圧電体
膜の運動を阻害しない程度のものである。
形成されている。対向基板１７には圧電体膜１８上に位
置する空間１７ｂが設けられている。この空間１７ｂ
は、圧力発生室１５ｂに圧力を発生させるための圧電体
膜の運動を阻害しない程度のものである。
【００４１】前記電極層にはボンディングワイヤ２２の
一端が電気的に接続されており、このボンディングワイ
ヤ２２の他端はドライバーＩＣチップ２１に電気的に接
続されている。対向基板１７の上には配線パターン２３
が形成されている。この配線パターン２３にはボンディ
ングワイヤ２４の一端が電気的に接続されており、ボン
ディングワイヤ２４の他端はドライバーＩＣチップ２１
に電気的に接続されている。
一端が電気的に接続されており、このボンディングワイ
ヤ２２の他端はドライバーＩＣチップ２１に電気的に接
続されている。対向基板１７の上には配線パターン２３
が形成されている。この配線パターン２３にはボンディ
ングワイヤ２４の一端が電気的に接続されており、ボン
ディングワイヤ２４の他端はドライバーＩＣチップ２１
に電気的に接続されている。
【００４２】次に、上記インクジェット方式の塗布機構
を用いて実際に前駆体ゾルを塗布する際の動作について
説明する。
を用いて実際に前駆体ゾルを塗布する際の動作について
説明する。
【００４３】ゾル導入口２０ａからゾル流路１７ａにゾ
ルを導入し、ゾル供給部１５ａを介して圧力発生室１５
ｂにゾルを満たす。そして、ドライバーＩＣチップ２１
からボンディングワイヤ２２，２４を介して圧電体膜の
上下の電極層間に電界をかけることで圧電体膜１８を矢
印２５の方向にたわませる。このたわんだ分の体積分が
圧力発生室１５ｂの容積を減少させ、それにより、その
体積減少分の一部のゾルがノズル開口部１６ａ，１６ｂ
から吐出される。このように吐出したゾルを用いて所定
の位置にパターン化されたゾルの塗布を行う。なお、圧
力発生室及びノズル開口部それぞれが複数設けられてい
る場合は、各々の圧力発生室に異なる成分のゾルが入れ
られ、各々のノズル開口部から異なるゾルの成分が噴射
されてゾルの成分を調整しながら塗布するようにしても
良い。
ルを導入し、ゾル供給部１５ａを介して圧力発生室１５
ｂにゾルを満たす。そして、ドライバーＩＣチップ２１
からボンディングワイヤ２２，２４を介して圧電体膜の
上下の電極層間に電界をかけることで圧電体膜１８を矢
印２５の方向にたわませる。このたわんだ分の体積分が
圧力発生室１５ｂの容積を減少させ、それにより、その
体積減少分の一部のゾルがノズル開口部１６ａ，１６ｂ
から吐出される。このように吐出したゾルを用いて所定
の位置にパターン化されたゾルの塗布を行う。なお、圧
力発生室及びノズル開口部それぞれが複数設けられてい
る場合は、各々の圧力発生室に異なる成分のゾルが入れ
られ、各々のノズル開口部から異なるゾルの成分が噴射
されてゾルの成分を調整しながら塗布するようにしても
良い。
【００４４】上記第１の実施の形態によれば、インクジ
ェット方式の塗布機構を用いて強誘電体前駆体のゾルを
ウエハの必要部分（下部電極上）にのみ塗布することが
できる。これにより、従来の強誘電体薄膜の成膜方法の
ように無駄に廃棄されるゾルが無くなるので、低コスト
化が可能となる。
ェット方式の塗布機構を用いて強誘電体前駆体のゾルを
ウエハの必要部分（下部電極上）にのみ塗布することが
できる。これにより、従来の強誘電体薄膜の成膜方法の
ように無駄に廃棄されるゾルが無くなるので、低コスト
化が可能となる。
【００４５】また、第１の実施の形態では、インクジェ
ット方式の塗布機構を用いてパターン化されたゾルの塗
布を行い、下部電極上にのみゾルを塗布することができ
る。従って、従来の強誘電体薄膜の成膜方法のようにフ
ォトレジスト膜の塗布、露光、現像及びエッチングの工
程が不要となる。よって、成膜工程を簡略化することが
できる。
ット方式の塗布機構を用いてパターン化されたゾルの塗
布を行い、下部電極上にのみゾルを塗布することができ
る。従って、従来の強誘電体薄膜の成膜方法のようにフ
ォトレジスト膜の塗布、露光、現像及びエッチングの工
程が不要となる。よって、成膜工程を簡略化することが
できる。
【００４６】図７は、本発明に係る第２の実施の形態に
よる半導体装置を示す断面図である。この半導体装置は
ＦｅＲＡＭであり、図１と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
よる半導体装置を示す断面図である。この半導体装置は
ＦｅＲＡＭであり、図１と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
【００４７】第１の層間絶縁膜２６の上には下部電極１
２が形成されており、この下部電極１２上には強誘電体
薄膜１３が形成されている。この強誘電体薄膜１３の上
には上部電極１４が形成されている。上部電極１４、強
誘電体薄膜１３及び下部電極１２から容量素子２９が構
成されている。
２が形成されており、この下部電極１２上には強誘電体
薄膜１３が形成されている。この強誘電体薄膜１３の上
には上部電極１４が形成されている。上部電極１４、強
誘電体薄膜１３及び下部電極１２から容量素子２９が構
成されている。
【００４８】容量素子２９及び第１の層間絶縁膜２６の
上には第２の層間絶縁膜２７が形成されている。第１及
び第２の層間絶縁膜２６には、ソース／ドレイン領域の
拡散層６，７及び上部電極１４それぞれの上に位置する
コンタクトホールが形成されている。これらコンタクト
ホール内及び第２の層間絶縁膜２７上にはＡｌ合金配線
２８ａ，２８ｂが形成されている。Ａｌ合金配線２８ａ
は拡散層６に接続されている。Ａｌ合金配線２８ｂの一
端は拡散層７に接続されており、Ａｌ合金配線２８ｂの
他端は上部電極１４に接続されている。
上には第２の層間絶縁膜２７が形成されている。第１及
び第２の層間絶縁膜２６には、ソース／ドレイン領域の
拡散層６，７及び上部電極１４それぞれの上に位置する
コンタクトホールが形成されている。これらコンタクト
ホール内及び第２の層間絶縁膜２７上にはＡｌ合金配線
２８ａ，２８ｂが形成されている。Ａｌ合金配線２８ａ
は拡散層６に接続されている。Ａｌ合金配線２８ｂの一
端は拡散層７に接続されており、Ａｌ合金配線２８ｂの
他端は上部電極１４に接続されている。
【００４９】図８〜図１１は、図７に示す半導体装置を
製造する方法を示す断面図であり、図１〜図５と同一部
分には同一符号を付し、異なる部分についてのみ説明す
る。
製造する方法を示す断面図であり、図１〜図５と同一部
分には同一符号を付し、異なる部分についてのみ説明す
る。
【００５０】図８に示すように、ゲート電極４及びサイ
ドウオール５を含む全面上にＳｉＯ 2からなる第１の層
間絶縁膜２６をＣＶＤ法により堆積する。次いで、第１
の層間絶縁膜２６上に下部電極１２を形成する。
ドウオール５を含む全面上にＳｉＯ 2からなる第１の層
間絶縁膜２６をＣＶＤ法により堆積する。次いで、第１
の層間絶縁膜２６上に下部電極１２を形成する。
【００５１】次に、図９に示すように、下部電極１２上
に強誘電体前駆体のゾルを図６に示すインクジェット方
式の塗布機構を用いて塗布する。
に強誘電体前駆体のゾルを図６に示すインクジェット方
式の塗布機構を用いて塗布する。
【００５２】この後、図１０に示すように、容量素子２
９を含む全面上にＳｉＯ2からなる第２の層間絶縁膜２
７をＣＶＤ法により堆積する。
９を含む全面上にＳｉＯ2からなる第２の層間絶縁膜２
７をＣＶＤ法により堆積する。
【００５３】次いで、図１１に示すように、第２の層間
絶縁膜２７の上にフォトレジスト膜（図示せず）を塗布
し、このフォトレジスト膜を露光、現像することによ
り、第２の層間絶縁膜２７上にはレジストパターンが形
成される。次いで、このレジストパターンをマスクとし
て第１及び第２の層間絶縁膜２６，２７をエッチングす
ることにより、層間絶縁膜２６，２７にはソース／ドレ
イン領域の拡散層６，７及び上部電極１４それぞれの上
に位置するコンタクトホール２７ａ〜２７ｃが形成され
る。次いで、レジストパターンを剥離する。
絶縁膜２７の上にフォトレジスト膜（図示せず）を塗布
し、このフォトレジスト膜を露光、現像することによ
り、第２の層間絶縁膜２７上にはレジストパターンが形
成される。次いで、このレジストパターンをマスクとし
て第１及び第２の層間絶縁膜２６，２７をエッチングす
ることにより、層間絶縁膜２６，２７にはソース／ドレ
イン領域の拡散層６，７及び上部電極１４それぞれの上
に位置するコンタクトホール２７ａ〜２７ｃが形成され
る。次いで、レジストパターンを剥離する。
【００５４】次に、図７に示すように、コンタクトホー
ル２７ａ〜２７ｃ内及び第２の層間絶縁膜２７上にバリ
アメタル層（図示せず）をスパッタリングにより堆積
し、このバリアメタル層上にＡｌ合金膜をスパッタリン
グにより堆積する。次いで、このＡｌ合金膜をパターニ
ングすることにより、第２の層間絶縁膜２７上及びコン
タクトホール内には、拡散層６と電気的に接続されたＡ
ｌ合金配線２８ａ及び拡散層７と上部電極１４とを接続
するＡｌ合金配線２８ｂが形成される。
ル２７ａ〜２７ｃ内及び第２の層間絶縁膜２７上にバリ
アメタル層（図示せず）をスパッタリングにより堆積
し、このバリアメタル層上にＡｌ合金膜をスパッタリン
グにより堆積する。次いで、このＡｌ合金膜をパターニ
ングすることにより、第２の層間絶縁膜２７上及びコン
タクトホール内には、拡散層６と電気的に接続されたＡ
ｌ合金配線２８ａ及び拡散層７と上部電極１４とを接続
するＡｌ合金配線２８ｂが形成される。
【００５５】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００５６】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
インクジェット方式の塗布機構におけるノズル開口部を
複数設け、成分の異なる強誘電体前駆体のゾルを各々の
ノズル開口部から噴射することによりゾルの成分を調整
しながら塗布することが可能となる。さらには塗布機構
を複数用いてもかまわない。図６に示すインクジェット
方式の塗布機構は二つのノズル開口部１６ａ，１６ｂを
備えているが、ノズル開口部の数は適宜変更して実施可
能であり、三つ以上のノズル開口部を備えたインクジェ
ット方式の塗布機構を用いることも可能である。また、
各ノズル（あるいは塗布機構）からはそれぞれ単独の金
属を含むゾルを噴射することも可能であるし、それぞれ
異なる任意の割合の複数の金属を含むゾルを噴射するこ
とも可能である。このようなインクジェット方式の塗布
機構を用いることにより、強誘電体薄膜に必要な性能に
応じて種々の場所に種々の強誘電体薄膜を成膜すること
が可能となる。即ち、必要な場所に必要な組成を持つ強
誘電体薄膜を成膜でき、ウエハ内の任意の場所に異なる
特性を持つ強誘電体薄膜を成膜することができる。例え
ばウエハ面内に連続的に組成の変化する強誘電体を形成
することもできるので強誘電体組成の最適化などには特
に有効な手段となる利点がある。
ず、種々変更して実施することが可能である。例えば、
インクジェット方式の塗布機構におけるノズル開口部を
複数設け、成分の異なる強誘電体前駆体のゾルを各々の
ノズル開口部から噴射することによりゾルの成分を調整
しながら塗布することが可能となる。さらには塗布機構
を複数用いてもかまわない。図６に示すインクジェット
方式の塗布機構は二つのノズル開口部１６ａ，１６ｂを
備えているが、ノズル開口部の数は適宜変更して実施可
能であり、三つ以上のノズル開口部を備えたインクジェ
ット方式の塗布機構を用いることも可能である。また、
各ノズル（あるいは塗布機構）からはそれぞれ単独の金
属を含むゾルを噴射することも可能であるし、それぞれ
異なる任意の割合の複数の金属を含むゾルを噴射するこ
とも可能である。このようなインクジェット方式の塗布
機構を用いることにより、強誘電体薄膜に必要な性能に
応じて種々の場所に種々の強誘電体薄膜を成膜すること
が可能となる。即ち、必要な場所に必要な組成を持つ強
誘電体薄膜を成膜でき、ウエハ内の任意の場所に異なる
特性を持つ強誘電体薄膜を成膜することができる。例え
ばウエハ面内に連続的に組成の変化する強誘電体を形成
することもできるので強誘電体組成の最適化などには特
に有効な手段となる利点がある。
【００５７】また、上記実施の形態では、強誘電体薄膜
をＦｅＲＡＭに適用しているが、これに限定されるもの
ではなく、種々の用途に強誘電体薄膜を適用することも
可能である。
をＦｅＲＡＭに適用しているが、これに限定されるもの
ではなく、種々の用途に強誘電体薄膜を適用することも
可能である。
【００５８】
【発明の効果】以上説明したように本発明によれば、イ
ンクジェット方式の塗布機構を用いているため、強誘電
体前駆体のゾルを所定領域（必要部分）にのみ塗布する
ことができる。したがって、強誘電体前駆体のゾルの無
駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の
成膜方法、半導体装置、その製造方法及びインクジェッ
ト方式の塗布機構を提供することができる。
ンクジェット方式の塗布機構を用いているため、強誘電
体前駆体のゾルを所定領域（必要部分）にのみ塗布する
ことができる。したがって、強誘電体前駆体のゾルの無
駄を低減しつつ成膜工程を簡略化できる強誘電体薄膜の
成膜方法、半導体装置、その製造方法及びインクジェッ
ト方式の塗布機構を提供することができる。
【図１】 本発明に係る第１の実施の形態による半導体
装置を示す断面図である。
装置を示す断面図である。
【図２】 図１に示す半導体装置を製造する方法を示す
断面図である。
断面図である。
【図３】 図１に示す半導体装置を製造する方法を示す
ものであり、図２の次の工程を示す断面図である。
ものであり、図２の次の工程を示す断面図である。
【図４】 図１に示す半導体装置を製造する方法を示す
ものであり、図３の次の工程を示す断面図である。
ものであり、図３の次の工程を示す断面図である。
【図５】 図１に示す半導体装置を製造する方法を示す
ものであり、図４の次の工程を示す断面図である。
ものであり、図４の次の工程を示す断面図である。
【図６】 図５に示す工程で用いるインクジェット方式
の塗布機構の一例を概略的に示す断面図である。
の塗布機構の一例を概略的に示す断面図である。
【図７】 本発明に係る第２の実施の形態による半導体
装置を示す断面図である。
装置を示す断面図である。
【図８】 図７に示す半導体装置を製造する方法を示す
断面図である。
断面図である。
【図９】 図７に示す半導体装置を製造する方法を示す
ものであり、図８の次の工程を示す断面図である。
ものであり、図８の次の工程を示す断面図である。
【図１０】 図７に示す半導体装置を製造する方法を示
すものであり、図９の次の工程を示す断面図である。
すものであり、図９の次の工程を示す断面図である。
【図１１】 図７に示す半導体装置を製造する方法を示
すものであり、図１０の次の工程を示す断面図である。
すものであり、図１０の次の工程を示す断面図である。
１…シリコン基板
２…素子分離膜
３…ゲート酸化膜
４…ゲート電極
５…サイドウオール
６，７…ソース／ドレイン領域の拡散層
８…低濃度不純物拡散層
９…層間絶縁膜
９ａ…コンタクトホール
１０…バリアメタル層
１１…Ｗプラグ
１２…下部電極
１３…強誘電体薄膜
１４…上部電極
１５…駆動用基板
１５ａ…ゾル供給部
１５ｂ…圧力発生室
１６…ノズル基板
１６ａ，１６ｂ…ノズル開口部
１７…対向基板
１７ａ…ゾル流路
１７ｂ…空間
１８…圧電体膜（ＰＺＴ）
１９…有機フィルム(PPS Film)
２０…基板
２０ａ…ゾル導入口
２１…ドライバーＩＣチップ
２２，２４…ボンディングワイヤ
２３…配線パターン
２５…矢印
２６…第１の層間絶縁膜
２７…第２の層間絶縁膜
２７ａ〜２７ｃ…コンタクトホール
２８ａ，２８ｂ…Ａｌ合金配線
２９…容量素子
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2C056 EA24 FB01
5F058 BA11 BA20 BC03 BC04 BC20
BF46 BF80 BH01 BJ04
5F083 FR02 GA28 JA14 JA15 JA17
JA36 JA38 JA39 JA43 MA05
MA06 MA17 PR23 PR33
Claims (12)
- 【請求項１】 インクジェット方式の塗布機構を用いて
所定領域に強誘電体前駆体のゾルを塗布する工程と、 このゾルに熱処理を施すことにより、該ゾルを結晶化し
て強誘電体薄膜を成膜する工程と、 を具備することを特徴とする強誘電体薄膜の成膜方法。 - 【請求項２】 上記ゾルを塗布する工程は、成分の異な
るゾルを噴射することによりゾルの成分を調整しながら
塗布する工程であることを特徴とする請求項１に記載の
強誘電体薄膜の成膜方法。 - 【請求項３】 上記成膜する工程で成膜された強誘電体
薄膜における微小部分が他の部分と組成の異なる強誘電
体となることを特徴とする請求項２に記載の強誘電体薄
膜の成膜方法。 - 【請求項４】 下部電極と、 この下部電極上に形成された強誘電体薄膜と、 この強誘電体薄膜上に形成された上部電極と、 を備えた容量素子を具備し、 上記強誘電体薄膜は、インクジェット方式の塗布機構を
用いて強誘電体前駆体のゾルを塗布し、このゾルに熱処
理を施すことにより該ゾルを結晶化させて形成されたも
のであることを特徴とする半導体装置。 - 【請求項５】 上記強誘電体前駆体のゾルを塗布する際
は、成分の異なるゾルを噴射することによりゾルの成分
を調整しながら塗布することを特徴とする請求項４に記
載の半導体装置。 - 【請求項６】 上記強誘電体薄膜における微小部分が他
の部分と組成の異なる強誘電体となることを特徴とする
請求項５に記載の半導体装置。 - 【請求項７】 上記容量素子はトランジスタに接続され
ていることを特徴とする請求項４〜６のうちいずれか１
項記載の半導体装置。 - 【請求項８】 絶縁膜上に下部電極を形成する工程と、 この下部電極上にインクジェット方式の塗布機構を用い
て強誘電体前駆体のゾルを塗布し、このゾルに熱処理を
施すことにより該ゾルを結晶化させて強誘電体薄膜を形
成する工程と、 この強誘電体薄膜上に上部電極を形成する工程と、 を具備することを特徴とする容量素子を有する半導体装
置の製造方法。 - 【請求項９】 上記強誘電体前駆体のゾルを塗布する際
は、成分の異なるゾルを噴射することによりゾルの成分
を調整しながら塗布することを特徴とする請求項８に記
載の半導体装置の製造方法。 - 【請求項１０】 上記強誘電体膜を形成する工程で形成
された強誘電体薄膜における微小部分が他の部分と組成
の異なる強誘電体となることを特徴とする請求項９に記
載の半導体装置の製造方法。 - 【請求項１１】 駆動用基板と、 この駆動用基板上に配置されたドライバーＩＣチップ
と、 このドライバーＩＣチップと駆動用基板との間に配置さ
れた圧電体膜と、 この圧電体膜にドライバーＩＣチップからの電圧を印加
するためのボンディングワイヤと、 上記駆動用基板内に形成された圧力発生室であって、上
記圧電体膜によって加圧される強誘電体前駆体のゾルを
入れる圧力発生室と、 この圧力発生室に接続された、ゾルを噴射させるノズル
開口部と、 を具備することを特徴とするインクジェット方式の塗布
機構。 - 【請求項１２】 上記圧力発生室が複数設けられ、それ
に接続されたノズル開口部が複数設けられ、各々の圧力
発生室に異なるゾルの成分が入れられ、各々のノズル開
口部から異なるゾルの成分が噴射されてゾルの成分を調
整しながら塗布するものであることを特徴とする請求項
１１に記載のインクジェット方式の塗布機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279754A JP3636349B2 (ja) | 2001-09-14 | 2001-09-14 | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279754A JP3636349B2 (ja) | 2001-09-14 | 2001-09-14 | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086584A true JP2003086584A (ja) | 2003-03-20 |
| JP3636349B2 JP3636349B2 (ja) | 2005-04-06 |
Family
ID=19103876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279754A Expired - Fee Related JP3636349B2 (ja) | 2001-09-14 | 2001-09-14 | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636349B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911837B2 (en) | 2003-08-26 | 2005-06-28 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for evaluating and adjusting microwave integrated circuit |
| JP2006116837A (ja) * | 2004-10-22 | 2006-05-11 | Sony Corp | 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法 |
| US7176100B2 (en) | 2004-01-29 | 2007-02-13 | Seiko Epson Corporation | Capacitor and its manufacturing method, and semiconductor device |
| JP2008141117A (ja) * | 2006-12-05 | 2008-06-19 | Oki Electric Ind Co Ltd | 強誘電体メモリの製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6119231B2 (ja) | 2011-12-29 | 2017-04-26 | 株式会社リコー | 強誘電体膜の製造方法、液体吐出ヘッドの製造方法、強誘電体膜製造装置、液体吐出ヘッド製造装置 |
-
2001
- 2001-09-14 JP JP2001279754A patent/JP3636349B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911837B2 (en) | 2003-08-26 | 2005-06-28 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for evaluating and adjusting microwave integrated circuit |
| US7176100B2 (en) | 2004-01-29 | 2007-02-13 | Seiko Epson Corporation | Capacitor and its manufacturing method, and semiconductor device |
| JP2006116837A (ja) * | 2004-10-22 | 2006-05-11 | Sony Corp | 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法 |
| JP4661162B2 (ja) * | 2004-10-22 | 2011-03-30 | ソニー株式会社 | 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法 |
| JP2008141117A (ja) * | 2006-12-05 | 2008-06-19 | Oki Electric Ind Co Ltd | 強誘電体メモリの製造方法 |
| JP4722023B2 (ja) * | 2006-12-05 | 2011-07-13 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体メモリの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3636349B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7475461B2 (en) | Method and manufacturing a piezoelectric thin film element | |
| KR100457121B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| JP3484324B2 (ja) | 半導体メモリ素子 | |
| US7037731B2 (en) | Ferroelectric capacitor, method of manufacturing the same, ferroelectric memory, and piezoelectric device | |
| US9129853B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6339008B1 (en) | Method of manufacturing a semiconductor memory device | |
| US7550392B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060258114A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6951788B2 (en) | Method of manufacturing semiconductor device | |
| US6713798B2 (en) | Semiconductor device having a capacitor and method of manufacturing the same | |
| JP2001127259A (ja) | 不揮発性メモリ素子の製造方法 | |
| JP3636349B2 (ja) | 強誘電体薄膜の成膜方法、半導体装置、その製造方法及びインクジェット方式の塗布機構 | |
| JP2007242778A (ja) | 薄膜素子の製造方法 | |
| JP4416055B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| JP2002134707A (ja) | 強誘電体メモリ及びその製造方法 | |
| KR20010004369A (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조 방법 | |
| JP4551725B2 (ja) | 半導体装置の製造方法 | |
| JP4400750B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| JP4466876B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP4400749B2 (ja) | 強誘電体メモリ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041115 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041229 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |