JP2002343791A - 誘電体薄膜の製造方法並びに強誘電体装置 - Google Patents
誘電体薄膜の製造方法並びに強誘電体装置Info
- Publication number
- JP2002343791A JP2002343791A JP2001148978A JP2001148978A JP2002343791A JP 2002343791 A JP2002343791 A JP 2002343791A JP 2001148978 A JP2001148978 A JP 2001148978A JP 2001148978 A JP2001148978 A JP 2001148978A JP 2002343791 A JP2002343791 A JP 2002343791A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric
- manufacturing
- dielectric thin
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 197
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000002243 precursor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000000470 constituent Substances 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000002425 crystallisation Methods 0.000 abstract description 4
- 230000008025 crystallization Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 41
- 239000010410 layer Substances 0.000 description 36
- 239000010936 titanium Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 13
- 230000010287 polarization Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001621 bismuth Chemical class 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005616 pyroelectricity Effects 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ヒステリシスのシフトを阻止することができ
る誘電体薄膜の製造方法並びに強誘電体装置を提供す
る。 【解決手段】 シリコン基板１側の誘電体前駆体薄膜４
におけるＴｉの濃度が、シリコン基板１と反対側の誘電
体前駆体薄膜７におけるＴｉの濃度よりも小さくなるよ
うにして、複数の誘電体前駆体薄膜４，…，７を下部電
極薄膜３上に形成する。その後、複数の誘電体前駆体薄
膜４，…，７の結晶化の焼成を行って、シリコン基板１
の深さ方向においてＴｉの濃度が略均一な強誘電体薄膜
１０を形成する。
る誘電体薄膜の製造方法並びに強誘電体装置を提供す
る。 【解決手段】 シリコン基板１側の誘電体前駆体薄膜４
におけるＴｉの濃度が、シリコン基板１と反対側の誘電
体前駆体薄膜７におけるＴｉの濃度よりも小さくなるよ
うにして、複数の誘電体前駆体薄膜４，…，７を下部電
極薄膜３上に形成する。その後、複数の誘電体前駆体薄
膜４，…，７の結晶化の焼成を行って、シリコン基板１
の深さ方向においてＴｉの濃度が略均一な強誘電体薄膜
１０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体薄膜の製造
方法並びに強誘電体装置に関する。
方法並びに強誘電体装置に関する。
【０００２】
【従来の技術】強誘電体は、自発分極、高誘電率、焦電
性、圧電性などの特性を有することから、様々なデバイ
スに適用されている。特に近年、半導体メモリデバイス
に強誘電体薄膜を利用した、不揮発性メモリ装置の研究
が盛んになっている。
性、圧電性などの特性を有することから、様々なデバイ
スに適用されている。特に近年、半導体メモリデバイス
に強誘電体薄膜を利用した、不揮発性メモリ装置の研究
が盛んになっている。
【０００３】現在、強誘電体メモリ装置ヘの応用が期待
されている強誘電体材料が２つある。一は、Ｐｂ(Ｚｒ
ｘＴｉ１−ｘ)Ｏ３(以下、ＰＺＴと言う)に代表される
鉛系強誘電体がある。鉛系強誘電体材料は、室温で比較
的安定に大きな残留分極が得られ、キュリー温度も高い
という特徴を有している。もう一つは、ＳｒＢｉ２(Ｔ
ａｘＮｂ２−ｘ)Ｏ９(以下、ＳＢＴＮと言う)などのビ
スマス層状構造強誘電体である。このビスマス層状構造
強誘電体は、鉛系強誘電体と比較して残留分極量は小さ
いものの、分極反転の繰り返しに対する疲労耐性が優れ
ているという特徴を持つ。
されている強誘電体材料が２つある。一は、Ｐｂ(Ｚｒ
ｘＴｉ１−ｘ)Ｏ３(以下、ＰＺＴと言う)に代表される
鉛系強誘電体がある。鉛系強誘電体材料は、室温で比較
的安定に大きな残留分極が得られ、キュリー温度も高い
という特徴を有している。もう一つは、ＳｒＢｉ２(Ｔ
ａｘＮｂ２−ｘ)Ｏ９(以下、ＳＢＴＮと言う)などのビ
スマス層状構造強誘電体である。このビスマス層状構造
強誘電体は、鉛系強誘電体と比較して残留分極量は小さ
いものの、分極反転の繰り返しに対する疲労耐性が優れ
ているという特徴を持つ。
【０００４】従来より、基板上に強誘電体前駆体溶液を
スピンコート法により塗布した後、乾燥、焼成を順次行
う誘電体薄膜の製造方法としては、“Japanese Journal
ofApplied Physics”の３８巻、５３６４ページから５
３６７ページに示された製造方法がある。この製造方法
では、強誘電体メモリ装置などに使用される強誘電体キ
ャパシタの強誘電体薄膜を形成するために、組成比が一
様な複数の強誘電体前駆体薄膜を形成した後、結晶化の
ための焼成を行っている。具体的には、強誘電体前駆体
溶液中に含まれる鉛(Ｐｂ)、ジルコニウム(Ｚｒ)および
チタン(Ｔｉ)の組成比が、例えばＰｂ／Ｚｒ／Ｔｉ＝１
１０／５２／４８の強誘電体前駆体溶液を、下部電極薄
膜上に塗布および乾燥する工程を複数回繰り返した後、
結晶化のための焼成を行ってＰＺＴ薄膜を下部電極薄膜
上に得ている。
スピンコート法により塗布した後、乾燥、焼成を順次行
う誘電体薄膜の製造方法としては、“Japanese Journal
ofApplied Physics”の３８巻、５３６４ページから５
３６７ページに示された製造方法がある。この製造方法
では、強誘電体メモリ装置などに使用される強誘電体キ
ャパシタの強誘電体薄膜を形成するために、組成比が一
様な複数の強誘電体前駆体薄膜を形成した後、結晶化の
ための焼成を行っている。具体的には、強誘電体前駆体
溶液中に含まれる鉛(Ｐｂ)、ジルコニウム(Ｚｒ)および
チタン(Ｔｉ)の組成比が、例えばＰｂ／Ｚｒ／Ｔｉ＝１
１０／５２／４８の強誘電体前駆体溶液を、下部電極薄
膜上に塗布および乾燥する工程を複数回繰り返した後、
結晶化のための焼成を行ってＰＺＴ薄膜を下部電極薄膜
上に得ている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
誘電体薄膜の製造方法では、酸素八面体の中央に２種類
以上の元素を有する強誘電体薄膜を形成する場合、組成
比が均一である複数の強誘電体前駆体薄膜を用いて強誘
電体薄膜を形成すると、強誘電体薄膜において厚さ方向
に濃度の違いが生じてしまう。例えば、上記従来の誘電
体薄膜の製造方法によってＰＺＴ薄膜を下部電極薄膜上
に形成した場合、図２に示すように、ＰＺＴ薄膜におい
て下部電極薄膜とＰＺＴ薄膜の界面に近い側、つまりＰ
ＺＴ薄膜の下部電極薄膜側の部分では、Ｔｉが多く偏析
している。一方、上記ＰＺＴ薄膜の上方（図２ではＰＺ
Ｔ表面側と記す）、つまりＰＺＴ薄膜において下部電極
薄膜と反対側の部分では、Ｔｉが減少傾向にあるという
ものである。この現象は、特に下部電極薄膜の材料にＰ
ｔを用いた場合に多く見られた。
誘電体薄膜の製造方法では、酸素八面体の中央に２種類
以上の元素を有する強誘電体薄膜を形成する場合、組成
比が均一である複数の強誘電体前駆体薄膜を用いて強誘
電体薄膜を形成すると、強誘電体薄膜において厚さ方向
に濃度の違いが生じてしまう。例えば、上記従来の誘電
体薄膜の製造方法によってＰＺＴ薄膜を下部電極薄膜上
に形成した場合、図２に示すように、ＰＺＴ薄膜におい
て下部電極薄膜とＰＺＴ薄膜の界面に近い側、つまりＰ
ＺＴ薄膜の下部電極薄膜側の部分では、Ｔｉが多く偏析
している。一方、上記ＰＺＴ薄膜の上方（図２ではＰＺ
Ｔ表面側と記す）、つまりＰＺＴ薄膜において下部電極
薄膜と反対側の部分では、Ｔｉが減少傾向にあるという
ものである。この現象は、特に下部電極薄膜の材料にＰ
ｔを用いた場合に多く見られた。
【０００６】上述したように厚さ方向の組成が一様でな
い強誘電体薄膜において、強誘電体ヒステリシス特性を
測定したところ、図３に示すように、印加電圧がプラス
の場合とマイナスの場合とで、分極方向が反転する電圧
すなわち抗電圧の絶対値が異なる、いわゆるヒステリシ
スのシフトが見られるという欠点がある。上記ヒステリ
シスのシフトは強誘電体を用いた強誘電体メモリ装置の
誤動作を引き起こす原因となる。
い強誘電体薄膜において、強誘電体ヒステリシス特性を
測定したところ、図３に示すように、印加電圧がプラス
の場合とマイナスの場合とで、分極方向が反転する電圧
すなわち抗電圧の絶対値が異なる、いわゆるヒステリシ
スのシフトが見られるという欠点がある。上記ヒステリ
シスのシフトは強誘電体を用いた強誘電体メモリ装置の
誤動作を引き起こす原因となる。
【０００７】そこで、本発明の課題は、強誘電体薄膜に
おけるヒステリシスのシフトを阻止することができる誘
電体薄膜の製造方法並びに強誘電体装置を提供すること
にある。
おけるヒステリシスのシフトを阻止することができる誘
電体薄膜の製造方法並びに強誘電体装置を提供すること
にある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明の誘電体薄膜の製造方法は、誘電体前駆体ま
たは誘電体からなる複数の薄膜構成層に加熱処理を施す
ことにより、酸素八面体の中央に位置する元素が２種類
以上有るペロブスカイト結晶構造または擬似ペロブスカ
イト結晶構造を有する誘電体薄膜を基板上に形成する誘
電体薄膜の製造方法において、上記元素のうち元素番号
の小さい元素の濃度に関して、上記基板側の上記薄膜構
成層の上記元素の濃度が、上記基板と反対側の上記薄膜
構成層の上記元素の濃度よりも小さくなるようにして、
上記複数の薄膜構成層を形成する工程と、上記複数の薄
膜構成層に加熱処理を施して、上記基板の深さ方向にお
いて上記元素の濃度が略均一な上記誘電体薄膜を形成す
る工程とを備えたことを特徴としている。
め、本発明の誘電体薄膜の製造方法は、誘電体前駆体ま
たは誘電体からなる複数の薄膜構成層に加熱処理を施す
ことにより、酸素八面体の中央に位置する元素が２種類
以上有るペロブスカイト結晶構造または擬似ペロブスカ
イト結晶構造を有する誘電体薄膜を基板上に形成する誘
電体薄膜の製造方法において、上記元素のうち元素番号
の小さい元素の濃度に関して、上記基板側の上記薄膜構
成層の上記元素の濃度が、上記基板と反対側の上記薄膜
構成層の上記元素の濃度よりも小さくなるようにして、
上記複数の薄膜構成層を形成する工程と、上記複数の薄
膜構成層に加熱処理を施して、上記基板の深さ方向にお
いて上記元素の濃度が略均一な上記誘電体薄膜を形成す
る工程とを備えたことを特徴としている。
【０００９】上記構成の誘電体薄膜の製造方法によれ
ば、上記誘電体前駆体または誘電体からなる薄膜構成層
を基板上に複数形成する。このとき、上記酸素八面体の
中央に位置すべき元素のうち元素番号の小さい元素の濃
度において、基板側の薄膜構成層における上記元素の濃
度が、基板と反対側の薄膜構成層における上記元素の濃
度よりも小さくなるようにして、複数の薄膜構成層を形
成している。その後、上記複数の薄膜構成層に加熱処理
を施すと、基板の深さ方向において上記元素の濃度が略
均一な強誘電体薄膜が形成される。したがって、強誘電
体薄膜を形成した場合、強誘電体薄膜におけるヒステリ
シスのシフトを阻止することができる。すなわち、良好
な強誘電体ヒステリシス特性を有する強誘電体薄膜を得
ることができる。
ば、上記誘電体前駆体または誘電体からなる薄膜構成層
を基板上に複数形成する。このとき、上記酸素八面体の
中央に位置すべき元素のうち元素番号の小さい元素の濃
度において、基板側の薄膜構成層における上記元素の濃
度が、基板と反対側の薄膜構成層における上記元素の濃
度よりも小さくなるようにして、複数の薄膜構成層を形
成している。その後、上記複数の薄膜構成層に加熱処理
を施すと、基板の深さ方向において上記元素の濃度が略
均一な強誘電体薄膜が形成される。したがって、強誘電
体薄膜を形成した場合、強誘電体薄膜におけるヒステリ
シスのシフトを阻止することができる。すなわち、良好
な強誘電体ヒステリシス特性を有する強誘電体薄膜を得
ることができる。
【００１０】一実施形態の誘電体薄膜の製造方法は、上
記薄膜構成層の成膜方法はＭＯＤ法である。
記薄膜構成層の成膜方法はＭＯＤ法である。
【００１１】上記実施形態の誘電体薄膜の製造方法によ
れば、上記薄膜構成層をＭＯＤ法で形成するから、薄膜
構成層を精度よく形成できる。
れば、上記薄膜構成層をＭＯＤ法で形成するから、薄膜
構成層を精度よく形成できる。
【００１２】一実施形態の誘電体薄膜の製造方法は、上
記薄膜構成層の成膜方法はスパッタ法である。
記薄膜構成層の成膜方法はスパッタ法である。
【００１３】上記実施形態の誘電体薄膜の製造方法によ
れば、上記薄膜構成層をスパッタ法で形成するから、基
板または薄膜構成層に対する薄膜構成層の密着性を向上
できる。
れば、上記薄膜構成層をスパッタ法で形成するから、基
板または薄膜構成層に対する薄膜構成層の密着性を向上
できる。
【００１４】一実施形態の誘電体薄膜の製造方法は、上
記加熱処理の温度は６５０℃〜７５０℃の範囲内であ
り、上記加熱処理の時間は１分〜５分の範囲内である。
記加熱処理の温度は６５０℃〜７５０℃の範囲内であ
り、上記加熱処理の時間は１分〜５分の範囲内である。
【００１５】上記実施形態の誘電体薄膜の製造方法によ
れば、上記加熱処理の温度が６５０℃〜７５０℃の範囲
内であり、加熱処理の時間が１分〜５分の範囲内である
から、強誘電体薄膜を形成した場合、良好な強誘電体ヒ
ステリシス特性を有する誘電体薄膜を確実に得ることが
できる。
れば、上記加熱処理の温度が６５０℃〜７５０℃の範囲
内であり、加熱処理の時間が１分〜５分の範囲内である
から、強誘電体薄膜を形成した場合、良好な強誘電体ヒ
ステリシス特性を有する誘電体薄膜を確実に得ることが
できる。
【００１６】一実施形態の誘電体薄膜の製造方法は、上
記誘電体薄膜の材料はＰＺＴまたはＰｂ１−ｙＬａ
ｙ(ＺｒｘＴｉ１−ｘ)Ｏ３（以下、ＰＬＺＴと言う）で
あり、上記酸素八面体の中央に位置する元素はＴｉおよ
びＺｒである。
記誘電体薄膜の材料はＰＺＴまたはＰｂ１−ｙＬａ
ｙ(ＺｒｘＴｉ１−ｘ)Ｏ３（以下、ＰＬＺＴと言う）で
あり、上記酸素八面体の中央に位置する元素はＴｉおよ
びＺｒである。
【００１７】上記実施形態の誘電体薄膜の製造方法によ
れば、上記誘電体薄膜の材料はＰＺＴまたはＰＬＺＴで
あるから、室温で比較的安定に大きな残留分極の強誘電
体薄膜を得ることができる。
れば、上記誘電体薄膜の材料はＰＺＴまたはＰＬＺＴで
あるから、室温で比較的安定に大きな残留分極の強誘電
体薄膜を得ることができる。
【００１８】一実施形態の誘電体薄膜の製造方法は、上
記誘電体薄膜の材料はＳＢＴＮであり、上記酸素八面体
の中央に位置する元素はＮｂおよびＴａである。
記誘電体薄膜の材料はＳＢＴＮであり、上記酸素八面体
の中央に位置する元素はＮｂおよびＴａである。
【００１９】上記実施形態の誘電体薄膜の製造方法によ
れば、上記誘電体薄膜の材料はＳＢＴＮであるから、分
極反転の繰り返しに対する疲労耐性が優れた強誘電体薄
膜を得ることができる。
れば、上記誘電体薄膜の材料はＳＢＴＮであるから、分
極反転の繰り返しに対する疲労耐性が優れた強誘電体薄
膜を得ることができる。
【００２０】一実施形態の誘電体薄膜の製造方法は、上
記基板として下部電極を用いる。
記基板として下部電極を用いる。
【００２１】一実施形態の誘電体薄膜の製造方法は、上
記下部電極は、白金、または、白金を含む合金からな
る。
記下部電極は、白金、または、白金を含む合金からな
る。
【００２２】また、本発明の強誘電体装置は、下部電極
と、上部電極と、上記下部電極と上記上部電極との間に
形成された強誘電体薄膜とからなる強誘電体キャパシタ
を備えた強誘電体装置において、上記強誘電体薄膜は、
上記誘電体薄膜の製造方法により形成されたことを特徴
としている。
と、上部電極と、上記下部電極と上記上部電極との間に
形成された強誘電体薄膜とからなる強誘電体キャパシタ
を備えた強誘電体装置において、上記強誘電体薄膜は、
上記誘電体薄膜の製造方法により形成されたことを特徴
としている。
【００２３】上記構成の強誘電体装置によれば、上記誘
電体薄膜の製造方法により強誘電体キャパシタの強誘電
体薄膜を形成しているから、強誘電体キャパシタのヒス
テリシス特性が向上し、誤動作を防止することができ
る。
電体薄膜の製造方法により強誘電体キャパシタの強誘電
体薄膜を形成しているから、強誘電体キャパシタのヒス
テリシス特性が向上し、誤動作を防止することができ
る。
【００２４】
【発明の実施の形態】以下、本発明の誘電体薄膜の製造
方法を図示の実施の形態により詳細に説明する。また、
本実施の形態では、強誘電体装置の一例としての強誘電
体メモリ装置について説明する。
方法を図示の実施の形態により詳細に説明する。また、
本実施の形態では、強誘電体装置の一例としての強誘電
体メモリ装置について説明する。
【００２５】図１（ａ）〜（ｇ）は本発明の実施の一形
態の誘電体薄膜の製造方法を示す工程断面図である。
態の誘電体薄膜の製造方法を示す工程断面図である。
【００２６】以下、図１（ａ）〜（ｇ）を用いて上記誘
電体薄膜を説明する。
電体薄膜を説明する。
【００２７】まず、図１（ａ）に示すように、シリコン
単結晶基板を拡散炉で熱酸化して、酸化シリコン膜１ａ
を形成する。これにより、上記酸化シリコン膜１ａを有
する基板の一例としてのシリコン基板１を得る。そし
て、公知のスパッタリング法によって酸化シリコン膜１
ａ上にＴｉを積層した後、拡散炉を用いて６００℃の酸
素雰囲気中で３０分間の加熱処理をＴｉ層に施して、酸
化シリコン膜１ａ上にＴｉ酸化膜２を形成する。そし
て、Ｐｔターゲットを用いたスパッタ法によって、Ｐｔ
からなる２００ｎｍの下部電極薄膜１０をＴｉ酸化膜２
上に基板温度４５０℃で形成する。
単結晶基板を拡散炉で熱酸化して、酸化シリコン膜１ａ
を形成する。これにより、上記酸化シリコン膜１ａを有
する基板の一例としてのシリコン基板１を得る。そし
て、公知のスパッタリング法によって酸化シリコン膜１
ａ上にＴｉを積層した後、拡散炉を用いて６００℃の酸
素雰囲気中で３０分間の加熱処理をＴｉ層に施して、酸
化シリコン膜１ａ上にＴｉ酸化膜２を形成する。そし
て、Ｐｔターゲットを用いたスパッタ法によって、Ｐｔ
からなる２００ｎｍの下部電極薄膜１０をＴｉ酸化膜２
上に基板温度４５０℃で形成する。
【００２８】次に、図１（ｂ）に示すように、スピンコ
ート法により強誘電体前駆体溶液をＴｉ酸化膜２上に塗
付した後、乾燥処理を施して薄膜構成層の一例である強
誘電体前駆体薄膜４を形成する。このような強誘電体前
駆体溶液の塗付および乾燥を複数回繰り返すことによ
り、図１（ｃ）〜（ｅ）に示すように、薄膜構成層の一
例である強誘電体前駆体薄膜５，６，７を順次形成す
る。その後、上記強誘電体前駆体薄膜４，…，７の結晶
化のための焼成を行って、図１（ｆ）に示すように、Ｐ
ＺＴからなる強誘電体薄膜１０を形成する。
ート法により強誘電体前駆体溶液をＴｉ酸化膜２上に塗
付した後、乾燥処理を施して薄膜構成層の一例である強
誘電体前駆体薄膜４を形成する。このような強誘電体前
駆体溶液の塗付および乾燥を複数回繰り返すことによ
り、図１（ｃ）〜（ｅ）に示すように、薄膜構成層の一
例である強誘電体前駆体薄膜５，６，７を順次形成す
る。その後、上記強誘電体前駆体薄膜４，…，７の結晶
化のための焼成を行って、図１（ｆ）に示すように、Ｐ
ＺＴからなる強誘電体薄膜１０を形成する。
【００２９】以下、上記強誘電体薄膜１０の形成をさら
に具体的に説明する。
に具体的に説明する。
【００３０】まず、図１（ｂ）に示す下部電極薄膜１０
上に、回転数を２０００ｒｐｍに設定したスピナーを用
いて第１のＰＺＴ前駆体溶液を塗布する。続いて、ホッ
トプレート上において基板表面温度３００℃で第１のＰ
ＺＴ前駆体溶液の乾燥を行って、下部電極薄膜１０上に
強誘電体前駆体薄膜４を形成する。上記第１のＰＺＴ前
駆体溶液は、Ｐｂ、Ｚｒ、Ｔｉの比率がＰｂ／Ｚｒ／Ｔ
ｉ＝１１４／４５／５５である。
上に、回転数を２０００ｒｐｍに設定したスピナーを用
いて第１のＰＺＴ前駆体溶液を塗布する。続いて、ホッ
トプレート上において基板表面温度３００℃で第１のＰ
ＺＴ前駆体溶液の乾燥を行って、下部電極薄膜１０上に
強誘電体前駆体薄膜４を形成する。上記第１のＰＺＴ前
駆体溶液は、Ｐｂ、Ｚｒ、Ｔｉの比率がＰｂ／Ｚｒ／Ｔ
ｉ＝１１４／４５／５５である。
【００３１】次に、図１（ｃ）に示すように、上記強誘
電体前駆体薄膜４上に第２のＰＺＴ前駆体溶液をスピナ
ーを用いて塗付した後、その第２のＰＺＴ前駆体溶液を
乾燥させて、強誘電体前駆体薄膜４上に強誘電体前駆体
薄膜５を形成する。上記第２のＰＺＴ前駆体溶液の組成
比はＰｂ／Ｚｒ／Ｔｉ＝１１４／４０／６０になってい
る。
電体前駆体薄膜４上に第２のＰＺＴ前駆体溶液をスピナ
ーを用いて塗付した後、その第２のＰＺＴ前駆体溶液を
乾燥させて、強誘電体前駆体薄膜４上に強誘電体前駆体
薄膜５を形成する。上記第２のＰＺＴ前駆体溶液の組成
比はＰｂ／Ｚｒ／Ｔｉ＝１１４／４０／６０になってい
る。
【００３２】引き続き、図１（ｄ）に示すように、上記
第２のＰＺＴ前駆体溶液を強誘電体前駆体薄膜５上にス
ピナーを用いて塗付した後、その第２のＰＺＴ前駆体溶
液を乾燥させて、強誘電体前駆体薄膜５上に強誘電体前
駆体薄膜６を形成する。
第２のＰＺＴ前駆体溶液を強誘電体前駆体薄膜５上にス
ピナーを用いて塗付した後、その第２のＰＺＴ前駆体溶
液を乾燥させて、強誘電体前駆体薄膜５上に強誘電体前
駆体薄膜６を形成する。
【００３３】次に、図１（ｅ）に示すように、上記強誘
電体前駆体薄膜６上に第３のＰＺＴ前駆体溶液をスピナ
ーを用いて塗付した後、その第３のＰＺＴ前駆体溶液を
乾燥させて、強誘電体前駆体薄膜６上に強誘電体前駆体
薄膜７を形成する。上記第３のＰＺＴ前駆体溶液の組成
比はＰｂ／Ｚｒ／Ｔｉ＝１１４／２０／８０になってい
る。
電体前駆体薄膜６上に第３のＰＺＴ前駆体溶液をスピナ
ーを用いて塗付した後、その第３のＰＺＴ前駆体溶液を
乾燥させて、強誘電体前駆体薄膜６上に強誘電体前駆体
薄膜７を形成する。上記第３のＰＺＴ前駆体溶液の組成
比はＰｂ／Ｚｒ／Ｔｉ＝１１４／２０／８０になってい
る。
【００３４】その後、ＲＴＡ（Rapid Thermal Annealin
g）炉を用いて、酸素雰囲気中で７００℃で１分間の焼
成を行うことにより、強誘電体前駆体薄膜４，…を結晶
化させ、ＰＺＴからなる強誘電体薄膜１０を形成する。
g）炉を用いて、酸素雰囲気中で７００℃で１分間の焼
成を行うことにより、強誘電体前駆体薄膜４，…を結晶
化させ、ＰＺＴからなる強誘電体薄膜１０を形成する。
【００３５】そして、図１（ｇ）に示すように、上記強
誘電体薄膜１０上にスパッタ法でＰｔを積層した後、公
知のリソグラフイーおよびドライエッチングで加工し
て、Ｐｔからなる１００ｎｍの上部電極１２を形成す
る。最後に、ＲＴＡ炉を用いて、酸素雰囲気中において
６５０℃で５分間のポストアニールが行われて、強誘電
体素子が完成する。
誘電体薄膜１０上にスパッタ法でＰｔを積層した後、公
知のリソグラフイーおよびドライエッチングで加工し
て、Ｐｔからなる１００ｎｍの上部電極１２を形成す
る。最後に、ＲＴＡ炉を用いて、酸素雰囲気中において
６５０℃で５分間のポストアニールが行われて、強誘電
体素子が完成する。
【００３６】上記構成の誘電体薄膜の製造方法によれ
ば、第１，第２，第３のＰＺＴ前駆体溶液を用いて強誘
電体前駆体薄膜４，…，７を順次を形成していることに
より、複数の強誘電体前駆体薄膜４，…，７では、シリ
コン基板１側からシリコン基板１と反対側に向かって、
Ｚｒに対するＴｉの濃度比が３段階で増加している。こ
のような状態で、上記強誘電体前駆体薄膜４，…，７の
結晶化のための焼成を行って、ＰＺＴからなる強誘電体
薄膜１０を形成すると、図２に示すような厚さ方向にお
けるＴｉ濃度の偏りが抑制される。
ば、第１，第２，第３のＰＺＴ前駆体溶液を用いて強誘
電体前駆体薄膜４，…，７を順次を形成していることに
より、複数の強誘電体前駆体薄膜４，…，７では、シリ
コン基板１側からシリコン基板１と反対側に向かって、
Ｚｒに対するＴｉの濃度比が３段階で増加している。こ
のような状態で、上記強誘電体前駆体薄膜４，…，７の
結晶化のための焼成を行って、ＰＺＴからなる強誘電体
薄膜１０を形成すると、図２に示すような厚さ方向にお
けるＴｉ濃度の偏りが抑制される。
【００３７】図４に、上記強誘電体薄膜１０のヒステリ
シス曲線を示している。図４から判るように、印加電圧
がプラスの場合とマイナスの場合とで、分極方向が反転
する電圧すなわち抗電圧が等しくなっている。つまり、
上記強誘電体薄膜１０では、いわゆるヒステリシスのシ
フトが生じておらず、ヒステリシス特性におけるシフト
が改善されている。
シス曲線を示している。図４から判るように、印加電圧
がプラスの場合とマイナスの場合とで、分極方向が反転
する電圧すなわち抗電圧が等しくなっている。つまり、
上記強誘電体薄膜１０では、いわゆるヒステリシスのシ
フトが生じておらず、ヒステリシス特性におけるシフト
が改善されている。
【００３８】図５は、上記誘電体薄膜の製造方法を用い
て作成された強誘電体メモリ装置の概略断面図であり、
図６（ａ），（ｂ），（ｃ）および図７（ａ），（ｂ）
は上記強誘電体メモリ装置の工程断面図である。図５、
図６（ａ），（ｂ），（ｃ）および図７（ａ），（ｂ）
において、図１に示した構成部と同一構成部には、図１
における構成部と同一参照番号を付している。
て作成された強誘電体メモリ装置の概略断面図であり、
図６（ａ），（ｂ），（ｃ）および図７（ａ），（ｂ）
は上記強誘電体メモリ装置の工程断面図である。図５、
図６（ａ），（ｂ），（ｃ）および図７（ａ），（ｂ）
において、図１に示した構成部と同一構成部には、図１
における構成部と同一参照番号を付している。
【００３９】上記強誘電体メモリ装置は、図５に示すよ
うに、シリコン基板５１と、このシリコン基板５１上に
形成された強誘電体キャパシタ１００と、この強誘電体
キャパシタ１００へのアクセススイッチ素子となるＭＯ
Ｓ ＦＥＴ（metal oxide semiconductor field effect
transistor）である選択トランジスタ１０１とを備えて
いる。この選択トランジスタ１０１は、ソース領域５２
と、ドレイン領域５４と、ソース領域５２，ドレイン領
域５４間の上方に形成されたゲート電極５３とを有して
いる。上記ソース領域５２とドレイン領域５４とは所定
の間隔を隔ててシリコン基板５１に形成されており、そ
のドレイン領域５４にロコス膜５５を隣接させている。
そして、上記シリコン基板５１、ゲート電極５３および
ロコス膜５５を覆う第１の層間絶縁膜５６には、ドレイ
ン領域５４に達する第１のコンタクトホール６１を形成
している。この第１のコンタクトホール６１にはタング
ステン金属を充填している。また、上記強誘電体キャパ
シタ１００は下部電極薄膜３、強誘電体薄膜１０および
上部電極９からなっており、強誘電体キャパシタ１００
の上面，側面はＴｉ酸化膜よりなるキャパシタ保護膜５
７で覆われている。このキャパシタ保護膜５７および第
２の層間絶縁膜５８には、上面電極９に達する第２のコ
ンタクトホール６２を形成している。この第２のコンタ
クトホール６２を介して上部電極５８をドレイン領域５
４に電気的に接続するための配線層６０を形成してい
る。また、上記第２のコンタクホール６２の開口縁，壁
面、および、第２のコンタクトホール６２下における上
部電極９の表面をＴｉＮ膜５９で被覆している。そし
て、上記第１の層間絶縁膜５６、第２の層間絶縁膜５８
および配線層６０上には全面にわたって表面保護膜６３
を形成している。
うに、シリコン基板５１と、このシリコン基板５１上に
形成された強誘電体キャパシタ１００と、この強誘電体
キャパシタ１００へのアクセススイッチ素子となるＭＯ
Ｓ ＦＥＴ（metal oxide semiconductor field effect
transistor）である選択トランジスタ１０１とを備えて
いる。この選択トランジスタ１０１は、ソース領域５２
と、ドレイン領域５４と、ソース領域５２，ドレイン領
域５４間の上方に形成されたゲート電極５３とを有して
いる。上記ソース領域５２とドレイン領域５４とは所定
の間隔を隔ててシリコン基板５１に形成されており、そ
のドレイン領域５４にロコス膜５５を隣接させている。
そして、上記シリコン基板５１、ゲート電極５３および
ロコス膜５５を覆う第１の層間絶縁膜５６には、ドレイ
ン領域５４に達する第１のコンタクトホール６１を形成
している。この第１のコンタクトホール６１にはタング
ステン金属を充填している。また、上記強誘電体キャパ
シタ１００は下部電極薄膜３、強誘電体薄膜１０および
上部電極９からなっており、強誘電体キャパシタ１００
の上面，側面はＴｉ酸化膜よりなるキャパシタ保護膜５
７で覆われている。このキャパシタ保護膜５７および第
２の層間絶縁膜５８には、上面電極９に達する第２のコ
ンタクトホール６２を形成している。この第２のコンタ
クトホール６２を介して上部電極５８をドレイン領域５
４に電気的に接続するための配線層６０を形成してい
る。また、上記第２のコンタクホール６２の開口縁，壁
面、および、第２のコンタクトホール６２下における上
部電極９の表面をＴｉＮ膜５９で被覆している。そし
て、上記第１の層間絶縁膜５６、第２の層間絶縁膜５８
および配線層６０上には全面にわたって表面保護膜６３
を形成している。
【００４０】以下、図６（ａ），（ｂ），（ｃ）および
図７（ａ），（ｂ）を用いて上記強誘電体メモリ装置の
製造方法を説明する。
図７（ａ），（ｂ）を用いて上記強誘電体メモリ装置の
製造方法を説明する。
【００４１】まず、図６(ａ)に示すように、シリコン基
板５１の所定領域を用いて選択トランジスタ１０１を形
成した後、シリコン基板５１の表面全体にわたって第１
の層間絶縁膜１５６を堆積する。引き続いて、上述の誘
電体薄膜の製造方法によって、第１の層間絶縁膜１５６
の所定領域上に、下部電極薄膜３、強誘電体薄膜１０お
よび上部電極を順次形成する。上記下部電極薄膜３はＰ
ｔを用いてスパッタリング法で構成し、強誘電体薄膜１
０はＰＺＴを用いて構成し、上部電極９はＰｔで構成し
ている。
板５１の所定領域を用いて選択トランジスタ１０１を形
成した後、シリコン基板５１の表面全体にわたって第１
の層間絶縁膜１５６を堆積する。引き続いて、上述の誘
電体薄膜の製造方法によって、第１の層間絶縁膜１５６
の所定領域上に、下部電極薄膜３、強誘電体薄膜１０お
よび上部電極を順次形成する。上記下部電極薄膜３はＰ
ｔを用いてスパッタリング法で構成し、強誘電体薄膜１
０はＰＺＴを用いて構成し、上部電極９はＰｔで構成し
ている。
【００４２】次に、図６(ｂ)に示すように、上記第１の
層間絶縁膜１５６および強誘電体キャパシタ１００を覆
うように、スパッタリング法によってＴｉ金属薄膜を成
膜し、そのＴｉ金属薄膜を酸化させてＴｉ酸化膜１５７
を形成する。
層間絶縁膜１５６および強誘電体キャパシタ１００を覆
うように、スパッタリング法によってＴｉ金属薄膜を成
膜し、そのＴｉ金属薄膜を酸化させてＴｉ酸化膜１５７
を形成する。
【００４３】次に、フォトリソグラフイー法を用いて強
誘電体キャパシタ１００をレジストパターンでマスク
し、Ｔｉ酸化膜１５７に対してドライエッチングを行
い、強誘電体キャパシタ１００の上面および側面にＴｉ
酸化膜１５７を残存させることにより、図６（ｃ）に示
すキャパシタ保護膜２５７を形成する。その後、上記強
誘電体キャパシタ１００の上方に第２の層間絶縁膜１５
８を堆積する。そして、上記選択トランジスタ１０１と
強誘電体キャパシタ１００との間における第１の層間絶
縁膜５６に対してエッチングを行って第１のコンタクト
ホール６１を形成する。この第１のコンタクトホール６
１の形成により、ドレイン領域５４の一部が露出する。
誘電体キャパシタ１００をレジストパターンでマスク
し、Ｔｉ酸化膜１５７に対してドライエッチングを行
い、強誘電体キャパシタ１００の上面および側面にＴｉ
酸化膜１５７を残存させることにより、図６（ｃ）に示
すキャパシタ保護膜２５７を形成する。その後、上記強
誘電体キャパシタ１００の上方に第２の層間絶縁膜１５
８を堆積する。そして、上記選択トランジスタ１０１と
強誘電体キャパシタ１００との間における第１の層間絶
縁膜５６に対してエッチングを行って第１のコンタクト
ホール６１を形成する。この第１のコンタクトホール６
１の形成により、ドレイン領域５４の一部が露出する。
【００４４】次に、図示しないが、スパッタリング法を
用いて、第１の層間絶縁膜５６、第２の層間絶縁膜１５
８およびドレイン領域５４の一部を覆うように、Ｔｉ
膜，ＴｉＮ膜を順次堆積させる。これにより、上記第１
のコンタクホール６１の開口縁，壁面にも、Ｔｉ膜，Ｔ
ｉＮ膜が順次堆積する。引き続いて、ＣＶＤ法を用い
て、ＴｉＮ膜上にタングステン金属を５００ｎｍ堆積さ
せた後、エッチバック法を用いて、第１のコンタクトホ
ール６１内のみにタングステン金属の堆積膜が残るよう
にする。
用いて、第１の層間絶縁膜５６、第２の層間絶縁膜１５
８およびドレイン領域５４の一部を覆うように、Ｔｉ
膜，ＴｉＮ膜を順次堆積させる。これにより、上記第１
のコンタクホール６１の開口縁，壁面にも、Ｔｉ膜，Ｔ
ｉＮ膜が順次堆積する。引き続いて、ＣＶＤ法を用い
て、ＴｉＮ膜上にタングステン金属を５００ｎｍ堆積さ
せた後、エッチバック法を用いて、第１のコンタクトホ
ール６１内のみにタングステン金属の堆積膜が残るよう
にする。
【００４５】次に、図７（ａ）に示すように、上記第２
の層間絶縁膜１５８およびキャパシタ保護膜２５７に対
してエッチングを連続して行うことにより、第２のコン
タクトホール６２を形成する。この第２のコンタクトホ
ール６２の形成により、強誘電体キャパシタ１００の上
部電極９の一部が露出する。その後、全面に対してＴｉ
Ｎを１００ｎｍ堆積させて、第２のコンタクトホール６
２の開口縁，壁面にだけＴｉＮの堆積膜が残るようにエ
ッチングを行ってＴｉＮ膜５９を得る。
の層間絶縁膜１５８およびキャパシタ保護膜２５７に対
してエッチングを連続して行うことにより、第２のコン
タクトホール６２を形成する。この第２のコンタクトホ
ール６２の形成により、強誘電体キャパシタ１００の上
部電極９の一部が露出する。その後、全面に対してＴｉ
Ｎを１００ｎｍ堆積させて、第２のコンタクトホール６
２の開口縁，壁面にだけＴｉＮの堆積膜が残るようにエ
ッチングを行ってＴｉＮ膜５９を得る。
【００４６】次に、アルミニウムよりなる５００ｎｍの
金属薄膜を積層した後、その金属薄膜の所定領域のみを
残すようにエッチングを行って、図７（ｂ）に示す配線
層６０を形成する。そして、上記第１の層間絶縁膜５
６、第２の層間絶縁膜５８および配線層６０上に表面保
護膜６３を積層する。
金属薄膜を積層した後、その金属薄膜の所定領域のみを
残すようにエッチングを行って、図７（ｂ）に示す配線
層６０を形成する。そして、上記第１の層間絶縁膜５
６、第２の層間絶縁膜５８および配線層６０上に表面保
護膜６３を積層する。
【００４７】上述の工程により製造された強誘電体メモ
リ装置において強誘電体キャパシタ１００のヒステリシ
ス特性の測定を行ったところ、均一の組成比の複数の強
誘電体前駆体薄膜を用いる場合よりも、シフトの少ない
ヒステリシスが得られた。
リ装置において強誘電体キャパシタ１００のヒステリシ
ス特性の測定を行ったところ、均一の組成比の複数の強
誘電体前駆体薄膜を用いる場合よりも、シフトの少ない
ヒステリシスが得られた。
【００４８】図８に、従来の誘電体薄膜の製造方法で得
られたＰＺＴ薄膜のヒステリシスのシフト量と、本発明
（図８では本手法と記す）の誘電体薄膜の製造方法で得
られたＰＺＴ薄膜のヒステリシスのシフト量とを示して
いる。図７の縦軸は、ヒステリシス曲線の抗電圧幅に対
するシフト量の割合を示している。
られたＰＺＴ薄膜のヒステリシスのシフト量と、本発明
（図８では本手法と記す）の誘電体薄膜の製造方法で得
られたＰＺＴ薄膜のヒステリシスのシフト量とを示して
いる。図７の縦軸は、ヒステリシス曲線の抗電圧幅に対
するシフト量の割合を示している。
【００４９】図７から分るように、一般の強誘電体メモ
リ装置で用いられる１〜５Ｖの印加電圧の範囲におい
て、本手法によって作製されたＰＺＴ薄膜ではヒステリ
シスのシフトを、従来の手法に比べてよりいっそう抑制
することができている。
リ装置で用いられる１〜５Ｖの印加電圧の範囲におい
て、本手法によって作製されたＰＺＴ薄膜ではヒステリ
シスのシフトを、従来の手法に比べてよりいっそう抑制
することができている。
【００５０】上記実施の形態では、強誘電体薄膜１０を
形成するための薄膜構成層は強誘電体前駆体であった
が、薄膜構成層は強誘電体であってもよい。この薄膜構
成層は、ＭＯＣＶＤ（Metal Organic Chemical Vapor D
eposition）法，ＭＯＬＰＤ（Metal Organic Liquid Ph
ase Deposition）等のＭＯＤ（Metal Organic Depositi
on）で形成してもよい。また、上記薄膜構成槽はスパッ
タ法やＬＳＭＣＤ（Liquid Source Misted Chemical De
position）法で形成してもよい。
形成するための薄膜構成層は強誘電体前駆体であった
が、薄膜構成層は強誘電体であってもよい。この薄膜構
成層は、ＭＯＣＶＤ（Metal Organic Chemical Vapor D
eposition）法，ＭＯＬＰＤ（Metal Organic Liquid Ph
ase Deposition）等のＭＯＤ（Metal Organic Depositi
on）で形成してもよい。また、上記薄膜構成槽はスパッ
タ法やＬＳＭＣＤ（Liquid Source Misted Chemical De
position）法で形成してもよい。
【００５１】また、上記複数の誘電体前駆体薄膜４，
…，７を焼成して形成した強誘電体薄膜１０において、
シリコン基板１の深さ方向におけるＴｉの濃度は略均一
または均一であればよい。
…，７を焼成して形成した強誘電体薄膜１０において、
シリコン基板１の深さ方向におけるＴｉの濃度は略均一
または均一であればよい。
【００５２】また、上記ポストアニールは、６５０℃〜
７５０℃の範囲内の温度であればよく、１分〜５分の範
囲内の時間であればよい。
７５０℃の範囲内の温度であればよく、１分〜５分の範
囲内の時間であればよい。
【００５３】また、上記強誘電体薄膜の材料としてＰＺ
Ｔを用いていたが、本発明の誘電体薄膜の製造方法がＰ
ＺＴに限定されるものではなく、例えば、ＰＬＺＴやＳ
ＢＴＮを用いていもよい。上記ＰＬＺＴを用いた場合
は、酸素八面体の中央に位置する元素はＴｉおよびＺｒ
であり、ＳＢＴＮを用いた場合は酸素八面体の中央に位
置する元素はＮｂおよびＴａである。
Ｔを用いていたが、本発明の誘電体薄膜の製造方法がＰ
ＺＴに限定されるものではなく、例えば、ＰＬＺＴやＳ
ＢＴＮを用いていもよい。上記ＰＬＺＴを用いた場合
は、酸素八面体の中央に位置する元素はＴｉおよびＺｒ
であり、ＳＢＴＮを用いた場合は酸素八面体の中央に位
置する元素はＮｂおよびＴａである。
【００５４】また、上記シリコン基板１を用いずに、下
部電極を基板として用いてもよい。この下部電極は、Ｐ
ｔ、または、Ｐｔを含む合金からなってもよい。
部電極を基板として用いてもよい。この下部電極は、Ｐ
ｔ、または、Ｐｔを含む合金からなってもよい。
【００５５】
【発明の効果】以上より明らかなように、本発明の誘電
体薄膜の製造方法は、酸素八面体の中央に位置すべき元
素のうち元素番号の小さい元素の濃度において、基板側
の薄膜構成層における上記元素の濃度が、基板と反対側
の薄膜構成層における上記元素の濃度よりも小さくなる
ようにして、複数の薄膜構成層を形成し、この複数の薄
膜構成層に加熱処理を施すことにより、基板の深さ方向
において上記元素の濃度が略均一な強誘電体薄膜を得ら
れるから、強誘電体薄膜を形成した場合、良好な強誘電
体ヒステリシス特性を有する強誘電体薄膜を得ることが
できる。
体薄膜の製造方法は、酸素八面体の中央に位置すべき元
素のうち元素番号の小さい元素の濃度において、基板側
の薄膜構成層における上記元素の濃度が、基板と反対側
の薄膜構成層における上記元素の濃度よりも小さくなる
ようにして、複数の薄膜構成層を形成し、この複数の薄
膜構成層に加熱処理を施すことにより、基板の深さ方向
において上記元素の濃度が略均一な強誘電体薄膜を得ら
れるから、強誘電体薄膜を形成した場合、良好な強誘電
体ヒステリシス特性を有する強誘電体薄膜を得ることが
できる。
【００５６】一実施形態の誘電体薄膜の製造方法は、上
記薄膜構成層をＭＯＤ法で形成するから、薄膜構成層を
精度よく形成できる。
記薄膜構成層をＭＯＤ法で形成するから、薄膜構成層を
精度よく形成できる。
【００５７】一実施形態の誘電体薄膜の製造方法は、上
記薄膜構成層をスパッタ法で形成するから、基板または
薄膜構成層に対する薄膜構成層の密着性を向上できる。
記薄膜構成層をスパッタ法で形成するから、基板または
薄膜構成層に対する薄膜構成層の密着性を向上できる。
【００５８】一実施形態の誘電体薄膜の製造方法は、上
記加熱処理の温度が６５０℃〜７５０℃の範囲内であ
り、加熱処理の時間が１分〜５分の範囲内であるから、
強誘電体薄膜を形成した場合、良好な強誘電体ヒステリ
シス特性を有する誘電体薄膜を確実に得ることができ
る。
記加熱処理の温度が６５０℃〜７５０℃の範囲内であ
り、加熱処理の時間が１分〜５分の範囲内であるから、
強誘電体薄膜を形成した場合、良好な強誘電体ヒステリ
シス特性を有する誘電体薄膜を確実に得ることができ
る。
【００５９】一実施形態の誘電体薄膜の製造方法は、上
記誘電体薄膜の材料はＰＺＴまたはＰＬＺＴであるか
ら、室温で比較的安定に大きな残留分極の強誘電体薄膜
を得ることができる。
記誘電体薄膜の材料はＰＺＴまたはＰＬＺＴであるか
ら、室温で比較的安定に大きな残留分極の強誘電体薄膜
を得ることができる。
【００６０】一実施形態の誘電体薄膜の製造方法は、上
記誘電体薄膜の材料はＰＺＴまたはＰＬＺＴであるか
ら、分極反転の繰り返しに対する疲労耐性が優れた強誘
電体薄膜を得ることができる。
記誘電体薄膜の材料はＰＺＴまたはＰＬＺＴであるか
ら、分極反転の繰り返しに対する疲労耐性が優れた強誘
電体薄膜を得ることができる。
【００６１】また、本発明の強誘電体装置は、上記誘電
体薄膜の製造方法により強誘電体キャパシタの強誘電体
薄膜を形成しているから、強誘電体キャパシタのヒステ
リシス特性が向上し、誤動作を防止することができる。
体薄膜の製造方法により強誘電体キャパシタの強誘電体
薄膜を形成しているから、強誘電体キャパシタのヒステ
リシス特性が向上し、誤動作を防止することができる。
【図１】 図１（ａ）〜（ｇ）は本発明の実施の一形態
の誘電体薄膜の製造方法を示す工程断面図である。
の誘電体薄膜の製造方法を示す工程断面図である。
【図２】 図２は、オージェ電子分光法によるＰＺＴ薄
膜の測定結果を示すグラフである。
膜の測定結果を示すグラフである。
【図３】 図３は、従来の誘電体薄膜の製造方法によっ
て形成された強誘電体薄膜のヒステリシス曲線である。
て形成された強誘電体薄膜のヒステリシス曲線である。
【図４】 図４は、上記本発明の実施の一形態の誘電体
薄膜の製造方法によって形成された強誘電体薄膜のヒス
テリシス曲線である。
薄膜の製造方法によって形成された強誘電体薄膜のヒス
テリシス曲線である。
【図５】 図５は強誘電体メモリ装置の概略断面図であ
る。
る。
【図６】 図６（ａ），（ｂ），（ｃ）は上記強誘電体
メモリ装置の工程断面図である。
メモリ装置の工程断面図である。
【図７】 図７（ａ），（ｂ）は上記強誘電体メモリ装
置の工程断面図である。
置の工程断面図である。
【図８】 図８はＰＺＴ薄膜におけるヒステリシスのシ
フト量を示すグラフである。
フト量を示すグラフである。
１ シリコン基板 ４，…，７ 誘電体前駆体薄膜 １０ 強誘電体薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 41/187 Ｈ０１Ｌ 41/18 １０１Ｄ Ｆターム(参考） 4G031 AA05 AA09 AA11 AA12 AA14 AA15 AA32 AA35 BA09 CA03 GA06 GA09 GA11 GA16 4K029 AA06 BA43 BB02 BD01 CA05 EA08 GA01 5F058 BA11 BC03 BD05 BF12 BF46 BH03 BJ02 5F083 FR02 GA21 GA27 JA15 JA17 JA36 JA38 JA39 JA40 NA08 PR34
Claims (9)
- 【請求項１】 誘電体前駆体または誘電体からなる複数
の薄膜構成層に加熱処理を施すことにより、酸素八面体
の中央に位置する元素が２種類以上有るペロブスカイト
結晶構造または擬似ペロブスカイト結晶構造を有する誘
電体薄膜を基板上に形成する誘電体薄膜の製造方法にお
いて、 上記元素のうち元素番号の小さい元素の濃度に関して、
上記基板側の上記薄膜構成層の上記元素の濃度が、上記
基板と反対側の上記薄膜構成層の上記元素の濃度よりも
小さくなるようにして、上記複数の薄膜構成層を形成す
る工程と、 上記複数の薄膜構成層に加熱処理を施して、上記基板の
深さ方向において上記元素の濃度が略均一な上記誘電体
薄膜を形成する工程とを備えたことを特徴とする誘電体
薄膜の製造方法。 - 【請求項２】 請求項１に記載の誘電体薄膜の製造方法
において、 上記薄膜構成層の成膜方法はＭＯＤ法であることを特徴
とする誘電体薄膜の製造方法。 - 【請求項３】 請求項１に記載の誘電体薄膜の製造方法
において、 上記薄膜構成層の成膜方法はスパッタ法であることを特
徴とする誘電体薄膜の製造方法。 - 【請求項４】 請求項１乃至３のいずれか１つに記載の
誘電体薄膜の製造方法において、 上記加熱処理の温度は６５０℃〜７５０℃の範囲内であ
り、上記加熱処理の時間は１分〜５分の範囲内であるこ
とを特徴とする誘電体薄膜の製造方法。 - 【請求項５】 請求項１乃至４のいずれか１つに記載の
誘電体薄膜の製造方法において、 上記誘電体薄膜の材料はＰｂ(ＺｒｘＴｉ１−ｘ)Ｏ３ま
たはＰｂ１−ｙＬａｙ(ＺｒｘＴｉ１−ｘ)Ｏ３であり、
上記酸素八面体の中央に位置する元素はＴｉおよびＺｒ
であることを特徴とする誘電体薄膜の製造方法。 - 【請求項６】 請求項１乃至４のいずれか１つに記載の
誘電体薄膜の製造方法において、 上記誘電体薄膜の材料はＳｒＢｉ２（ＴａｘＮ
ｂ２−ｘ)Ｏ９であり、上記酸素八面体の中央に位置す
る元素はＮｂおよびＴａであることを特徴とする誘電体
薄膜の製造方法。 - 【請求項７】 請求項１乃至６のいずれか１つに記載の
誘電体薄膜の製造方法において、 上記基板として下部電極を用いることを特徴とする誘電
体薄膜の製造方法。 - 【請求項８】 請求項７に記載の誘電体薄膜の製造方法
において、 上記下部電極は、白金、または、白金を含む合金からな
ることを特徴とする誘電体薄膜の製造方法。 - 【請求項９】 下部電極と、上部電極と、上記下部電極
と上記上部電極との間に形成された強誘電体薄膜とから
なる強誘電体キャパシタを備えた強誘電体装置におい
て、 上記強誘電体薄膜は、請求項１乃至８のいずれか１つに
記載の誘電体薄膜の製造方法により形成されたことを特
徴とする強誘電体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148978A JP2002343791A (ja) | 2001-05-18 | 2001-05-18 | 誘電体薄膜の製造方法並びに強誘電体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148978A JP2002343791A (ja) | 2001-05-18 | 2001-05-18 | 誘電体薄膜の製造方法並びに強誘電体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002343791A true JP2002343791A (ja) | 2002-11-29 |
Family
ID=18994204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148978A Pending JP2002343791A (ja) | 2001-05-18 | 2001-05-18 | 誘電体薄膜の製造方法並びに強誘電体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002343791A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004051760A1 (ja) * | 2002-12-05 | 2004-06-17 | Matsushita Electric Industrial Co., Ltd. | 焦電体素子及びその製造方法並びに赤外線センサ |
| JP2009054618A (ja) * | 2007-08-23 | 2009-03-12 | Seiko Epson Corp | 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法 |
| JP2014152052A (ja) * | 2013-02-06 | 2014-08-25 | National Institute For Materials Science | ホモロガス系列層状ペロブスカイト酸化物に基づくペロブスカイトナノシート、および、その用途 |
| JP2014178247A (ja) * | 2013-03-15 | 2014-09-25 | Seiko Epson Corp | センサー |
| WO2015030064A1 (ja) * | 2013-08-27 | 2015-03-05 | 三菱マテリアル株式会社 | ＰＮｂＺＴ薄膜の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307732A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | 強誘電体集積回路の製造方法 |
| JP2000036571A (ja) * | 1998-07-07 | 2000-02-02 | Samsung Electronics Co Ltd | キャパシタ及びその製造方法 |
| JP2000223666A (ja) * | 1999-01-28 | 2000-08-11 | Sharp Corp | 半導体メモリ素子の製造方法 |
| JP2000260766A (ja) * | 1999-03-12 | 2000-09-22 | Tokyo Electron Ltd | 薄膜形成方法 |
| JP2001196652A (ja) * | 1999-11-01 | 2001-07-19 | Kansai Research Institute | 圧電体素子およびその製造方法ならびにそれを用いたインクジェット式プリンタヘッド |
-
2001
- 2001-05-18 JP JP2001148978A patent/JP2002343791A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307732A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | 強誘電体集積回路の製造方法 |
| JP2000036571A (ja) * | 1998-07-07 | 2000-02-02 | Samsung Electronics Co Ltd | キャパシタ及びその製造方法 |
| JP2000223666A (ja) * | 1999-01-28 | 2000-08-11 | Sharp Corp | 半導体メモリ素子の製造方法 |
| JP2000260766A (ja) * | 1999-03-12 | 2000-09-22 | Tokyo Electron Ltd | 薄膜形成方法 |
| JP2001196652A (ja) * | 1999-11-01 | 2001-07-19 | Kansai Research Institute | 圧電体素子およびその製造方法ならびにそれを用いたインクジェット式プリンタヘッド |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004051760A1 (ja) * | 2002-12-05 | 2004-06-17 | Matsushita Electric Industrial Co., Ltd. | 焦電体素子及びその製造方法並びに赤外線センサ |
| JP2009054618A (ja) * | 2007-08-23 | 2009-03-12 | Seiko Epson Corp | 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法 |
| JP2014152052A (ja) * | 2013-02-06 | 2014-08-25 | National Institute For Materials Science | ホモロガス系列層状ペロブスカイト酸化物に基づくペロブスカイトナノシート、および、その用途 |
| JP2014178247A (ja) * | 2013-03-15 | 2014-09-25 | Seiko Epson Corp | センサー |
| WO2015030064A1 (ja) * | 2013-08-27 | 2015-03-05 | 三菱マテリアル株式会社 | ＰＮｂＺＴ薄膜の製造方法 |
| JP2015065430A (ja) * | 2013-08-27 | 2015-04-09 | 三菱マテリアル株式会社 | ＰＮｂＺＴ薄膜の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484324B2 (ja) | 半導体メモリ素子 | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| US5719416A (en) | Integrated circuit with layered superlattice material compound | |
| US6104049A (en) | Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same | |
| KR100570860B1 (ko) | 처리중에 손상된 강유전체막의 전압사이클링회복 | |
| JP2000208725A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07111318A (ja) | 強誘電体メモリ | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| JP2000040800A (ja) | 強誘電体記憶素子及びその製造方法 | |
| WO1994010704A1 (en) | Integrated circuit with layered superlattice material and method of fabricating same | |
| US6352898B2 (en) | Method of manufacturing a semiconductor memory device incorporating a capacitor therein | |
| US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP2003007984A (ja) | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 | |
| JP2002343791A (ja) | 誘電体薄膜の製造方法並びに強誘電体装置 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JPH11307736A (ja) | 半導体メモリ素子の製造方法 | |
| US20040197937A1 (en) | Method of manufacturing ferroelectric substance thin film and ferroelectric memory using the ferroelectric substance thin film | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| JP3363091B2 (ja) | 誘電体メモリの製造方法 | |
| JP2001237384A (ja) | 半導体装置の製造方法 | |
| KR100399074B1 (ko) | 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법 | |
| JP3294214B2 (ja) | 薄膜キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050414 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050527 |