JPH11307732A - 強誘電体集積回路の製造方法 - Google Patents

強誘電体集積回路の製造方法

Info

Publication number
JPH11307732A
JPH11307732A JP10301940A JP30194098A JPH11307732A JP H11307732 A JPH11307732 A JP H11307732A JP 10301940 A JP10301940 A JP 10301940A JP 30194098 A JP30194098 A JP 30194098A JP H11307732 A JPH11307732 A JP H11307732A
Authority
JP
Japan
Prior art keywords
integrated circuit
ferroelectric
hydrogen
manufacturing
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10301940A
Other languages
English (en)
Other versions
JP3190896B2 (ja
Inventor
Yoichi Miyasaka
洋一 宮坂
Akira Furuya
晃 古谷
Joseph Cuchiaro
クチアロ ジョセフ
Carlos Araujo
アロージョ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Symetrix Corp
Original Assignee
NEC Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Symetrix Corp filed Critical NEC Corp
Publication of JPH11307732A publication Critical patent/JPH11307732A/ja
Application granted granted Critical
Publication of JP3190896B2 publication Critical patent/JP3190896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】 水素の有害な影響を低減すると共に、強誘電
体の優れた電気的特性を保持する。 【解決手段】 集積回路は、少なくとも二つの金属を含
有する金属酸化材料を有する強誘電体元素を有するよう
に形成される。酸素回復アニールが、周囲酸素で、３０
０℃から１０００℃の温度範囲内で、２０分から２時間
の時間で実施される。この酸素回復アニールは、水素に
より性能低下の影響を元に戻し、強誘電体特性を回復さ
せる。酸素回復アニールは、アニール温度及びアニール
時間が増加するに従いより効果的になる。好ましくは、
金属酸化材料は、層状超格子化合物を有する。層状超格
子化合物は、ストロンチウム・ビスマス・タンタル・ニ
オブ酸塩を有し、かつ前駆体中のニオブ酸塩とタンタル
のモル比が約０．４であるとき、強誘電体特性の水素に
よる性能低下は最小限になる。超格子化合物の超格子生
成元素とＢーサイト元素の少なくとも一つが、化合物の
平衡的な化学量論的式の組成に対して過剰量存在すると
き、水素による性能低下はさらに最小限になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、水素への露出に起
因する電気的特性の低下を減少あるいは消失させる強誘
電体集積回路を製造するための方法に関する。
【０００２】
【従来の技術】強誘電体化合物は、アメリカ特許番号．
５，０４６，０４３号（ミラー）に記載されているよう
に、不揮発性の集積回路メモリの使用に当たって、好ま
しい特性を有する。コンデンサのような強誘電体デバイ
スは、高残留分極、適度な抗電界、高疲労耐性、それに
低漏洩電流のような所望の電気的特性を有するとき、不
揮発性メモリとして有用である。
【０００３】ＰＺＴ(ジルコン酸チタン酸鉛)、ＰＬＺＴ
（ランタン添加ジルコン酸チタン酸鉛）のような鉛含有
ＡＢＯ3型強誘電体酸化物が、集積回路における実用化
のために研究されている。
【０００４】一方、層状超格子酸化物材料についても、
アメリカ特許番号５，４３４，１０２号（ミラー）に記
載されているように、集積回路における実用化のために
研究が行われている。層状超格子材料化合物は、ＰＺＴ
やＰＬＺＴ化合物の特性よりも優れた強誘電性メモリー
特性を示している。
【０００５】一方、層状超格子材料化合物を使った強誘
電体メモリーの試作品は、製作されてはいるが、ＡＢＯ
3型金属酸化物及び層状超格子材料化合物のいずれかを
使用して、所望の電気的特性を持ち、かつ商業的に見合
う数量のメモリーを経済的に製作する製造プロセスにつ
いては、まだ提案されていないのが現状である。
【０００６】
【発明が解決しようとする課題】高品質の強誘電体集積
回路を製造するための経済的かつ商業的プロセスが存在
しない理由の一つとして、金属酸化物化合物が、水素ア
ニール中に水素によって還元され易いことが挙げられ
る。水素アニールは、CMOS集積回路の製造において共通
に行われる工程であり、強誘電体特性の性能低下の原因
になっている。
【０００７】集積回路における典型的な強誘電体メモリ
ーデバイスは、半導体基板と金属酸化物電界効果トラン
ジスター(MOSFET)を含んでいる。このトランジスター
は、通常は、強誘電体コンデンサーのような強誘電体デ
バイスと電気的に接続されている。この強誘電体コンデ
ンサーは、典型的には、第１の下部電極と第２の上部電
極との間に位置する強誘電体薄膜を含み、これらの電極
は、典型的には、プラチナを含んでいる。
【０００８】集積回路の製造中には、ＭＯＳＦＥＴは、
シリコン基板の中に欠陥を生じさせるような条件下に置
かれている。例えば、製造プロセスは、普通は、イオン
ミリング・エッチングやプラズマ・エッチングのような
高エネルギー工程を含んでいる。このような欠陥は、比
較的高い温度（多くは、５００℃−９００℃の範囲内）
で強誘電体薄膜を結晶化する熱処理の間にも生じる。
【０００９】この結果、多くの欠陥が、半導体シリコン
基板の単結晶構造中に発生する。これは、ＭＯＳＦＥＴ
の電気的特性の悪化につながる。ＭＯＳＦＥＴ／ＣＭＯ
Ｓのシリコン特性を回復するために、製造工程は、通
常、水素アニール工程を含む。この工程において、ダン
グリングボンドのような欠陥は、水素の還元特性を利用
することにより消失する。水素アニールを実現するため
に、大気圧条件での水素ガス熱処理のような種々の技術
が開発されている。
【００１０】一般的に、水素処理は、３５０℃から５５
０℃の間、典型的には、４００℃近辺で、約３０分間、
行われている。さらに、集積回路を水素に曝す集積回路
の製造プロセスがいくつか存在する。このプロセスは、
金属を堆積するためのＣＶＤプロセスやシランあるいは
ＴＥＯＳ源からの酸化シリコンの成長のように高温で行
われる処理である。
【００１１】水素を含むプロセスの間、水素は上部電極
およびコンデンサーの側面を通って、強誘電体薄膜まで
拡散し、強誘電体材料に含まれている酸化物を還元す
る。また、この吸収された水素は、強誘電体薄膜の表面
を金属化する。
【００１２】これらの影響による結果、コンデンサーの
電気的特性は低下する。この問題は、層状超格子材料化
合物を含む強誘電体メモリーにおいて深刻な問題であ
る。なぜなら、これらの酸化化合物は、特に複雑であ
り、かつ、水素還元による性能低下を生じやすいからで
ある。
【００１３】そこで、本発明は、上記従来技術の問題点
を解決するためになされたものであり、その目的とする
ところは、水素の有害な影響を低減すると共に、強誘電
体の優れた電気的特性を保持するようにすることにあ
る。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の一の実施の形態によれば、強誘電体集積回
路を製造する方法において、金属酸化物材料から成る薄
膜を含む集積回路部分を形成し、３００℃から１０００
℃の温度範囲内で、２０分から２時間、酸素回復アニー
ルを実行する。
【００１５】この場合、金属酸化物材料は、層状超格子
化合物から成る。この層状超格子化合物は、ストロンチ
ウム・ビスマス・タンタル・ニオブ酸塩から成る。
【００１６】そして、ニオブとタンタルのモル比、Ｎｂ
／Ｔａは、約０．４であることが望ましい。
【００１７】本発明の他の実施の形態によれば、強誘電
体集積回路を製造する方法において、金属酸化物材料を
形成するための基板と前駆体液体を準備し、前記前駆体
を前記基板に付着させ、前記金酸化物材料を形成するた
めに、前記前駆体を処理し、３００℃から１０００℃の
温度範囲内で、２０分から２時間、酸素回復アニールを
実行する。
【００１８】この場合、金属酸化物材料は、ストロンチ
ウム・ビスマス・タンタル・ニオブ酸塩から成り、前駆
体は、ほぼ化学量論的式ＳｒＢｉ2.18Ｔａ2-XＮｂXＯ9
（０≦Ｘ≦２）に対応した相対モル比を有する化学元素
であるストロンチウム、ビスマス、タンタル、ニオブを
含有する。ここで、ニオブとタンタルのモル比、Ｎｂ／
Ｔａは、約０．４であることが好ましい。
【００１９】また、前駆体は、ほぼ化学量論的式ＳｒＢ
ｉ2.18Ｔａ1.44Ｎｂ0.56Ｏ9に対応した元素であるスト
ロンチウム、ビスマス、タンタル、ニオブの相対モル比
を有する。
【００２０】さらに、前駆体は、上記式ＳｒＢｉ2.18Ｔ
ａ1.44Ｎｂ0.56Ｏ9によって表わされた化学量論的量を
超えて、ゼロ％と４０％との間に対応した過剰ニオブ量
を有することが望ましい。
【００２１】また、金属酸化物材料は、層状超格子化合
物から成ると共に、前駆体は、層状超格子化合物のつり
合った化学量論的式によって表わされた量を超えて、ゼ
ロ％と４０％との間に対応した過剰のＢ−サイト元素を
含有する。
【００２２】また、金属酸化物材料は、層状超格子化合
物から成ると共に、前駆体は、層状超格子化合物のつり
合った化学量論的式によって表わされた量を超えて、ゼ
ロ％と４０％との間に対応した過剰の超格子生成元素を
含有することが好ましい。
【００２３】さらに、上記製造方法は、金属酸化材料の
少なくとも一部上に直接水素バリア層を形成する工程を
有する。ここで、水素バリア層は、窒化チタンあるいは
窒化シリコンから成る。
【００２４】さらに、上記製造方法は、集積回路部分
を、３０分未満の時間で、かつ３５０℃以下の温度で水
素を含む雰囲気で熱処理を行う工程を有し、水素は、雰
囲気の体積において、０．０１から５０パーセントを含
み、かつ熱処理は、酸素回復アニールを実行する前に実
施されるのが望ましい。
【００２５】
【作用】本発明では、水素化及還元条件を生じさせる製
造工程の間に還元された強誘電体において、化学化合物
を再び酸化するために酸素回復アニールが実施される。
【００２６】酸素回復アニールは、典型的には、３００
℃から１０００℃の温度範囲内で、２０分から２時間の
時間で実行される。
【００２７】
【発明の実施の形態】まず、最初に、理解すべきこと
は，強誘電体集積回路デバイスを示す図１、３及び４
は、実際の集積回路の平面あるいは断面には必ずしも対
応していないことである。つまり、実際のデバイスで
は、層は規則的ではないだろうし、その厚さも、異なる
比率を有するかもしれない。実際のデバイスにおいて
は、種々の層は、多くの場合曲がっていたり、オーバー
ラップする端部を有する。
【００２８】代わりに、図面は、本発明の構造とプロセ
スをより明瞭にかつ十分に記載された理想的な代表例を
示している。また、図面は、本発明の方法を使用して製
造される強誘電体デバイスの多数のバリエーションの中
の一つを示しているに過ぎないことにも注意すべきであ
る。
【００２９】図１は、強誘電体コンデンサーと電気的に
接続される電界効果トランジスター型のスイッチを含む
強誘電体メモリーを示している。しかし、強誘電体素子
をスイッチ素子内に組み込んだ強誘電体ＦＥＴを製造す
るためにも、本発明の方法を使用できる。このような、
強誘電体ＦＥＴは、アメリカ特許番号５，５２３，９６
４号（ＭｃＭｉｌｌａｎ）に開示されている。同様に、
本発明の方法を使用して製造された他の集積回路は、他
の構成要素および材料組成を有することも可能である。
【００３０】図１を参照すると、本発明の方法によって
製造された典型的な不揮発性強誘電体メモリーの断面図
が示されている。ＭＯＳＦＥＴと強誘電性コンデンサー
を含む集積回路を製造するための一般的な製造工程は、
アメリカ特許番号５，４６６，６２９（Ｍｉｈａｒａ）
とアメリカ特許番号５，４６８，６８４（Ｙｏｓｈｉｍ
ｏｒｉ）に記載されているので、図１の集積回路要素に
ついては、ここでは、簡単に説明するにとどめておく。
通常の製造方法は、他の文献にも開示されている。
【００３１】図１において、フィールド酸化領域１０４
が、シリコン基板１０２の表面に形成されている。ソー
ス領域１０６およびドレイン領域１０８が、シリコン基
板１０２内に、互いに分離された状態で形成されてい
る。また、ゲート絶縁層１１０が、シリコン基板１０２
上であって、かつソースおよびドレイン領域１０６，１
０８の間に形成されている。さらに、ゲート電極１１０
が、ゲート絶縁層１１２上に形成されている。これらの
ソース領域１０６、ドレイン領域１０８、ゲート絶縁層
１１２、それにゲート電極１１０によって、ＭＯＳＦＥ
Ｔ１１３が構成される。
【００３２】さらに、ＢＰＳＧ（ボロンドープド・ホス
ホ・シリケイトガラス）によって形成された第１の層間
誘電体層（ＩＬＤ）１１４が、基板１０２上であって、
かつフィールド酸化領域１０４の上に形成されている。
さらに、接着層１１６がＩＬＤ１１４の一部分の上に形
成されており、さらに、強誘電体薄膜コンデンサー１１
８が接着層１１６の上に形成されている。
【００３３】ここで、接着層１１６は、たとえば、チタ
ンにより形成されており、典型的には、２００Åの厚さ
を有する。強誘電体コンデンサー１１８は、好ましく
は、シリコンやガリウム砒素、他の半導体、あるいはガ
ラス、酸化マグネシウム（ＭｇＯ）のような絶縁体であ
る一般的なウエハー１４０の上に形成される。
【００３４】強誘電体コンデンサーの下部および上部電
極は、従来と同様に、プラチナを含んでいる。ここで、
下部電極１２０は、プラチナ、パラジウム、銀、金のよ
うな酸化されにくい貴金属を含有するのが好ましい。貴
金属に加えて、アルミ、アルミ合金、アルミシリコン、
アルミニッケル、ニッケル合金、銅合金、アルミ銅のよ
うな金属が、強誘電体メモリーの電極として使用されて
も良い。
【００３５】チタンのような接着層１１６は、回路の隣
接した下地層あるいは上部層に対する電極の接着性を強
化する。
【００３６】図１において、強誘電体コンデンサー１１
８は、下部電極１２０、強誘電体薄膜１２２、及び上部
電極１２４とを含んでいる。ここで、下部電極１２２
は、プラチナで形成されており、２０００Åの厚さを有
する。また、強誘電体薄膜１２４は、下部電極１２２の
上に形成されている。また、プラチナで形成された上部
電極１２４は、強誘電体薄膜１２２の上に形成されてお
り、２０００Åの厚さを有する。さらに、好ましくは、
電気的に導電性を有する水素バリア層１２６が上部電極
１２４の上に形成されており、５００−２０００Åの厚
さを有する。
【００３７】水素バリア層１２６は、単一の膜、例え
ば、窒化チタンあるいは窒化シリコンで構成されても良
い。あるいは、２以上の膜、例えば、チタン膜と窒化チ
タン膜を含んでも良い。
【００３８】水素バリア層１２６が、窒化チタンのよう
な電気的導電性材料で形成されており、導電体として作
用する場合、水素バリア層１２６は、自己整合的に形成
される。水素バリア層１２６は、従来のスパッタリング
技術によって堆積される。強誘電体薄膜１２２の組成
は、以下に、より詳細に説明される。
【００３９】ＮＳＧ（ノンドープド・シリケイトガラ
ス）から成る第２の層間誘電体層（ＩＬＤ）１２８が、
ＩＬＤ層１１４の上に形成されている。ＰＳＧ（ホスホ
・シリケートガラス）膜あるいはＢＰＳＧ膜がＩＬＤ層
１２８として使用可能である。
【００４０】開口１１４Ａが、ソース領域１０６ドレイ
ン領域１０８を露出させるために、ＩＬＤ層１１４及び
ＩＬＤ層１２８を通して選択的に形成されている。ま
た、開口１２８Ａが、電気的導電性を有する水素バリア
層１２６を露出させるために、ＩＬＤ１２８層を通して
選択的に形成されている。
【００４１】ソース電極配線１３０とドレイン電極配線
１３２とが、開口１１４Ａを埋めるように形成される。
さらに、他の開口１２８Ａが、電気的に導電性の水素バ
リア層１２６と下部電極１２０を露出するために、ＩＬ
Ｄ層１２８を通して選択的に開口される。
【００４２】下部電極配線１３６と上部電極配線１３４
とが、開口１２８Ａを埋めるように形成される。ドレイ
ン電極配線１３２は、上部電極配線１３４と電気的に接
続されている。これらの配線１３０，１３２，１３４，
それに１３６の各々は、Ａｌ−Ｓｉで形成されており、
３０００Åの厚さを有する。
【００４３】水素バリア層１２６が非導電性ならば、配
線層１３４が上部電極１２４と電気的に接触できるよう
に、水素バリア層１２６の一部が除去される必要があ
る。
【００４４】強誘電体薄膜１２２の組成は、特に限定は
されないが、好ましい強誘電体材料のグループから選択
されることが可能である。例えば、強誘電体材料は、チ
タン酸塩（ＢａＴｉＯ3，ＳｒＴｉＯ3，ＰｂＴｉＯ
3（ＰＴ），ＰｂＺｒＴｉＯ3（ＰＺＴ）など），ニオブ
酸塩（ＫＮｂＯ3など）のようなABO3型金属酸化物ペロ
グスカイト構造のもの、好ましくは、層状超格子化合物
によって形成される。
【００４５】１９９６，５月２１日に発行されたアメリ
カ特許番号５，５１９，２３４号には、ストロンチウム
・ビスマス・タンタル酸塩のような層状超格子化合物
が、従来の最良の材料に比べて強誘電体分野において優
れた特性を有すること、さらに、高誘電率および低漏洩
電流を有することが開示されている。
【００４６】１９９５，７月１８日に発行されたアメリ
カ特許番号５，４３４，１０２号及び１９９５，１１月
２１日に発行されたアメリカ特許番号５，４６８，６８
４号には、実際の集積回路にこれらの材料を集積化する
ためのプロセスを開示している。この層状超格子材料
は、一般的には、下記化１の化学式（１）の下に要約さ
れる。
【００４７】
【化１】 ここで、Ａ１，Ａ２．．．Ａｊは、ペロブスカイト状構
造においてＡ−サイト元素を表わす。このＡ−サイト元
素は、ストロンチウム、カルシウム、バリウム、ビスマ
ス、鉛、その他の元素であっても良い。
【００４８】Ｓ１，Ｓ２．．．Ｓｋは、超格子生成元素
を表わす。ここで、超格子生成元素は、通常は、ビスマ
スであるが、イットリウム、スカンジウム、ランタン、
アンチモン、クロム、タリウム、その他、＋３の原子価
を持った他の元素のような材料であっても良い。
【００４９】ここで、Ｂ１，Ｂ２．．．Ｂｌは、ペロブ
スカイト状構造においてＢ−サイト元素を表わす。この
Ｂ−サイト元素は、チタン、タンタル、タングステン、
ニオブ、ジルコニウム、さらに他の元素であっても良
い。
【００５０】Ｑは、アニオン（陰イオン）をあらわす。
アニオンは、一般的には、酸素であるが、フッ素、塩
素、オキシフルーオライド、オキシクロライドのような
これらの元素の複合物のような他の要素であっても良
い。化学式（１）の上付文字は、それぞれの元素の原子
価を示し、下付文字は、化合物の１モルにおける材料の
モル数を示しており、単位セルとの関係で、平均として
の単位セル中の元素の原子数を示している。ここで、下
付文字は、整数あるいは分数を取る。すなわち、化学式
（１）は、単位セルが、材料（平均すると、Ｓｒ．75Ｂ
ａ．25Ｂｉ2Ｔａ2Ｏ9などの場合）の中で変化する場合
を含んでいる。この例の場合、Ａ−サイトの７５％は、
ストロンチウム原子によって占有されており、Ａ−サイ
トの２５％は、バリウム原子によって占有されている。
化合物において、一つのＡ−サイトのみが存在するのな
らば、それは、Ａ１元素とすべてゼロに等しいｗ
２．．．ｗｊによって表わせる。一方、化合物中に、一
つのＢ−サイト元素のみが存在するのならば、それは、
Ｂ１元素とすべてゼロに等しいｙ２．．．ｙｌとによっ
て表わされ、超格子生成元素についても同様に表わせ
る。
【００５１】化学式（１）は、より一般的な形式で記載
されているけれども、通常のケースは、一つのＡ−サイ
ト元素と、一つの超格子生成元素と、一つまたは二つの
Ｂ−サイト元素が存在する場合である。化学式（１）の
記述は、上記サイトのいずれかと超格子発生体とが複合
要素を有するより一般的な場合を含むように意図されて
いる。
【００５２】ｚの値は、次式から求められる。 （２）（ａ１ｗ１＋ａ２ｗ２．．．ａｊｗｊ）＋（ｓ１
ｘ１＋ｓ２ｘ２．．．＋ｓｋｘｋ）＋（ｂ１ｙｉ＋ｂ２
ｙ２．．．＋ｂｌｙｌ）＝２ｚ 化学式（１）は、１９９６，５月２１日に発行されたア
メリカ特許番号５，５１９，２３４号において議論され
ているすべての三つのスモレンスキ型化合物を含んでい
る。層状超格子材料は、化学式（１）に合致する材料を
全て含むわけではなく、明瞭に区別し得る交互層を有す
る結晶構造を自然に形成できる材料のみを含む。
【００５３】ここで、“基板”とは、集積回路が形成さ
れる下地ウエハー１０２だけでなく、ＢＰＳＧ層１１４
のような薄膜が堆積される対象物をも意味する。本明細
書では、“基板”とは、関係する層が適用される対象を
意味する。例えば、１２０のような下部電極を例に取る
と、基板は、電極１２０がその上に形成される層１１６
及び１１４をも意味する。
【００５４】“薄膜”という用語は、集積回路分野で使
われているような意味でここでも使用される。普通は、
厚さにおいて、ミクロン以下の膜を意味する。ここで開
示されている薄膜は、すべての場合において、厚さにお
いて、０．５ミクロン以下である。強誘電体薄膜１２２
の場合には、１０００Åから３０００Åの厚さが好まし
く、もっとも好ましいのは、１２００Åから２５００Å
の厚さである。集積回路技術のこれらの薄膜は、集積回
路技術と関係しないまったく異なるプロセスで形成され
る巨視的コンデンサーのような積層型コンデンサーと混
同されるべきではない。
【００５５】ここでは、“化学量論的”とは、層状超格
子材料のような材料の固相膜、材料を形成するための前
駆体の両方に適用される。それが、固相膜に適用される
とき、最後の固相薄膜の各元素の実際の相対量を示す式
に関係する。前駆体に適用されるときには、前駆体にお
いて、金属のモル比を示す。“つり合った”化学量論的
式は、占められた結晶格子のすべてのサイトで、各元素
が材料の完全な結晶構造を形成するようにすべてのサイ
トを占有するに十分な元素が存在する状態である。しか
し、現実には、室温で、必ず格子欠陥は存在するであろ
う。例えば、ＳｒＢｉ2ＴａＮｂＯ9とＳｒＢｉ2Ｔａ
1.44Ｎｂ0.56Ｏ9は、つり合った化学量論的式である。
対照的に、ストロンチウム、ビスマス、タンタル、ニオ
ブのモル比が、それぞれ、１，２．１８，１．４４，
０．５６であるストロンチウム−ビスマス−タンタル−
ニオベイトの前駆体は、不均一な化学量論的式ＳｒＢｉ
2.18Ｔａ1.44Ｎｂ0.56Ｏ9 によって表わされる。これ
は、完全なる結晶材料を形成するために必要とされるも
のを超える過剰のビスマスを含んでいるからである。
【００５６】本明細書では、金属元素の過剰量とは、す
べての原子サイトが占有されかつ金属が全く残らない状
態で、所望の材料を形成するために存在する他の金属と
結合するのに必要な量より多い量を意味する。しかし、
知られているように、本発明における電子デバイスを製
作するに当たって、ビスマス酸化物は高揮発性で、かな
りの熱が使用されるので、本発明のプロセスで作成され
る固相の強誘電体層１２２，４２２のビスマスのモル比
は、前駆体の化学量論的式におけるそれよりも一般的に
は小さくなるであろう。しかし、本発明のプロセスによ
って作成される強誘電体層１２２，１２４におけるスト
ロンチウム、タンタル、ニオブのモル比は、前駆体に対
する化学量論的式で与えられるモル比に非常に近いかあ
るいは等しいものと考えられる。このことは、アメリカ
特許番号５，４３４，１０２（ワタナベ）にも記載され
ている。
【００５７】本発明の特徴の一つは、過剰の金属を有す
る前駆体から形成された最終の層状超格子化合物が、つ
り合った化学量論的式に対応した金属を含有する前駆体
から形成された材料よりも水素による性能低下に対する
より大きな耐性を有しているということである。例え
ば、つり合った化学式に対応する量に加えて、ビスマス
及びニオブなど少なくとも一つの金属を前駆体に過剰に
入れることは、水素による性能低下を防止する。関連す
る特徴は、層状超格子材料において、ニオブのようなＢ
−サイト元素の過剰含有量が、水素に曝されることによ
る電気的特性の低下を防止するのに効果的であるという
ことである。
【００５８】図２は、強誘電体メモリーを作成するため
に本発明で使用される製造工程のフローチャートを示
す。
【００５９】ステップ２１２では、半導体基板１０２が
用意され、その上に、スイッチがステップ２１２で形成
される。このスイッチは、典型的には、ＭＯＳＦＥＴで
ある。ステップ２１６で、絶縁層が、スイッチを形成さ
れるべき強誘電体から分離するために形成される。ステ
ップ２１８では、下部電極１２０が形成される。好まし
くは、この電極は、プラチナで形成され、かつ約２００
０Åの厚さを有する層を形成するようにスパッタリング
で堆積される。
【００６０】本ステップでは、約２００Åのチタンまた
は窒化チタンで形成された接着層１１６が、電極を堆積
する前に形成される。
【００６１】ステップ２２２において、強誘電体薄膜１
２２が、下部電極１２０に付着される。好ましくは、強
誘電体薄膜１２２は、層状超格子化合物を含む。この強
誘電体薄膜１２２は、アメリカ特許番号５，５４６，９
４５に記載されているように、望ましくは、スピンコー
ティングあるいは噴霧堆積方法のような液体堆積技術を
使って付着される。もっとも好適な方法では、スピン・
オン技術が薄膜を形成するために使用される。
【００６２】ステップ２２０において、所望の強誘電体
薄膜１２２を形成する層状超格子化合物の化学的前駆体
が準備される。通常は、最終の前駆体溶液は、化学的前
駆体化合物を含有する商業的に入手可能な溶液から準備
される。
【００６３】好ましくは、ほぼ化学量論的式ＳｒＢｉ
2.18Ｔａ1.44Ｎｂ0.56Ｏ9に対応した元素であるストロ
ンチウム、ビスマス、タンタル、ニオブの相対モル比を
有する前駆体が使用される。ここで、ニオブとタンタル
のモル比、Ｎｂ／Ｔａは、約０．４である。
【００６４】好ましくは、商業的に市販されている溶液
中の種々の前駆体の濃度は、個別の製造条件あるいは動
作条件に適合するように、ステップ２２０において調整
される。例えば、層状超格子薄膜に対する典型的な市販
されている溶液の種々の元素の化学量論的含有量は、Ｓ
ｒＢｉ2.18Ｔａ1.44Ｎｂ0.56Ｏ9であるかもしれない。
しかし、水素アニールによる性能低下から強誘電体化合
物を保護するための他の酸化物を発生させるためには、
この溶液中にニオブあるいはビスマスを添加するのが好
ましいことが多い。
【００６５】付着工程２２２は、好ましくは、ドライ工
程と急速熱プロセスのような高温での結晶化ステップで
ある処理ステップ２２４の前に行われる。付着工程２２
２は、付着処理２２２の間あるいは後に、紫外線照射を
伴った処理を含むかもしれない。
【００６６】例えば、典型的なスピン・オン処理では、
前駆体の層が付着されて乾燥される。それから、次の前
駆体層が、付着されて乾燥されるかもしれない。
【００６７】付着及び処理工程２２２と２２４は、数回
繰り返されるかもしれない。それから、処理された層
は、ステップ２２６において、結果物たる強誘電体薄膜
１２２を形成するために、酸素中でアニールされる。
【００６８】ステップ２２２−２２６に続いて、上部電
極１２４がステップ２２８で形成される。ステップ２２
８と他のステップは、イオンミリングやアッシングのよ
うなサブステップを含んでも良い。
【００６９】好ましくは、水素バリア層１２６が、ステ
ップ２３０において、コンデンサーの少なくとも上部電
極１２４を覆うように形成される。典型的には、水素バ
リア層１２６は窒化チタンであり、強誘電体への水素の
拡散を防止すると共に、電気的に導電性でもある。多く
の場合、強誘電体層の下の層は、強誘電体に水素が拡散
するのを防止するのに十分に厚いので、最も重要な水素
バリアは、強誘電体膜１２２の上に直接形成された層で
ある。“直接上”にとは、バリア層１２６が図１及び図
４において垂直方向に見て、強誘電体層の上に存在し、
図１及び図４において水平方向には強誘電体層の長さ以
上に伸びていること意味する。この表現は、バリア層１
２６が、強誘電体層に直接接触していることを意味しな
い。バリア層１２６は、強誘電体層に接触しているかも
しれないし、接触していないかもしれない。水素バリア
１２６が、強誘電体層の一部の上に直接存在しさえすれ
ば、それは、水素の拡散からその部分を保護する。
【００７０】また、水素バリア層１２６のスパッター堆
積の際のスパッター雰囲気に、少量の酸素ガスを含ませ
ることによって、少量の酸素をバリア膜に添加するのが
望ましい。水素バリア層１２６中に形成される結果物で
ある酸化物は、種々の製造プロセス工程で存在する水素
と反応することによってメモリデバイス中の強誘電体化
合物を保護する。
【００７１】ステップ２３２において、強誘電体メモリ
ーの水素アニールが、酸化によってシリコン基板に生じ
た欠陥を十分に消失させ、かつ強誘電体化合物の水素に
よる性能低下を最小限にするように選ばれた温度とアニ
ーリング時間の下で行われる。水素アニール工程は、好
ましくは、水素ガス雰囲気において行われる。なぜな
ら、水素プラズマ・アニールのような他の代替物より、
それほど複雑でないからである。
【００７２】ステップ２３４において、本発明の酸素修
復アニールが、水素アニールと水素化あるいは還元条件
を生じさせる他の処理工程の結果として低下した強誘電
体の電気的特性を修復するために実施される。
【００７３】集積回路は、次のステップ２３６で完成す
る。このステップは、多くのサブステップ、例えば、Ｉ
ＬＤ層の堆積、パターンニング及びイオンミリング、そ
れに配線層の堆積を含む。
【００７４】３００℃から１０００℃の温度範囲内で、
２０分から２時間の時間で実行される酸素回復アニール
は、強誘電体素子の化合物を再び酸化させることによっ
て、強誘電体における水素還元によって生じた電気的特
性の低下を効果的に元に戻す。
【００７５】それにもかかわらず、酸素回復アニールの
目的、すなわち、強誘電体素子、その他の素子の水素に
よるダメージを、本発明の酸素修復アニール工程を使用
することによって修復することは、常に達成できるとは
限らない。このため、本発明では、水素のダメージから
メモリー素子を保護するために、種々の工程の使用を実
行する。これらの工程は、酸素修復アニール工程と共に
使用できる。
【００７６】酸素修復アニールの効果は、一般的には、
酸素アニール時間が増加するほど、また、アニール時間
が増加するほど増加する。好ましくは、集積回路の酸素
修復アニールは、酸素ガスの周囲条件の下、８００℃の
温度で、約一時間実施される。
【００７７】本発明の酸素回復アニールは、強誘電体薄
膜が、一般式ＳｒＢｉ2.18Ｔａ2-xＮｂx（０≦Ｘ≦２）
にほぼ対応した組成を有する前駆体から形成されたＢｉ
−層状超格子材料を含む不揮発性強誘電性コンデンサー
の電気的特性を保護するのに効果的である。実験によれ
ば、酸素回復アニールは、前駆体のモル比Ｎｂ／Ｔａが
約０．４である一般的化学量論的式ＳｒＢｉ2.18Ｔａ
1.44Ｎｂ0.56Ｏ9にほぼ対応した組成を有する前駆体溶
液から成る超格子化合物における所望の強誘電体特性を
回復させるのに効果的である。
【００７８】さらに、実験によれば、式ＳｒＢｉ2.18Ｔ
ａ1.44Ｎｂ0.56Ｏ9に対応した相対含有量の前駆体への
過剰のビスマスあるいはニオブの添加は、水素による性
能低下から所望の電気的特性を保護するのに効果的であ
る。本発明の強誘電体コンデンサーでは、少なくとも上
部電極が水素バリア層、好ましくは、窒化チタンによっ
て覆われている。
【００７９】図３は、本発明に応じて基板３００上に製
作された薄膜コンデンサー３９６，３９８，４００がそ
の上に形成された代表的ウエハーの上面図を、大きく拡
大して示してある。図４は、本発明に応じて製作された
薄膜コンデンサー素子を示し、図３のライン４−４に沿
って切り取られた断面の一部である。シリコン酸化膜４
０４が、シリコン結晶基板４０２の上に形成されてい
る。チタン接着層４１６が、シリコン酸化層４０４の上
に形成されている。プラチナから成る下部電極４２０が
接着層４１６の上にスパッタリングにより堆積されてい
る。層４２２は、強誘電体薄膜であり、層４２４は、プ
ラチナから成る上部電極を表わす。
【００８０】（実施例１）ストロンチウム・ビスマス・
タンタル・ニオブ酸塩・コンデンサーの電気的特性が、
２００℃、２５０℃、３００℃の温度で、１０分，３０
分，６０分間、水素ガス中のアニールがなされた前後
に、調査された。それから、コンデンサーは、２００
℃、３００℃、４００℃の温度で、一時間の間、酸素修
復アニールが行われ、その電気的特性が再び測定され
た。
【００８１】コンデンサーは、ヒューズ・エアークラフ
ト・カンパニーから商業的に入手可能なストロンチウム
・ビスマス・タンタル・ニオブ酸塩溶液・製品番号ＨＡ
Ｃ１０４７５−４７から製造された。溶液は、化学量論
的式ＳｒＢｉ2.18Ｔａ1.44Ｎｂ0.56Ｏ9に対応する組成
の化学前駆体を含む。それゆえ、前駆体におけるニオブ
とタンタルのモル比、Ｎｂ／Ｔａ、は、約０．４であ
る。
【００８２】この例では、０．２ｍｏｌ／ｌ前駆体溶液
は、タンタル２−エチルヘキサン酸、ビスマス２−エチ
ルヘキサン酸、ストロンチウム２−エチルヘキサン酸、
ニオブ２−エチルヘキサン酸、２−エチルヘキサン酸、
それにキシレンを含有する。層状超格子化合物を含む強
誘電体コンデンサーは、アメリカ特許番号５，４３４，
１０２（ワタナベ）に記載された方法に従って、この前
駆体溶液から形成される。
【００８３】一連のｐ型１００シリコンウエハー基板４
０２が、シリコン酸化膜４０４の層を形成するために酸
化された。２００Åの厚さを有するチタン接着層４１６
が基板上にスパッターされ、それから、３０００Åの厚
さを有する下部プラチナ電極４２０が、接着層４１６の
上にスパッター堆積された。これらは、６５０℃で酸素
中で３０秒間アニールされ、低真空中で１８０℃で３０
分間脱水処理された。ストロンチウム・ビスマス・ニオ
ブ酸塩化合物の０．２モル溶液のスピンコートが、３０
秒間、１５００ｒｐｍで、下部電極４２０の上に堆積さ
れた。この層は、１６０℃で１分間熱分解され、２６０
℃まで昇温して４分間熱処理された。このスピンコート
と熱分解の手順は、繰り返し行われた。
【００８４】強誘電体膜は、ラピッド・サーマル・アニ
−ル（ＲＴＡ ７２５℃ ３０ｓｅｃ，１００℃／ｓｅ
ｃ）を使って結晶化された。
【００８５】これらの工程によって、２１００±１５０
Åの厚さを有する強誘電体薄膜４２２が形成された。こ
のウエハーおよび堆積層は、６０分間、８００℃で、第
１のアニールを受けた。プラチナが、２０００Åの厚さ
の上部電極層４２４を形成するためにスパッターによっ
て堆積され、続いて、ホトレジストを使用したパターン
ニング（ＰＲ処理）が行われた。プラチナとストロンチ
ウム ビスマス・タンタル・ニオブ酸塩層が、コンデン
サーを形成するたるにイオンによってエッチング（ミリ
ング）され、それから、アッシングが行われ、続いて、
第２の酸素アニールが８００℃で３０分間行われた。
【００８６】コンデンサーが、水素ガスでアニールされ
る前に、各々、７８５４μｍ2の面積を有する５つのコ
ンデンサーの電気的特性が、測定された。コンデンサー
の漏洩電流は、５Ｖで、約１０-7Ａ／ｃｍ2ボルトであ
った。５ボルトでの残留分極（２Ｐｒ）は、約２３μＣ
／ｃｍ2であった。
【００８７】水素アニールは、Ｈ2−Ｎ2（Ｈ2１％）の
混合ガス雰囲気中で、２００℃，２５０℃，３００℃の
温度で、１０，３０，６０分間、コンデンサーに対して
行われた。
【００８８】図５は、２００℃，２５０℃，３００℃の
温度でアニールされたコンデンサーについて、５ボルト
での残留分極２Ｐｒのグラフをアニール時間の関数とし
て示す。図５は、最低の温度２００℃及び最短時間１０
分での水素熱処理により、最も少ない２Ｐｒ値の低下と
なることを示している。２００℃及び１０分間アニール
された試料の電流密度は、５ボルトで約１０-7Ａ／ｃｍ
2であり、アニール前の値に等しく、メモリーデバイス
として十分に満足できる。しかし、他の試料の漏洩電流
は、高く不満足な値だった。
【００８９】酸素アニールが、上述のように水素熱処理
に曝されたコンデンサー試料に対して実施された。
【００９０】試料は、Ｏ2ガス中で５ｌ／ｍの流量で、
２００℃，３００℃，４００℃及び８００℃の温度で、
１時間アニールされた。測定は、各実験条件に対して三
つの試料に対して実施された。残留分極と抗電界とが５
Ｖで測定され、電流密度が０ボルトと１０ボルトの間で
測定された。酸素回復アニールが８００℃で実施された
試料では、ストロンチウム・ビスマス・タンタル・ニオ
ブ酸塩・コンデンサーの電気的特性は、先の水素処理に
よって性能低下から実際に完全に回復した。２００℃，
３００℃，４００℃での酸素中でアニールされた試料の
電気的特性は、部分的な回復を示すにすぎなかった。
【００９１】（実施例２）ストロンチウム・ビスマス・
タンタル・ニオブ酸塩・コンデンサーの上部電極を、窒
化チタンの水素バリアで覆うことの効果が、調査され
た。４００℃の温度で、１０分と６０分間の水素アニー
ルの後、酸素回復アニールが，４００℃で一時間、実施
された。
【００９２】ストロンチウム・ビスマス・タンタル・ニ
オブ酸塩・コンデンサーが、ヒューズ・エアークラフト
・カンパニーから得られた前駆体溶液・製品番号ＨＡＣ
１０７０９−３０から実施例１で使用された手順に沿っ
て再び準備された。
【００９３】この溶液は、化学量論的式ＳｒＢｉ2.18Ｔ
ａ1.44Ｎｂ0.56Ｏ9に対応する組成の化学前駆体を含
む。それゆえ、前駆体におけるニオブとタンタルのモル
比、Ｎｂ／Ｔａ、は、約０．４である。コンデンサー
は、７８４５μｍ2の面積を持った。それから、窒化チ
タンの薄膜が、種々の堆積条件で、ストロンチウム・ビ
スマス・タンタル・ニオブ酸塩・コンデンサーの上に、
約１８００Ａの厚さにスパッタリングにより堆積され
た。
【００９４】この窒化チタン膜は、１３ｍＴｏｒｒのガ
ス圧力、１６０，２１５，２８０，３５０Ｗのパワー、
ベース圧力５×１０-7Ｔｏｒｒ、一時間のスパッター時
間、窒素スパッターガスの条件で、チタン・スパッター
・ターゲットを使用して、コンデンサーの上部電極の上
に堆積された。
【００９５】ストロンチウム・ビスマス・タンタル・ニ
オブ酸塩・コンデンサーを水素による性能低下から保護
するために最も効果的な窒化チタンは、最も高い密度を
有する膜であった。すなわち、２８０Ｗで作成された膜
である。これらの膜は、４．８９グラム・パー・キュー
ビック・センチメーター（ｇ／ｃｍ3）の密度及び０．
７６ミリ・オーム・センチ・メーター（ｍΩｃｍ）の電
気抵抗を有した。
【００９６】オージエー電子分光学（ＡＥＳ）による
と、窒化チタンの堆積膜中には、１５パーセント（１５
％）以上の酸素が存在することが示された。コンデンサ
ーの側面は、バリア層では覆われていなかった。
【００９７】コンデンサー中の残留分極（２Ｐｒ）は、
水素アニールの前に５Ｖで測定され、約２６ミクロコロ
ンブス・パー・センチメーター・スクエア（μＣ／ｃｍ
2）であった。コンデンサーは、Ｈ2−Ｎ2（Ｈ2５％）の
混合ガス雰囲気中で、４００℃，の温度で、１０分と６
０分間、４ｌ／ｍの流量で、水素アニールされた。
【００９８】窒化チタン膜は、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2
Ｏ（１：３：１）の溶液によって、６０℃の温度で除去
され、コンデンサーの電気的特性が測定された。
【００９９】それから、酸素回復アニールが、酸素雰囲
気の下、４００℃の温度で一時間、４ｌ／ｍのＯ2流量
で実施された。電気的特性が再び測定され、前の測定と
比較された。
【０１００】窒化チタンバリア層なしのコンデンサーで
は、２Ｐｒ値は、水素アニールの結果として、約７０％
減少し、８μＣ／ｃｍ2となった。２８０Ｗでスパッタ
リングされた窒化チタンバリア層を有するコンデンサー
では、２Ｐｒ値は、４００℃、１０分間での水素アニー
ルの後、減少が約２５％にとどまり、１８μＣ／ｃｍ2
であった。
【０１０１】酸素回復アニール後は、２Ｐｒ値は、約２
３μＣ／ｃｍ2まで、即ち、水素アニール前の値より約
１０％だけ低い値まで、回復した。
【０１０２】窒化チタン層が２８０Ｗでスパッタリング
されたコンデンサーの漏洩電流が、水素アニール後及び
酸素アニール後に測定された。
【０１０３】５ボルトで測定された漏洩電流は、４００
℃、１０分間での水素アニール後には、ほぼ１０-2Ａ／
ｃｍ2であった。しかし、酸素回復アニールの後には、
その値は、約１０-6Ａ／ｃｍ2まで改善した。これらの
結果は、本発明において、窒化水素バリア層を設けたこ
との利点を示している。
【０１０４】(実施例３)ストロンチウム・ビスマス・タ
ンタル・ニオブ酸塩・前駆体溶液中のモル比Ｎｂ／Ｔａ
が、水素（Ｈ2）ガスアニール前後のコンデンサーの電
気的特性にもたらす効果が調査された。水素アニール
は、２００℃で、１０分間、３０分間、６０分間行なわ
れた。
【０１０５】高純度化学（株）により製造されたストロ
ンチウム・ビスマス・タンタル酸塩とストロンチウム・
ビスマス・ニオブ酸塩の前駆体溶液が、最終の前駆体を
作成するために混合された。それぞれの製品番号は、３
４６１１Ｆと９５０２３４である。溶液は、最終の前駆
体において、特別の化学量論的組成及びＮｂ／Ｔａモル
比を作成するために、表１に示されているように混合さ
れた。コンデンサーは、実施例１のプロセスを使用して
製作された。
【０１０６】
【表１】 測定は、各実験条件に対して、三つの試料について実施
された。コンデンサーは、７８４５μｍ2の面積を持っ
た。表１中の組成と共に、前駆体から作成されたコンデ
ンサーの電気的特性の値が、水素（Ｈ2）アニールの前
に測定され、図８−図１０のグラフ中にプロットされ
た。
【０１０７】図８は、前駆体のＮｂ／Ｔａ比を変えた場
合の、ストロンチウム・ビスマス・タンタル・ニオブ酸
塩・コンデンサーの１０ボルトで測定された残留分極の
グラフである。Ｎｂの濃度は、組成化学式の添字の値を
用いている。このグラフは、Ｎｂ＝１付近で、２Ｐｒが
最大値であることを示している。それにもかかわらず、
Ｎｂ＝２での２Ｐｒの値については、図９に示されてい
るように、高Ｎｂ値で抗電界が大きく増加しているので
疑問がある。
【０１０８】図９は、前駆体のＮｂ／Ｔａ比を変えた場
合の抗電界ＥCのグラフを表わしている。図９は、ＥCが
Ｎｂ濃度と共に、大きく増加していることを示してい
る。
【０１０９】図１０は、前駆体のＮｂ／Ｔａ比を変えた
場合の５ボルトで測定された漏洩電流のグラフを表わし
ている。図１０は、Ｎｂ＝０．５６近辺で、漏洩電流が
最小値であることを示している。Ｎｂ濃度≧１．６の場
合の漏洩電流はたいていの回路への適用に対しては、あ
まりにも大きすぎる。
【０１１０】水素アニールの効果は、図１１−図１３に
示されている。
【０１１１】試料は、Ｈ2（５％）−Ｎ2雰囲気中で、２
００℃で，１０，３０，６０分間、アニールされた。
【０１１２】図１１は、２００℃の温度の水素アニール
時間の関数として、３ボルトで測定された規準化された
残留分極、２Ｐｒ／［２Ｐｒ（アニール前）］をプロッ
トしたグラフを示す。１０分間アニールされたＮｂ≧
０．５６の試料では、２Ｐｒ値は、約４５％低下した。
この低下は、Ｎｂ＝０の試料及び１０分以上アニールさ
れた試料で、より大きかった。例えば、残留分極の低下
は、１０分間アニールされたＮｂ＝０の試料では、約６
０％であった。３０分又は６０分間アニールされたすべ
ての試料中では、ほぼ完全な劣化が生じた。
【０１１３】図１２は、２００℃の温度での水素アニー
ル時間の関数として３ボルトで測定された規準化された
抗電界、ＥC／ＥC（アニール前）をプロットしたグラフ
を示す。このグラフは、強誘電体前駆体中のニオブの存
在が、ＥC値の低下を防止していることを示している。
【０１１４】図１３は、種々のＮｂ／Ｔａ比の前駆体か
ら形成されたコンデンサーにおける１ボルトで測定され
た漏洩電流を水素アニール時間の関数としてプロットし
たグラフである。
【０１１５】Ｎｂ＝０とＮｂ＝０．５６の場合の漏洩電
流は、約１０-7Ａ／ｃｍ2であった。この値は、多くの
回路に十分に適用可能である。Ｎｂ≧１．０のコンデン
サーの漏洩電流は、多くの応用について、あまりにも高
いが、必ずしもすべての応用でそうであるとは限らな
い。
【０１１６】すべてのデータを比較すると、ストロンチ
ウム・ビスマス・タンタル・ニオブ酸塩・コンデンサー
の電気的特性を最大にするための最善の前駆体のＮｂ濃
度は、Ｎｂ＝０．５６である。この時、Ｔａ＝１．４４
である。これは、Ｎｂ／Ｔａモル比が約０．４に対応す
る。
【０１１７】他の実験結果は、過剰なＢｉあるいはＮｂ
が、水素アニールによる性能低下からストロンチウム・
タンタル・ビスマス・ニオブ酸塩・コンデンサーを保護
することを示している。つり合った化学量論的式に対す
るこの過剰量が、４０パーセントまで効果的と信じられ
る。
【０１１８】これらの追加要素は、追加の酸化物を形成
し、この酸化物が存在しなければ、ストロンチウム・タ
ンタル・ビスマス・ニオブ酸塩を還元するであろう水素
を消費することにより、水素による性能低下を防止す
る。長時間アニールされたコンデンサーにおける高リー
クは、水素により消費された追加酸化物によって生じる
と思われる。水素アニールによる還元によって、追加酸
化物は、強誘電体コンデンサー中に、金属を生成する。
この導電性金属は、リーク電流経路として作用する。
【０１１９】このことは、好ましい製造方法は、十分に
過剰な金属を使用し、金属酸化物を形成することによっ
て、十分な水素を取り込む（ゲッター）ことであるが、
それが水素により還元されるとき、リーク・パスを供給
するため十分とはいえないことを示唆する。本発明の酸
素修復アニールは、金属を再び酸化し、絶縁物を形成す
る結果をもたらす。
【０１２０】チタン、タンタル、ハフニウム、タングス
テン、ジルコニウムのような他のＢ−サイト材料に関す
る基礎的な結果は、これらのＢ−サイト材料を過剰にす
ることがやはり、水素に曝すことから生じる性能低下を
防止することを示している。
【０１２１】これまで議論してきたように、本発明の主
要な特徴は、水素処理工程の後に、酸素回復アニールを
実施することにより、水素による性能低下の有害な影響
を元に戻し、強誘電体材料の電気的特性を回復すること
である。いくつかの集積回路素子では、酸素回復アニー
ルは、良い結果を得るのに十分である。しかし、他のケ
ースでは、優れた電気的特性を有する強誘電体素子を得
るためには、追加の対策を利用することが必要になって
くる。例えば、水素による性能低下は、水素への露出を
限定することによって防止できる。それは、例えば、３
５０℃より下の温度で、かつ３０分以下の間の露出をす
るなどである。水素処理中の水素バリアの使用は、水素
による性能低下に対して電気的特性を保護するのに効果
的である。上述の第３の実施例に示されているように、
水素による性能低下は、強誘電体素子の有する元素の相
対量を選択的に選ぶことによって最小限になる。同様
に、優れた強誘電体特性は、過剰なビスマス酸化物ある
いは過剰なニオブ酸化物のような、選択的に選ばれた過
剰量の金属酸化物を有する前駆体を使用することにより
得られる。
【０１２２】さらに、強誘電体層の製造に続いて形成さ
れる絶縁層のような、強誘電体層に続いて形成される集
積回路層における過剰な酸素の使用は、それのみで、ま
たは、上記対策の一つ以上との組み合わせにおいて、効
果的に使用できる。ここで、酸素は、後続の水素処理の
間に、水素に対するゲッターとして作用する。
【０１２３】このように、本発明は、集積回路の他の部
分を作成し完全化するのに必要な水素への露出との組み
合わせにおいて、強誘電体の性能低下を防止することが
可能な方法及び構造を提供する。
【０１２４】水素への露出を許容し、さらに優れた電気
的特性を有する強誘電体集積回路を製作するための方法
及び構造が述べられてきた。
【０１２５】図示されかつ本明細書に記載された実施例
は単なる例示であり、上記の「特許請求の範囲」に記載
された本発明を、上記実施例に限定するように解釈して
はならない。さらに、当業者ならば、本発明の思想から
逸脱しない範囲で、記載された実施例から数多くの使用
例および修正例を作成できることは明らかである。例え
ば、集積回路の酸素修復アニールは、強誘電体メモリー
素子を製作するためのプロセスの重要な一部として認識
されているが、この方法は、記述された方法にバリエー
ションを与えるように、他のプロセスと組み合わされる
こともできる。また、記載された工程は例示であり、異
なった順序で実施されてもよい。
【０１２６】さらに、等価的な構造あるいはプロセス
が、記載された種々の構造およびプロセスに取って代わ
るかもしれない。本発明は、述べられたそれぞれの新規
な特徴、あるいは製造プロセス、電子的デバイス、電子
デバイス製造方法についての特徴の新規な組み合わせを
広く解釈されるべきである。
【０１２７】
【発明の効果】本発明によれば、水素の有害な影響を低
減すると共に、強誘電体の優れた電気的特性を保持する
ことが可能になる。
【図面の簡単な説明】
【図１】本発明の方法によって製作された集積回路の一
部分の断面図であり、不揮発性強誘電体メモリーセルを
示す。
【図２】本発明による不揮発体強誘電性メモリーデバイ
スを製造するためのプロセスの好適な実施例を示すフロ
ーチャートである。
【図３】本発明に応じて製作された薄膜コンデンサーが
その上に形成された典型的なウエハーを拡大した上面図
である。
【図４】本発明に応じて製作された薄膜コンデンサーデ
バイスを示す、図３の４−４線に沿って切り取られた断
面図の一部である。
【図５】三つの異なったアニール温度でアニールされた
ストロンチウム・ビスマス・タンタル・ニオブ酸塩・コ
ンデンサーにおいてアニール時間の関数としてプロット
された残留分極（２Ｐｒ＠５Ｖ）のグラフである。
【図６】一時間の酸素修復アニールに続く、３００℃で
の１０分間の水素アニール時間後のストロンチウム・ビ
スマス・タンタル・ニオブ酸塩・コンデンサーにおけ
る、印可電圧（ボルト）対電流密度（Ａｃｍ2）のグラ
フである。
【図７】３００℃での１０分間の水素アニール時間後の
ストロンチウム・ビスマス・タンタル・ニオブ酸塩・コ
ンデンサーにおける、印可電圧（ボルト）対電流密度
（Ａｃｍ2）のグラフである。
【図８】前駆体のＮｂ／Ｔａ比を変えながら、ストロン
チウム・ビスマス・タンタル・ニオブ酸塩・コンデンサ
ーの１０ボルトで測定された残留分極のグラフである。
【図９】前駆体のＮｂ／Ｔａ比を変えた場合の抗電界Ｅ
Cのグラフである。
【図１０】前駆体のＮｂ／Ｔａ比を変た場合の５ボルト
で測定された漏洩電流のグラフである。
【図１１】２００℃の温度の水素アニール時間の関数と
して３ボルトで測定された規準化された残留分極、２Ｐ
ｒ／［２Ｐｒ（アニール前）］のグラフである。
【図１２】２００℃の温度での水素アニール時間の関数
として３ボルトで測定された規準化された抗電界、ＥC
／ＥC（アニール前）をプロットしたグラフである。
【図１３】種々のＮｂ／Ｔａ比の前駆体から形成された
コンデンサーにおける１ボルトで測定された漏洩電流を
水素アニール時間の関数としてプロットしグラフであ
る。
【符号の説明】
１０２ シリコン基板 １０４ フィールド酸化領域 １０６ ソース領域 １０８ ドレイン領域 １１２ ゲート絶縁膜 １１３ ＭＯＳＦＥＴ １１４ 第１の層間絶縁膜 １１６ 接着層 １１８ 強誘電体薄膜コンデンサー １２０ 下部電極 １２２ 強誘電体薄膜 １２４ 上部電極 １２６ 水素バリア層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 古谷 晃 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 ジョセフ クチアロ アメリカ合衆国，コロラド 80918，コロ ラド スプリングス，ロスミア ストリー ト 2545 (72)発明者 カルロス アロージョ アメリカ合衆国，コロラド 80919，コロ ラド スプリングス，ダブリュ．サンバー ド クリフス レーン 317

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 強誘電体集積回路を製造する方法におい
    て、 金属酸化物材料から成る薄膜を含む集積回路部分を形成
    し、 ３００℃から１０００℃の温度範囲内で、２０分から２
    時間、酸素回復アニールを実行することを特徴とする強
    誘電体集積回路の製造方法。
  2. 【請求項２】 請求項１において、金属酸化物材料は、
    層状超格子化合物を有することを特徴とする強誘電体集
    積回路の製造方法。
  3. 【請求項３】 請求項２において、前記層状超格子化合
    物は、ストロンチウム・ビスマス・タンタル・ニオブ酸
    塩をから成ることを特徴とする強誘電体集積回路の製造
    方法。
  4. 【請求項４】 請求項３において、ニオブ酸塩とタンタ
    ルのモル比、Ｎｂ／Ｔａは、約０．４であることを特徴
    とする強誘電体集積回路の製造方法。
  5. 【請求項５】 強誘電体集積回路を製造する方法におい
    て、 金属酸化物材料を形成するための基板と前駆体液体を準
    備し、 前記前駆体を前記基板に付着させ、 前記金属酸化物材料を形成するために、前記前駆体を処
    理し、 ３００℃から１０００℃の温度範囲内で、２０分から２
    時間、酸素回復アニールを実行することを特徴とする強
    誘電体集積回路の製造方法。
  6. 【請求項６】 請求項５において、前記金属酸化材料
    は、ストロンチウム・ビスマス・タンタル・ニオブ酸塩
    から成り、 前記前駆体は、ほぼ化学量論的式ＳｒＢｉ2.18Ｔａ2-X
    ＮｂXＯ9 （０≦Ｘ≦２）に対応した相対モル比を有す
    る化学元素であるストロンチウム、ビスマス、タンタ
    ル、ニオブを含有することを特徴とする強誘電体集積回
    路の製造方法。
  7. 【請求項７】 請求項６において、ニオブ酸塩とタンタ
    ルのモル比、Ｎｂ／Ｔａは、約０．４であることを特徴
    とする強誘電体集積回路の製造方法。
  8. 【請求項８】 請求項６において、前記前駆体は、ほぼ
    化学量論的式ＳｒＢｉ2.18Ｔａ1.44Ｎｂ0.56Ｏ9に対応
    した相対モル比を有する元素であるストロンチウム、ビ
    スマス、タンタル、ニオブを含有することを特徴とする
    強誘電体集積回路の製造方法。
  9. 【請求項９】 請求項８において、前記前駆体は、上記
    式ＳｒＢｉ2.18Ｔａ1.44Ｎｂ0.56Ｏ9によって表わされ
    た化学量論的量を超えて、ゼロ％と４０％との間の過剰
    ニオブ追加量を有することを特徴とする強誘電体集積回
    路の製造方法。
  10. 【請求項１０】 請求項５において、前記金属酸化物材
    料は、層状超格子化合物を有すると共に、 前記前駆体は、前記層状超格子化合物のつり合った化学
    量論的式によって表わされた量を超えて、ゼロ％と４０
    ％との間の過剰のＢ−サイト元素を含有することを特徴
    とする強誘電体集積回路の製造方法。
  11. 【請求項１１】 請求項５において、前記金属酸化物材
    料は、層状超格子化合物から成ると共に、 前記前駆体は、前記層状超格子化合物のつり合った化学
    量論的式によって表わされた量を超えて、ゼロ％と４０
    ％との間の過剰の超格子生成元素を含有することを特徴
    とする強誘電体集積回路の製造方法。
  12. 【請求項１２】 請求項５において、さらに、金属酸化
    物材料の少なくとも一部上に直接水素バリア層を形成す
    る工程を有することを特徴とする強誘電体集積回路の製
    造方法。
  13. 【請求項１３】 請求項１２において、前記水素バリア
    層は、窒化チタンから成ること特徴とする強誘電体集積
    回路の製造方法。
  14. 【請求項１４】 請求項１２において、前記水素バリア
    層は、窒化シリコンから成ること特徴とする強誘電体集
    積回路の製造方法。
  15. 【請求項１５】 請求項５において、さらに、前記集積
    回路部分を、３０分未満の時間で、かつ３５０℃以下の
    温度で水素を含む雰囲気で熱処理を行う工程を有し、 前記水素は、前記雰囲気の中に、０．０１から５０パー
    セントの体積分率で含まれ、かつ前記熱処理は、前記酸
    素回復アニールを実行する前に実施されることを特徴と
    する強誘電体集積回路の製造方法。
JP30194098A 1998-04-17 1998-10-23 強誘電体集積回路の製造方法 Expired - Fee Related JP3190896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/062,258 US6165802A (en) 1998-04-17 1998-04-17 Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US09/062258 1998-04-17

Publications (2)

Publication Number Publication Date
JPH11307732A true JPH11307732A (ja) 1999-11-05
JP3190896B2 JP3190896B2 (ja) 2001-07-23

Family

ID=22041281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30194098A Expired - Fee Related JP3190896B2 (ja) 1998-04-17 1998-10-23 強誘電体集積回路の製造方法

Country Status (5)

Country Link
US (1) US6165802A (ja)
EP (1) EP0951059A3 (ja)
JP (1) JP3190896B2 (ja)
KR (1) KR100334353B1 (ja)
CN (1) CN1236986A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343791A (ja) * 2001-05-18 2002-11-29 Sharp Corp 誘電体薄膜の製造方法並びに強誘電体装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358811B1 (en) * 1998-11-05 2002-03-19 Bae Yeon Kim Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US6952029B1 (en) * 1999-01-08 2005-10-04 Micron Technology, Inc. Thin film capacitor with substantially homogenous stoichiometry
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
US6964873B2 (en) * 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US6326315B1 (en) * 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
US6300202B1 (en) * 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
IT1318279B1 (it) 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
EP1382060A1 (en) * 2000-08-24 2004-01-21 Cova Technologies Incorporated SINGLE TRANSISTOR RARE EARTH MANGANITE fERROELECTRIC NONVOLATILE MEMORY CELL
JP2002100740A (ja) * 2000-09-21 2002-04-05 Oki Electric Ind Co Ltd 半導体記憶素子及びその製造方法
KR100500938B1 (ko) * 2000-12-30 2005-07-14 주식회사 하이닉스반도체 캐패시터 제조 방법
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
KR100611707B1 (ko) * 2002-05-28 2006-08-11 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US7045071B2 (en) * 2002-12-30 2006-05-16 Hynix Semiconductor Inc. Method for fabricating ferroelectric random access memory device
US6939815B2 (en) * 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP2006066415A (ja) * 2004-08-24 2006-03-09 Oki Electric Ind Co Ltd 強誘電体メモリの製造方法
JP4785030B2 (ja) * 2005-01-18 2011-10-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
KR100857590B1 (ko) * 2007-02-12 2008-09-09 충남대학교산학협력단 연성 폴리머 기판 위에 상온 화학증착법
US11839087B2 (en) 2019-09-20 2023-12-05 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory devices with reduced edge defects and methods for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
US5498569A (en) * 1994-08-22 1996-03-12 Ramtron International Corporation Layered local interconnect compatible with integrated circuit ferroelectric capacitors
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343791A (ja) * 2001-05-18 2002-11-29 Sharp Corp 誘電体薄膜の製造方法並びに強誘電体装置

Also Published As

Publication number Publication date
KR19990083291A (ko) 1999-11-25
CN1236986A (zh) 1999-12-01
EP0951059A2 (en) 1999-10-20
KR100334353B1 (ko) 2002-04-25
EP0951059A3 (en) 2009-07-01
JP3190896B2 (ja) 2001-07-23
US6165802A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
JP3190896B2 (ja) 強誘電体集積回路の製造方法
JP3636900B2 (ja) 強誘電体集積回路の製造方法
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
JP3245564B2 (ja) 強誘電体集積回路の製造方法
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6130103A (en) Method for fabricating ferroelectric integrated circuits
JP2000164815A (ja) 集積回路及びその製造方法
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP4268804B2 (ja) 超薄膜の上層を有する積層超格子材料の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees