CN1236986A - 利用氧来抑制和修复氢退化的制造铁电集成电路的方法 - Google Patents

利用氧来抑制和修复氢退化的制造铁电集成电路的方法 Download PDF

Info

Publication number
CN1236986A
CN1236986A CN99103468A CN99103468A CN1236986A CN 1236986 A CN1236986 A CN 1236986A CN 99103468 A CN99103468 A CN 99103468A CN 99103468 A CN99103468 A CN 99103468A CN 1236986 A CN1236986 A CN 1236986A
Authority
CN
China
Prior art keywords
hydrogen
annealing
ferroelectric
oxygen
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99103468A
Other languages
English (en)
Inventor
约瑟夫·D·库奇亚罗
古谷晃
卡洛斯·A·帕斯·德阿劳约
宫坂洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Symetrix Corp
Original Assignee
NEC Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Symetrix Corp filed Critical NEC Corp
Publication of CN1236986A publication Critical patent/CN1236986A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

形成含有铁电元件(122)的集成电路,该铁电元件包括至少含两种金属的金属氧化物材料。在300—1000℃的温度下在气氛氧中进行20分钟到2小时的氧复原退火。氧复原退火反转了氢退化的影响并且恢复了铁电特性。随着退火温度的升高和退火时间的加长,氧复原通火的效果更好。铁电元件优选包括层状超晶格化合物。在层状超晶格化合物包括铌酸钽铋锶且前体中铌与钽的摩尔比约为0.4时,铁电特性的氢退化最小。在存在超过化合物的平衡化学计量分子式表示的量的超晶格产生元素和层状超晶格化合物的B位元素中至少一种时,可以进一步减小氢退化。

Description

利用氧来抑制和修复氢退化的制造铁电集成电路的方法
本发明涉及制造铁电集成电路的方法，该方法能够降低或消除由于暴露于氢造成的电特性退化。
铁电化合物具有用于非挥发集成电路存储器的良好特性。见Miller的美国专利5046043。在如电容器等电铁器件具有如高剩余极化、良好的矫顽场、高抗疲劳性和低漏电流等所需要的电特性时，可用作非挥发存储器。已研究将如PZT(lead titanate zirconate，锆钛酸铅)和PLZT(lanthanum lead titanate zirconate，锆钛酸铅镧)等含铅ABO3型铁电金属氧化物实际用于集成电路。还研究将层状超晶格材料用于集成电路。见Watanable的美国专利5434102。层状超晶格材料化合物在铁电存储器中具有超过PZT和PLZT化合物几个数量级的特性。尽管已用这种层状超晶格化合物成功地制造了铁电存储器样品，但仍然没有利用具有所需要的电特性的ABO3型氧化物或层状超晶格材料化合物经济且商业级数量地制造存储器的制造工艺。从缺乏制造高质量的铁电集成电路的经济实际的工艺方面来说，其中一个理由是，氧化物在氢退火期间易于被氢还原。氢退火是CMOS集成电路存储器制造过程中常规的步骤，该步骤会导致某些重要铁电特性的退化。
集成电路中的一种典型铁电存储器件含有半导体衬底和与一般为铁电电容器的铁电器件电接触的金属氧化物半导体场效应晶体管(MOSFET)。铁电电容器一般含有位于第一或下电极和第二或上电极之间的铁电薄膜，这些电极一般含铂。在制造这种电路期间，会使MOSFET处于在硅衬底中引起缺陷的状态。例如，制造工艺一般包括高能步骤，如离子铣腐蚀和等离子腐蚀。缺陷还会在通常为500-900℃的相对高温下的铁电薄膜的结晶热处理期间产生。结果，在单晶结构的半导体硅衬底中产生了大量缺陷，导致了MOSFET的电特性退化。
为了恢复MOSFET/CMOS的硅特性，制造工艺一般包括氢退火步骤，该步骤中利用氢的还原性消除如悬空键等缺陷。已开发出各种技术来进行氢退火，例如在环境气氛中的H2气热处理。一般情况下，氢处理在350℃-550℃下、典型在400℃左右进行约30分钟。此外，还有其他几种集成电路工艺，通常在升高的温度下将集成电路暴露于氢中，例如淀积金属的CVD工艺，由硅烷或TEOS源生长二氧化硅的工艺，以及利用氢的腐蚀工艺。在涉及氢的工艺过程中，氢会通过上电极和电容器的侧面扩散到铁电薄膜中，还原铁电材料中所含的氧化物。所吸收的氢还会通过还原金属氧化物而使铁电薄膜的表面金属化。这些作用的结果是，电容器的电特退化。由于这些氧化物化合物特别复杂，且已证明会因氢还原而退化，所以该问题对于含层状超晶格化合物的铁电存储器来说是严重的。
本发明提供一种制造集成电路中的铁电元件的方法，该方法能够减轻氢的不利影响，保护铁电元件的良好电特性，从而解决上述问题。
本发明的一个方面是进行氧复原退火，以再氧化铁电元件中会在制造步骤期间被还原产生氢化和还原条件的化合物。氧复原退火一般在300-1000℃的温度进行20分钟到2小时。
本发明另一方面是氧复原退火气氛条件很宽，即，可以在例如带有含一般气氛气体如氮等的氧气混合气的大气压下进行。
本发明另一方面是直接在至少部分铁电元件上形成氢阻挡层。
按优选的方法，形成钛或硅的氮化物，覆盖铁电元件的被保护部分，用作氢阻挡层。
本发明再一方面是形成其中含有层状超晶格化合物的铁电薄膜。
本发明的另一方面是形成一种具有层状超晶格化合物的铁电元件，所述层状超晶格化合物含有化学元素铋、锶、铌和钽，其中各化学元素的相对量选择为使因氢所致的电特性退化最小。
本发明另一方面是形成一种铁电薄膜，其中层状超晶格化合物包括铌酸钽铋锶(strontium bismuth tantalum niobate)。
本发明的另一方面是形成一种铁电薄膜，其中包括铌酸钽铋锶的铁电薄膜中含铌和钽，它们的相对量选择为可以抑制铁电材料的氢退化。
本发明的另一方面是形成一种铁电薄膜，其中至少一种所述金属过量存在，所述量高达大于对应于平衡的化学计量分子式的40％。
本发明的另一方面是形成一种铁电薄膜，其中包括铌酸钽铋锶的的铁电薄膜含过量的选自铋和铌中的至少一种金属，以便抑制铁电材料的氢退化。
本发明的另一方面是在350℃或低于350℃的温度下，在含氢的气氛中，进行不超过30分钟的氢热处理，其中所述氢气氛中的氢摩尔比为0.01-50％。
本发明的再一方面是形成一种铁电电容器，该电容器具有上电极、铁电薄膜和下电极。
结合各附图阅读时，可以从以下的描述中清楚本发明的许多其它特点、目的和优点。
图1是利用本发明的方法制造的集成电路的一部分的剖面图，展示了非挥发铁电存储单元；
图2在图5之后，是展示根据本发明制造非挥发铁电存储器件的工艺的优选实施方案的流程图；
图3是例示晶片的俯视图，其上的根据本发明制造的薄膜电容器以放大许多倍的方式加以展示；
图4是穿过线4-4取的图3的剖面图，展示了根据本发明制造的薄膜电容器器件；
图5在图1之后，是在三个不同退火温度下退火的铌酸钽铋锶电容器的剩余极化2Pr@5V的曲线图，该曲线图是作为退火时间的函数绘制的；
图6在图4之后，是在300℃经10分钟氢退火后，铌酸钽铋锶电容器中以A/cm2为单位的电流密度与以V为单位的所加电压的曲线图；
图7是在300℃经10分钟氢退火和然后的800℃经1小时氧复原退火后，铌酸钽铋锶电容器中以A/cm2为单位的电流密度与以V为单位的所加电压的曲线图；
图8是氢退火前，铌酸钽铋锶电容器在10V时测量的剩余极化2Pr的曲线图，该曲线图是作为在前体中的Nb/Ta摩尔比变化时，就铌的化学计量分子式下标而言Nb浓度的函数绘制的；
图9是氢退火前，铌酸钽铋锶电容器的矫顽场Ec的曲线图，该曲线图是作为在前体中的Nb/Ta摩尔比变化时，就铌的化学计量分子式下标而言Nb浓度的函数绘制的；
图10是在氢退火前，铌酸钽铋锶电容器在5V时测得的漏电流(以A/cm2为单位)的曲线图，是作为在前体中的Nb/Ta摩尔比变化时，就铌的化学计量分子式下标而言Nb浓度的函数绘制的；
图11是铌酸钽铋锶电容器在3V时测得的归一化剩余极化2Pr/[2Pr(预退火)]的曲线图，该曲线图是作为在200℃时氢退火时间的函数绘制的，所述电容器是由具有用铌的化学计量分子式下标表示的不同Nb/Ta摩尔比的前体制造的；
图12是铌酸钽铋锶电容器在3V时的归一化矫顽场Ec/[Ec(预退火)]的曲线图，该曲线图是作为200℃时退火时间的函数绘制的，所述电容器是由具有用铌的化学计量分子式下标表示的不同Nb/Ta摩尔比的前体制造的；
图13是铌酸钽铋锶电容器在1V时测得的漏电流的曲线图，该曲线图是作为200℃时退火时间的函数绘制的，所述电容器是由具有用铌的化学计量分子式下标表示的不同Nb/Ta摩尔比的前体制造的。
应理解，展示铁电集成电路器件的图1、3和4并非实际集成电路器件的任何特殊部分的实际平面或剖面图。在实际器件中，各层是不规则的，其厚度可以有不同的比例。实际器件的不同层常常是弯曲的，具有重叠的边缘。这些图是理想化的代表，用于比其它可能的情况更清楚和充分地表示本发明的结构和工艺。另外，各图仅代表可以利用本发明方法制造的铁电器件的无数变化中的一种。图1示出了一种含有场效应晶体管形式与铁电电容器电连接的开关的铁电存储器。但还可以预计利用本发明的方法可以制造在开关元件中引入铁电元件的铁电FET存储器。McMillan的美国专利5523964中介绍了这种铁电FET。与之不同，利用本发明方法制造的其它集成电路包括其它元件和材料组分。
参见图1，图1示出了可以利用本发明的方法制造的例示性非挥性铁电存储单元的剖面图。Yoshimori的美国专利5561307介绍了制造含MOSFET和铁电电容器元件的集成电路的一般制造步骤。其它参考文献中也介绍了一般的制造方法。因此，这里将简单地标记图1电路的各元件。
图1中，场氧化区104形成于硅衬底102的表面上。源区106和漏区108彼此分开形成于硅衬底102内。栅绝缘层112形成于硅衬底102上源和漏区106和108之间。另外，栅极110形成于栅绝缘层112上。这些源区106、漏区108、栅绝缘层112和栅极110一起构成MOSFET 113。
由BPSG(掺硼的磷硅玻璃(phosphosilicate glass))构成的层间介质层(ILD)114形成于衬底102和场氧化区104上。粘附层116形成于ILD114的一部分上，然后在粘附层116上形成铁电薄膜电容器118。粘附性116例如由钽构成，一般厚为200埃。
铁电电容器118最好形成在常规晶片140上，所述晶片可以包括硅、砷化镓、或其它半导体，或如二氧化硅、玻璃或氧化镁(MgO)等绝缘体。铁电电容器的下和上电极一般含铂。最好是下电极含非氧化的贵金属，如铂、钯、银、和金。除贵金属外，铁电存储器的电容器的电极还可以用如铝、铝合金、铝硅、铝镍、镍合金、铜合金、和铝铜等金属。如钛等粘附层用于增强电极与电路的相邻底层或上层的粘附性。
图1中，铁电电容器118包括：铂制的厚为2000埃的下电极120；形成于下电极120上的铁电薄膜122；形成于铁电薄膜122上的上电极124，上电极124由铂制成，厚为2000埃；及最好是形成于上电极上厚为500-2000埃的导电氢阻挡层126。氢阻挡层126可以包括单层膜，如氮化钛或氮化硅，或可以包括两层或更多层膜，如，下层钛膜、然后是氮化钛膜、和钛膜。如果阻挡层126由如氮化钛等导电材料制成，并用作导电元件，则它是自对准的。氢阻挡层可利用常规溅射技术淀积。以下将详细讨论铁电薄膜124的组成和结构。
在ILD 114上形成由NSG(非掺杂的硅酸盐玻璃)构成的第二层间介质层(ILD) 128。ILD 128中也可以用PSG(磷硅玻璃)膜或BPSG膜。穿过ILD 114和ILD 128选择性地开出开口114a，以暴露源区16和栅区18。形成源极布线130和漏极布线132，填充开口114a。穿过ILD 128选择性地开出开口128a，以暴露导电氢阻挡层126和下电极120。形成上电极布线134和下电极布线136，填充这些开口128a。漏极布线132电连接上电极布线134。这些布线130、132、134和136皆由厚约3000埃的Al-Si制成。如果阻挡层126是不导电的，则必须至少去掉阻挡层126的一部分，以便布线层134可以与上电极124的电接触。
铁电薄膜124的组分可以选自合适的铁电材料的组，所述的铁电材料的组包括ABO3型金属氧化物钙钛矿(perovskite)，如钛酸盐(如，BaTiO3,SrTiO3,PbTiO3(PT),PbZrTiO3(PZT))或铌酸盐(如，KNbO3)，最好是层状超晶格化合物，但不限于这些。
1996年5月21日授权的美国专利5519234公开如钽酸铋锶等层状超晶格化合物，与最早的材料相比，它在铁电应用中具有优异的特性，并具有高介电常数和低漏电流。1995年7月18日授权的美国专利5434102和1995年11月21日授权的5468684介绍了在实际的集成电路中集成这些材料的工艺。
一般可以将层状超晶格材料概括为分子式：(1)A1w1 +a1A2w2 +a2…Ajwj +ajS1x1 +s1S2x2 +s2…Skxk +skB1y1 +b1B2y2 +b2…Blyl +blQz -2
其中A1、A2…Aj表示类钙钛矿结构中的A位元素，其可以是如锶、钙、钡、铋、铅等；S1、S2…Sk表示超晶格产生元素，一般是铋，但也可以是如钇、钪、镧、锑、铬、铊及具有+3价的其它元素；B1、B2…B1表示类钙钛矿结构中的B位元素，可以是如钛、钽、铪、钨、铌、锆及其它元素；；Q表示阴离子，一般是氧，但也可以是其它元素，如氟、氯及这些元素的杂化物，如氟氧化物、氯氧化物等。分子式(1)的上标表示各元素的化合价，下标表示一摩尔该化合物中该材料的摩尔数，或就单位单元而言，在单位单元中元素的平均原子数。下标可以是整数或分数。即，分子式(1)包括整个材料中单位单元可以改变的情况，如在Sr.75Ba.25Bi2Ti2O9中，锶原子平均占A位的75％，钡原子平均占A位的25％。如果化合物中只有一个A位元素，则其由“A1”元素表示，w2…wj等于0。如果化合物中只有一个B位元素，则其由“B1”元素表示，y2…y1等于0，对于超晶格产生元素来说是类似的。尽管由于本发明意欲包括各位或超晶格产生元素可以有多种元素的情况，分子式(1)以更一般的形式给出，但通常的情况是有一个A位元素、一个超晶格产生元素和一个或两个B位元素。z值由下式得到：(2)(a1w1+a2w2…ajwj)+(s1x1+s2x2…+skxk)+(b1y1+b2y2…b1y1)=2z
分子式(1)包括1996年5月21日授权的美国专利5519234中所讨论的所有三种Smolenskii型化合物。这些层状超晶格材料不包括满足分子式(1)的每种材料，仅仅是自然地将其自身构成为带有不同的交替层的结晶结构的那些。
“衬底”一词意思是其上形成集成电路的底层晶片102，以及任何其上淀积有如BPSG层114等薄膜层的工件。本公开中，“衬底”意思是施加有重要层的工件，例如，在我们谈到下电极如120时，衬底包括其上形成电极120的层116和114。
由于术语“薄膜”用于集成电路的技术，所以这里采用了该术语。一般它是指厚度小于一微米的膜。这里公开的薄膜在所有情况下其厚度都小于0.5微米。优选铁电薄膜124厚1000-3000埃，最好是1200-2500埃。集成电路技术中的这些薄膜不应与肉眼可见的电容器中的层状电容器混淆，肉眼可见的电容器是由与集成电路技术完全不兼容的完全不同的工艺制造的。
这里的术语“化学计量的”可以应用于材料的固态膜，如层状超晶格材料，或形成一种材料的前体。在应用于固态薄膜时，其涉及一个分子式，其中示出了最终固态薄膜中每种元素的实际相对量。在应用于前体时，它表示前体中各金属的摩尔比。“平衡的”化学计量分子式是其中只是每种元素足以形成所有晶格位都被占据的材料的完全结晶结构的一种，尽管实际上室温下晶体中总是有某些缺陷。例如SrBi2TaNbO9和SrBi2Ta1.44Nb0.56O9都是平衡的化学计量的分子式。相反，这里由非平衡的“化学计量”分子式SrBi2.18Ta1.44Nb0.56O9表示其中锶、铋、钽和铌的摩尔比分别为1、2.18、1.44和0.56的铌酸钽铋锶的前体，这是由于其含有形成完全的结晶材料所需要量以上的过量的铋。在本公开中，“过”量的金属元素是指存在大于与其它金属键合所需要的量，以便制造所要求材料，其所有原子位皆被占据，没有任何金属残留。然而，众所周知，因为氧化铋具有高挥发性，并且根据本发明制造电子器件时要充分地加热，所以根据本发明工艺制造的固态铁电层122、422中铋摩尔比一般小于前体的化学计量分子式中的摩尔比。然而，根据本发明工艺制造的铁电层122、422中的锶、钽和铌的摩尔比很接近或等于前体的化学计量分子式中所给的摩尔比。见授予Watanabe等人的美国专利5434102。
本发明的一个特点是最后的层状超晶格化合物比由含相当于平衡的化学计量分子式量的金属的前体制成的材料更抗氢退化。例如，前体中至少一种金属如锶和铌的量比平衡分子式所示的量大或具有除此之外的量，以抑制氢退化。有关的主要特点是层状超晶格材料中的过量B位元素如铌，可有效地防止由于暴露于氢导致的电特性退化。
在图5后的图2是用于本发明制造铁电存储器的制造步骤的流程图。在步骤212，提供在其上将在步骤214形成开关的半导体衬底。关开一般是MOSFET。在步骤216，形成绝缘层，以隔离开关元件与将要形成的铁电元件。在步骤218，形成下电极。优选该电极由铂制造，且是由溅射淀积的，以形成厚约2000埃的层。按优选方法，在淀积该电极之前的步骤中形成厚约200埃的钛或氮化钛粘附层。在步骤222，在下电极上涂敷铁电薄膜。按优选方法，铁电薄膜含层状超晶格化合物。铁电薄膜最好利用液体淀积法涂敷，如旋涂法或喷雾淀积法，如美国专利5546945所述。按最优选方法，用旋涂技术形成该薄膜。在步骤220，制备将形成所要求铁电薄膜的层状超晶格化合物的化学前体。通常情况下，最终的前体溶液由含该化学前体化合物的市售溶液制备。优选方案利用其含相对摩尔比大概相当于分子式SrBi2.18Ta1.44Nb0.56O9的元素锶、铋、钽和铌的前体溶液，其中铌与钽的摩尔比，Nb/Ta，约为0.4。优选的是，在步骤220调节加到市售溶液中的各种前体的浓度，以配合特定的制造或操作条件。例如，用于层状超晶格薄膜的市售溶液中各种元素的化学计量的量可以是SrBi2.18Ta1.44Nb0.56O9。然而，经常要求在该溶液中加入过量的铌或铋，以产生过量的氧化物，以保护铁电化合物不会因氢退火退化。涂敷步骤222后最好是处理步骤224，该步骤最好包括干燥步骤和如快速热处理等在升高的温度下结晶的分步骤，并且可以包括在涂敷步骤222期间或之后利用紫外线辐照的处理。例如，在典型的旋涂程序中，可以涂敷前体涂层并干燥之。然后，可以涂敷并干燥另一种前体。涂敷步骤222和处理步骤224可以重复数次。然后在步骤226，在氧中退火所处理的膜，以形成铁电薄膜。步骤222-226后，在步骤228，形成上电极。步骤228和其它步骤可以包括分步骤，如离子铣和灰化。按优选方法，在步骤230形成氢阻挡层，以至少覆盖电容器的上电极。一般情况下，氢阻挡层是氮化钛，该层可以抑制氢扩散到铁电体中，并且该层还是导电的。由于在多数情况下，铁电层下各层的厚度足以防止氢扩散到铁电体，所以最重要的氢层是直接淀积在位于铁电薄膜之上的各层之一中的阻挡层。“直接位于……之上”的意思是该阻挡层在图1和4所示的垂直方向位于电铁层之上，并在图1和4所示的水平方向延伸铁电层的长度。该术语不表示阻挡层与铁电层直接接触。阻挡层可以与铁电层接触，也可以不与之接触。只要它直接在铁电层的一部分之上，它就将保护该部分不受氢的扩散。还要求通过使在阻挡层的溅射淀积过程中的溅射气氛中含少量氧气，向阻挡层加入少量的氧。通过与会在各种制造工艺步骤中存在的氢反应，形成于阻挡层中的所得的氧化物可以保护存储器件中的铁电化合物。在步骤232，在选择的温度和退火时间条件下进行工件的氢退火，以满意地消除由于氧化在硅衬底形成的缺陷，并使铁电化合物的氢退化最小化。由于氢退火步骤不比如氢等离子退火等其它工步骤复杂，所以最好在环境条件下用H2气进行。在步骤234，进行本发明的氧复原退火，以恢复因会引起氢化或还原条件的氢退火及其它工艺步骤导致的退化了的铁电元件的电特性。该电路将在步骤236完成，该步骤可以包括数个分步骤，例如ILD淀积，构图和离子铣及布线层的淀积。
通过再氧化铁电元件中的化合物，在300-1000℃的温度范围内，进行20分钟到2小时的氧气复原退火，可以有效地反转铁电元件中氢还原引起的电特性退化。然而利用本发明的氧复原退火步骤不总是可以达到氧复原退火的目的，即，修复在铁电元件中的氢损伤。为此，本发明的方法采用不同步骤，以保护存储器件不受氢损伤。这些步骤可与氧复原退火步骤结合使用。
氧复原退火的有利作用一般随氧退火温度的提高和退火持续时间的加长而加强。优选在约800℃的温度下，在O2气气氛中环境条件下进行约1小时的集成电路的氧复原退火。
本发明的氧复原退火对于保护其中铁电薄膜含有Bi层状超晶格材料的非挥发铁电电容器的电特性是有效的，其中所述Bi层状超晶格材料是由其组成大概相当于一般分子式SrBi2.18Ta2-xNbx的前体制造的，其中0≤x≤2。实验表明，氧复原退火处理对于恢复层状超晶格化合物的需要铁电特性是有效的，所述的层状超晶格化合物是由其组成大概相当于一般化学计量分子式SrBi2.18Ta1.44Nb0.56O9的前体制造的，其中前体中Nb/Ta的摩尔比为约0.4。实验还表明，前体中按相当于分子式SrBi2.18Ta1.44Nb0.56O9的相对量过量地加入铋或铌，对于保护所要求的电特性不受氢退化影响是有效的。本发明的优选方法提供一种铁电电容器，其中至少上电极被优选含氮化钛的氢阻挡层覆盖。
图3以放大多倍的方式示出了其上根据本发明在衬底300上制造的薄膜电容器396、398和400的例示性晶片的俯视图。图4是穿过线4-4取的图3的剖面图，示出了根据本发明制造的薄膜电容器件。二氧化硅层404形成于硅晶体衬底402上。钛粘附层416形成于二氧化硅层404上。铂制的下电极420溅射淀积在粘附层416上。层422是铁电薄膜，层424表示铂制的上电极。
实施例1
在200℃、250℃和300℃的温度下，在H2气中分别退火10、30和60分钟，在此之前和之后，研究铌酸钽铋锶电容器的电特性。然后，在200℃、300℃、400℃和800℃用氧复原退火处理这些电容器1小时，再测量电特性。
由从Hughes Aircraft Company购得的商品号为HAC10475-47的铌酸钽铋锶溶液制造电容器。该溶液含有相当于化学计量分子式SrBi2.18Ta1.44Nb0.56O9量的化学前体。因此，前体中的铌与钽的摩尔比，Nb/Ta，约为0.4。本实施例中0.2mol/l前提溶液含有：2-乙基己酸钽、2-乙基己酸铋、2-乙基己酸锶、2-乙基己酸铌、2-乙基己酸和二甲苯。一般根据Watanabe的美国专利5434102所介绍的方法，由该前体溶液形成含层状超晶格化合物的铁电电容器。
氧化一组P型100硅晶片衬底402，形成二氧化硅层404。在该衬底上溅射200埃厚的钛粘附层416，然后在粘附层416上溅射淀积厚3000埃的铂下电极420。在650℃下在O2中将它们退火30分钟，并在低真空中180℃下脱水处理30分钟。以1500rpm在下电极420上淀积0.2mol铌酸钽铋锶溶液的旋涂膜30秒。在160℃下脱水1分钟，升温到260℃4分钟。按顺序重复旋涂和脱水步骤。利用快速热退火(RTA 725℃30秒，100℃/秒)使铁电涂层结晶。这些步骤形成了厚2100±150埃的铁电薄膜422。在800℃对晶片和所淀积的各层进行60分钟第一退火。溅射淀积铂，以形成厚2000埃的上电极层424，然后是PR处理。离子铣铂和铌酸钽铋锶层，形成电容器，然后进行灰化，然后在800℃下进行30分钟第二O2退火。
在氢气中退火电容器之前，测量每个都有7854μm2面积的五个电容器的电特性。在5V时这些电容器的漏电流为约10-7A/cm2。在5V时测量的剩余极化(2Pr)约为23μC/cm2。
然后，在200℃、250℃和300℃，在环境条件下，在H2-N2(H21％)的混合气中，对电容器进行10、30和60分钟的氢退火。
在图1之后的图5是电容器在5V时作为退火时间函数的剩余极化2Pr的曲线图，其中所述电容器在200℃、250℃和300℃下进行了退火。图5示出在最低温度200℃和最短持续时间10分钟条件下的氢热处理造成了2Pr值的最小退化。5V时，在200℃退火10分钟的样品的电流密度约为10-7A/cm2，等于退火前的值，对于用于存储器件来说是令人满意的。然而，其它样品的漏电流很高，不能令人满意，例如见图4后的图6。
对进行了如上所述的氢热处理的电容器样品进行氧退火。在200℃、300℃、400℃和800℃，在流量为5l/m的O2气中对样品进行1小时退火。测量每个实验条件下的三个样品。在5V时测量剩余极化和矫顽场，在0-10V之间测量电流密度。在800℃下进行氧复原退火的各样品中，铌酸钽铋锶电容器的电特性实际上完全从因早先氢处理引起的退化中恢复。但在200℃、300℃和400℃下在氧中进行退火的样品的电特性显示被部分恢复。
实施例2
研究用由氮化钛制成的氢阻挡层覆盖铌酸钽铋锶电容器的上电极的作用。在400℃10和60分钟的氢退火后，在400℃进行1小时的氧复原退火。
根据用于实施例1的程序由从Hughes Aircraft Company得到的前体溶液HAC10709-30再制备铌酸钽铋锶电容器。该溶液含相当于化学计量分子式SrBi2.18Ta1.44Nb0.56O9的化学前体。因而前体中铌与钽的摩尔比，Nb/Ta，约为0.4。电容器具有7845μm2的面积。然后，在不同的淀积条件下，在铌酸钽铋锶电容器上溅射淀积厚度为约1800埃的氮化钛薄膜。在气体压力为13毫乇及160、215、280和350W的功率下，基本压力为5×10-7乇，用氮溅射气，并用钛溅射靶，用1小时的溅射时间在电容器的上电极上淀积氮化钛膜。对于保护铌酸钽铋锶电容器不发生氢退化最有效的氮化钛膜是有最高密度的膜，即，用280W制造的膜。这些膜的密度为每立方厘米4.89克(g/cm3)，它们的电阻率约为0.76毫欧姆厘米(mΩcm)。俄歇电子能谱分析表明，所淀积的氮化钛膜中有超过15％的氧。电容器的侧面没有覆盖阻挡层。
在氢退火前，在5V条件下测得的电容器的剩余极化2Pr为约26微库仑每平方厘米(μC/cm2)。在400℃温度下，在流量为41/m的气氛H2-N2(H2 5％)混合物中，对电容器进行10和60分钟的氢退火。在60℃的温度下，用NH4OH∶H2O2∶H2O(1∶3∶1)的溶液去掉该氮化钛膜，并测量电容器的电特性。然后，在O2气流量为4l/m的气氛氧中进行1小时的氧复原退火。再次测量电特性，并与先前的测量结果进行比较。
在没有氮化钛阻挡层的电容器中，氢退火的结果是，2Pr值降低约70％，到约8μC/cm2。在具有280 W溅射的氮化钛阻挡层的电容器中，400℃进行10分钟氢退火后，2Pr值仅降低约25％，到约18μC/cm2。氧复原退火后，2Pr值恢复到约23μC/cm2，即，只比氢退火前的值小大约10％。氢退火后和氧退火后，测量具有在280W溅射的氮化钛层的电容器的漏电流。在400℃进行10分钟氢退火后，5V时测得的漏电流约为10-2A/cm2。但是，在氧复原退火后，该值提高到约10-6A/cm2。
这些结果表明，按本发明的方案提供氮化物氢阻挡层是有益的。
实施例3
改变铌酸钽铋锶前体溶液中的摩尔比Nb/Ta，研究在200℃下H2气退火10、30和60分钟之前和之后，其对电容器的电特性的影响。混合Kojundo Chemical Corporation生产的钽酸铋锶和铌酸铋锶前体溶液，制成最终前体。它们各自的产品号为34611F和950234。如表1所示混合这些溶液，形成最终前体溶液中的特定化学计量组成和Nb/Ta摩尔比。利用实施例1的工艺制造电容器。
表1
钽酸铋锶(ml) 铌酸铋锶(ml) 乙酸正丁酯(ml)      前体化学计量式  Nb/Ta摩尔比
1.2 0 0.8  SrBi2.18Ta2O9 0
0.864 0.336 0.8  SrBi2.18Ta1.44Nb0.56O9 0.4
0.6 0.6 0.8  SrBi2.18Ta1.0Nb1.0O9 1.0
0.24 0.96 0.8  SrBi2.18Ta0.4Nb1.6O9 4
0 1.2 0.8  SrBi2.18Nb2O9 没有Ta
测量每种实验条件下的三个样品。每个电容器都有7845μm2的面积。在H2退火之前，测量由具有表1组成的前体制成的电容器的电特性值，并绘制成图8-10所示的曲线。图8是10V时测得的铌酸钽铋锶电容器的剩余极化2Pr(以每平方厘米库仑(μC/cm2)为单位)的曲线图，该曲线图是在前体中Nb/Ta比变化时，作为铌的化学计量分子式下标的铌浓度的函数绘制的。示出了Nb=1附近的最大2Pr值。然而，由于在高Nb值时矫顽场显著增大，所以在Nb等于2时的2Pr值是不可靠的，如图9所示。图9是矫顽场Ec(以每厘米千伏(kV/cm)为单位)的曲线图，该曲线图是在前体中的Nb/Ta比变化时，作为铌的化学计量分子式下标的铌浓度的函数绘制的。图9示出了Ec随Nb浓度显著增大。图10是5V时测得的漏电流(以每平方厘米安培(A/cm2)为单位)的曲线图，该曲线图是在前体中的Nb/Ta比变化时，作为铌的化学计量分子式下标的铌浓度的函数绘制的。图10示出了Nb=0.56左右的最小漏电流。Nb≥1.6的样品的漏电流对于多数电路应用来说是太大了。
图11-13示出了H2退火的影响。在200℃和H2(5％)-N2气氛中，对样品进行10、30和60分钟的退火。图11是在3V时测得的归一化剩余极化2Pr/[2Pr(预退火)]的曲线图，该曲线图是作为在200℃下氢退火时间的函数绘制的。在退火10分钟Nb≥0.56的样品中，2Pr值退化约45％。该退化大于Nb=0的样品，以及退火时间长于10分钟的所有的样品。例如，在退火10分钟且Nb=0的样品中，剩余极化的退化约为60％。退火30或60分钟的所有样品几乎完全退化。图12是在3V时的归一化矫顽场Ec/[Ec(预退火)]的曲线图，该曲线图是作为在200℃时氢退火时间的函数绘制的。该图示出了铁电前体中存在的铌抑制了Ec值的退化。图13是在1V时测得的由具有不同的Nb/Ta比的前体制成的电容器的漏电流的曲线图，该曲线图是作为氢退火时间的函数绘制的，其中所述Nb/Ta比由铌的化学计量分子式下标表示。Nb=0和Nb=0.56的漏电流约为10-7A/cm2，该值可以满足许多电路应用。Nb≥1.0的电容器的漏电流对于许多应用来说太高，但又不全如此。
不同数据的比较表明，使铌酸钽铋锶电容器的电特性最佳化的最好的前体Nb-浓度在Ta=1.44时约为Nb=0.56，相当于Nb/Ta摩尔比为约0.4。
其它实验的结果表明，附加的Bi或Nb保护了铌酸钽铋锶电容器不因氢退火而退化。据信，它们的量高达相当于平衡的化学计量分子式的量过量的40％。这些附加的元素形成了附加的氧化物，通过消耗在其它情况下会还原铌酸钽铋锶氧化物的氢，它们可以抑制可能的氢退化。退火较长时间的电容器的高漏电流似乎是由被氢消耗的附加氧化物所导致的。由于氢退火的还原性，附加氧化物在铁电电容器中形成了元素金属。这些导电金属充当了漏电流通道。这表示，优选的制造工艺应使用充分过量的金属，以其氧化物的形式“吸收”大量的氢，但在氢将其还原时不足以提供漏电流通道。本发明的氧复原退火的结果是再氧化金属以形成绝缘体。
其它B位材料如钛、钽、铪、钨、锆等的初步结果表明，过量的其它B位材料也可以抑制因暴露于氢而导致的退化。
如上所述，本发明的主要特征是，通过在氢退火步骤后进行氧复原退火，反转氢退化的不利影响，并恢复铁电材料所要求的电特性。对于某些集成电路器件，氧复原退火足以得到良好的结果。然而，在其它一些情况下，要得到具有良好电特性的铁电器件，必须利用附加的方法。例如，通过限制暴露于氢，可以抑制氢退化，包括在350℃以下的温度暴露并且时间少于30分钟。在氢处理期间利用氢阻挡层对于保护要求的电特性不因氢退化也是有效的。如以上实施例3所述，通过选择包括铁电器件在内的元件的数量，可以使氢退化减至最小。类似地，通过利用具有选择量的过量金属氧化物，如过量的氧化铋和/或过量的氧化铌，可以实现良好的铁电特性。另外，单独使用在铁电层之后在集成电路的各层中掺入氧，如在制造铁电层后形成绝缘层，或者可以与上述方法之一或之几种结合使用在铁电层之后在集成电路的以中掺入氧的方法是有效的，其中氧用作随后氢处理过程中氢的吸收剂。以此方式，本发明提供能够防止由于暴露于氢造成的铁电元件的退化的工艺和/或结构，其中所述氢是形成和完善集成电路的其它部分所必需的。
以上已介绍了制造铁电集成电路的方法和结构，其允许暴露于氢，却仍能得到具有良好电特性的铁电器件。应理解，各附图和本说明书所展示和介绍的特定实施方案仅是例子，它们不应构成对本发明的限制，本发明将由以下权利要求所阐述。而且，显然，所属领域的技术人员在不背离本发明思想的基础上可以利用所述的特定实施例，并做出改形。例如，已表明集成电路的氧复原退火是制造铁电存储器件的工艺的重要部分，该方法可以与其它工艺步骤结合产生根据所述方法的变形。显然，所述的各步骤在某些情况下可以按不同的顺序进行。另外，可以以等效结构和工艺代替所述的各结构和工艺。因而，本发明限制为涵盖所述的制造工艺、电子器件和电子器件制造方法中存在和/或所具备的各个新特征和这些特征的新组合。

Claims (10)

1、一种制造集成电路的方法，包括以下步骤：
形成包括金属氧化物材料薄膜的集成电路部分；进行氧复原退火，其特征在于，所述的氧复原退火是在300-1000℃的温度下、在含氧气的气氛中进行20分钟到2小时。
2、根据权利要求1的方法，其中所述形成集成电路部分的步骤包括：提供衬底(120)和一种形成所述金属氧化材料的前体；将所述前体涂敷到所述衬底(120)上；并处理所述前体，以形成所述金属氧化物材料的所述薄膜(122)。
3、根据权利要求2的方法，其特征还在于，所述前体用于形成层状超晶格材料。
4、根据权利要求3的方法，其特征还在于，所述前体含摩尔比大概相当于化学计量分子式SrBi2.18Ta2-xNbxO9的化学元素锶、铋、钽和铌，其中0≤x≤2。
5、根据权利要求4的方法，其特征还在于，所述前体中存在的铌和钽的摩尔比，Nb/Ta，约为0.4。
6、根据权利要求4的方法，其特征还在于，所述前体含有相对摩尔比大致相当于分子式SrBi2.18Ta1.44Nb0.56O9的元素锶、铋、钽和铌。
7、根据权利要求3的方法，其特征还在于，所述前体含相当于大于所述层状超晶格材料的平衡的化学计量分子式表示的量的0％-40％的过量B位元素。
8、根据权利要求3的方法，其特征还在于，所述前体含相当于大于所述层状超晶格材料的平衡的化学计量分子式表示的量的0％-40％的过量超晶格产生元素。
9、根据权利要求1、2、3、4、5、6、7或8的方法，其特征还在于，在小于350℃的温度下，在含氢气氛中，进行不超过30分钟的加热所述集成电路部分的步骤，其中所述氢占所述气氛体积的0.01-50％，并且由此所述加热步骤在进行所述氧复原退火步骤前进行。
10、根据权利要求9的方法，其特征还在于，在含氢气氛中加热的步骤之前，进行在所述金属氧化物材料的所述薄膜(122)的至少一部分上直接形成氢阻挡层(126)的步骤。
CN99103468A 1998-04-17 1999-03-30 利用氧来抑制和修复氢退化的制造铁电集成电路的方法 Pending CN1236986A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/062,258 US6165802A (en) 1998-04-17 1998-04-17 Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US09/062,258 1998-04-17

Publications (1)

Publication Number Publication Date
CN1236986A true CN1236986A (zh) 1999-12-01

Family

ID=22041281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99103468A Pending CN1236986A (zh) 1998-04-17 1999-03-30 利用氧来抑制和修复氢退化的制造铁电集成电路的方法

Country Status (5)

Country Link
US (1) US6165802A (zh)
EP (1) EP0951059A3 (zh)
JP (1) JP3190896B2 (zh)
KR (1) KR100334353B1 (zh)
CN (1) CN1236986A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100343976C (zh) * 2002-12-30 2007-10-17 海力士半导体有限公司 铁电随机存取存储器的制作方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358811B1 (en) * 1998-11-05 2002-03-19 Bae Yeon Kim Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) * 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US6952029B1 (en) * 1999-01-08 2005-10-04 Micron Technology, Inc. Thin film capacitor with substantially homogenous stoichiometry
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
US6964873B2 (en) * 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US6326315B1 (en) * 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
US6300202B1 (en) * 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
IT1318279B1 (it) 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
EP1382060A1 (en) * 2000-08-24 2004-01-21 Cova Technologies Incorporated SINGLE TRANSISTOR RARE EARTH MANGANITE fERROELECTRIC NONVOLATILE MEMORY CELL
JP2002100740A (ja) * 2000-09-21 2002-04-05 Oki Electric Ind Co Ltd 半導体記憶素子及びその製造方法
KR100500938B1 (ko) * 2000-12-30 2005-07-14 주식회사 하이닉스반도체 캐패시터 제조 방법
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP2002343791A (ja) * 2001-05-18 2002-11-29 Sharp Corp 誘電体薄膜の製造方法並びに強誘電体装置
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
EP1516355A2 (en) * 2002-05-28 2005-03-23 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6939815B2 (en) * 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP2006066415A (ja) * 2004-08-24 2006-03-09 Oki Electric Ind Co Ltd 強誘電体メモリの製造方法
JP4785030B2 (ja) * 2005-01-18 2011-10-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
KR100857590B1 (ko) * 2007-02-12 2008-09-09 충남대학교산학협력단 연성 폴리머 기판 위에 상온 화학증착법
US11839087B2 (en) * 2019-09-20 2023-12-05 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory devices with reduced edge defects and methods for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
US5498569A (en) * 1994-08-22 1996-03-12 Ramtron International Corporation Layered local interconnect compatible with integrated circuit ferroelectric capacitors
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100343976C (zh) * 2002-12-30 2007-10-17 海力士半导体有限公司 铁电随机存取存储器的制作方法

Also Published As

Publication number Publication date
EP0951059A3 (en) 2009-07-01
KR19990083291A (ko) 1999-11-25
KR100334353B1 (ko) 2002-04-25
US6165802A (en) 2000-12-26
EP0951059A2 (en) 1999-10-20
JP3190896B2 (ja) 2001-07-23
JPH11307732A (ja) 1999-11-05

Similar Documents

Publication Publication Date Title
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
CN1139979C (zh) 对氢暴露具有低敏感度的铁电集成电路及其制造方法
CN1158707C (zh) 带有掺氧保护层的铁电集成电路及其制备方法
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
CN1233075A (zh) 采用干法和湿法腐蚀制造铁电集成电路的方法
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1337068A (zh) 具有铁电薄膜的铁电存储器及其制造方法
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
CN1236987A (zh) 制造铁电集成电路的方法
CN1130765C (zh) 具有自对准的氢阻挡层的集成电路及其制做方法
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
CN1199287C (zh) 减少可移动物质从金属氧化物陶瓷的扩散
CN1333918A (zh) 具有结晶学结构的Bi－基氧化物陶瓷膜
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2004519856A (ja) 改良された微細構造を有する積層超格子材料の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication