CN1333918A - 具有结晶学结构的Bi－基氧化物陶瓷膜 - Google Patents

具有结晶学结构的Bi－基氧化物陶瓷膜 Download PDF

Info

Publication number
CN1333918A
CN1333918A CN99815755A CN99815755A CN1333918A CN 1333918 A CN1333918 A CN 1333918A CN 99815755 A CN99815755 A CN 99815755A CN 99815755 A CN99815755 A CN 99815755A CN 1333918 A CN1333918 A CN 1333918A
Authority
CN
China
Prior art keywords
ferroelectric
metal oxide
composition
ratio
base metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99815755A
Other languages
English (en)
Inventor
D·A·德斯洛切斯
B·C·亨德里克斯
J·F·雷德
F·S·欣特迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Technology Materials Co Ltd
Infineon Technologies AG
Original Assignee
Advanced Technology Materials Co Ltd
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/197,984 external-priority patent/US6713797B1/en
Application filed by Advanced Technology Materials Co Ltd, Infineon Technologies AG filed Critical Advanced Technology Materials Co Ltd
Publication of CN1333918A publication Critical patent/CN1333918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

一种非易失性存储器,其中电容器包括具有结晶学结构的Bi－基金属氧化物,以产生可换向的高极化作用。

Description

具有结晶学结构的Bi-基氧化物陶瓷膜 与有关申请的关系
本申请是1998年6月30日提交的美国专利申请09/107,861的后续部分。
                     发明领域
本发明一般涉及在集成电路(ICs)中使用的Bi-基金属氧化物陶瓷膜。更具体而言，本发明涉及具有结晶学结构的Bi-基金属氧化物陶瓷膜，该膜具有高的可换向电极化作用。
                     发明背景
调研了金属氧化物膜在集成电路(ICs)中的应用。特别是包括锶、铋和钽的金属氧化物膜，例如SrBi2Ta2O9(SBT)，是相当引人注意的，因为它们具有优良的铁电体性质。SBT的铁电体性质使其成为非易失性铁电体随机存取存储器ICs中有希望的记忆电容器材料。为了在基片上沉积这类膜，已开发出各种技术，例如溶胶凝胶、化学蒸气沉积(CVD)、溅射、脉冲激光沉积(PLD)、和蒸发。
铁电体材料的疲劳使极化作用(2Pr)衰退。极化作用衰退在存储器IC中产生可靠性问题时，所以极化作用衰退是不希望的。例如，极化作用的衰退可能导致储存电荷的信号太小，不能被明确地界定为逻辑“0”或“1”。为了补偿极化疲劳，需要高的可换向极化作用的铁电体材料，以提高存储单元的可靠性。
其它因素也对要求制造高2Pr的材料有影响。例如器件较高的集成密度会导致电容器更小，在较小的电容器储存同样的电荷，需要较高的2Pr值。此外，由于后处理引起的材料退化也能降低材料的2Pr值。
根据上述讨论可知，制造高的可换向极化作用的Bi-基金属氧化物是需要的。
                      发明概述
本发明涉及Bi-基金属氧化物陶瓷层。按照本发明，Bi-基金属陶瓷层包括具有正确取向的结晶学结构，结果增强了可换向的电极化作用。
在一个实施方案中，Bi-基金属氧化物陶瓷是用YaBibX2Oc表示的，式中Y包括2-价阳离子，X包括5-价阳离子。在一个实施方案中，Y为一种或多种选自Sr、Ba、Pb和Ca的元素。在一个实施方案中，X为一种或多种选自Ta和Nb的元素。可以采用各种技术，例如溶胶凝胶、化学蒸气沉积(CVD)、溅射、脉冲激光沉积(PLD)和蒸发来制造Bi-基金属氧化物。在一个实施方案中，采用CVD无定形沉积Bi-基金属氧化物。在沉积后处理无定形的CVD材料，将其转化成具有所需电学性质的的材料。
适当地控制Bi-基氧化物的组成，可制成具有高结晶学结构的材料。在一个实施方案中，控制Bi-基氧化物的组成，制成一种具有取向的结晶学结构材料，这能提高分量在垂直于导电层的极化方向上的平均值。
在本发明的一个实施方案中，Bi-基金属氧化物的组成包括Y/2X比例为约0.5-0.9，优选约0.6-0.8，更优选0.7-0.8。在一个实施方案中，Bi/2X比例为约2.0-2.6，优选约2.1-2.5，更优选2.1-2.3。
                      附图简述
图1示出按照本发明一个实施方案的铁电体存储单元；
图2示出一个金属氧化物场效应晶体管，其中包括按照本发明一个实施方案的铁电体层。
图3示出铁电体SBT分层的钙钛矿结构。
图4-6示出Bi-基氧化物的结晶学结构与组成的关系。
图7示出可换向极化(2Pr)与组成之间的关系。
发明详述
本发明涉及Bi-基金属氧化物陶瓷膜及其在ICs中的应用。更具体而言，本发明涉及Bi-基金属氧化物陶瓷，其中包括由其组成控制的结晶学结构。
按照本发明的一个实施方案，将Bi-基金属氧化物膜沉积在基片上。可以采用各种技术，例如溶胶凝胶、化学蒸气沉积(CVD)、溅射、脉冲激光沉积(PLD)和蒸发来沉积Bi-基金属氧化物膜。优选采用CVD沉积Bi-基金属氧化物。更优选采用CVD无定形沉积Bi-基金属氧化物。一般在沉积后进行退火之类的热处理，将Bi-基氧化物转化成铁电体材料。在沉积后进行热处理能产生具有高结晶学结构的Bi-基氧化物陶瓷。
为了举例说明起见，就铁电体存储元件和铁电体晶体管说明本发明。然而，本发明一般可应用于制造高的可换向极化作用的Bi-基金属氧化物陶瓷。对其它应用，例如包含Bi-基金属氧化物层的晶体管，也是有效的。例如在Miller和McWhorter刊载在应用物理杂志(J.Appl.Physics)73(12)，p5999-6010(1992)上的“铁电体永久性存储器场效应晶体管物理”；和题目为“无定形沉积金属氧化物陶瓷膜”的共同未决的美国专利申请09/107,861中，叙述了铁电体晶体管，为此引入作为参考。
参见图1，图中示出按照本发明一个实施方案的铁电体存储元件100的示意图。如图所示，存储元件包括晶体管110和铁电体电容器150。晶体管的第一个电极111与位线125连接，第二个电极112与电容器连接。晶体管的栅电极与字线126连接。
铁电体电容器包括第一和第二板极153和157，二者由Bi-基铁电体层隔开。第一板极153与晶体管的第二电极连接。第二板极一般用作存储器阵列的公共板极。
按照本发明，Bi-基铁电体层包括由其组成控制的结晶学结构。在Bi-基金属氧化物铁电体层中制成一种正确取向的结晶学结构，能获得高的可换向极化作用。
一般将多个存储单元与字线和位线互相连接，在存储器IC中形成阵列。给字线和位线提供适宜的电压便能利用存储元件，从电容器读出或写入数据。
参见图2，图中示出按照本发明一个实施方案的铁电体存储单元100的横截面。该存储单元包括在基片101上如在半导体片上制成的晶体管110。该晶体管包括被沟道113隔开的扩散区111和112，栅极114位于沟道上。栅极氧化物(未示出)将栅极与沟道隔开。扩散区包含p-型或n-型掺杂物。所选的掺杂物类型视所需的晶体管类型而定。例如，对于n-沟道的器件，采用砷(As)或磷(P)之类的n-型掺杂物，对于p-沟道的器件，采用硼(B)之类的p-型掺杂物。将其称作“漏”还是“源”，这取决于扩散区之间电流的方向。在本申请中交替地使用术语“漏”和“源”指示扩散区。电流一般从源流向漏。栅极代表字线，通过连接插头(未示出)，将一个扩散区111与位线连接。
通过连接插头140将电容器150与扩散区112连接。电容器包括由铁电体层155隔开的下电极和上电极153和157。制造具有高结晶学结构的铁电体层。该结晶学结构由铁电体层的组成控制。电极一般是由例如Pt之类的贵金属制造的。可在低电极和连接插头之间提供电阻挡层151。阻挡层能阻止氧扩散到连接插头140中。阻挡层还能阻止1)原子从插头扩散到铁电体层中，2)原子从底电极或铁电体层扩散到插头中。
制造中等水平的介电(ILD)层160，用于隔离存储单元的不同零件。ILD层包括，例如二氧化硅(SiO2)之类的硅酸盐玻璃或氮化硅(Si3N4)。使用掺杂的硅酸盐玻璃如硼磷硅酸盐玻璃(BPSG)、硼硅酸盐玻璃(BSG)或磷硅酸盐玻璃(PSG)也是可行的。也可以采用其它类型的介电材料。
采用一种包括在基片上形成晶体管110的加工程序，制造存储单元100。基片是，例如包含硅的半导晶片。也可采用其它类型的基片如锗(Ge)、砷化镓(GaAs)、或其它半导体化合物。基片一般采用如B之类的p-型掺杂剂轻微掺杂。采用较重掺杂的基片也是可行的。也可以采用具有轻掺杂外延(epi)层的重掺杂基片如p-/p+基片。采用包括轻掺杂、重掺杂的N-型掺杂基片，或采用具有轻掺杂epi层的重掺杂基片也是可行的。
如有必要，提供包含掺杂剂的掺杂井，以防击穿。掺杂井一般是将掺杂剂选择性地嵌入形成晶体管的基片区域形成的。为了选择性地嵌入掺杂剂，可以采用光刻胶掩模。在一个实施方案中，掺杂井是通过将B之类的p-型掺杂剂嵌入基片形成的。P-型掺杂井(p-well)用作n-沟道器件的掺杂井。对于p-沟道的器件，采用包括例如As或P掺杂剂的n-型掺杂井(n-well)也是可行的。
扩散区111和112是通过将具有第二种电类型的掺杂剂选择性地嵌入所需要的基片部分形成的。在一个实施方案中，将n-型掺杂剂嵌入n-沟道器件使用的p-型井中，而p-沟道器件使用p-型掺杂剂。也可以进行嵌入，将掺杂剂嵌入扩散区域之间的沟道区域，以调节晶体管的栅极阈电压(Vt)。在形成栅极以后制造扩散区域也是可行的。
将各层沉积在基片上并制成图案以形成栅极。栅极例如包括栅极氧化物层和多晶硅(poly)层。该poly是，例如掺杂的。在某些情况下，在掺杂的poly上形成金属硅化物层，生成多晶硅-硅化物(polycide)层，以降低薄膜电阻。包括硅化钼(MoSix)、硅化钽(TaSix)、硅化钨(WSix)、和硅化钛(TiSix)或硅化钴(CoSix)在内的各种金属硅化物也是可用的。铝或耐火金属，例如钨和钼可以单独使用，也可与硅化物或poly组合的方式使用。
在采用例如单镶嵌或双镶嵌技术之类的各种已知技术制成晶体管以后，可形成接触插头和位线。反应性离子蚀刻(RIE)技术也是可用的。也可采用镶嵌与蚀刻相结合的技术。接触插头包括如掺杂的poly或钨(W)之类的导电材料。也可采用其它的导电材料。位线包括，例如铝(Al)或其它类型的导电材料。ILD层160将存储单元的不同部件隔开。
为了防止或减少原子在接触插头140和随后形成的铁电体层、在ILD层上的导电阻挡层151之间的迁移。阻挡层包括，例如氮化钛(TiN)。其它材料，例如IrSixOy、CeO2/TiSi2、或TaSiNx也是可用的。
本方法接着形成铁电体电容器150。导电层153沉积在电阻挡层上。导电层153用作底电极。底电极包括导电材料。优选导电材料不与随后沉积的金属氧化物陶瓷膜反应。在一个实施方案中，底电极包括贵金属如Pt、Pd、Au、Ir或Rh。其它材料如导电的金属氧化物、导电的金属氮化物或超导氧化物也是可用的。优选地导电的金属氧化物、导电的金属氮化物或超导氧化物不与铁电体层反应。导电的氧化物包括，例如IrOx、RhOx、RuOx、OsOx、ReOx或WOx(其中x大于约0，并小于约2)。导电的金属氮化物包括，例如TiNx、ZrNx(其中x大于约0，并小于约1.1)、WNx或TaNx(其中x大于约0，并小于约1.7)。超导氧化物可以包括，例如YBa2Cu2O7-x或Bi2Sr2Ca2Cu2O10。
使导电层和阻挡层成图案，以形成底电极。
在导电层153上形成Bi-基金属氧化物层155。按照本发明，制造的Bi-基氧化物层包括一种结晶学结构，这种结构产生高的可换向极化作用。可以采用各种技术，例如溶胶凝胶、化学蒸气沉积(CVD)、溅射、脉冲激光沉积(PLD)、和蒸发，以形成Bi-基金属氧化物。优选采用CVD形成Bi-基金属氧化物。在一个实施方案中，采用低温CVD技术沉积Bi-基金属氧化物。在题目为“采用β-二酮铋盐(B-Diketonate Bismuth)母体制备用于集成铁电体存储器件的铋陶瓷薄膜的低温CVD方法”的共同未决的美国专利申请08/975,087中，叙述了低温技术，在此将其引入作为参考。采用CVD无定形沉积Bi-基氧化物也是可以使用的。在题目为“无定形沉积金属氧化物陶瓷膜”的共同未决的美国专利申请09/107,861(代理人摘要号98P7422)中，叙述了无定形沉积Bi-基氧化物层的CVD方法，在此将其引入作为参考。
在一个实施方案中，Bi-基金属氧化物层一般用YaBibX2Oc表示，其中Y包括2-价阳离子，X包括5-价阳离子。在一个实施方案中，Y为一种或多种选自Sr、Ba、Pb和Ca的元素。在一个实施方案中，X为一种或多种选自Ta和Nb的元素。脚注“a”系指对每种2X原子的Y原子数；脚注“b”系指对每种2X原子的Bi原子数；脚注“c”系指对每种2X原子的氧原子数。
在一个实施方案中，Bi-基氧化物陶瓷包含Sr。也可以采用包含Sr和Ta的Bi-基氧化物。优选Bi-基氧化物包括SraBibTa2Oc。也可以采用SBT衍生物。SBT衍生物包括SraBibTa2-xNbxOc(0＜x＜2)，SraBibNb2Oc，Sra-xBaxBibTa2-yNbyOc(0≤x≤1，0≤y≤2)，Sra-xCaxBi2Ta2-yNbyO9(0≤x≤1，0≤y≤2)，Sra-xPbxBi2Ta2-yNbyOc(0≤x≤≤1，0≤y≤2)，或Sra-x-y-zBaxCayPbzBibTa2-pNbpOc(0≤x≤a，0≤y≤a，0≤z≤a，0≤p≤2)。也可以采用使用镧系金属取代或掺杂的Bi-基氧化物或SBT衍生物。
在1997年11月20日提交的，题目为“采用β-二酮铋盐母体制备用于集成铁电体存储器件的铋陶瓷薄膜的低温CVD方法”的共同未决的美国专利申请08/975,087；和1997年10月30日提交的题为“无水单核三(β-二酮)铋盐组合物及其制备方法”的共同未决的美国专利申请08/960,915中，叙述了采用母体或反应性气体制造Bi-基氧化物陶瓷，在此将其引入作为参考。
在一个实施方案中，Bi-基氧化物陶瓷的Bi母体，包含(β-二酮)Bi盐。Bi母体优选包含Bi(thd)3。烃氧基Bi、羧酸Bi、Bi酰胺和芳基Bi化合物也是可以使用的铋母体。在一个实施方案中，芳基Bi母体包括BiPh3。
Bi-基氧化物陶瓷的Sr母体，包括例如(β-二酮)Sr盐。在一个实施方案中，Sr母体包括Sr(thd)2。Sr(thd)2(加合物)，例如Sr(thd)2(五甲基二乙撑三胺)或Sr(thd)2(四乙二醇二甲醚)是特别适用的。
Bi-基氧化物陶瓷的Ta母体，包括例如(β-二酮)Ta盐。烃氧基Ta是特别适用的Ta母体。在一个实施方案中，Ta母体包括烃氧基(β-二酮)Ta盐，例如Ta(thd)x(OR)5－x。Ta母体，例如Ta(thd)(O-i-Pr)4也是可以使用的。
在另一个实施方案中，采用Bi(thd)3、Sr(thd)2五甲基二乙撑三胺加合物、和Ta(O-i-Pr)(thd)母体制备SBT或SBT-衍生的膜。沉积Bi-基氧化物也可以采用其它母体。
这些母体可以分别单独溶解在溶剂系统中，并储存在供料子系统的相应容器中。在沉积前可将这些母体按适宜的比例混合。也可以采用在单一容器中混合的这些母体。这些母体应能很容易地溶解在溶剂系统中。这些母体在溶剂系统中的溶解度，例如为约0.1-5M。溶解度为约0.1-2M或约0.1-1M也是可以使用的。
在适宜的条件下退火Bi-基金属氧化物层，将其转化成铁电体材料。退火一般在温度约500-850℃下进行。在温度约600-800℃、650-750℃、600-700℃、或650-700℃下退火金属氧化物层也是可行的。退火温度可以改变，视所沉积膜的性质而定。例如，以无定形沉积的膜，可在较低的温度下退火。退火将金属氧化物层转化成具有高结晶学结构的铁电体材料。
在铁电体层上沉积导电层157，以形成上电极。导电层包括，例如Pt、Pd、Au、Ir或Rh之类的贵金属。采用其它材料，例如用于形成下电极的那些材料也是可行的。上电极一般用作公共电极，连接存储器阵列中的其它电容器。按照提供连接位线和字线开孔的需要，将上电极制成图案。在制造导电层以后，可以进行另一次沉积后的热处理。
进行辅助加工，以完成铁电体存储器IC。这种辅助加工在本领域是已知的。例如，辅助加工包括形成配套电路、接触位线的开孔、最后的钝化层、钝化层中用于测试和连接引线框的接触孔、和封装。
按照本发明，提供包含结晶学结构的Bi-基金属氧化物，这种Bi-基金属氧化物能产生高的可换向极化作用。Bi-基金属氧化物层的这种结晶学结构，能影响可换向的极化作用。通过使Bi-基金属氧化物的结晶学结构以正确方向取向，能增强可换向极化作用。
可换向的极化值，与铁电体晶体中极化向量的方向和换向极化作用的器件所施加的场的方向之间角度的余弦有关。在平行板电容器的情况下，以与导电的上电极和下电极垂直的方向上对铁电体施加换向场。在铁电体晶体管的情况下，以与导电的上电极和栅极垂直的方向上对铁电体层施加换向场。在所施加的场将铁电体晶体的极化矢量调整为0°的余弦给出最大余弦值即1时，能获得最大的可换向的极化作用。
参见图3，图中示出铁电体SBT分层的钙钛矿结构300。SBT可用，例如通式SrBi2Ta2O9表示。SBT膜的Aurivillius相包括Sr和Ta氧化物带负电荷的钙钛矿层305，它们被带正电荷的Bi氧化物层310隔开。Sr和Ta氧化物的化学计算量为例如[SrTa2O7]2n- n，而Bi氧化物层的化学计算量为例如[Bi2O2]2n+ n，产生[SrTa2O7]2n- n与[Bi2O2]2n+ n层交替的结构。
如图3所示，SBT极化的方向是沿a-轴。b-轴是可能的极化方向。a-轴和b-轴可以通过，例如在铁电体材料90°范围内的无扩散变换而互相转换。这种变换(调整电极)与施加电场同时发生。
另一方面，c-轴与这种结构的Bi-氧化物层垂直。在这个方向上，几乎不能引起任何可换向的极化作用。因此，只有SBT晶体有助于可换向的极化作用，SBT晶体在变向器件施加的场的方向上具有a-轴和/或b-轴分量。
按照本发明的一个实施方案，提供包括结晶学结构的Bi-基金属氧化物层，这种结晶学结构能提高晶格a-轴和/或b-轴分量的平均值(即在换向器件所施加的场的方向上)。提高晶格a-轴和/或b-轴分量在换向器件施加的场的方向上的平均值，增强了包含Bi-基金属氧化物器件的可换向的极化作用。Bi-基金属氧化物陶瓷优选包括结晶学结构，这种结晶学结构能使极化方向的分量在换向器件所施加的场的方向上平均值最大。
业已发现，Bi-基金属氧化物层的化学计算量或组成能影响该层的结晶学结构。
在本发明的一个实施方案中，控制Bi-基金属氧化物层的组成能产生结晶学结构，这种结晶学结构能提高极化方向的分量在变换器件所施加的场的方向上的平均值。Bi-基金属氧化物的结晶学结构，优选包括一种取向，该取向能使极化方向的分量在换向器件所施加的场的方向上平均值最大。在一个实施方案中，这种结晶学结构提高了a-轴和/或b-轴方向在换向器件所施加的场的方向上的平均值。
在本发明的一个实施方案中，Bi-基金属氧化物层用YaBibX2Oc表示。控制YaBibX2Oc层的组成能产生一种结晶学结构，这种结晶学结构能提高极化分量在换向器件所施加的场的方向上的平均值(该分量是在a-轴和/或b-轴方向上)。优选控制YaBibX2Oc层的组成能产生一种结晶学结构，这种结晶学结构能使极化分量在换向器件所施加的场的方向上(该分量是在a-轴和/或b-轴方向上)平均值最大。
在一个实施方案中，YaBibX2Oc的组成包括Y/2X比例为约0.5-0.9，优选约0.6-0.8，更优选0.7-0.8。在一个实施方案中，Bi-基金属氧化物的Bi/2X比例为约2.0-2.6，优选约2.1-2.5，更优选2.1-2.3。
在优选的实施方案中，包含SBT的Bi-基金属氧化物的组成，包括Sr/2Ta比例为约0.5-0.9，优选约0.6-0.8，更优选0.7-0.8。在一个实施方案中，SBT的Bi/2Ta比例为约2.0-2.6，优选约2.1-2.5，更优选2.1-2.3。
降低Bi-基金属氧化物中Sr或Y的含量，能提高a-轴和/或b-轴在与导电层或电容器板极垂直方向上的平均值。这一结果与常规所述相反。常规所述认为，降低SBT中的Sr含量会使不可极化的c-轴取向增加。见Hase等人刊载在集成的铁电体(IntegratedFerroelectrics)，15卷，p 127-135(1997)上的论文“在SrBi2Ta2O9薄膜中Sr含量与铁电体性能的关系”。
                        实验
在准备好的基片上制造多种具有不同组成的SBT膜。基片包括一层625nm厚的热氧化硅层，以及在约450℃下通过溅射在氧化物上沉积的一层10nm厚的Ti层。通过在约190℃下溅射，在Ti上形成包括约100nm厚的Pt底电极。
将SBT膜沉积在Pt电极上。形成SBT膜所采用的母体是Sr(thd)2、Bi(thd)3和Ta(thd)(O-i-Pr)4。在温度约380℃下，在压力为约9torr的60％ O2：40％Ar的气氛中，以无定形沉积SBT膜。对于不同的膜，气体流量为1.6slm或10slm。这些膜的厚度为150nm-200nm。在约800℃下，在O2气流中，将所沉积的SBT膜煅烧约1小时。利用电子束通过孔板蒸发Pt，形成上电极。在800℃下，在O2气流中，第二次煅烧约15分钟。
分析SBT膜，确定取向、组成和电学特性之间的关系。采用RadiantRT6000铁电体测试仪进行电学实验。使用Rigaku 3613 X-射线荧光光谱仪，采用Rigaku“基本参数”方法和MOD膜标准，测定直径8mm区域内的组成。结晶学结构则根据在对称的θ-2θ(Bragg-Brantano)几何学条件下不同峰的强度估计，采用Rigaku D/maxB测角仪以及弯曲单色仪和铜X-射线靶测定。发散缝为1°，接收缝为3°，单色仪的接收缝为0.6°。
图4示出(200)/(020)峰的强度与组成的关系。用点表示被测膜的组成。等强度线示出内插强度与组成的关系。(200)峰相应于a-轴，(020)峰相应于b-轴。在本测定中不能区分(200)和(020)的取向，因为它们的晶格参数非常接近。在Sr/2Ta比例降低和Bi/2Ta比例增加时，(200)的取向是优选的。
图5示出(115)峰的强度与组成的关系。用点表示被测膜的组成，等强度线示出内插强度与组成的关系。(115)峰相当于a-轴和b-轴的分量。较低的Sr/2Ta比例和中等的Bi/2Ta比例能增强对(115)取向的优选。
图6示出(00＇10)峰的强度与组成的关系。用点表示被测膜的组成，等强度线示出内插强度与组成的关系。(00＇10)峰相应于c-轴，如所见到的，较低的Sr/2Ta比例降低了对(00＇10)取向的优选。
从图4-6可以看到，几乎可将a-轴结晶学结构和b-轴结晶学结构的量增加到排除可测定的c-轴材料。在降低(00＇10)结晶学结构和增加a-轴和b-轴结晶学结构时，可换向的极化作用增强。这证实了晶体极化方向与电容器极板之间的关系。此外，图4-6示出膜的结晶学结构受膜组成的影响。在Sr从化学计算量的组成1.00下降到0.75-0.80时，(00＇10)峰降低，(115)和(200)峰互相成比例地增加。在Sr/2Ta比例为约0.65-0.80，和将Bi/2Ta比例从约2.0增加至2.3的情况下，(200)峰的强度随(00＇10)的增加仍然很小。
图7示出可换向的极化作用(2Pr)与组成的关系。可以看出，在Bi/2Ta从约2.0增至2.5，Sr/2Ta比例降低到0.75以下时，可换向的极化作用增强。
虽然已具体地示出并参照各个实施方案说明了本发明，但本领域的技术人员要认识到，在本发明的内容和范围内，仍可对本发明进行一些改进和变动。因此本发明的范围不是以上述的说明为准，而是以所附的权利要求及其等价物的整个范围为准。

Claims (42)

1.一种铁电体器件，其中包括：
导电层；
Bi-基铁电体层，在电路上与导电层接触，其中Bi-基铁电体层包括结晶学结构，这种结晶学结构是由Bi-基铁电体层的组成控制的。
2.权利要求1的铁电体器件，其中该结晶学结构包括能产生高的可换向的极化作用的取向。
3.权利要求2的铁电体器件，其中使Bi-基铁电体层的结晶学结构取向，以提高与导电层垂直的极化方向分量的平均值。
4.权利要求2的铁电体器件，其中使Bi-基铁电体层的晶体结构取向，以使与导电层垂直的极化方向分量的平均值最大。
5.权利要求2、3或4的铁电体器件，其中Bi-基铁电体层用YaBibX2Oc表示，其中Y包括2-价阳离子，X包括5-价阳离子。
6.权利要求5的铁电体器件，其中：
Y为一种或多种选自Sr、Ba、Pb和Ca的元素；和
X为一种或多种选自Ta和Nb的元素。
7.权利要求6的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.5-0.9。
8.权利要求7的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.0-2.6。
9.权利要求6的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.6-0.8。
10.权利要求9的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.5。
11.权利要求6的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.7-0.8。
12.权利要求11的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.3。
13.权利要求5的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.5-0.9。
14.权利要求13的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.0-2.6。
15.权利要求5的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.6-0.8。
16.权利要求15的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.5。
17.权利要求5的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.7-0.8。
18.权利要求17的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.3。
19.权利要求5的铁电体器件，其中Bi-基铁电体层包括Sr和Ta。
20.权利要求19的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.5-0.9。
21.权利要求20的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.0-2.6。
22.权利要求19的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.6-0.8。
23.权利要求22的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.5。
24.权利要求19的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.7-0.8。
25.权利要求24的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.3。
26.权利要求19的铁电体器件，其中Bi-基铁电体层包括SraBibTa2Oc(SBT)。
27.权利要求26的铁电体器件，其中Bi-基金属氧化物的组成包括Sr/2Ta比例为约0.5-0.9。
28.权利要求27的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2Ta比例为约2.0-2.6。
29.权利要求26的铁电体器件，其中Bi-基金属氧化物的组成包括Sr/2Ta比例为约0.6-0.8。
30.权利要求29的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2Ta的比例为约2.1-2.5。
31.权利要求26的铁电体器件，其中Bi-基金属氧化物的组成包括Sr/2Ta比例为约0.7-0.8。
32.权利要求31的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2Ta比例为约2.1-2.3。
33.权利要求5的铁电体器件，其中Bi-基铁电体层包括SBT衍生物。
34.权利要求33的铁电体器件，其中SBT衍生物包括选自SraBibTa2－xNbxOc(0＜x＜2)、SraBibNb2Oc、Sra-xBaxBibTa2－yNbyOc(0≤x≤a，0≤y≤2)、Sra－xCaxBibTa2－yNbyOc(O≤x≤a，O≤y≤2)、Sra－xPbxBibTa2－yNbyOc(0≤x≤a，0≤y≤2)、或Sra－x－y－zBaxCayPbzBibTa2－pNbpOc(0≤x≤a，0≤y≤a，0≤z≤a，0≤p≤2)的Bi-基氧化物。
35.权利要求34的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.5-0.9。
36.权利要求35的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.0-2.6。
37.权利要求34的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.6-0.8。
38.权利要求37的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.5。
39.权利要求34的铁电体器件，其中Bi-基金属氧化物的组成包括Y/2X比例为约0.7-0.8。
40.权利要求39的铁电体器件，其中Bi-基金属氧化物的组成包括Bi/2X比例为约2.1-2.3。
41.一种制造铁电体器件的方法，其中包括：
在基片上沉积Bi-基铁电体层，其中Bi-基铁电体层的结晶学结构是由其组成控制的。
42.一种制造铁电体电容器的方法，其中包括：
沉积第一层导电层；
在第一层导电层上沉积Bi-基铁电体层，其中Bi-基铁电体层的结晶学结构是由其组成控制的；和
沉积第二层导电层，其中第一和第二层导电层用作铁电体电容器的电极。
CN99815755A 1998-11-23 1999-11-22 具有结晶学结构的Bi－基氧化物陶瓷膜 Pending CN1333918A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/197,984 US6713797B1 (en) 1998-06-30 1998-11-23 Textured Bi-based oxide ceramic films
US09/197,984 1998-11-23

Publications (1)

Publication Number Publication Date
CN1333918A true CN1333918A (zh) 2002-01-30

Family

ID=22731532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99815755A Pending CN1333918A (zh) 1998-11-23 1999-11-22 具有结晶学结构的Bi－基氧化物陶瓷膜

Country Status (6)

Country Link
EP (1) EP1135797A1 (zh)
JP (1) JP2002530888A (zh)
KR (1) KR20010080544A (zh)
CN (1) CN1333918A (zh)
TW (1) TW475220B (zh)
WO (1) WO2000031791A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0302655D0 (en) * 2003-02-05 2003-03-12 Univ Cambridge Tech Deposition of layers on substrates
KR100967110B1 (ko) * 2003-06-30 2010-07-05 주식회사 하이닉스반도체 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
KR101495093B1 (ko) * 2013-05-27 2015-03-09 한국과학기술연구원 고유전율과 저유전손실 특성을 가지는 비스무트 니오베이트 유전체 조성물

Also Published As

Publication number Publication date
TW475220B (en) 2002-02-01
KR20010080544A (ko) 2001-08-22
EP1135797A1 (en) 2001-09-26
JP2002530888A (ja) 2002-09-17
WO2000031791A1 (en) 2000-06-02

Similar Documents

Publication Publication Date Title
JP4601896B2 (ja) 半導体装置及びその製造方法
US6713797B1 (en) Textured Bi-based oxide ceramic films
US6750500B1 (en) Capacitor electrode for integrating high K materials
CN1139979C (zh) 对氢暴露具有低敏感度的铁电集成电路及其制造方法
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
CN1148805C (zh) 铁电电容器、铁电/cmos集成结构及其制造方法
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
US20040129961A1 (en) Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
CN1169194C (zh) 氢损坏的铁电薄膜的惰性气体恢复性退火
CN1203534C (zh) 减轻由于金属氧化物陶瓷的移动物质扩散造成的金属氧化物陶瓷退化
US20130178038A1 (en) Semiconductor device and method of manufacturing the same
KR100504318B1 (ko) 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치
US10861862B1 (en) Ferroelectric memory devices
KR100706847B1 (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
CN1444282A (zh) 多晶存储结构,形成该结构的方法,和使用该结构的半导体存储装置
US20080217738A1 (en) Semiconductor device and method of manufacturing the same
US20060108623A1 (en) Oxidative top electrode deposition process, and microelectronic device structure
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
CN1236987A (zh) 制造铁电集成电路的方法
CN1536648A (zh) 存储器的制造方法和存储器
CN1334966A (zh) 减少移动离子从金属氧化物陶瓷向衬底的扩散
CN1199287C (zh) 减少可移动物质从金属氧化物陶瓷的扩散
US20020110934A1 (en) Rapid- temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same
CN1333918A (zh) 具有结晶学结构的Bi－基氧化物陶瓷膜
CN1252398A (zh) 清除铋基金属氧化物

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication