CN1199287C - 减少可移动物质从金属氧化物陶瓷的扩散 - Google Patents

减少可移动物质从金属氧化物陶瓷的扩散 Download PDF

Info

Publication number
CN1199287C
CN1199287C CNB998146153A CN99814615A CN1199287C CN 1199287 C CN1199287 C CN 1199287C CN B998146153 A CNB998146153 A CN B998146153A CN 99814615 A CN99814615 A CN 99814615A CN 1199287 C CN1199287 C CN 1199287C
Authority
CN
China
Prior art keywords
metal oxide
barrier layer
oxide ceramic
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998146153A
Other languages
English (en)
Other versions
CN1330798A (zh
Inventor
F·S·欣特迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/216,372 external-priority patent/US6693318B1/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1330798A publication Critical patent/CN1330798A/zh
Application granted granted Critical
Publication of CN1199287C publication Critical patent/CN1199287C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供了一种阻挡层来防止过量可移动物质从金属氧化物陶瓷向衬底中扩散。该阻挡层被提供在金属氧化物陶瓷下面，把金属氧化物陶瓷与下面的衬底分隔开。

Description

减少可移动物质从金属氧化物陶瓷的扩散
这是1998年12月18日提出的题为“减少金属氧化物由于可移动物质从中的扩散引起的退化”的美国专利申请(代理人文档号97P7947US01)的部分后继申请。本申请要求1997年12月18日提交的临时申请USSN60/068040的优先权。
技术领域
本发明一般涉及用于集成电路(IC)的金属氧化物陶瓷薄膜。更具体而言，本发明涉及到减少可移动物质向衬底中的扩散。
背景技术
金属氧化物陶瓷材料已经被研究用于IC中。例如，作为铁电体或能够被转变为铁电体的金属氧化物陶瓷是有用的，这是由于它们具有高的剩余极化(2Pr)和可靠的长期存储特性。非铁电体的金属氧化物陶瓷比如超导体，也已经被研究。
各种技术比如溶胶-凝胶方法、化学气相淀积(CVD)、溅射、或脉冲激光淀积(PLD)，已经被开发出来在衬底上淀积铁电薄膜。这些技术在例如下面的出版物或专利中有所描述：Budd et al.，Brit.Ceram.Soc.Proc.，36，p107(1985)；Brierley et al.，Ferroelectrics，91，p181(1989)；Takayama et al.，J.Appl.Phys.，65，p1666(1989)；Morimoto et al.，J.Jap.Appl.Phys.318，9296(1992)；以及美国专利在案申请USSN08/975087，题为“使用B-二酮酸(B-Diketonate)铋前体制备集成到铁电存储器件中的铋陶瓷薄膜的低温CVD工艺”，和USSN 09/107861，题为“无定形淀积的金属氧化物陶瓷薄膜”，为了各种目的，所有这些在此处被列为参考。
金属氧化物陶瓷经常被在相对的高温下进行淀积后热处理，以便产生具有所需要电特性的材料。例如，一些Bi-基氧化物陶瓷比如钽酸锶铋(SBT)通过“铁退火”被热处理。铁退火把所淀积的薄膜转变为铁电相。在所淀积的薄膜被转变为铁电相之后，为了获得良好的剩余极化，继续铁退火，使薄膜的晶粒尺寸长大(例如约大于180nm)。其他类型金属氧化物陶瓷能被淀积为铁电体。例如，钛酸铅锆(PZT)经常在相对更高的温度比如高于500℃下被淀积，以形成具有铁电钙钛矿相的淀积薄膜。尽管PZT被淀积为铁电体，但仍然经常需要淀积后热处理来提高其电特性。
典型地，金属氧化物陶瓷包含可移动物质。淀积后热处理的高温引起可移动物质从金属氧化物陶瓷层向外扩散。从金属氧化物陶瓷层向外扩散的可移动物质的数量被称作“过量可移动物质”。该可移动物质能处于原子、分子或化合物的形式。过量可移动物质的扩散能对成品率有负面影响。过量可移动物质在淀积后热处理期间，能容易地迁移到IC的其他区域比如衬底中。这会导致其他器件区域比如扩散区的电特性不足和/或改变。
如前面的讨论所证明，消除由过量可移动物质从金属氧化物陶瓷层扩散引起的负面影响，是所希望的。
发明内容
本发明涉及金属氧化物陶瓷薄膜和它们在IC中的应用。更具体而言，本发明减少过量可移动物质从金属氧化物陶瓷到衬底的扩散。
按照本发明，提供了一种阻挡层。该阻挡层充当扩散势垒以减少过量可移动物质的扩散或使之最小。在一个实施方案中，该阻挡层被提供在衬底上，把金属氧化物陶瓷和衬底隔开。
按照本发明的一种半导体器件，包括：衬底上的电介质层；形成在部分电介质层上的导电层；电介质层和导电层上的金属氧化物陶瓷层，其中金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及，电介质层上分隔金属氧化物陶瓷和衬底的阻挡层，该阻挡层减少过量可移动物质从金属氧化物陶瓷向衬底中的扩散，其中该阻挡层包括与含Bi的过量可移动物质起反应的材料。
按照本发明的一种半导体器件，包括：衬底上的电介质层；形成在部分电介质层上的导电层；电介质层和底部电极导电层上的金属氧化物陶瓷层，其中金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及，电介质层上分隔金属氧化物陶瓷和衬底的阻挡层，该阻挡层包含足够密的材料，密得足以阻挡包含Bi的过量可移动物质从金属氧化物陶瓷迁移到衬底内，其中所述材料包含选自Al2O3、Sc2O3、Y2O3、MgO、BeO、TiO2、和Ta2O5的氧化物。
按照本发明的一种半导体器件，包括：衬底上的电介质层；形成在部分电介质层上的导电层；电介质层和导电层上的金属氧化物陶瓷层，其中金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及，电介质层上分隔金属氧化物陶瓷和衬底的阻挡层，其中，阻挡层包含包括第一和第二阻挡层的阻挡层叠层，第一阻挡层对于过量可移动物质有小的扩散常数，使得第一阻挡层阻止所述过量可移动物质的通过，而第二阻挡层与可移动物质有高反应度，使得所述过量可移动物质与第二阻挡层起反应，并被捕获于其中。
在一个实施方案中，阻挡层包含与可移动物质发生反应的材料。该反应俘获可移动物质，防止它穿过阻挡层。在另一个实施方案中，阻挡层包含致密材料，以阻挡可移动物质穿过。同样，包含无定形材料或晶粒尺寸非常小的材料的阻挡层是有用的。这样的材料延长可移动物质的扩散路径，使可移动物质更难以扩散穿过。
在另一个实施方案中，阻挡层包含很少或不与可移动物质相互吸引的晶粒表面。作为变通，包含与可移动物质有强烈相互作用的晶粒表面和高的可移动物质迁移激活能的阻挡层，也是有用的。
在又一个实施方案中，对金属氧化物陶瓷的化学配比即组成成分进行选择，以减少可移动物质的扩散或使之最小，而不负面影响材料的电特性。此外，可以控制金属氧化物陶瓷的淀积参数，来减少过量可移动物质从金属氧化物陶瓷的扩散。在一个实施方案中，氧化剂对氧化剂前体的量的比率被减少，以便减少可移动物质的扩散。
按照本发明的一种制作半导体器件的方法，包含：提供其表面上包括具有电介质层的部分形成的半导体器件的衬底；在电介质层上淀积阻挡层；在电介质层上淀积导电层并图形化导电层，以形成底部电极；在衬底上淀积金属氧化物陶瓷层，该金属氧化物陶瓷层覆盖阻挡层和底部电极，其中，金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及，对衬底进行退火，以产生具有良好电特性的金属氧化物陶瓷，其中退火引起过量可移动物质从金属氧化物陶瓷扩散，其中，阻挡层分开金属氧化物陶瓷和衬底，并减少过量可移动物质向衬底的扩散，该阻挡层包括与含Bi的过量可移动物质起反应的材料。
按照本发明的一种制作半导体器件的方法，包含：提供其表面上包括具有电介质层的部分形成的半导体器件的衬底；在电介质层上淀积阻挡层；在电介质层上淀积导电层并图形化导电层，以形成底部电极；在衬底上淀积金属氧化物陶瓷层，该金属氧化物陶瓷层覆盖阻挡层和底部电极，其中，金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及，对衬底进行退火，以产生具有良好电特性的金属氧化物陶瓷，其中退火引起过量可移动物质从金属氧化物陶瓷扩散，其中，阻挡层分开金属氧化物陶瓷和衬底，并减少过量可移动物质向衬底的扩散，该阻挡层包含足够密的材料，密得足以减少包含Bi的过量可移动物质从金属氧化物陶瓷迁移到衬底内，其中所述材料包含选自Al2O3、Sc2O3、Y2O3、MgO、BeO、TiO2、和Ta2O5的氧化物。
按照本发明的一种制作半导体器件的方法，包含：提供其表面上包括具有电介质层的部分形成的半导体器件的衬底；在电介质层上淀积阻挡层；在电介质层上淀积导电层并图形化导电层，以形成底部电极；在衬底上淀积金属氧化物陶瓷层，该金属氧化物陶瓷层覆盖阻挡层和底部电极，其中，金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及，对衬底进行退火，以产生具有良好电特性的金属氧化物陶瓷，其中退火引起过量可移动物质从金属氧化物陶瓷扩散，其中，淀积阻挡层的步骤包含淀积第一和第二阻挡层以形成阻挡层叠层，第一阻挡层对于过量可移动物质有小的扩散常量，使得第一阻挡层阻止所述过量可移动物质的通过，而第二阻挡层与可移动物质有高反应度，使得所述过量可移动物质与第二阻挡层起反应，并被捕获于其中。
附图说明
图1示出了本发明的说明性实施方案的示意图；
图2示出了本发明的实施方案的剖面图；
图3a-b示出了根据本发明实施方案制作器件的工艺；
图4a-4d示出了形成本发明变通实施方案的工艺；
图5a-5c示出了形成本发明另一个实施方案的工艺；
图6a-6b示出了形成本发明变通实施方案的工艺；以及
图7a-7b示出了形成本发明变通实施方案的工艺。
具体实施方式
本发明涉及到金属氧化物陶瓷薄膜及其在IC中的应用。更确切地说，本发明涉及到减少由于过量可移动物质从金属氧化物陶瓷扩散而引起的负面影响。
为了说明的目的，用铁电存储单元和铁电晶体管来描述本发明。然而，本发明一般能够应用于金属氧化物陶瓷的制作。其他应用比如包含金属氧化物陶瓷层的铁电晶体管，也是有用的。在例如Miller和McWhorter的论文″铁电非易失存储器场效应晶体管的物理性质″，J.Appl.Physics，73(12)，p 5999-6010(1992)；以及题为“无定形淀积的金属氧化物陶瓷薄膜”的美国在案专利申请USSN 09/107861中，描述了铁电晶体管，此处将这些文献列为参考。
参考图1，示出了铁电存储单元100的示意图。如所示，该存储单元包含晶体管110和铁电电容器150。晶体管的第一电极111被耦合到位线125，而第二电极112被耦合到电容器。晶体管的栅电极被耦合到字线126。
铁电电容器包含被铁电层155隔开的第一和第二极板153和157。第一极板153被耦合到晶体管的第二电极。第二极板通常用作存储阵列的公共极板。
多个存储单元被字线和位线互连成存储IC中的阵列。通过提供适当的电压到字线和位线，使数据能够从电容器被写入或读出，而实现对存储单元的访问。
参考图2，示出了根据本发明一个实施方案的铁电存储单元100的剖面。该存储单元包含衬底201比如半导体晶片上的晶体管210。该晶体管包括被沟道213分隔开的扩散区211和212，沟道213上面是栅214。栅氧化物(未示出)把栅和沟道分隔开。扩散区包含p型或n型掺杂剂。掺杂剂类型的选择取决于所要求的晶体管的类型。例如，n型掺杂剂比如砷(As)或磷(P)被用于n沟道器件，而p型掺杂剂比如硼(B)被用于p沟道器件。取决于扩散区之间的电流方向，一个被称作“漏”，另一个被称作“源”。术语“漏”和“源”在这里可以互换地用来表示各扩散区。电流通常从源流向漏。栅代表字线，而扩散区111中的一个被接触插头(未示出)耦合到位线。
电容器经接触插头240被耦合到扩散区212。电容器包含被金属氧化物陶瓷层255隔开的底部和顶部电极253和257。在一个实施方案中，金属陶瓷层255包含铁电相或能够转变为铁电体。电极包含导电材料。
金属氧化物陶瓷层的组成即化学配比能被调整，以引起从中扩散的过量可移动物质的数量减少。通过减少过量可移动物质的扩散，金属氧化物保持正确的组成以获得良好的电特性。
此外，金属氧化物陶瓷的淀积参数能被控制，以减少从金属氧化物陶瓷扩散出来的过量可移动物质的数量。在一个实施方案中，氧化剂对氧化剂前体的量的比率被减少，以减少过量可移动物质的扩散。
层间电介质(ILD)层260被提供来隔离存储单元的不同元件。ILD层包含例如二氧化硅(SiO2)或氮化硅(Si3N4)之类的硅酸盐玻璃。掺杂的硅酸盐玻璃比如硼磷硅酸盐玻璃(BPSG)、硼硅酸盐玻璃(BSG)、或磷硅酸盐玻璃(PSG)，也是有用的。其他类型的电介质材料也能被使用。
根据本发明的一个实施方案，阻挡层275被提供作为过量可移动物质的扩散势垒。在一个实施方案中，阻挡层被提供在金属氧化物陶瓷层和衬底之间，以减少过量可移动物质扩散到衬底中，或使之最小。该阻挡层例如被形成在电容器周围的ILD上，防止衬底出现过量的可移动物质。
图3a-b示出了根据本发明一个实施方案形成存储单元的方法。参考图3a，示出了包含部分形成的器件的衬底201。如所示，该衬底包括晶体管210。该衬底例如是包含硅的半导体晶片。其他类型的衬底比如锗(Ge)、砷化镓(GaAs)或其他半导体化合物，也能被使用。衬底通常被p型掺杂剂比如B轻掺杂。更重掺杂的衬底也是有用的。具有轻掺杂外延(epi)层的重掺杂衬底，比如p-/p+衬底，也能被使用。n型掺杂的衬底，包括轻掺杂、重掺杂、或带有轻掺杂epi层的重掺杂衬底，也是有用的。
如有需要，包含掺杂剂的掺杂阱270被提供以防止穿通。借助于选择性注入掺杂剂到制作晶体管的区域中的衬底中，来形成掺杂阱。在一个实施方案中，通过注入p型掺杂剂比如B到衬底中来形成掺杂阱。p型掺杂阱(p-阱)充当n沟道器件的掺杂阱。包括例如As或P掺杂剂的n型掺杂阱(n-阱)的使用，对p沟道器件也是有用的。
扩散区211和212通过选择性注入具有第二导电类型的掺杂剂到所要求的衬底部分而形成。在一个实施方案中，n型掺杂剂被注入到用于n沟道器件的p型阱中，且p型掺杂剂被用于p沟道器件。也可以执行将掺杂剂注入到扩散区之间的沟道区213中的注入，以调整晶体管的栅阈值电压(VT)。在制作栅之后形成扩散区也是有用的。
各种层被淀积在衬底上并被图形化以形成栅214。该栅例如包括栅氧化物层和多晶硅(poly)层。例如多晶硅被掺杂。在某些情况下，金属硅化物层被制作在掺杂的多晶硅上，产生多晶硅-硅化物(多硅化物)层，以减少薄层电阻。各种金属硅化物，包括钼硅化物(MoSix)、钽硅化物(TaSix)、钨硅化物(WSix)、钛硅化物(TiSix)、或钴硅化物(CoSix)，都是有用的。铝或高熔点金属比如钨和钼，能被单独使用或与硅化物或多晶硅组合使用。
将扩散区211耦合到位线225的接触插头220以及耦合到扩散区212的接触插头240，能在晶体管完成之后使用各种已知技术比如单重或双重镶嵌技术来形成。反应离子刻蚀(RIE)技术也是有用的。镶嵌和刻蚀技术的组合也能被使用。接触插头包含导电材料比如掺杂的多晶硅或钨(W)。其他导电材料也是有用的。位线例如包含铝(Al)或其他类型的导电材料。ILD层260把存储单元的不同元件隔离开来。
参考图3b，继续该工艺以形成铁电电容器。导电的电极阻挡层251被淀积在ILD层上。该电极阻挡层防止氧进入插头。该电极阻挡层能防止或减少原子在接触插头240和后续形成的底部电极之间的迁移。该电极阻挡层包含例如氮化钛(TiN)。其他材料比如IrSixOy、CeO2TiSi2、或TaSiNx也是有用的。
导电层253被淀积在电极阻挡层上。导电层253用作底部电极。底部电极最好包含不与后续淀积的金属氧化物陶瓷薄膜发生反应的导电材料。在一个实施方案中，底部电极包含贵金属比如Pt、Pd、Au、Ir、或Rh。其他材料比如导电的金属氧化物、导电的金属氮化物、或超导氧化物，也是有用的。导电的金属氧化物、导电的金属氮化物、或超导氧化物，最好不与铁电层反应。导电的氧化物包括例如IrOx、RhOx、RuOx、OsOx、ReOx或WOx(其中x大于大约0而小于大约2)。导电的金属氮化物包括例如TiNx、ZrNx(其中x大于大约0而小于大约1.1)、WNx或TaNx(其中x大于大约0而小于大约1.7)。超导氧化物可以包括例如YBa2Cu2O7-x、Bi2Sr2Ca2Cu3Ox、或Bi2Sr2Ca1Cu2Oy。
电极阻挡层和导电层被图形化，以形成耦合到接触接线头240的底部电极叠层280。金属氧化物陶瓷层被形成在底部电极叠层上。在一个实施方案中，金属氧化物陶瓷包含铁电相或能够转变为铁电体。
各种技术比如溶胶-凝胶方法、化学气相淀积(CVD)、溅射、脉冲激光淀积(PLD)、和蒸发，被用来形成金属氧化物陶瓷层。最好用CVD来形成金属氧化物陶瓷层。最好用低温CVD技术来淀积金属氧化物陶瓷。在题为“使用B-二酮酸铋前体制备集成到铁电存储器件中的铋陶瓷薄膜的低温CVD工艺”的美国专利在案申请USSN 08/975087中，描述了低温技术，这里列为参考。更优选的是，使用CVD方法以无定形的形式来淀积金属氧化物陶瓷层。在题为“无定形淀积的金属氧化物陶瓷薄膜”的美国专利在案申请USSN 09/107861(代理人文档号为98P7422)中，描述了CVD无定形淀积的金属氧化物层，为了各种目的，此处将其列为参考。
在一个实施方案中，金属氧化物陶瓷包含Bi-基金属氧化物陶瓷。Bi-基金属氧化物层一般表示为YaBibX2Oc，其中Y包含2价阳离子，而X包含5价阳离子。在一个实施方案中，Y等于选自Sr、Ba、Pb、和Ca中的一个或更多个元素，X在一个实施方案中等于选自Ta和Nb中的一个或更多个元素。下标“a”指的是对于每2个X原子，Y原子的数量；下标“b”指的是对于每2个X原子，Bi原子的数量；而下标“c”指的是对于每2个X原子，氧原子的数量。
铁电Bi-基金属氧化物陶瓷优选包含层状钙钛矿结构，它具有被带正电的Bi氧化物层[Bi2O2]2n+隔开的带负电的钙钛矿层[Am-1BmO3m+1]2-，其中A＝Bi3+、L3+、L2+、Ca2+、Sr2+、Ba2+、Na+(L＝诸如Ce4+、La3+、Pr3+、Ho3+、Eu2+、Ub2+之类的镧系金属)；B＝Fe3+、Al3+、Y3+、L3+、Ti4+、Nb5+、Ta5+、W6+、Mo6+；而m＝1、2、3、4、5。
在一个实施方案中，Bi-基氧化物陶瓷包含Sr。包含Sr和Ta的Bi-基氧化物也是有用的。Bi-氧化物最好包含SBT，一般表示为SraBibTa2Oc。SBT能被更具体地表示为比如SrBi2Ta2O9。铁电SBT包含具有被带正电的Bi氧化物层隔开的带负电的Sr和Ta氧化物的钙钛矿层的层状钙钛矿结构。Sr和Ta氧化物的化学配比例如是[SrTa2O7]2n- n，而Bi氧化物层的化学配比例如是[Bi2O2]2n+ n，产生由交替的[SrTa2O7]2n- n和[Bi2O2]2n+ n层构成的结构。
SBT的衍生物也是有用的。SBT衍生物包括SraBibTa2-xNbxOc(0＜x＜2)、SraBibNb2Oc、SraBibTa2Oc、Sra-xBaxBibTa2-yNbyOc(0≤x≤a，0≤y≤2)、Sra-xCaxBibTa2-yNbyO9(0≤x≤a，0≤y≤2)、Sra-xPbxBibTa2-yNbyOc(0≤x≤a，0≤y≤2)、或Sra-x-y-zBaxCayPbzBibTa2-pNbpOc(0≤x+y+z≤a，0≤p≤2)。用镧系金属替换或掺杂Bi-基氧化物或SBT衍生物也是有用的。
在另一个实施方案中，Bi-基氧化物陶瓷包含Bi4Ti3O12或它的衍生物。Bi4Ti3O12的衍生物包括例如PrBi3Ti3O12、HoBi3Ti3O12、LaBi3Ti3O12、Bi3TiTaO9、Bi3TiNbO9、SrBi4Ti4O15、CaBi4Ti4O15、BaBi4Ti4O15、PbBi4Ti4O15、Sr1-x-y-zCaxBayPbzBi4Ti4O15(0≤x≤1，0≤y≤1，0≤z≤1)、Sr2Bi4Ti5O18、Ca2Bi4Ti5O18、Ba2Bi4Ti5O18、Pb2Bi4Ti5O18、Sr2-x-y-zCaxBayPbzBi5Ti4FeO18(0≤x≤2，0≤y≤2，0≤z≤2)、SrBi5Ti4FeO18、CaBi5Ti4FeO18、BaBi5Ti4FeO18、PbBi5Ti4FeO18、Sr1-x-y-zCaxBayPbzBi5Ti4FeO18(0≤x≤1，0≤y≤1，0≤z≤1)、Bi5Ti3FeO15、LaBi4Ti3FeO15、PrBi4Ti3FeO15、以及Bi6Ti3FeO18、Bi9Ti3Fe5O27。
在一个实施方案中，用低温CVD技术来淀积Bi-基金属氧化物陶瓷。在一个优选实施方案中，用CVD来无定形淀积Bi-基金属氧化物。Bi-基金属氧化物的淀积温度为例如大约430℃或更低，最好约为385-430℃。
在下列美国专利在案申请中，描述了用来制作Bi-基氧化物陶瓷的前体和反应气体：1997年11月20日提交的题为“使用B-二酮酸铋前体制备集成到铁电存储器件中的铋陶瓷薄膜的低温CVD工艺”的USSN08/975087；1997年10月30日提交的题为“无水单核三(β-二酮酸)铋合成物及其制作方法”的USSN 08/960915；1998年6月30日提交的题为“无定形淀积的金属氧化物陶瓷薄膜”的USSN 09/107861；为了各种目的，此处将所有这些列为参考。
前体可以被各自溶解在溶剂系统中，并储存在输送子系统的各自贮存器中。在淀积之前，前体被以正确的比例混合。在单个的贮存器中混合前体也是有用的。前体应该是高度可溶解于该溶剂系统的。前体在溶剂系统中的溶解度例如约为0.1-5M。大约0.1-2M或0.1-1M的溶解度也是有用的。
Bi-基金属氧化物的组成能被调整，以减少可移动物质的扩散。Bi-基金属氧化物陶瓷的可移动物质包含诸如例如Bi或Bi2O3之类的Bi。实验已经发现，Bi-基金属氧化物陶瓷层的组成影响从该层扩散出来的可移动物质(Bi)的数量。特别是，包含组成成分中Bi对2X的比率(化学式YaBibX2Oc中的b)大于2.4的Bi-基金属氧化物陶瓷层，会导致大量的Bi损失或扩散。
在一个实施方案中，Bi-基金属氧化物陶瓷包含其中b小于或等于大约2.4的组成成分，以减少过量可移动物质的扩散。金属氧化物陶瓷层的组成成分最好包含b的值约为1.95到2.2，更优选是b的值约为2.0到2.2。
Y分子的含量也影响Bi-基金属氧化物陶瓷中Bi的损失。人们相信减少Y原子的数量(例如Y不足的组成成分)为Bi原子提供了额外的位置来占用，从而减少能扩散出金属氧化物陶瓷层的Bi的数量。由于得到的层包含产生良好电特性的结构，故这也是有利的。在一个实施方案中，金属氧化物陶瓷层的组成包含约为0.8到1.0的Y对2X比率(化学式YaBibX2Oc中的a)。约等于0.9-1.0的值也已经被发现可用来减少过量可移动物质的扩散而不会降低Bi-基金属氧化物陶瓷层的电特性。
在一个优选实施方案中，Bi-基金属氧化物陶瓷包含SBT。该SBT包含小于大约2.4的b值。在一个实施方案中，SBT的组成成分包含约为1.95到2.2，最好是约为2.0到2.2的b值。SBT的Sr对2Ta(a)的比率大约为0.8到1.0。
在制作金属氧化物陶瓷层之后，执行退火。退火把淀积的金属氧化物陶瓷转变成具有所要求的电特性的层。在一个实施方案中，该退火把淀积的金属氧化物转变成铁电相。退火还使铁电相的晶粒生长，以产生良好的电特性，比如高的2Pr。退火典型地在大约750-800℃下的氧化环境中进行大约1-60分钟。更低的温度也是有用的。例如可以在大约650-750℃下进行退火。然而，更低的温度可能需要更长的退火时间(例如大约30-120分钟)来获得所要求的电特性。取决于所要求的电特性，可以改变退火的持续时间。
导电层257被淀积在金属氧化物陶瓷层上，以形成顶部电极。该导电层包含例如诸如Pt、Pd、Au、Ir、或Rh之类的贵金属。诸如用来形成底部电极的其他材料也是有用的。在淀积顶部电极之后进行退火，以确保金属氧化物陶瓷和电极之间明确的界面，常常是有用的。用以恢复金属氧化物陶瓷和电极之间的界面的退火，通常可以在大约500-800℃的O2流速约为5slm的氧气环境中进行大约1-30分钟。电极和金属氧化物陶瓷之间有一个明确的界面，由于减少了例如漏电流，因而是有优点的。
在淀积金属氧化物陶瓷之后，进行预退火，以部分或全部形成铁电相，然后，如果金属氧化物陶瓷没有被完全转变，则为了促进晶粒生长和确保清晰的金属氧化物陶瓷/电极界面，在淀积顶部电极之后，进行另一次退火，以便把金属氧化物陶瓷全部转变为铁电相，也能是有用的。
预退火通常在低于大约750℃的温度下进行。在一个实施方案中，预退火在大约700-750℃下进行。预退火的持续时间大约为5-10分钟。在另一个实施方案中，预退火在低于700℃下进行。在更低的温度下，可能需要更长时间的预退火来把金属氧化物陶瓷部分或全部转变为铁电相。
顶部电极典型地用作公共电极，它连接存储阵列中的其他各电容器。顶部电极同它下面的其他各层可以一起被图形化，以便提供到位线和字线所需的接触窗口。执行附加的处理，以便完成铁电存储IC。这样的附加处理在本领域中是已知的。例如，附加处理包括形成支持电路、最终钝化层、钝化层中为测试和连接到引线框的接触窗口、以及封装。
图4a-c示出了本发明的另一个实施方案。如所示，衬底201包含类似于已经描述的部分形成的存储单元，用同样的参照号代表同样的零件。
阻挡层275被淀积在ILD层260上。在一个实施方案中，阻挡层包含一种与过量可移动物质起反应的材料。在Bi-基金属氧化物陶瓷的情况下，阻挡层包含与Bi可移动物质起反应的氧化物。在一个实施方案中，阻挡层包含选自含有早期过渡金属的氧化物。这样的氧化物包括例如Sc2O3、Y2O3、TiO2、ZrO2、HfO2、V2O5、Nb2O5、Ta2O5、和TiO2。在一个优选实施方案中，阻挡层包含TiO2和Ta2O5。在另一个实施方案中，阻挡层包含与诸如Pr2O3、Ho2O3、或La2O3之类的镧系元素氧化物组合的过渡金属氧化物，以便在与含Bi的过量可移动物质反应之后形成各个阻挡层PrBi3Ti3O12、HoBi3Ti3O12、和LaBi3Ti3O12。
在另一个实施方案中，阻挡层包含钛酸盐(Ti)，它具有通式MTiO3，其中M＝Ca、Sr、和Ba。钛酸盐比如举例来说SrTiO3、BaTiO3、(Ba，Sr)TiO3是有用的。同样，选自含有碱土金属的氧化物能被用来形成阻挡层。这样的氧化物包括举例来说MgO、CaO、SrO、和BaO。
其他与Bi-可移动物质起反应的材料，比如含有过渡金属的氮化物，也能被用来形成阻挡层。过渡金属氮化物包括举例来说TiNx、ZrNx、和HfNx，其中0＜x＜1；TaNx和NbNx，其中0＜x＜1.5；WNx和MoNx，其中0＜x＜2。该氮化物被氧化，以形成不导电的阻挡层。
在另一个实施方案中，阻挡层包含致密材料，它减少过量可移动物质从金属氧化物陶瓷到衬底的迁移。在Bi-基金属氧化物陶瓷的情况下，足够致密的减少Bi可移动物质扩散的材料包括诸如Al2O3、Sc2O3、Y2O3、MgO、BeO、TiO2、和Ta2O5之类的氧化物。
可以用各种淀积技术比如溅射、CVD、或物理气相淀积(PVD)来制作阻挡层。其他淀积技术也能是有用的。在一个实施方案中，通过在有氧参与的情况下使用例如氧化物靶或金属靶的溅射，在衬底上淀积阻挡层。阻挡层的溅射温度通常为大约200-400℃。更低的溅射温度，比如举例来说大约20-200℃，优选约为200℃，导致更细小的晶粒，因为它们延长了可移动物质的扩散路径，故这是有利的。更高的温度，比如高于400℃，也是有用的。
在一个优选实施方案中，用溅射或CVD方法，以金属的形式来淀积阻挡层。在淀积之后，该阻挡层在氧中被退火，以便把淀积的层转变为氧化物阻挡层。该退火由于氧化作用而导致淀积的层的扩展，从而提高它的密度。
在某些情况下，这一扩展能产生过量的压应力。为抵消压应力的影响，可以在张应力下淀积阻挡层。张应力能够由于在升高的温度例如大约200-400℃下淀积阻挡层而引起。
作为变通，阻挡层能够被淀积成氧含量不足，以形成氧化物和金属的混合物或低价氧化物。然后在氧气中进行退火，使阻挡层氧化。由于所淀积的薄膜包含低价氧化物(具有小于其最高氧化态的氧化态的金属)或氧化物和金属的混合物，故体积膨胀量更小，从而减小压应力。
在一个实施方案中，阻挡层包含Ti-低价氧化物。Ti-低价氧化物的化学配比举例来说为TiOx，其中0.5≤x≤1.5。在退火期间，该低价氧化物转变为TiO2。这个反应可以描述为：
TiO2：     其中y＝(2-x)/2。
包含Ta-低价氧化物的阻挡层也是有用的。Ta-低价氧化物可以表示为TaOx，其中0.5≤x≤2。
在另一个实施方案中，阻挡层包含具有第一和第二阻挡层的阻挡层叠层。第一阻挡层包含可移动物质扩散常数小的材料，而第二阻挡层包含与可移动物质有强反应的材料。第二阻挡层趋向于吸引与之反应形成稳定化合物的可移动物质。另一方面，第一阻挡层由于其致密性而阻止可移动物质通过。
在一个实施方案中，第二阻挡层被制作在第一阻挡层上。过量可移动物质与第二阻挡层发生反应，并被捕获于其中。下方的第一阻挡层由于其致密性而阻止过量可移动物质通过。
参考图4b，阻挡层和ILD层被图形化，以形成到扩散区212的窗口。导电材料被淀积，将窗口填充。过量导电材料能通过例如化学机械抛光(CMP)来清除，以形成接触插头240。
参考图4c，用作底部电极的导电层253被淀积在衬底上，将阻挡层和接触插头240覆盖。可以在制作导电层之前在衬底上制作导电电极阻挡层251，以防止氧进入插头240。电极阻挡层也能用来减少接触插头和电极之间的原子迁移。电极阻挡层和导电层被图形化，以形成底部电极叠层280。底部电极被接触插头240耦合到扩散区212。
金属氧化物陶瓷层255被制作在底部电极和ILD层上。在一个实施方案中，金属氧化物陶瓷包含铁电相或能够转变为铁电体。如前面所述，金属氧化物陶瓷的组成成分能被调整，以减少过量可移动物质的扩散。
进行退火，以便把金属氧化物陶瓷转变为具有良好电特性的所需的相。导电层257被淀积在金属氧化物陶瓷上，以形成顶部电极。制作顶部电极257之后进行退火，也能是有用的。作为变通，在淀积金属氧化物陶瓷之后，进行预退火，以形成铁电相，然后在制作顶部电极之后，进行退火，以获得所需要的电特性。
顶部电极典型地用作公共电极，以连接存储阵列中的其他电容器。顶部电极与它下面的其他层一起按需要被图形化，以提供到位线和字线的接触窗口。执行附加的处理以完成铁电存储IC。
作为变通，如图4d所示，电极阻挡层被淀积在ILD层上，并被图形化，以便在插头240的顶部形成电极阻挡层251。导电材料被淀积和图形化，以形成底部电极253。该底部电极覆盖电极阻挡层251和阻挡层275的一部分。这个过程如图4c中所述继续进行。
图5a-c示出了本发明的另一个实施方案。如所示，衬底201包含如前所述的部分形成的存储单元。根据本发明的阻挡层275被形成在衬底表面上。使用常规的掩蔽和刻蚀工艺对阻挡层进行图形化，以形成窗口241，将接触插头的表面暴露出来。如所示，窗口241只暴露插头240的表面。如虚线242所述提供也暴露ILD层一部分的窗口241，也是有用的。例如，该窗口能是后续形成的底部电极的尺寸。其他清除过量电极阻挡层材料的技术也能被使用。
参考图5b，电极阻挡层被淀积在衬底上，覆盖阻挡层275和电极。可以通过CMP来整平衬底表面，以便从阻挡层275的表面清除过量的电极阻挡层材料。CMP产生平整的上表面276。
参考图5c，导电层253被淀积在衬底表面上，并被图形化以形成底部电极。金属氧化物陶瓷层255被淀积在衬底上，覆盖电极和阻挡层275。组成成分能被调整，以减少扩散出来的过量可移动物质的数量。
进行退火，以便把金属氧化物陶瓷转变为具有良好电特性的所要求的相。导电层257被淀积在金属氧化物陶瓷上，以形成顶部电极。作为变通，在淀积金属氧化物陶瓷之后进行预退火，以便部分或全部形成铁电相，然后，为了促进晶粒生长以获得需要的电特性，并确保清晰的金属氧化物陶瓷/电极界面，如果需要，则在形成顶部电极之后进行退火，以便把金属氧化物陶瓷完全转变为铁电相。执行附加的处理以完成铁电存储IC。
图6a-b示出了本发明的另一个实施方案。参考图6a，衬底201包含如前所述的部分形成的存储单元。根据本发明的阻挡层275被淀积在ILD 260上。
参考图6b，附加的ILD层261被形成在阻挡层275上。附加的ILD层，尽管不是必须的，能够用与ILD层260相同的材料形成。接着，借助于对ILD层261和其下面的层进行图形化以暴露扩散区212而形成接触插头240。淀积导电材料，将窗口填充。过量的导电材料可以通过例如化学机械抛光(CMP)加以清除，以形成接触插头240。
电极阻挡层251和导电层253被淀积在衬底上，并被图形化，以形成底部电极叠层280。底部电极叠层被接触插头240耦合到扩散区212。
导电层253被形成在ILD层260上。该导电层包含阻挡过量可移动物质穿过它扩散的导电材料。该导电材料最好不与后续形成的金属氧化物陶瓷255起反应。该导电层能通过例如溅射、物理气相淀积、或CVD来形成。导电层的其它淀积工艺也是有用的。
在一个实施方案中，导电材料在退火期间发生氧化。形成的氧化物能够从基底电极材料分凝并填充晶粒边界之间的间隙，从而阻挡可移动物质的扩散。氧化物也能被集中到基底电极材料中，形成完全或高度可混合的材料，与过量可移动物质发生反应以俘获它们。
在一个实施方案中，导电层包含诸如贵金属之类的基底导电材料。贵金属包括举例来说Pt、Pd、Au、Ir、或Rh。贵金属与一种在热处理(退火)期间氧化的金属组合，形成抑制可移动物质扩散的导电层。在一个实施方案中，贵金属与一种选自Ti、Ta、Nb、W、Mo、Mg的金属组合。
金属氧化物陶瓷层255被淀积在衬底上，覆盖电极和阻挡层275。金属氧化物陶瓷的组成成分能被调整，以减少扩散出来的过量可移动物质的数量。
进行退火，以便把金属氧化物陶瓷转变为具有良好电特性的所要求的相。导电层257被淀积在金属氧化物陶瓷上，以形成顶部电极。作为变通，在淀积金属氧化物陶瓷之后，进行预退火，以部分或全部形成铁电相，然后，如果需要，为了促进晶粒生长以获得需要的电特性，并确保清晰的金属氧化物陶瓷/电极界面，在制作顶部电极之后，进行退火，以便把金属氧化物陶瓷完全转变为铁电相。执行附加的处理，以完成铁电存储IC。
图7a-b示出了本发明的又一个实施方案。参考图7a，衬底201包含如前所述的部分形成的存储单元。如所示，插头240的表面凹入到ILD层260的表面下面。电极阻挡层被形成在衬底上，覆盖衬底并填充该凹陷。过量的材料借助于例如CMP被清除，留下电极阻挡层251在插头上面。其他清除过量材料的技术也是有用的。
参考图7b，根据本发明的阻挡层275被淀积在衬底上，覆盖ILD和电极阻挡层。该阻挡层被图形化，将电极阻挡层暴露出来。导电层253被淀积在衬底上并被图形化，以形成底部电极。
金属氧化物陶瓷层255被淀积在衬底上，覆盖电极和阻挡层275。金属氧化物陶瓷的组成成分能被调整，以减少扩散出来的过量可移动物质的数量。进行退火，以便把金属氧化物陶瓷转变为具有良好电特性的所要求的相。导电层257被淀积在金属氧化物陶瓷上，以形成顶部电极。然后进行退火，以确保清晰的金属氧化物陶瓷/电极界面。
作为变通，在淀积金属氧化物陶瓷之后，进行预退火，以部分或全部形成铁电相，然后，如果需要，为了促进晶粒生长以获得需要的电特性，并确保清晰的金属氧化物陶瓷/电极界面，在制作顶部电极之后，进行退火，以便把金属氧化物陶瓷完全转变为铁电相。执行附加的处理，以完成铁电存储IC。
虽然参照各个实施方案已经确切地描述了本发明，但本领域的技术人员将承认，可以对本发明作出修正和改变而不偏离其构思与范围。本发明的范围因此应该不是由参照上面的描述、而是由参照所附权利要求和它们的全部等价范围来确定。

Claims (26)

1.一种半导体器件，包括：
衬底上的电介质层；
形成在部分电介质层上的导电层；
电介质层和导电层上的金属氧化物陶瓷层，其中金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及
电介质层上分隔金属氧化物陶瓷和衬底的阻挡层，该阻挡层减少过量可移动物质从金属氧化物陶瓷向衬底中的扩散，其中该阻挡层包括与含Bi的过量可移动物质起反应的材料。
2.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含早期过渡金属的氧化物。
3.按照权利要求2所述的半导体器件，其特征在于，早期过渡金属的氧化物选自Sc2O3、Y2O3、ZrO2、HfO2、V2O5、Nb2O5、Ta2O5、和TiO2。
4.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含TiO2或Ta2O5。
5.按照权利要求2所述的半导体器件，其特征在于，早期过渡金属的氧化物进一步与镧系元素氧化物组合。
6.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含选自Pr2O3、Ho2O3、或La2O3的氧化物，以便在与过量可移动物质反应之后分别形成PrBi3Ti3O12、HoBi3Ti3O12、和LaBi3Ti3O12。
7.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含钛酸盐(Ti)氧化物，其通式为MTiO3，其中M包含至少一种选自Ca、Sr、和Ba的元素。
8.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含选自SrTiO3、BaTiO3、和(Ba，Sr)TiO3的氧化物。
9.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含碱土金属的氧化物。
10.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含选自MgO、CaO、SrO、和BaO的氧化物。
11.按照权利要求1所述的半导体器件，其特征在于，阻挡层包含过渡金属的氮化物。
12.按照权利要求11所述的半导体器件，其特征在于，氮化物选自：
TiNx、ZrNx、和HfNx，其中0＜x＜1；
TaNx和NbNx，其中0＜x＜1.5；以及
WNx和MoNx，其中0＜x＜2。
13.一种半导体器件，包括：
衬底上的电介质层；
形成在部分电介质层上的导电层；
电介质层和底部电极导电层上的金属氧化物陶瓷层，其中金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及
电介质层上分隔金属氧化物陶瓷和衬底的阻挡层，该阻挡层包含足够密的材料，密得足以阻挡包含Bi的过量可移动物质从金属氧化物陶瓷迁移到衬底内，其中所述材料包含选自Al2O3、Sc2O3、Y2O3、MgO、BeO、TiO2、和Ta2O5的氧化物。
14.一种半导体器件，包括：
衬底上的电介质层；
形成在部分电介质层上的导电层；
电介质层和导电层上的金属氧化物陶瓷层，其中金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及
电介质层上分隔金属氧化物陶瓷和衬底的阻挡层，其中，阻挡层包含包括第一和第二阻挡层的阻挡层叠层，第一阻挡层对于过量可移动物质有小的扩散常数，使得第一阻挡层阻止所述过量可移动物质的通过，而第二阻挡层与可移动物质有高反应度，使得所述过量可移动物质与第二阻挡层起反应，并被捕获于其中。
15.按照权利要求14所述的半导体器件，其特征在于，第一阻挡层在电介质层上面，而第二阻挡层在第一阻挡层上面。
16.一种制作半导体器件的方法，包含：
提供其表面上包括具有电介质层的部分形成的半导体器件的衬底；
在电介质层上淀积阻挡层；
在电介质层上淀积导电层并图形化导电层，以形成底部电极；
在衬底上淀积金属氧化物陶瓷层，该金属氧化物陶瓷层覆盖阻挡层和底部电极，其中，金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及
对衬底进行退火，以产生具有良好电特性的金属氧化物陶瓷，其中退火引起过量可移动物质从金属氧化物陶瓷扩散，
其中，阻挡层分开金属氧化物陶瓷和衬底，并减少过量可移动物质向衬底的扩散，该阻挡层包括与含Bi的过量可移动物质起反应的材料。
17.按照权利要求16所述的方法，其特征在于，阻挡层包含早期过渡金属的氧化物。
18.按照权利要求17所述的方法，其特征在于，早期过渡金属的氧化物选自Sc2O3、Y2O3、ZrO2、HfO2、V2O5、Nb2O5、Ta2O5、和TiO2。
19.按照权利要求16所述的方法，其特征在于，阻挡层包含钛酸盐(Ti)氧化物，其通式为MTiO3，其中M包含至少一种选自Ca、Sr、和Ba的元素。
20.按照权利要求16所述的方法，其特征在于，阻挡层包含碱土金属的氧化物。
21.按照权利要求16所述的方法，其特征在于，阻挡层包含过渡金属的氮化物。
22.一种制作半导体器件的方法，包含：
提供其表面上包括具有电介质层的部分形成的半导体器件的衬底；
在电介质层上淀积阻挡层；
在电介质层上淀积导电层并图形化导电层，以形成底部电极；
在衬底上淀积金属氧化物陶瓷层，该金属氧化物陶瓷层覆盖阻挡层和底部电极，其中，金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及
对衬底进行退火，以产生具有良好电特性的金属氧化物陶瓷，其中退火引起过量可移动物质从金属氧化物陶瓷扩散，
其中，阻挡层分开金属氧化物陶瓷和衬底，并减少过量可移动物质向衬底的扩散，该阻挡层包含足够密的材料，密得足以减少包含Bi的过量可移动物质从金属氧化物陶瓷迁移到衬底内，其中所述材料包含选自Al2O3、Sc2O3、Y2O3、MgO、BeO、TiO2、和Ta2O5的氧化物。
23.一种制作半导体器件的方法，包含：
提供其表面上包括具有电介质层的部分形成的半导体器件的衬底；
在电介质层上淀积阻挡层；
在电介质层上淀积导电层并图形化导电层，以形成底部电极；
在衬底上淀积金属氧化物陶瓷层，该金属氧化物陶瓷层覆盖阻挡层和底部电极，其中，金属氧化物陶瓷层包括Bi-基金属氧化物陶瓷，而来自该金属氧化物陶瓷的过量可移动物质包括Bi；以及
对衬底进行退火，以产生具有良好电特性的金属氧化物陶瓷，其中退火引起过量可移动物质从金属氧化物陶瓷扩散，
其中，淀积阻挡层的步骤包含淀积第一和第二阻挡层以形成阻挡层叠层，第一阻挡层对于过量可移动物质有小的扩散常数，使得第一阻拦层阻止所述过量可移动物质的通过，而第二阻挡层与可移动物质有高反应度，使得所述过量可移动物质与第二阻挡层起反应，并被捕获于其中。
24.按照权利要求23所述的方法，其特征在于，第一阻挡层在电介质层上面，而第二阻挡层在第一阻挡层上面。
25.按照权利要求17至21的其中任一所述的方法，其特征在于，阻挡层以金属的形式被淀积，并被氧化以形成阻挡层。
26.按照权利要求17至21的其中任一所述的方法，其特征在于，阻挡层被淀积成具有不足的氧含量，以形成低价氧化物，并被氧化形成阻挡层。
CNB998146153A 1998-12-18 1999-12-08 减少可移动物质从金属氧化物陶瓷的扩散 Expired - Fee Related CN1199287C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/216,372 US6693318B1 (en) 1997-12-18 1998-12-18 Reduced diffusion of a mobile specie from a metal oxide ceramic
US09/216372 1998-12-18

Publications (2)

Publication Number Publication Date
CN1330798A CN1330798A (zh) 2002-01-09
CN1199287C true CN1199287C (zh) 2005-04-27

Family

ID=22806796

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998146153A Expired - Fee Related CN1199287C (zh) 1998-12-18 1999-12-08 减少可移动物质从金属氧化物陶瓷的扩散

Country Status (6)

Country Link
EP (1) EP1142027A1 (zh)
JP (1) JP2003536239A (zh)
KR (1) KR20010086116A (zh)
CN (1) CN1199287C (zh)
TW (1) TW478176B (zh)
WO (1) WO2000038247A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284548A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体記憶装置及びその製造方法
KR100399074B1 (ko) 2001-04-27 2003-09-26 주식회사 하이닉스반도체 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법
JP2003017661A (ja) * 2001-06-29 2003-01-17 Sony Corp 半導体装置及びその製造方法
JP4467229B2 (ja) * 2001-09-12 2010-05-26 株式会社ハイニックスセミコンダクター 半導体素子の製造方法
KR20030028044A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
WO2005122260A1 (ja) * 2004-06-11 2005-12-22 Fujitsu Limited 容量素子、集積回路および電子装置
US8134865B2 (en) * 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
JP6308554B2 (ja) * 2014-08-26 2018-04-11 国立研究開発法人物質・材料研究機構 誘電体薄膜
CN104992777B (zh) * 2015-05-28 2017-05-24 苏州新材料研究所有限公司 一种双轴织构缓冲层结构
CN108018525B (zh) * 2016-11-01 2020-01-17 中国科学院上海硅酸盐研究所 一种Bi9Ti3Fe5O27层状多铁外延薄膜及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0540993A1 (en) * 1991-11-06 1993-05-12 Ramtron International Corporation Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5541807A (en) * 1995-03-17 1996-07-30 Evans, Jr.; Joseph T. Ferroelectric based capacitor for use in memory systems and method for fabricating the same
JP3319928B2 (ja) * 1995-12-13 2002-09-03 シャープ株式会社 半導体メモリ素子の製造方法
DE19640246A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle

Also Published As

Publication number Publication date
CN1330798A (zh) 2002-01-09
WO2000038247A1 (en) 2000-06-29
TW478176B (en) 2002-03-01
JP2003536239A (ja) 2003-12-02
EP1142027A1 (en) 2001-10-10
KR20010086116A (ko) 2001-09-07

Similar Documents

Publication Publication Date Title
US6500678B1 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
KR100718267B1 (ko) 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
CN1148805C (zh) 铁电电容器、铁电/cmos集成结构及其制造方法
US6596547B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6635497B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
CN1203534C (zh) 减轻由于金属氧化物陶瓷的移动物质扩散造成的金属氧化物陶瓷退化
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
US20040101977A1 (en) Low thermal budget fabrication of ferroelectric memory using RTP
CN1199287C (zh) 减少可移动物质从金属氧化物陶瓷的扩散
US6528328B1 (en) Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing
US20030119251A1 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
KR100422893B1 (ko) 기판 속으로 금속 산화물 세라믹으로부터의 모빌 이온 확산을 감소시키는 방법
CN1236987A (zh) 制造铁电集成电路的方法
JP4214553B2 (ja) 誘電体キャパシタおよび不揮発性メモリ
EP0968979A1 (en) Etching of Bi-based metal oxides ceramics
JP4230243B2 (ja) 半導体装置及びその製造方法
US6693318B1 (en) Reduced diffusion of a mobile specie from a metal oxide ceramic
JP4225300B2 (ja) 半導体装置
CN1333918A (zh) 具有结晶学结构的Bi－基氧化物陶瓷膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1042986

Country of ref document: HK