TW478176B - Reduced diffusion of a mobile specie from a metal oxide ceramic - Google Patents

Reduced diffusion of a mobile specie from a metal oxide ceramic Download PDF

Info

Publication number
TW478176B
TW478176B TW088122022A TW88122022A TW478176B TW 478176 B TW478176 B TW 478176B TW 088122022 A TW088122022 A TW 088122022A TW 88122022 A TW88122022 A TW 88122022A TW 478176 B TW478176 B TW 478176B
Authority
TW
Taiwan
Prior art keywords
barrier layer
semiconductor device
layer
metal oxide
barrier
Prior art date
Application number
TW088122022A
Other languages
English (en)
Inventor
Frank S Hintermaier
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/216,372 external-priority patent/US6693318B1/en
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW478176B publication Critical patent/TW478176B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印製 478176 A7 __B7_ 五、發明說明(f ) 發明之領域 一般而言,本發明傺有關於使用於積體電路(1C)中的 金屬氧化物陶瓷膜。更待別地是,本發明像關於減少遷 移物擴散進入該基板中。 發明之背景 金屬氧化物陶瓷材料在I C上的使用已被研究。例如, 鐵電質或可轉型為鐵電質的金屬氧化物陶瓷基於其高永 久極性(2Pr)及可靠的長期儲存特性而相當有用。諸如 超導體等非鐵電質金屬氧化物亦已被研究。 諸如溶膠凝膠法、化學氣相沈積法(CVD)、濺鍍法或 脈衝式雷射沈積法(P L D )等各種技術已被開發用於沈積 鐵電膜於一基板上。例如,該技術被説明於Budd等人所 發表之 Brit. Ceram. S o c . Ρ r ο c . , 36,ρ107(1985);
Brierley等人所發表之 Ferroelectrics,91,pl81(1989) ;Takayama等人所發表之 J,Appl.Phys.,65,pl666(1989) ;Moriinoto等人所發表之 J.Jap.Appl.Phys.318 ,9296 (1992);以及審査中之美國專利申請案第USSN 08/975,087號,標題為"適用於整體進入鐵電記億裝置 之鉍陶瓷薄膜之製備中之利用B-雙酮鹽鉍先驅物之低溫 C V D方法”;第u S S N 0 9 / 1 0 7,8 6 1號,檫題為”非晶形沈積 金屬氧化物陶瓷膜”其在此皆併入本案以為參考資料。 金屬氧化物陶瓷通常傺於相當高溫下以後沈積熱製程 處理,以製造具有希冀電性的材料。例如,諸如緦鉍鉅 酸鹽(SBT)等部分鉍基氧化物陶瓷像以,,鐵退火”熱處理 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1 ----------------------------^ —tT---------$· m 礞 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 478176 A7 B7___ 五、發明說明(> ) ,該鐵退火會將剛沈積的薄膜變態為鐵電相。在該剛沈 積的薄膜變態為鐵電相後,繼續進行該鐵退火,而使得 該薄膜的晶粒尺寸成長(大於約18Qnin),以獲得極佳的 永久極性。其他種類的金屬氧化物陶瓷可被沈積為鐵電 質。例如,鉛鉻鈦酸鹽(Ρ Ζ Τ )通常在較高溫被沈積,諸 如高於5 G G °C ,而形成具有鐵電性之鈣鈦礦相的剛沈積 薄膜。雖然PZT被沈積為鐵電質,惟一後沈積熱製程仍 為所需,以改良其電性。 該金屬氧化物陶瓷通常包含一遷移物。該後沈積熱處 理的高溫將使得遷移物由該金屬氧化物陶瓷層擴散出。 由金屬氧化物陶瓷層擴散出之遷移物的數量被稱為”過 量遷移物”。該遷移物可為原子、分子或化合物的形式 。過量遷移物的擴散對於良率有負面的衝擊。在後沈積 熱處理期間,該過量的遷移物可容易地遷移至1C的其他 區域,諸如基板。此可以造成短路和/或改變其他裝置 區域的電性,諸如擴散區。 鑑於前述的說明,扭轉過量遷移物由金屬氧化物陶瓷 層擴散所造成的負面效果為所希冀。 發明之概要 本發明僳關於金屬氧化物陶瓷膜及其在I C中的應用。 更特別地是,本發明將減少來自金屬氧化物陶瓷的過量 遷移物進入基板的擴散。 根據本發明,一袓障層被設置。該阻障層作為擴散阻 絶物,以減少或降低該過量遷移物的擴散。在一實施例 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------------1—tr—-------$· ·0 (請先閱讀背面之注意事項再填寫本頁) 478176 A7 B7 五、發明說明(々 經濟部智慧奸
中,該阻 瓷與基板 在一實 料。該反 一個實施 移物穿經 具有極小 散路徑延 在另一 無或無吸 物強烈反 亦可被使 在另一 組成被選 的電性無 數可被控 。在一實 降低,而 圖式之簡 第1 J1 障層被 隔離。 施例中 應將遷 例中, 。再者 晶粒的 伸,而 個實施 引性交 應及高 用。 個實施 擇以減 負面影 制,以 施例中 減少遷 單說明 示 表 設置於一基板上,而將該金羼氧化物陶 ,該阻絶物包含 移物捕捉,而避 該阻障層包含一 ,一種 材料傺 使得遷 例中, 互作用 遷移物 例中, 少或降 礬。此 減少過 ,氯化 移物的 包含非晶 相當有用 移物的擴 該阻障層 的晶粒表 遷移活化 該金屬氧 低該遷移 外,該金 量遷移物 劑對氧化 擴散。 一種與遷移物反應的材 免其穿經阻障層。在另 緻密性材料,以抑制遷 質材料的阻障層或一種 。該材料將遷移物的擴 散更困難。 包含一種與遷移物幾乎 面。此外,具有與遷移 能之晶粒表面的阻障物 化物陶瓷的化學計量或 物的擴散,且對於材料 屬氧化物陶瓷的沈積參 由金屬氧化物陶瓷擴散 劑預製體數量的比例被 (請先閱讀背面之注意事項再填寫本頁) 訂---------%
5)A4 規格(210 X 297 公釐) 施例的示意圖; 例之剖面圖; 本發明之舉例實 本發明之一實施 示根據本發明之一種用於形成裝置的製 表示用於形成本發明之另一個實施例的 -5 - 478176 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(a ) 製程; 第5a-5c圖傺表示一種用於形成本發明之g 一個實施 例的製程; 第6 a - 6 b圖俗表示一種用於形成本發明之另一個實施 例的製程; 第7a-7b圖偽表示一種用於形成本發明之另一個實施 例的製程。 發明之詳細說明 本發明傺關於金屬氧化物陶瓷膜及其在1C中的應用。 更特別地是,本發明僳關於減少來自金屬氧化物陶瓷的 過量遷移物擴散的負面效果。 為便於說明,本發明傺以鐵電記億胞及鐵電電晶體之 内文做說明。然而,本發明通常被應用於金屬氧化物陶 瓷的形成。諸如包含金屬氧化物陶瓷層的鐵電電晶體等 其他應用亦可使用。鐵電電晶體被說明於諸如Miller與 Mcwhorter等人所發表之”鐵電非揮發性記億場效應電晶 體之物理"J.Appl.Physics,73(12),p5999-6010(1992) ;以及待審查中之美國專利申請案第 USSN 09/107, 861 號,標題為"Amorphously Deposited Metal Oxide C e r a mi c F i 1 m s π ,在此併入本案以為參考資料。 參考第1圖,一鐵電記億元件1 0 0的示意圖俗為所示 。如所示,該記億元件包括電晶體110及鐵電電容器150 。該電晶體的第一個電極1 1 1傺連接至位元線1 2 5,而第 二電極1 1 2僳連接至電容器。該電晶體的閘電極被連接 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------------:— ^------— m 0 (請先閱讀背面之注意事項再填寫本頁) 478176 ΚΙ Β7___ 五、發明說明(广) 至字元線1 2 6。 該鐵電電容器包括為鐵電層155所隔離之第一與第二 平板153, 157。該第二平板通常作為記億體陣列中的共 同平板。 複數個記億胞傺與字元線及位元線交互連接,而形成 陣列於記億體1C中。記億胞的存取僳藉由提供適當的電 壓至字元線與位元線,以由電容器謓寫資料而達成。 參考第2圖,根據本發明之一實施例之鐵電記億單元 100的剖面圖傺為所示。該記億單元包含在諸如半導體 晶圓等基板101上的電晶體110。該電晶體包含為通道113 所隔離的擴散區111,112,通道上方為闊極114 。一個 閘極氧化物(未表示於圖中)將閘極與通道隔離。該擴散 區包含P型或η型的摻質。所選擇的摻質種類僳取決於 所希冀之電晶體種類。例如,諸如砷或磷等η型摻質被 使用於η通道裝置,而諸如硼等ρ型摻質被使用於Ρ通 道裝置。依擴散區間的電流方向而定,一個被稱為"汲 極",而另一個被稱為"源極π。”汲極"與"源極"在此被 交互使用,而稱為擴散區。電流通常由源極至汲極。闊 極代表字元線,而擴散區111之一傺以接觸插塞(未表示 於圖中)連接至位元線。 電容器150傺穿經接觸插塞140被連接至擴散區112 。 該電容器包含為金屬氣化物陶瓷層155所隔離之底部與 頂端電極153, 157。在一實施例中,金屬陶瓷層包含一 鐵電相或可變態為鐵電質。電極包含一導電材料。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線赢 經濟部智慧財產局員工消費合作社印製 478176 A7 B7_ 五、發明說明(^ ) (請先閱讀背面之注意事項再填寫本頁) 金屬氧化物陶瓷層的組成或化學計量可被修整,而降 低由其擴散之過量遷移物的數量。藉由降低過量遷移物 的擴散,該金屬氧化物將維持正確的組成,而獲得極佳 的電性。 此外,金屬氧化物陶瓷的沈積參數可被控制,而降低 由該金屬氧化物陶瓷擴散出的過量遷移物數量。在一實 施例中,氧化劑對氧化劑之預製體數量的比例被降低, 而降低過量的遷移物擴散。 一中間介電(I L D )層1 6 0被設置,而將不同的記億胞元 件隔離。該ILD層包含諸如二氧化矽或氮化矽等矽酸鹽 玻璃。諸如硼磷矽酸鹽玻璃(BPSG)、硼玻璃(BSG)或磷 玻璃(PSG)等摻雜矽酸鹽玻璃亦可使用。其他種類的介 電材料亦可被使用。 根據本發明之一實施例,一阻障層被設置,而作為過 量遷移物的擴散阻絶物。在一實施例中,該阻障層被設 置於金屬氧化物陶瓷層與基板間,以減少或降低過量遷 移物擴散進入基板。阻障層傜諸如被形成於電容器周圍 的I L D層上,而保護基板不受過量遷移物影響。 經濟部智慧財產局員工消費合作社印製 第3a-b圖表示根據本發明之一實施例之一種用於形成 記億元件的製程。參考第3a圖,一個包含部分形成之裝 置的基板2 G 1傺為所示。如所示,該基板包含一電晶體 210 。該基板為諸如包含矽的半導體晶圓。諸如鍺、砷 化鎵或其他半導體化合物等其他種類的基板皆可被使用 。該基板通常傺以諸如硼等P型摻質輕微摻雑。更多量 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 478176 A7 B7_ 五、發明說明(7 ) 摻雜的基板亦可被使用。具有微量摻雜磊晶層之多量摻 雜基板亦可被使用,諸如P-/P +基板。包含微量摻雜、 多量摻雜或具有微量摻雜磊晶層的多量摻雜基板等N型 摻雜基板亦可被使用。 若為所需,包含有摻質的摻雜井270被設置以避免擊 穿(punchthrough)。該摻雜井偽藉由選擇性地將摻質植 入基板中之形成電晶體的區域而形成。在一實施例中, 該摻雜井係藉由植入諸如硼等P型摻質進入基板而被形 成。該P型摻雜井(P井)作為η通道裝置的摻雜井。包 含諸如砷或磷摻質的η型摻質井(η井)亦可使用於ρ通 道裝置。 擴散區211,212傺藉由將具有第二種電性的摻質選擇 性地植入希冀的基板部分而被形成。在一實施例中,η 型摻質被植入η通道裝置用的ρ型井中,而ρ型摻質被 用於Ρ通道裝置中。亦可進行植入,而將摻質植入擴散 區間的通道區,以調整電晶體的閘極起始電壓(V τ )。 亦可在蘭極形成後,形成擴散區。 各層被沈積於基板上並刻畫,而形成閘極2 1 4 。該閘 極包含諸如閘極氧化物與複晶矽層。該複晶矽傺諸如被 摻雜。在部分狀況中,一金屬矽化物層被形成於該摻雜 複晶矽上,而形成複晶矽-矽化物層,而降低片電阻。 包含矽化鉬、矽化鉅、矽化鎢、矽化鈦或矽化鈷等各種 金屬矽化物皆可被使用。鋁或諸如鎢及鉬等耐高溫金屬 皆可被單獨使用或與矽化物或複晶矽結合使用。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------------ —tr---------線· · (請先閱讀背面之注意事項再填寫本頁) 478176 A7 __B7_ 五、發明說明(J ) (請先閱讀背面之注意事項再填寫本頁) 將擴散區211連接至位元線2 2 5的接觸插塞2 2 0以及被 連接至擴散區212的接觸插塞240可使用諸如單或雙鑲埋 技術等各種熟知的技術,而於電晶體完成後被形成。亦 可使用活性離子蝕刻(RIE)。亦可使用鑲埋與蝕刻技術 的結合。該接觸插塞包含諸如摻雜複晶矽或鎢等導電材 料。其他導電材料亦可被使用。位元線包含諸如鋁或其 他導電材料。一 ILD層2 6 0將記億胞的不同元件隔離。 參考第3b圖,該製程接著形成鐵電電容器。一導電電 極阻障層251被沈積在該ILD層上。該電極阻障物將避免 氧氣擴散進入插塞。該電極阻障物可避免或減少接觸插 塞2 4 G與後續形成之底部電極間的原子遷移。電極阻障 層包含諸如氮化鈦。亦可使用諸如IrSix0y, C e 0 2 T i S i 2或T a S i N X等其他材料。 經濟部智慧財產局員工消費合作社印製 一導電層2 5 3被沈積於電極阻障層上。導電層2 5 3作為 底部電極。該底部電極最好包含一種不與後續沈積之金 屬氣化物陶瓷膜反應的導電材料。在一實施例中,該底 部電極包含諸如Pt,Pd,Au, Ir或Rh等貴金屬。諸如導 電金屬氣化物、導電金屬氮化物或超導氧化物等其他材 料亦可被使用。該導電金屬氧化物、導電金屬氮化物或 超導氧化物最好不與鐵電層反應。導電氧化物包含諸如 I I* 〇x,R h 0X,R u 0X,0 s Οχ,R e Οχ 或 W ο X (其中 X 大於 0 小 於2 )。導電金屬氮化物包含諸如τ i Nx , Z r Ν X (其中X大 -1 0 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 478176 A7 B7_ 五、發明說明(9 ) 於0小於1.1),WNX或TaNx (中X大於0小於1·7)。超導 氧化物包含諸如 YBa2 CU2 〇 7-χ ,Bi2Sr2Ca2Cii30 乂 或 Bi2 S r 2 C a 1 C u 2 〇 x 〇 該電極阻障物與導電層被刻畫,而形成連接至接觸柱 2 4 0的底部電極堆疊2 8 0。一層金屬氧化物陶瓷層被形成 於該底部電極堆疊上。在一實施例中,該金屬氣化物陶 瓷包含一鐵電相,或可變態為鐵電質。 諸如溶膠凝膠法、化學氣相沈積法(C Ο)、濺鍍法、 脈衝式雷射沈積法(PLD)或蒸鍍法等各種技術被用於形 成該金屬氧化物陶瓷層。金屬氣化物陶瓷層最好以CVD 形成。金屬氧化物陶瓷最好以低溫C V D技術沈積。低溫 技術傺説明於待審查中之美國專利申請案第U S S N 0 8 / 9 7 5,G 8 7號,標題為”適用於整體進入鐵電記億裝置 之鉍陶瓷薄膜之製備中之利用B-雙酮鹽鉍先驅物之低溫 CVD方法”,在此併入本案以為參考資料。更特別地是, 金屬氧化物陶瓷層傺使用C V D而以非晶質相沈積。C V D 非晶質沈積金屬氧化物層傺說明於待審査中之美國專利 申請案第U S S N 0 9 / 1 G 7,8 6 1號,檫題為”非晶形沈積金 屬氣化物陶瓷膜”在此皆併入本案以為參考資料。 在一實施例中,金屬氧化物陶瓷包含鉍基金屬氣化物 陶瓷。該鉍基金屬氧化物陶瓷通常以Ya Bife X2 Oc表 示,其中Y包含二價陽離子,而X包含五價陽離子。在 一實施例中,Υ相當於一種或多種由Sr, Ba,Pb及CaK 選擇的元素。在一實施例中,X相當於一種或多種由Ta -1 1 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------ίτ---------線· 0- (請先閱讀背面之注意事項再填寫本頁) 478176 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(^ ) 及N b所選擇的元素。下標” a ”意指在2 X個原子時之Y原 子的數目;下標n b π意指在2 X個原子時之B i原子的數目 ;而下標n c π意指在2 X個原子時之氧原子的數目。 鐵 電 鉍 基 金 屬 氣 化 陶 瓷 最 好 包 含 一層狀 的 鈣 鈦 礦 結 構 , 其 具 有 為 正 電 荷 鉍 氧 化 物 層 [B i : 2 〇 2 ] 2n + 所 隔 離 的 負 電 荷 鈣 鈦 礦 層 [A m _ _1 Β ΙΓ 【0 3ΓΠ+1 ]2 9 其中A = B i 3+ , L3+ , L2+ , C a 2+ , S r 2+ , B a2+ , Ν a 4 .( L = 諸如C e4+ , L a 3+ , Pr 3+ , Ho 3+ 9 Eu 2+ 9 Ub 2+ 等 鑭 条 金 屬);B : Fe 3+ 5 A1 3+ Y3+ , L 3+ 9 T i 4+ 9 Nb 5+ 9 Ta 5+ 9 W6+ , Μ 〇 6+ ; 以及m = 1 , 2 9 3 , 4 9 5〇 在 一 實 施 例 中 該 ί必 基 氧 化 物 陶 瓷包含 Sr Ο 亦 可 使 用 包 含 Sr 與 Ta 的 鉍 基 氧 化 物 〇 該 鉍 基 氧化物 最 好 包 含 以
SrBi2Ta2 09表示的SBT 。該鐵電SBT包含一層狀的鈣 鈦礦結構,其具有為正電荷鉍氧化層所隔離的負電荷S r 與T a氧化物的鈣鈦礦層。該Sr與Ta氧化物的化學計量係 為諸如[S r T a 2 0 7 pn' ,而鉍氧化物層的化學計量傺 為諸如[B i 2 0 2 ] 2n+n ,而形成[S r T a 2 0 7 ] 與 [B i 2 Ο 2 ] 層的交替結構。 S B T的衍生物亦有用。S B T的衍生物包含 Sr a Bib Ta 2-xNbxO 〇 ( 0 < x < 2 ) , SraBibNb2〇c, S r a Bib T 8, 2 〇 c , Sr a—x Bax Bib T a 2 —y N b χ 0 〇 (0~x S a , OS y S 2 ) , S r a -x C ax B i b T a 2-y N b x 0 9 (Ogx^a, 0 ^ y S 2 ) , S r a-x P bxB i b T a 2-y N b x 0 e (0^ x S a , 0 S y S 2 )或 S r a-x-y-2 B axCay P b z Bib T a 2-p N b P 0 c ( 0 < -1 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) ------------------Μ —ir---------il· ·- (請先閱讀背面之注意事項再填寫本頁) 478176 A7 B7_ 五、發明說明(U ) x + y + XSa, 0 g p S 2 ) 〇亦可使用置換或摻雜的鉍基氧化 物,或者具有鑭条金屬的SBT衍生物。 (請先閱讀背面之注意事項再填寫本頁) 在另一個實施例中,該鉍基氧化物陶瓷包含Bi4Ti3〇12 及其衍生物包含如P r B i 3 T i 3 0 i 2,Η ο B i 3 T i 3 0 i 2,
LaB i 3 T i 3 〇 i 2, Bis TiTaO 9 , B i 3 TiNbO 9,SrBi 4 T i 4 0 1 5 , C a B i 4 T i 4 0 15, B a B i 4 T i 4 0 15, P b B i 4 T i 4 〇 1 5, Sri -χ-y-z C axB a x P b z B i 4 T i 4 0 1 5 ( 〇 < χ s 1, 〇 < y ^ 1 , z S 1 ) , Sr 2 Bi4 Ti5 Ois, Ca2 Bi4 Ti5 Ois ,B a 2 B i 4 T i 5 0 is, P b 2 B i 4 T i 5 0 1 8 , Sr 2-x-y-zC^xB^y Pbz Bi5 Ti4 FeO is(0S χέ2, OS y S 2 , OS z g 2 ),
SrBi 5 T i 4 FeO is, C a 2 B i 5 T i 4 FeO is, B a B i 5 T i 4 F e 0 1 8 , P b B i 5 T i 4 FeO 1 8 ^ S r 1 -χ-y-z C ax B a x Pbz B i 5
Ti 4 FeO 18(〇^ xS 1, 〇 ^ y ^ 1 , 0 含 zSl), Bi 5 Ti 3 F e 0 15, L a B i 4 T i 3 F e 0 1 5 , P r B i 4 T i 3 FeOis以及 Bi6 T i 3 F e 0 ! 8 > Big T i 3 Fes 0 2 7 〇 在一實施例中,該鉍基金屬氧化物傺以低溫C V D技術 沈積。在一較佳實施例中,該鉍基金屬氧化物傺以C V D 非晶質地沈積。沈積該鉍基金屬氧化物的溫度傺為諸如 約4 3 0 °C或更低溫,且最好為約3 8 5 - 4 3 G °C。 經濟部智慧財產局員工消費合作社印製 用於形成鉍基氧化物陶瓷的預製體與反應氣體偽説明 於待審查中的美國專利申請案第U S S N 0 8 / 9 7 5,0 8 7號, 標題為”適用於整體進入鐵電記億裝置之鉍陶瓷薄膜之 製備中之利用B-雙酮鹽鉍先驅物之低溫CVD方法", 1997年11月20日申請;USSN 08/960, 915號,標題 為"脱水單核三(/?-雙酮)鉍組成物製造方法”1997 年1 0月3 0日申請;U S S N 0 9 / 1 0 7,8 6 1號,"非晶形沈 -1 3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ~' 經濟部智慧財產局員工消費合作社印製 478176 A7 _B7_ 五、發明說明(^ ) 積金屬氧化物陶瓷膜π 1998年6月30日申請;其皆併入 本案以為參考資料。 ) 預製體可被個別溶解於溶劑条統中,並儲存在傳輸次 条統的個別儲存槽中。該預製體僳於沈積前以正確比例 混合。亦可使用將預製體在單獨的儲存槽中混合。該預 製體應被高度溶解於溶劑条統中。在溶劑糸統中之預製 體的溶解度傺為諸如約0 . 1 - 5 Μ。亦可使用約0 . 1 - 2 Μ或 約0 . 1- 1Μ的溶解度。 鉍基金屬氣化物的組成可被調整,而減少遷移物的擴 散。鉍基金屬氧化物陶瓷的遷移物包含鉍,諸如B i或 Bi 2 〇 3 。由實驗得知,鉍基金屬氧化物陶瓷層的組成 將影響由該層擴散出的遷移物(B i )數量。特別地是,組 成為B i對2 X的比例(化學式Y a B i b X 2 0 c中的b )大於 約2.4的鉍基金屬氧化物陶瓷層將造成明顯地Bi漏失或 擴散。 在一實施例中,鉍基金屬氧化物陶瓷包含b小於或等 於約2 . 4的組成,而減少過量的遷移物擴散。該金屬氧 化物陶瓷層的組成最好包含約1 . 9 5 - 2 . 2的b值,且最 好為 2 · 0- 2 . 2。 Y分子的含量亦影響鉍基金屬氧化物陶瓷的鉍漏失。 其確信減少Y原子的數量(諸如Y缺乏組成)將提供額外 的鉍原子位置,因而減少可由金屬氧化物陶瓷層擴散出 的鉍數量。其優點在於所産生的薄層包含具有極佳電性 的結構。在一實施例中,該金屬氧化物陶瓷層的組成包 -1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------1T---------$· (請先閱讀背面之注意事項再填寫本頁) 478176 A7 ___B7__ 五、發明說明(〇 ) 含約0 . 8 _ 1 · 0的Y對2 X比例(化學式Y a B i b X 2 0 c中的 a )。約0.9- 1.0的數值己被發現有用於減少過量遷移 (請先閱讀背面之注意事項再填寫本頁) 物的擴散,而未劣化鉍基金屬氧化物陶瓷層的電性。 在一較佳實施例中,鉍基金屬氧化物陶瓷包含SBT 。 該S B T包含小於約2 . 4的b值。在一實施例中,該S B T的 組成包含約1·95至2.2的b值,最好為約2.0- 2.2 。該 S B T之S r對2 T a ( a )的比例約為0 · 8 - 1 . 0。 在形成該金屬氧化物陶瓷層後,進行退火。該退火將 剛沈積的金屬氧化物陶瓷變態為具有希冀電性的薄層。 在一實施例中,該退火將剛沈積的金屬氧化物變態為鐵 電相。該退火亦使得鐵電相的晶粒成長,而製造極佳的 電性,諸如高2Pr。該退火通常在約750- 8 “ °C.的氧化 氣氛中進行約1 - 6 0分鐘。亦可使用較低溫。例如,該 退火可在約6 5 Q - 7 5 0 °C的較低溫進行,然而卻需要較長 的退火(諸如約3 0 - 1 2 Q分鐘)而獲得希冀的電性。退火 時間可依希冀的電性而改變。 經濟部智慧財產局員工消費合作社印製 一導電層257被沈積於金屬氧化物陶瓷層上,而形成 頂端電極。該導電層包含諸如Pt,Pd, Au, Ir或Rh等貴 金屬。諸如用於形成底部電極的其他材料亦可使用。在 頂端電極沈積後進行退火偽相當有用,以確保金屬氣化 物陶瓷與電極間的界面良好。將金屬氧化物陶瓷與電極 間之界面回復的退火通常可在約500- 800 °C的氧氣氣氛 (以約5 slni的氧氣流速)中進行約1_ 30分鐘。在電極與 金屬氣化物陶瓷間形成良好的界面傺有益於減少諸如漏 -1 5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 478176 A7 __B7_ 五、發日尽說明(Μ ) 電流。 (請先閱讀背面之注意事項再填寫本頁) 在金屬氧化物陶瓷沈積後進行預退火,而部分地或完 全地形成鐵電相;且若其尚未完全變態,則在沈積頂端 電極後進行另一道退火,而將金屬氧化物陶瓷完全變態 為鐵電相,而改良晶粒成長並確保形成良好的金屬氧化 物陶瓷/電極界面。 該預退火通常在小於7 5 (TC 的溫度進行。在一實施例 ,該預退火在約7 〇 〇 - 7 5 0 °C進行。預退火時間約為5 - 1 0 分鐘。在另一個實施例中,該預退火在低於7 0 0 °C 進行 。在較低溫時,可能需要較長的預退火,而將金屬氧化 物陶瓷部分地或完全變態為鐵電相。 頂端電極通常作為共用電極,而連接記億體陣列中的 其他電容器。該頂端電極及其底下的其他層可依所需被 刻畫,而提供位元線與字元線的接觸窗。進行額外的加 工,而完成鐵電記憶體1C。該額外的加工偽為本技藝所 熟知。例如,該額外的加工包含形成支援電路、最終保 護層、用於測試並連接至引腳架之保護層中的接觸窗, 以及封裝。 經濟部智慧財產局員工消費合作社印製 第4 a - c圖表示本發明的另一個實施例。如所示,基板 2 0 1包含相似於前逑之部分形成的記億胞,而相似的參 考數字標示相似的待徽。 一阻障層2 7 5被沈積於ILD層2 6 0上。在一實施例中, 阻障層包含一種與過量遷移物反應的材料。在鉍基金屬 氧化物陶瓷的狀況中,阻障層包含與鉍遷移物反應的氧 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) f 經濟部智慧財產局員工消費合作社印製 ύ Α7 ___Β7_ 五、發明說明(“) 化物。在一實施例中,阻障層包含由過渡金屬族群所選 擇的氧化物。該氧化物包含諸如s C 2 0 3,Υ 2 0 3,T i 0 2 ,Zr〇2,H f Ο 2 > V 2 〇 5 > Ν b 2 〇 5 » Ta2 〇5 S,Ti〇2 。在一較佳實施例中,阻障層包含Ti〇2與Ta2 05。在 另一個實施例中,該阻障層包含與諸如Pr 2 〇 3,Ho 2 0 3 或La 2 0 3 等鑭条氧化物結合的過渡金屬氧化物,而在 與含鉍過量遷移物反應後形成各阻障層P r B i 3 T i 3 0 i 2 ,HoBi3Ti3〇i2J^ 及 LaBi3Ti3〇i2。 在另一個實施例中,該阻障層包含化學式為MTi03的 鈦,其中M = Ca, Sr及Ba。亦可使用諸如SrTi03, BaTi03 ,(Ba, Sr)Ti03 等鈦酸鹽。由包含鹼土族金屬之氧化 物族群所選擇的氧化物亦可被使用為阻障層。該氧化物 包含諸如MgO,CaO,SrO及BaO。 諸如包含過渡金屬之氮化物等與鉍遷移物反應的其他 材料亦可被使用於形成該阻障層。過渡金屬氮化物包含 諸如 TiNx,Zr NXS Hf Nx ( 0 < x< 1) ; TaNxS: NbNx(0< x< 1 . 5 ) ; W Nx及Μ o Nx ( G < x < 2 )。該氮化物被氧化而形成非 導電性阻障層。 在另一値實施例中,該阻障層包含一緻密材料,其可 減少過量遷移物由金屬氧化物陶瓷遷移進入基板中。在 鉍基金屬氧化物陶瓷的狀況中,足夠緻密而減少鉍遷移 物擴散的材料包含諸如A 1 2 0 3,Sc 2 〇 3 , Y 2 〇 3 , M g 0,B e 0,T i 0 2 及 T a 2 0 5 等氧化物。 該阻障層可以諸如濺鍍、CVD或物理氣相沈積(PVD)等 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------IT---------$· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明(a ) 各種沈積技術形成。其他技術亦可被使用。在一實施例 中,該阻障層傜藉由使用諸如氧化物靶極或在氧氣中的 • i 金屬$E極之濺鍍而沈積在基板上。濺鍍阻障層的溫度通 常約為2 0 0 - 4 0 (TC。諸如約2 G - 2 0 0 °C且最好約2 0 0 °C的 較低濺鍍溫度將産生較細的晶粒,其像為有益的,因為 其將遷移物的擴散路徑延長。諸如大於4 0 0 °C的較高溫 亦可被使用。 在一較佳實施例中,阻障層傺以濺鍍或CVD而以金屬 的形式被沈積。在沈積後,阻障層在氧氣中退火,而將 剛沈積的層變態為氧化物阻障層。該退火基於氧化作用 而使得剛沈積層膨脹,因而增加其密度。 在部分狀況中,該膨脹可産生過量的壓應力。為克服 該壓應力的效果,該阻障層可在張應力下被沈積。張應 力可藉由在約諸如2 ϋ G - 4 G Q °C的高溫沈積該阻障層而被 誘發。 此外,該阻障層可在缺氧的情況下沈積,而形成氧化 物與金屬或次氧化物的混合物。接著在氧氣中進行一退 火,而將阻障層氧化。因為剛沈積的薄膜.包含次氧化物 (氧化態低於最高氧化態的金屬)或混合物或氧化物與金 屬,所以體積膨脹量較小,因而減少壓應力。 在一實施例中,該阻障層包含欽-次氣化物。該鈦-次氧化物的化學計量為諸如T i Οχ,其中X為0 . 5 S X S 1 . 5 。在退火期間,該次氧化物變態為T i 0 2 。該反應被說 明如: -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------衣--------訂---------線· "I (請先閱讀背面之注意事項再填寫本頁) 478176 A7 B7_ 五、發明說明(7 )
TiO 2 : ΤίΟχ +y0 2 ——>Ti02,y = (2-x) /2〇 (請先閱讀背面之注意事項再填寫本頁) 亦可使用包含鉅-次氧化物的阻障層。該鉅-次氧化 物可被表示為T a 0X,其中X約為0 · 5 S X S 2。 在另一個實施例中,該阻障層包含具有第一與第二阻 障層的阻障堆疊。該第一阻障層包含一種具有微小的遷 移物擴散常數的材料,而第二阻障層包含一種與遷移物 具有高反應性的材料。第二阻障層易於吸引遷移物,與 其反應形成穩定的化合物。另一方面,第一阻障層基於 其緻密性而避免遷移物通過。
I 在一實施例中,第二阻障層被形成於該第一阻障層上 。過量的遷移物將與第二阻障層反應而陷於其中。底下 的第一阻障層將基於其緻密性而避免過量遷移物通過。 參考第4b圖,阻障物與ILD層被刻畫,而形成連接擴 散區2 1 2的開口。沈積一導電材料,而將開口瑱充。過 量的導電材料可以諸如化學機槭拋光(C Μ P )移除,而形 成接觸插塞2 4 0。 經濟部智慧財產局員工消費合作社印製 參考第4c圖,一作為底部電極的導電層253被沈積在 基板上,而將阻障層與接觸插塞240覆蓋。一導電電極 阻障層251可在導電層形成前被形成於基板上,而避免 氧氣進入插塞240 。該電極阻障層亦可用於減少接觸插 塞與電極間之原子遷移。將電極阻障物與導電層刻畫, 而形成底部電極堆疊280。底部電極偽以接觸插塞240而 被連接至擴散區2 1 2。 一金屬氧化物陶瓷層255被形成於該底部電極與ILD層 -19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) /〇176 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發叼說明(d) 1。在一實施例中,該金屬氧化物陶瓷包含一鐵電相或 $變態為鐵電相。如上述,該金屬氧化物陶瓷的組成可 被調整,而減少過量遷移物的擴散。 進行退火而將金屬氧化物陶瓷變態為具有極佳電性的 希冀相。將導電層257沈積在金屬氣化物陶瓷上,而形 成頂端電極。亦可在頂端電極2 5 7形成後進行退火。此 外,在金屬氣化物陶瓷沈積後進行預退火,而形成鐵電 #,並在頂端電極形成後進行退火而獲得希冀的電性。 頂端電極通常作為共用電極,而將記億體陣列中的其 他電容器連接。頂端電極及底下的其他層可依所需而被 刻畫,以提供連接至位元線與字元線的接觸開口。進行 額外的加工而完成該鐵電記億I C。 .此外,如第4 d圖所示,一電極阻障層被沈積於I L D層 上並刻畫,而形成電極阻障物2 5 1於插塞2 4 G頂端。沈積 並刻畫一導電材料,而形成底部電極2 5 3 。底部電極將 覆蓋電極阻障物25 1及部分的阻障層2 7 5。該製程接著如 第4 c圖所示。 第5 a - c圖表示本發明的另一個實施例。如所示,基板 2 〇 1包含上述之部分形成的記億胞。根據本發明的一阻 障層275被形成於基板表面上。該阻障層僳使用傳統遮 罩與蝕刻製程被刻畫而形成開口 2 4 1 ,以暴露出插塞表 面。如所示,開口 241僅暴露出插塞24 0表面。亦可使用 提供亦暴露出部分I L D層的開口 2 4 1,如虛線2 4 2所示。 例如,該開口可為後續形成之底部電極的尺寸。其他用 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------IT----------.ii· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 478176 A7 ___B7__ 五、發明說明(Ό 於移除過量電極阻障材料的技術亦可被使用。 參考第5b圖,將一電極阻障層沈積於基板上,而將阻 障物275與電極覆蓋。基板表面可以CMP平坦化,而由阻 障層275表面移除過量的電極阻障物材料。CMP産生一平 坦的頂端表面2 7 6。 參考第5c圖,沈積一導電層253於基板表面並刻畫, 而形成底部電極。將一金屬氣化物陶瓷255沈積於基板 上,而將電極與阻障層275覆蓋。該組成可被調整,而 減少擴散出的過量遷移物數量。 進行退火而將金屬氧化物陶瓷變態為具有極佳電性的 希冀相。將一導電層257沈積在該金屬氣化物陶瓷上, 而形成頂端電極。此外,在金屬氧化物陶瓷沈積後進行 預退火,而部分地或完全地形成鐵電相,若有所需,並 在頂端電極形成後進行退火而將該金屬氧化物陶瓷完全 變態為鐵電相,而改良晶粒成長以獲得希冀的電性,並 確保形成良好的金屬氧化物陶瓷/電極界面。行額外的 加工而完成該鐵電記億1C。 第6a-b圖表示本發明的另一個實施例。參考第6a圖, 基板201包含上逑之部分形成的記億胞。根據本發明的 一阻障層275被沈積於ILD26Q上。 參考第6 b圔,一額外的I L D層2 6 1被形成於該阻障層 2 7 5上。該額外的I L D層(雖非必須)可由與I L D層2 6 0相同 的材料形成。其次,接觸插塞2 4 0僳藉由刻畫I L D層2 6 1 與底下的層而形成,以曝露出擴散區212 。沈積一導電 -2 1- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 經濟部智慧財產局員工消費合作社印制衣 478176 A7 B7_ 五、發明說明(〆) 層,而將開口填充。過量的導電材料可以諸如C Μ P移除 而形成接觸插塞2 4 0。 將一電極阻障層251與導電層253沈積於基板上並刻畫 ,而形成底部電極堆疊280 。該底部電極堆疊傺以接觸 插塞240而被連接至擴散區212。 形成一導電層253於ILD層260上。導電層包含一阻絶 過量遷移物擴散穿經其的導電材料。該導電材料最好不 會與後續形成的金屬氣化物陶瓷255反應。該導電層可 以諸如濺鍍、PVD或CVD形成。其他的導電層沈積製程亦 可使用。 在一實施例中,該導電材料在退火期間氧化。所形成 的氧化物可由電極材料析出並镇充晶界間的間隙,因而 阻絶遷移物擴散。再者,該氧化物可聚集於電極材料中 ,而形成進行反應捕捉過量遷移物的完全或高度互溶材 料。 在一實施例中,導電材料包含一諸如貴金屬之導電材 料。該貴金屬包含諸如P t,P d,A u,I r或R h。該貴金屬 傺與熱處理(退火)期間氧化的金屬結合,而形成抑制遷 移物擴散的導電層。在一實施例中,該貴金屬#與由包 含Ti,Ta,Nb,W ,Mo,Mg之族群所選擇之金屬結合。 將一金屬氧化物陶瓷層255沈積於基板上,而將電極 與阻障層275覆蓋。金屬氧化物陶瓷的組成可被調整, 而減少擴散出的過量遷移物數量。 進行退火而將金屬氧化物陶瓷變態為具有極佳電性的 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------IT---------^· •- (請先閱讀背面之注意事項再填寫本頁) 478176 A7 ___B7__ 五、發明說明(^ ) (請先閱讀背面之注意事項再填寫本頁) 希冀相。將導電層257沈積在金屬氧化物陶瓷上,而形 成頂端電極。此外,在金屬氣化物陶瓷沈積後進行預退 火,而部分地或完全地形成鐵電相,若為所需,則在頂 端電極形成後進行退火而將金屬氧化物陶瓷完全變態成 鐵電相,而改良晶粒成長以獲得希冀的電性,並確保形 成良好的金屬氧化物陶瓷/電極界面。進行額外的加工 而完成該鐵電記憶I C。 第7a-b圖表示本發明的另一個實施例。參考第7a圖, 基板201包含上述之部分形成的記億胞。如所示,插塞 240的表面被挖掘至ILD層260表面下方。形成一電極阻 障層於基板上,而將基板覆蓋並填充凹槽。過量的材料 像以諸如CMP移除,而將電極阻障物251留置於插塞上。 其他用於移除過量材料的技術亦可被使用。 參考第7b圖,根據本發明之一阻障層275被沈積於基 板上,而將I L D與電極阻障物覆蓋。將該阻障層刻畫, 而暴露出電極阻障物。將一導電層253沈積於基板上, 並刻畫形成底部電極。 經濟部智慧財產局員工消費合作社印製 將一金屬氧化物陶瓷層255沈積於基板上,而將電極 與阻障層275覆蓋。該金屬氧化物陶瓷的組成可被調整 ,而減少擴散出之過量遷移物的數量。進行退火而將金 屬氧化物陶瓷變態為具有極佳電性的希冀相。將一導電 層257沈積於金屬氧化物陶瓷上,而形成頂端電極。接 著進行退火,而確保形成良好的金屬氧化物陶瓷/電極 界面。 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 478176 A7 B7 經濟部智慧財產局員工消費合作社印製 發明說明 (^ ) 此 外 9 在 金 屬 氧 化 物 陶 瓷 沈 積 後 進 行 預 退 火 , 而 部 分 地 或 兀 全 地 形 成 鐵 電 相 > 若 為 所 需 5 則 在 頂 端 電 極 形 成 後 進 行 退 火 而 將 金 屬 氧 化 物 陶 瓷 fc±r» 兀 全 ifi± 變 態 成 鐵 電 相 9 而 改 良 晶 粒 成 長 以 獲 得 希 冀 的 電 性 並 確 保 形 成 良 好 的 金 屬 氧 化 物 陶 瓷 / 電 極 界 面 〇 進 行 額 外 的 加 工 而 兀 成 該 鐵 電 記 億 I C 0 雖 然 本 發 明 已 被 特 別 地 表 示 並 參 考 各 種 實 施 例 做 說 明 9 惟 應 為 熟 習 本 技 藝 之 人 士 所 辨 別 地 是 改 良 與 改 變 可 在 不 背 離 其 精 神 與 範 m 下 對 本 發 明 為 之 〇 因 此 9 本 發 明 之 範 疇 不 庳 參 考 上 述 説 明 而 被 決 定 9 而 應 參 考 所 附 請 專 利 範 圍 及 其 所 有 相 當 的 範 〇 參 考 符 號 説 明 1 0 0 . 鐵 電 記 億 元 件 11 0 . • · • · 電 晶 體 11 1· 第 一 電 極 11 2 . 第 二 電 極 11 4 . · • · 閘 極 12 5 . 位 元 線 12 6 . 字 元 線 15 0 . 鐵 電 電 容 器 15 3 . 第 一 平 板 15 7 . 第 二 平 板 2 0 1 . 基 板 2 1 0 . 電 晶 體 -24- --------------------訂---------線 (請先閱讀背面t注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 478176 A7 B7 五、發明說明(W ) 經濟部智慧財產局員工消費合作社印製 2 11.. …擴 散 區 2 12.. …擴 散 2 13.. …通 道 區 2 14.. …閘 極 2 2 0.. …接 觸 插 塞 2 2 5.. • · ·位 元 線 240.., …接 觸 插 塞 2 5 1.. …阻 障 層 2 5 3… …導 電 層 2 5 5… …金 屬 氧 化 物 陶瓷層 257... …導 電 層 260... …中 間 介 電 層 270... …井 275... …阻 障 層 2 8 0… …底 部 電 極 堆 簦 -25- (請先閱讀背面之注意事項再填寫本頁) .f-------Jr---------線< 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 478176 A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體裝置,其包括: 於一基板上之介電層; 導電層,其像形成於部分的該介電層上; 金屬氣化物陶瓷層,其傺位於該介電層與底部電極 上; 阻障層,其僳於該介電層上而將金屬氧化物陶瓷與 基板隔離,該阻障層將減少過量遷移物由該金屬氧化 物陶瓷擴散進入基板中。 2 .如申請專利範圍第1項之半導體裝置,其中該金屬氧 化物陶瓷包括鉍基金屬氧化物陶瓷。 3. 如申請專利範圍第2項之半導體裝置,其中該過量的 遷移物包括鉍。 4. 如申請專利範圍第3項之半導體裝置,其中該阻障層 包括與含鉍過量遷移物反應的材料。 5. 如申請專利範圍第4項之半導體裝置,其中該阻障層 包括過渡金屬的氧化物。 6 .如申請專利範圍第5項之半導體裝置,其中該氧化物 偽由包括 Sc203,Y 2 〇 3 , TiO 2 , ZrO 2 , H f 0 2 , V 2 〇 5 , Nb 2 〇 5 , Ta205及Ti02組成的族群中所 選擇的氧化物。 7 .如申請專利範圍第4項之半導體裝置,其中該阻障層 包括 TiO 2 或 Ta 2 0 5。 8.如申請專利範圍第7項之半導體裝置,其中該過渡金 屬氧化物更與鑭条氧化物結合。 -26- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 478176 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 9. 如申請專利範圍第4項之半導體裝置,其中該阻障層 俗由包括Pr203,Ho2〇3及La203 組成之族群所 選擇的氣化物,而在與過量遷移物反應後形成 PrBi 3 Ti3 012, HoBi 3 Ti 3 〇 !似及 L a B i 3 Ti3 0"c 10. 如申請專利範圍第4項之半導體裝置,其中該阻障 層包括化學式為Μ T i 0 3的鈦氧化物,其中Μ包含至少 一種由Ca,Sr*及B a組成之族群所選擇的元素。 11. 如申請專利範圍第4項之半導體裝置,其中該阻障 層傺由包括 SrTiO 3,BaTiO 3, (Ba,Sr ) TiO 3 組成 之族群所選擇的氣化物。 12. 如申請專利範圍第4項之半導體裝置,其中該阻障 層包括鹸土族金屬之氧化物。 13. 如申請專利範圍第4項之半導體裝置,其中該阻障 層像由包括MgO,CaO,SrO及BaO組成之族群所選擇的 氧化物。 1 4 .如申請專利範圍第4項之半導體裝置,其中該阻障 層包括過渡金屬之氮化物。 經濟部智慧財產局員工消費合作社印製 15. 如申請專利範圍第14項之半導體裝置,其中該氮化 物僳由包括下列物質的族群所選擇之氮化物: TiNx, 2?^及 Hf Νχ, 0 < x< 1 ; TaNx,及 NbNx, 0< x< 1 . 5,·以及 W Nx S Μ ο Νχ , 0<x<2〇 16. 如申請專利範圍第3項之半導體裝置,其中該阻障 層包括一緻密材料,其可減少含鉍過量遷移物由金屬 -2 7 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 478176 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 氧化物陶瓷遷移進入基板中。 17. 如申請專利範圍第16項之半導體裝置,其中該阻障 層俗由包括 A1203, Sc203,Y203,MgO, BeO, Ti02及了&2 05組成之族群中所選擇的氧化物。 18. 如申請專利範圍第3項之半導體裝置,其中該阻障 層包括具有第一與第二阻障層的阻障堆疊,該第一阻 障層包括一種具有微小的過量遷移物擴散常數的材料 ,而第二阻障層包含一種與遷移物具有高反應性的材 料。 19. 如申請專利範圍第18項之半導體裝置,其中該第一 阻障層傺位於介電層上,而第二阻障層傺位於該第一 阻障層上。 20. 如申請專利範圍第19項之半導體裝置,其中該第二 阻障層易於吸引遷移物,以形成穩定的化合物,而第 一阻障層基於其緻密性而阻絶過量遷移物通過。 21. —種用以形成半導體裝置的方法,包括: 提供包含於其表面上具有介電層之部分形成半導體 裝置的基板; 沈積阻障層於該介電層上; 沈積導電層於該介電層上並刻畫該導電層,而形成 底部電極; 沈積金屬氧化物陶瓷層於基板上,該金屬氧化物陶 瓷層將阻障層與底部電極覆蓋;以及 將基板進行退火而製造具有極佳電性的金屬氧化物 -28- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 478176 A8 B8 C8 D8 六、申請專利範圍 成 造 量 將 過 火 少 退 減 該 將 中 層 專 其,障z 1 i 明 ,散阻 瓷擴該 陶瓷.¾ 陶 物 化 〇 氧 中 屬 板 金 基 由 入 物 進 移 散 遷 擴 量 過 物 移 遷 項 1X 2 第 圍 範 利 物 化 氧 屬 金 該 中 其 法 方 之 包_ Φ- 瓷S 陶如 括 瓷 陶 物 化 氧 屬 金 基 鉍 物 移 遷 量 過 該 中 其 法 方 之 項 2 2 第 圍 IB 利 專 請 括 包 層 障 阻 該 中 其 法 方 之 項 3 2 第. 圍 IB 利 專 ί I 申 括 Ρ Ϊ $ 包 · 料 •材 的 應 反 物 移 遷 量 過 .鉍 含 與 括 包 層 障 阻 該 中 其 法 方 之 項 4 2 第 圍 範 利 專 請 申 如 過 物 第 , 圍 3 物 ο 範 化 2 氧利SC 的專括 屬請包 金申由 渡»偽 化 韋 該 中 其 法 方 之 項 及 ο 中 Hf群 ,族 2 的 ro成 Z組 (請先閱讀背面之注意事項再填寫本頁) i 請纟 擇 m 為 申 選 D式 所.$化 由 •I 種 一 少 至 含 包. Μ 中 其 物 化 氧 物丨鈦 圍 化Ϊ的 氧 之 者 第 圍 範 ΑΛ3* 利 專 括 包 層 障 阻 該 中 其 法 方 之 素 元 的 擇 選 所 群 族 之 成 組 a B 及 經濟部智慧財產局員工消費合作社印製 括 包 層 障 阻 該 中 其 法 方 之 項 4 2 第 圍 範 利 專 請 Φ 如 物 化 氣 之 屬 金 族 土 齡 括 包 層 障 阻 該 中 其 法 方 之 項 4 2 第 圍 範 利 專 請 申 如 物化氣 屬金 由物移遷 ,量法 之^ ί 含 項/ 3 少物豸可 圍 化 其 MJ«, rv_io4 之纟料 屬 金M密 渡卩緻過$ 一 括 包 層 障 阻 該 中 其 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 478176 A8 B8 C8 D8 六、申請專利範圍 陶瓷遷移進入基板中。 (請先閱讀背面之注意事項再填寫本頁) 31.如申請專利範圍第3 0項之方法,其中該阻障層像由 包括 AI2 〇 3 » S c 2 〇 3,Y 2 〇 3,M g 0 , B e 0 , T i Ο 2 及Ta2 05組成之族群中所選擇的氧化物。 32 .如申請專利範圍第23項之方法,其中用於沈積該阻 障層的步驟包括沈積第一與第二阻障層而形成一阻障 堆疊,該第一阻障層包括一種具有微小的過量遷移物 擴散常數的材料,而第二阻障層包括一種與遷移物具 有高反應性的材料。 33 .如申請專利範圍第32項之方法,其中該第一阻障層 偽位於介電層上,而第二阻障層傺位於該第一阻障層 上。 34. 如申請專利範圍第33項之方法,其中該第二阻障層 易於吸引遷移物,以形成穩定的化合物,而第一阻障 層基於其緻密性而阻絶過量遷移物通過。 35. 如申請專利範圍第25, 26,27, 28,29或31項之方 法,其中該阻障層傺以金屬的形式被沈積並被氧化而 形成阻障層。 經濟部智慧財產局員工消費合作社印製 36. 如申請專利範圍第25, 26, 27,28,29或31項之方 法,其中該阻障層傺缺氧狀態被沈積而形成一次氧化 物,並被氧化而形成該阻障層。 -30- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
TW088122022A 1998-12-18 1999-12-15 Reduced diffusion of a mobile specie from a metal oxide ceramic TW478176B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/216,372 US6693318B1 (en) 1997-12-18 1998-12-18 Reduced diffusion of a mobile specie from a metal oxide ceramic

Publications (1)

Publication Number Publication Date
TW478176B true TW478176B (en) 2002-03-01

Family

ID=22806796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088122022A TW478176B (en) 1998-12-18 1999-12-15 Reduced diffusion of a mobile specie from a metal oxide ceramic

Country Status (6)

Country Link
EP (1) EP1142027A1 (zh)
JP (1) JP2003536239A (zh)
KR (1) KR20010086116A (zh)
CN (1) CN1199287C (zh)
TW (1) TW478176B (zh)
WO (1) WO2000038247A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI422025B (zh) * 2008-05-06 2014-01-01 Macronix Int Co Ltd 應用於電阻式隨機存取記憶體之電脈衝電壓操作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284548A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体記憶装置及びその製造方法
KR100399074B1 (ko) * 2001-04-27 2003-09-26 주식회사 하이닉스반도체 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법
JP2003017661A (ja) * 2001-06-29 2003-01-17 Sony Corp 半導体装置及びその製造方法
JP4467229B2 (ja) * 2001-09-12 2010-05-26 株式会社ハイニックスセミコンダクター 半導体素子の製造方法
KR20030028044A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
KR101079757B1 (ko) 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
WO2005122260A1 (ja) * 2004-06-11 2005-12-22 Fujitsu Limited 容量素子、集積回路および電子装置
JP6308554B2 (ja) * 2014-08-26 2018-04-11 国立研究開発法人物質・材料研究機構 誘電体薄膜
CN104992777B (zh) * 2015-05-28 2017-05-24 苏州新材料研究所有限公司 一种双轴织构缓冲层结构
CN108018525B (zh) * 2016-11-01 2020-01-17 中国科学院上海硅酸盐研究所 一种Bi9Ti3Fe5O27层状多铁外延薄膜及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5541807A (en) * 1995-03-17 1996-07-30 Evans, Jr.; Joseph T. Ferroelectric based capacitor for use in memory systems and method for fabricating the same
JP3319928B2 (ja) * 1995-12-13 2002-09-03 シャープ株式会社 半導体メモリ素子の製造方法
DE19640246A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI422025B (zh) * 2008-05-06 2014-01-01 Macronix Int Co Ltd 應用於電阻式隨機存取記憶體之電脈衝電壓操作方法

Also Published As

Publication number Publication date
WO2000038247A1 (en) 2000-06-29
EP1142027A1 (en) 2001-10-10
KR20010086116A (ko) 2001-09-07
JP2003536239A (ja) 2003-12-02
CN1199287C (zh) 2005-04-27
CN1330798A (zh) 2002-01-09

Similar Documents

Publication Publication Date Title
US6495878B1 (en) Interlayer oxide containing thin films for high dielectric constant application
US20040211998A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
TW478176B (en) Reduced diffusion of a mobile specie from a metal oxide ceramic
CN1337068A (zh) 具有铁电薄膜的铁电存储器及其制造方法
KR19990013720A (ko) 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀
JP2001511600A (ja) 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程
JP7015011B2 (ja) 強誘電性誘電材料の多段階堆積
KR20020015048A (ko) 높은 유전상수 어플리케이션용 금속 옥사이드 박막
KR100422892B1 (ko) 모빌 스피시 확산으로 인한 금속 산화물 세라믹의 열화를 감소시키는 방법
KR20000062325A (ko) 집적회로전극구조 및 이것의 제조공정
US6639262B2 (en) Metal oxide integrated circuit on silicon germanium substrate
TWI228798B (en) Barrier for capacitor over plug structures
CN1334966A (zh) 减少移动离子从金属氧化物陶瓷向衬底的扩散
US20150221516A1 (en) Process-compatible sputtering target for forming ferroelectric memory capacitor plates
JP2002521820A (ja) 層状超格子材料の製造および層状超格子材料を含む電子デバイスを作製するための低温プロセス
US6693318B1 (en) Reduced diffusion of a mobile specie from a metal oxide ceramic
US20040023416A1 (en) Method for forming a paraelectric semiconductor device
KR20000014361A (ko) 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법
KR20000025935A (ko) 강유전체 전계효과 트랜지스터 및 그의 제조방법
JP2004363492A (ja) 半導体装置及びその製造方法
CN112259552A (zh) 一种铁电场效应晶体管存储器及其制备方法
JPH04184911A (ja) 薄膜コンデンサ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees