JPH09153597A - 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 - Google Patents

強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子

Info

Publication number
JPH09153597A
JPH09153597A JP8036041A JP3604196A JPH09153597A JP H09153597 A JPH09153597 A JP H09153597A JP 8036041 A JP8036041 A JP 8036041A JP 3604196 A JP3604196 A JP 3604196A JP H09153597 A JPH09153597 A JP H09153597A
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric thin
ferroelectric
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8036041A
Other languages
English (en)
Other versions
JP3188179B2 (ja
Inventor
Maho Ushikubo
真帆 牛久保
Yasuyuki Ito
康幸 伊藤
Seiichi Yokoyama
誠一 横山
Hironori Matsunaga
宏典 松永
Masayoshi Koba
正義 木場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP03604196A priority Critical patent/JP3188179B2/ja
Priority to DE69632769T priority patent/DE69632769T2/de
Priority to EP96306608A priority patent/EP0766292B1/en
Priority to US08/713,651 priority patent/US5851841A/en
Publication of JPH09153597A publication Critical patent/JPH09153597A/ja
Application granted granted Critical
Publication of JP3188179B2 publication Critical patent/JP3188179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、成膜温度の低温化及び短時間化、
リーク電流の低減、製造プロセスの簡略化が可能なＢｉ
系層状構造化合物から成る強誘電体薄膜素子の製造方
法、強誘電体薄膜素子、及び強誘電体メモリ素子を提供
することを目的としている。 【解決手段】 基板上に下部電極層と強誘電体薄膜と上
部電極層とを順番に備える強誘電体薄膜素子の製造方法
において、基板上に形成された前記下部電極層の表面に
金属を含む前駆体溶液を塗布する工程（Ｓ１０）と、塗
布された前駆体溶液を加熱して溶媒のみを除去して乾燥
する工程（Ｓ１１）と、乾燥された前駆体を加熱して強
誘電体薄膜を形成する第１の熱処理工程（Ｓ１３）と、
強誘電体薄膜上に上部電極層を形成した後に、１気圧よ
り低いガス圧力雰囲気中にて加熱する第２の熱処理工程
（Ｓ１５）とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メモリ素子、焦電
センサ素子、圧電素子等に用いられる強誘電体薄膜素子
の製造方法、強誘電体薄膜素子、強誘電体メモリ素子に
関するものである。
【０００２】
【従来の技術】強誘電体薄膜は、自発分極、高誘電率、
電気光学効果、圧電効果、及び焦電効果等の多くの機能
をもつので、広範なデバイス開発に応用されている。例
えば、その焦電性を利用して赤外線リニアアレイセンサ
に、また、その圧電性を利用して超音波センサに、その
電気光学効果を利用して導波路型光変調器に、その高誘
電性を利用してＤＲＡＭやＭＭＩＣ用キャパシタにと、
様々な方面で用いられている。
【０００３】それらの広範な応用デバイス開発の中で
も、近年の薄膜形成技術の進展に伴って、半導体メモリ
技術との組み合わせにより、高密度でかつ高速に動作す
る強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛んで
ある。強誘電体薄膜を用いた不揮発性メモリは、その高
速書き込み／読み出し、低電圧動作、及び書き込み／読
み出し耐性の高さ等の特性から、従来の不揮発性メモリ
の置き換えだけでなく、ＳＲＡＭやＤＲＡＭに対する置
き換えも可能なメモリとして、実用化に向けの研究開発
が盛んに行われている。
【０００４】このようなデバイス開発には、残留分極
（Ｐｒ）が大きくかつ抗電場（Ｅｃ）が小さく、低リー
ク電流であり、分極反転の繰り返し耐性の大きな材料が
必要である。さらには、動作電圧の低減と半導体微細加
工プロセスに適合するために膜厚２００ｎｍ以下の薄膜
で上記の特性を実現することが望ましい。
【０００５】そして、これらの用途に用いられる強誘電
体材料としては、ＰＺＴ（チタン酸ジルコン酸鉛、Ｐｂ
（Ｔｉ，Ｚｒ）Ｏ3）に代表されるペロブスカイト構造
の酸化物材料が主流であった。ところが、ＰＺＴのよう
に鉛をその構成元素として含む材料は、鉛やその酸化物
の蒸気圧が高いため、成膜時に鉛が蒸発してしまい膜中
に欠陥を発生させたり、ひどい場合にはピンホールを形
成する。この結果、リーク電流が増大したり、更に分極
反転を繰り返すと、自発分極の大きさが減少する疲労現
象が起こるなどの欠点があった。特に、強誘電体不揮発
性メモリによるＦＲＡＭに対する置き換えを考えると、
疲労現象に関しては、１０15回の分極反転後も特性の変
化がないことを保証しなければならないため、疲労のな
い強誘電体薄膜の開発が望まれていた。
【０００６】これに対し、近年、ビスマス層状構造化合
物材料の研究開発が行われている。ビスマス層状構造化
合物材料は、１９５９年に、Smolenskiiらによって発見
され（G.A.Smolenskii,V.A.Isupov and A.I.Agranovska
ya,Soviet Phys.Solid State,1,149(1959)）、その後、
Subbaraoにより詳細な検討がなされた（E.C.Subbarao,
J.Phys.Chem.Solids,23,665(1962)）。最近、Carlos A.
Paz de Araujoらは、このビスマス層状構造化合物薄膜
が強誘電体及び高誘電体集積回路への応用に適している
ことを発見し、特に１０12回以上の分極反転後も特性に
変化が見られないという優れた疲労特性を報告している
（International Application No.PCT/US92/10542）。
【０００７】また、強誘電体薄膜の製造方法には、真空
蒸着法、スパッタリング法、レーザーアブレーション法
等の物理的方法や、有機金属化合物を出発原料とし、こ
れらを熱分解酸化して酸化物強誘電体を得るゾルゲル法
又はＭＯＤ（Metal OrganicDecomposition）法、ＭＯＣ
ＶＤ（Metal Organic Chemical Vapor Deposition）法
等の化学的方法が用いられている。
【０００８】上記成膜法の中で、ゾルゲル法又はＭＯＤ
法は、原子レベルの均質な混合が可能であること、組成
制御が容易で再現性に優れること、特別な真空装置が必
要なく常圧で大面積の成膜が可能であること、工業的に
低コストである等の利点から広く利用されている。
【０００９】特に、上記ビスマス層状構造化合物薄膜の
成膜方法としては、ＭＯＤ法が用いられており、従来の
ＭＯＤ法の成膜プロセスでは、下記のような工程で強誘
電体薄膜又は誘電体薄膜が製造される（International
Application No.PCT/US92/10542,PCT/US93/10021）。
【００１０】１）複合アルキシド等からなる前駆体溶液
をスピンコート法等で基板上に塗布成膜する工程。
【００１１】２）溶媒や１）の工程において反応生成し
たアルコールや残留水分を膜中より離脱させるために、
１５０℃で３０秒から数分間、得られた膜を加熱乾燥す
る工程。
【００１２】３）膜中の有機物成分を熱分解除去するた
めにＲＴＡ（Rapid Thermal Annealing）法を用いて酸
素雰囲気中で７２５℃で３０秒間、加熱処理する工程。
【００１３】４）膜を結晶化させるために、酸素雰囲気
中で８００℃で１時間、加熱処理する工程。
【００１４】５）上部電極を形成した後、酸素雰囲気中
で８００℃で３０分間、加熱処理する工程。
【００１５】なお、所望の膜厚を得るためには、１）か
ら３）の工程を繰り返し、最後に４）、５）の工程を行
う。
【００１６】以上のようにして、強誘電体薄膜又は誘電
体薄膜を製造することができる。
【００１７】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＭＯＤ法による強誘電体薄膜の製造方法に
おいて、上部電極を形成する前に結晶化を行う工程（工
程４））による強誘電体薄膜は、６５０℃以下の焼成温
度ではほとんど結晶化せず、高い残留分極値を得るため
には、８００℃と極めて高温で、１時間もの長時間加熱
処理する必要があった（International Application N
o.PCT/US93/10021）。このため、粒子径が２０００Å程
度の大きさの粗な膜になり、リーク電流が増大すると共
に絶縁耐性も低下し、さらに微細加工が困難になること
から高集積化には適していなかった。
【００１８】また、従来のＭＯＤ法においては、一回の
スピンコートで得られる膜厚を約１０００Å以上にする
と、クラックが発生するなどの問題があるため、一回の
スピンコートで得られる膜厚を１０００Å以下になるよ
うに前駆体溶液の濃度を調整していた。従って、約２０
００Åの膜厚を得るためには数回の塗布工程が必要とな
り、かつ、スピンコーターで一回塗布する毎にＲＴＡで
の熱処理が必要となり、素子の製造プロセス上極めて非
生産的となっていた。
【００１９】一方、強誘電体不揮発性メモリを高集積化
するためには、選択トランジスタと強誘電体キャパシタ
をコンタクトプラグで接続し、コンタクトプラグ上に強
誘電体キャパシタを形成したスタック型構造を採用する
必要がある（S.Onishi et al.,IEEE IEDM Technical Di
gest,p.843(1994)）。ところが、強誘電体薄膜を形成す
るための酸素雰囲気中での高温で長時間の加熱処理は、
強誘電体薄膜と電極との界面における相互拡散や、ポリ
シリコン等のコンタクトプラグ材料の酸化、コンタクト
プラグ材料と下部電極材料や強誘電体薄膜との相互拡散
等によるコンタクト不良や特性劣化を引き起こすなどの
問題がある。このため、高温に長時間耐える電極材料や
バリアメタル材料を厚く形成する必要があるが、これに
よりキャパシタ部分の段差が大きくなり、素子を高集積
化する場合の障害となっている。従って、キャパシタ全
体の膜厚を薄くして高集積化を図るためには、強誘電体
薄膜は、従来よりも少しでも低温の熱処理で良好な特性
が得られることが望ましい。その目安として、強誘電体
薄膜の熱処理温度は、６５０℃以下である必要がある。
【００２０】本発明は、上記課題を解決するためになさ
れたものであって、従来の強誘電体薄膜素子の製造方法
と比べて成膜温度が低温化でき、製造プロセスが簡略化
される強誘電体薄膜素子の製造方法、該製造方法によっ
て製造された緻密でリーク電流が低減された強誘電体薄
膜素子、及びスタック型構造を有する強誘電体メモリ素
子を提供することを目的としている。
【００２１】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に下部電極層と強誘電体薄膜と
上部電極層とを順番に備える強誘電体薄膜素子の製造方
法において、基板上に形成された前記下部電極層の表面
に金属を含む前駆体溶液を塗布する工程と、塗布された
前駆体溶液を加熱して溶媒のみを除去して乾燥する工程
と、乾燥された前駆体を加熱して強誘電体薄膜を形成す
る第１の熱処理工程と、その強誘電体薄膜上に上部電極
層を形成した後に、１気圧より低いガス圧力雰囲気中に
て加熱する第２の熱処理工程とを含んだ強誘電体薄膜素
子の製造方法としている。
【００２２】さらに、本発明では、上記の強誘電体薄膜
素子の製造方法において、第２の熱処理工程の雰囲気の
ガス圧力を、２０Ｔｏｒｒ以下としている。
【００２３】さらに、本発明では、上記の強誘電体薄膜
素子の製造方法において、第２の熱処理工程の雰囲気の
ガス圧力を、２Ｔｏｒｒ以上２０Ｔｏｒｒ以下としてい
る。
【００２４】さらに、本発明では、上記の強誘電体薄膜
素子の製造方法において、第２の熱処理工程の加熱温度
を、５００℃以上６５０℃以下としている。
【００２５】さらに、本発明では、上記の強誘電体薄膜
素子の製造方法において、前駆体溶液として、金属のカ
ルボン酸塩及びアルコキシドを成分とするものを用いて
いる。
【００２６】また、本発明では、基板上に下部電極層と
強誘電体薄膜と上部電極層とを順番に備えた強誘電体薄
膜素子において、強誘電体薄膜が、最大結晶粒径が７０
０Å以下のビスマス層状構造化合物から成ることとして
いる。
【００２７】また、一つのスイッチ用トランジスタと一
つの強誘電体キャパシタとを備えたメモリセルを含む半
導体メモリ素子において、スイッチ用トランジスタが形
成された半導体基板上を覆う第１の絶縁体薄膜と、その
第１の絶縁体薄膜を貫き内部を導電物質で充填されたコ
ンタクトプラグと、そのコンタクトプラグ上に形成され
た下部電極と、その下部電極上に形成された強誘電体薄
膜と、その強誘電体薄膜上に形成された上部電極とを備
えたスタック型構造を有し、強誘電体薄膜がビスマス層
状構造化合物から成ることとしている。
【００２８】さらに、本発明では、上記の強誘電体メモ
リ素子において、強誘電体薄膜を成すビスマス層状構造
化合物を、Ｓｒ及びＢｉを含み、Ｔａ又はＴｉの少なく
ともいずれか一方を含む化合物としている。
【００２９】上記のように、本発明の強誘電体薄膜素子
の製造方法では、ゾルゲル法又はＭＯＤ法による強誘電
体薄膜素子の製造方法において、強誘電体薄膜材料の成
分元素から成る前駆体溶液を基板に塗布して乾燥した
後、従来の膜中の有機物成分を熱分解除去するためのＲ
ＴＡ加熱処理工程を省略して、塗布乾燥工程を数回繰り
返して所定の膜厚とし、その後、第１の熱処理工程によ
り、有機物を熱分解して除去すると同時に結晶化を行
う。そして、その上に上部電極薄膜を形成した後の第２
の熱処理工程として、１気圧より低いガス圧力雰囲気中
にて十分な時間加熱を行うことによって強誘電体薄膜を
結晶化させている。これにより、本発明によれば、従来
の製造方法と比べて成膜温度の低温化が可能となると共
に、その製造方法によって製造された膜は、粒子径の小
さい緻密な膜となるので、リーク電流が小さく、絶縁耐
性の高いなど、非常に優れた強誘電体薄膜を得ることが
できる。
【００３０】
【発明の実施の形態】以下、本発明による第１の実施の
形態について、図面を参照して説明する。図１は、本発
明の強誘電体薄膜の製造方法による第１の実施の形態に
よる強誘電体薄膜素子の構造を示す断面図である。図１
に示すように、この強誘電体薄膜素子は、ｎ型シリコン
基板１の表面に膜厚２００ｎｍのシリコン熱酸化膜２を
形成し、その上に、膜厚３０ｎｍのＴａ膜３、膜厚２０
０ｎｍのＰｔ膜４、膜厚２００ｎｍの強誘電体薄膜であ
るＳｒＢｉ2Ｔａ2Ｏ9薄膜（以下、ＳＢＴ薄膜と称す）
５、膜厚１００ｎｍのＰｔ上部電極６が、それぞれ順次
形成されている。なお、ここで、シリコン熱酸化膜２
は、層間絶縁膜として設けたものであり、これに限定さ
れるものではない。また、Ｐｔ膜４は、この上に酸化物
膜を形成するので、酸化されにくい電極材料として選択
されたものであって、この他にＲｕＯ2やＩｒＯ2などの
導電性酸化物膜などを用いても良い。そして、Ｔａ膜３
は、シリコン熱酸化膜２とＰｔ膜４の密着性を考慮して
用いており、このほかに、Ｔｉ膜やＴｉＮ膜を用いても
良い。
【００３１】次に、図１に示す強誘電体薄膜素子の製造
方法について説明する。
【００３２】まず、ｎ型シリコン基板１の表面に、膜厚
が２００ｎｍのシリコン熱酸化膜２を形成する。なお、
本実施の形態では、シリコン熱酸化膜の形成方法とし
て、シリコン基板１表面を１０００℃で熱酸化すること
によって形成する。そして、このシリコン熱酸化膜２上
に、膜厚が３０ｎｍのＴａ膜３をスパッタ法により形成
し、さらにこの上に、厚さが２００ｎｍのＰｔ膜４を形
成し、これを強誘電体薄膜形成基板として用いる。
【００３３】以下、この基板上にＳＢＴ薄膜５を形成す
るために用いる前駆体溶液の合成方法、及びこの前駆体
溶液を用いて基板上に強誘電体薄膜としてＳＢＴ薄膜を
形成する工程を図２の工程図を参照しながら説明する。
【００３４】前駆体溶液合成の出発原料として、タンタ
ルエトキシド（Ｔａ（ＯＣ2Ｈ5）5）、ビスマス−２−
エチルヘキサネート（Ｂｉ（Ｃ7Ｈ15ＣＯＯ）2）、及び
ストロンチウム−２−エチルヘキサネート（Ｓｒ（Ｃ7
Ｈ15ＣＯＯ）2）を使用する。タンタルエトキシドを秤
量し（ステップＳ１）、２−エチルヘキサネート中に溶
解させ（ステップＳ２）、反応を促進させるため、１０
０℃から最高温度１２０℃まで加熱しながら撹拌し、３
０分間反応させる（ステップＳ３）。その後、１２℃で
反応によって生成したエタノールと水分を除去する。そ
の溶液に２０ｍｌ〜３０ｍｌのキシレンに溶解させたス
トロンチウム−２−エチルヘキサネートをＳｒ／Ｔａ＝
１／２になるように適量加え（ステップＳ４）、１２５
℃から最高温度１４０℃で３０分間加熱撹拌する（ステ
ップＳ５）。その後、この溶液に１０ｍｌのキシレンに
溶解させたビスマス−２−エタノールをＳｒ／Ｂｉ／Ｔ
ａ＝１／２．４／２になるように適量加え（ステップＳ
６）、１３０℃から最高温度１５０℃で１０時間加熱撹
拌する（ステップＳ７）。
【００３５】次に、この溶液から低分子量のアルコール
と水と溶媒として使用したキシレンとを除去するため
に、１３０℃〜１５０℃の温度で５時間蒸留する。この
溶液からダストを除去するために、０．４５μｍ径のフ
ィルタで瀘過する（ステップＳ８）。その後、溶液のＳ
ｒＢｉ2.4Ｔａ2.0Ｏ9.6の濃度を０．１ｍｏｌ／ｌに調
整し、これを前駆体溶液とする（ステップＳ９）。な
お、これらの原料は上記のものに限定されるものではな
く、溶媒は上記出発原料が十分溶解するものであればよ
い。
【００３６】次いで、上記の前駆体溶液を使用し、以下
のような工程で成膜を行う。前述した下部白金電極４を
持つ基板上に、上記前駆体溶液を滴下し、２０秒間３０
００ｒｐｍでスピン塗布する（ステップＳ１０）。その
後、基板を１２０℃に加熱したホットプレーとに載せ、
５分間大気中でベークし乾燥させる（ステップＳ１
１）。その際、乾燥を均一に進ませるために温度範囲を
１００℃〜１３０℃とすることが好ましく、最適な乾燥
温度は１２０℃程度である。これは、この温度範囲より
高い温度、例えば１５０℃で乾燥を行った場合、後述の
積層する段階で膜応力によりクラックが発生するので、
それを防止するためである。
【００３７】その後、完全に溶媒を揮発させるため、ウ
エハを２５０℃に加熱したホットプレートに載せ、５分
間大気中でベークし焼成する（ステップＳ１２）。この
温度は溶媒の沸点以上であって、工程時間の短縮のため
２５０℃〜３００℃程度の温度で行うことが好ましい。
この成膜工程を３回繰り返し、膜厚２００ｎｍの強誘電
体薄膜を成膜する。
【００３８】その後、第１焼成としてＲＴＡ法を用い
て、大気圧酸素雰囲気中６００℃で３０分間の熱処理を
行い（ステップＳ１３）、ＥＢ（electron beam）蒸着
法により、膜厚２００ｎｍのＰｔ上部電極６をマスク蒸
着した（ステップＳ１４）。この第１焼成においては、
塗布乾燥された強誘電体薄膜中に含まれる有機物の熱分
解除去が行われる。そして、有機物の熱分解除去と同時
に、強誘電体薄膜の結晶化の一部が行われ、一種の核形
成工程として作用するものと考えられる。なお、本実施
の形態では、ＲＴＡ法を用いて大気圧酸素雰囲気中で熱
処理を行ったが、ＲＴＡ法以外に通常の熱処理炉を用い
ても良いし、雰囲気ガスとしては酸素と窒素、アルゴン
等の不活性ガスとの混合ガスを用いても良い。また、本
実施の形態では、強誘電体特性評価用の電極サイズとし
て、Ｐｔ上部電極を１００μｍφの電極としたが、本発
明がこれらの電極形状や電極サイズに限定されるもので
はない。
【００３９】次に、上部電極形成後、第２焼成（本焼
成）として、ＲＴＡ法を用い、１０Ｔｏｒｒ酸素雰囲気
中で４００℃〜７５０℃で、３０分の焼成を行う（ステ
ップＳ１５）。この第２焼成は、強誘電体薄膜の完全な
結晶化を行うためのものである。なお、本実施の形態で
はＲＴＡ法を用いて１０Ｔｏｒｒ酸素雰囲気中で焼成を
行ったが、ＲＴＡ法以外に１気圧より低いガス圧力雰囲
気中で熱処理ができるものであれば通常の熱処理炉を用
いても良いし、焼成雰囲気としては、酸素以外に窒素又
はアルゴン等の不活性ガスでも良く、また、窒素やアル
ゴン等の不活性ガス及び酸素のうちの２種類以上混合さ
せた混合ガスであっても良い。以上の工程により、強誘
電体薄膜の作製を完了する（ステップＳ１６）。
【００４０】図３、図４、及び図５は、上述の製造工程
により得られた膜の第２焼成温度に対する強誘電特性を
示すグラフである。強誘電特性の測定は、図１に示すタ
イプのキャパシタに対して、公知のソーヤタワー回路を
用いて、印加電圧を３Ｖとして行ったものである。
【００４１】図３は、膜の残留分極Ｐｒの値を示すグラ
フである。第２焼成温度の低下に伴いＰｒも減少する
が、第２焼成温度が６００℃でも４μＣ／ｃｍ2以上の
値が得られている。図４は、この製造方法で作製した膜
の抗電界Ｅｃの値を示すグラフであり、５００℃以上で
は第２焼成温度に因らずほぼ一定の値を示している。図
５に示す蓄積電荷量δＱは、図３に示したＰｒと同じよ
うに、第２焼成温度に依存して増加し、第２焼成温度が
５００℃以上では良好な特性を示している。
【００４２】図６、図７、及び図８は、第１焼成温度６
００℃で大気圧酸素雰囲気中で３０分間アニールを行
い、第２焼成を１０Ｔｏｒｒ酸素雰囲気中６００℃で３
０分のアニールを行った場合の強誘電体特性の印加電圧
依存性を示すグラフである。これらのグラフは、図６、
図７、及び図８がそれぞれ、Ｐｒ、Ｅｃ、及びδＱの値
を示してものであり、これらから、印加電圧の増加に伴
い、Ｐｒ、Ｅｃ、及びδＱが印加電圧３Ｖ程度から飽和
し始めていることを示している。これは、３Ｖ以上の印
加電圧において、多少の電圧の変化があっても、常に一
定の特性が得られることを示しており良好な強誘電体特
性であるといえる。
【００４３】図９は、第１焼成温度６００℃で大気圧酸
素雰囲気中で３０分間アニールを行い、第２焼成を１０
Ｔｏｒｒ酸素雰囲気中６００℃で３０分のアニールを行
ったサンプルに、電圧３Ｖ、周波数１ｋＨｚのパルスを
印加して、繰り返し分極反転を行った場合の、繰り返し
分極反転回数に対する蓄積電荷量δＱの変化をプロット
したグラフである。２×１０11サイクルの分極反転後も
蓄積電荷量に全く変化は見られず、不揮発性メモリに応
用するのに良好な特性を示す。
【００４４】図１０は、３Ｖ印加時の第２焼成温度に対
するリーク電流の変化を示すグラフである。５５０℃以
上では第２焼成温度に因らず６〜９×１０-8Ａ／ｃｍ2
の値となっており、５００℃以下ではリーク電流が大き
いが、従来第２焼成温度の低温化の際に問題となったリ
ーク電流の増加は観られなかった。
【００４５】図１１は、第１焼成温度６００℃で大気圧
酸素雰囲気中で３０分間アニールを行い、第２焼成を１
０Ｔｏｒｒ酸素雰囲気中６００℃で３０分のアニールを
行った後の膜の表面ＳＥＭ写真であり、７００Å以下の
球状の結晶粒から成る緻密な膜となっていることがわか
る。また、第２焼成温度が６５０℃のものでも、第２焼
成温度が６００℃のものと同様、７００Å以下の球状の
結晶粒から成る緻密な膜となった。一方、第１焼成温度
６００℃で大気圧酸素雰囲気中で３０分間アニールを行
い、第２焼成を１０Ｔｏｒｒの酸素雰囲気中７００℃で
３０分のアニールを行った場合のＳＢＴ膜は、紐状で、
５００〜５０００Åの結晶粒が存在し、第２焼成温度が
７５０℃のものでは第２焼成温度が７００℃のものより
更に大きな結晶粒が存在した。これらのことから、第２
焼成温度の上昇に伴いＳＢＴ膜を構成する結晶粒子の最
大結晶粒径が増大し、第２焼成温度が６５０℃以下にお
いて７００Å以下の球状の結晶粒から成る緻密な膜が形
成できるという結果が得られた。
【００４６】Ｘ線回折の結果、５００℃以上の第２焼成
温度では、ＳｒＢｉ2Ｔａ2Ｏ9の多結晶となっていた
が、４５０℃以下では明確な結晶は確認できなかった。
【００４７】上記第１の実施の形態の比較例として、従
来の製造方法を用いてＳＢＴ薄膜を形成し、図１と同様
の構造を有する強誘電体薄膜素子を、その電気特性の評
価のため製造した。
【００４８】図１２は、図１に示す強誘電体薄膜素子中
のＳＢＴ薄膜５を形成するために用いる前駆体溶液の合
成方法、及びこの前駆体溶液を用いて基板上に強誘電体
薄膜としてＳＢＴ薄膜を形成する従来の工程を示す図で
ある。図２に示す第１の実施の形態の工程と同じ工程に
は同一の番号を付してある。
【００４９】本比較例における強誘電体薄膜素子の製造
において、前述の第１の実施の形態と異なる点は、ＳＢ
Ｔ薄膜の形成時の第２焼成の工程のみである。すなわ
ち、前述の第１の実施の形態と同様にして第１焼成後１
００μｍφのＰｔ上部電極６をマスク蒸着したＳＢＴ膜
に対して、比較例のものでは、第２焼成として、ＲＴＡ
法を用い、大気圧酸素雰囲気中で６００〜７５０℃３０
分の焼成を行った（ステップＳ２０）。
【００５０】図１３、図１４、及び図１５は、この比較
例の工程で得られた膜の第２焼成温度に対する強誘電特
性を示すグラフである。強誘電特性の測定は、上記第１
の実施の形態と同様に、図１に示すタイプのキャパシタ
に対して、公知のソーヤタワー回路を用いて、印加電圧
を３Ｖとして行ったものである。
【００５１】図１３は、膜の残留分極Ｐｒの値を示すグ
ラフである。第２焼成温度が低下すると、７３０℃を境
にＰｒ値は急激に減少し、７００℃以下では２μＣ／ｃ
ｍ２以下と非常に小さい値となり、６００℃ではほとん
ど強誘電性を示さかった。これを、前述の第１の実施の
形態と比較すると、第１の実施の形態では４μＣ／ｃｍ
２以上のＰｒ値を得るのに第２焼成温度は６００℃で可
能であったが（図３参照）、比較例では第２焼成温度７
３０℃以上でないと４μＣ／ｃｍ2以上のＰｒ値を得ら
れないことがわかる。このことから、同等のＰｒ値を得
るのに、第１の実施の形態の方が比較例のものよりも、
第２焼成温度の低温化を実現できていることが明らかで
ある。
【００５２】図１４は、抗電界Ｅｃの値を示しており、
６５０℃以上では第２焼成温度に因らずほぼ一定の値を
示している。図１５に示す蓄積電荷量δＱは、図１３に
示したＰｒと同じように、第２焼成温度７３０℃を境
に、それ以下の温度になると値が急激に減少している。
【００５３】図１６は、３Ｖ印加時の第２焼成温度に対
するリーク電流の変化を示すグラフである。第２焼成温
度が５０℃下がる毎に１桁ずつリーク電流は増加し、６
００℃では低下傾向になるが、６００℃のものは強誘電
性をほとんど示さないものである。
【００５４】図１７は、第１焼成温度６００℃で大気圧
酸素雰囲気中で３０分間アニールを行い、第２焼成を大
気圧酸素雰囲気中７００℃で３０分のアニールを行った
後のの膜の表面ＳＥＭ写真である。この場合のＳＢＴ膜
は、紐状で、１５００〜９０００Åの結晶粒の存在が存
在する。
【００５５】ここで、結晶粒の大きさについて、前述の
第１の実施の形態のものと本比較例のものと比較する。
前述のとおり、第１焼成温度６００℃で大気圧酸素雰囲
気中で３０分間アニールを行い、第２焼成を１０Ｔｏｒ
ｒの酸素雰囲気中７００℃で３０分のアニールを行った
場合のＳＢＴ膜では結晶粒が５００〜５０００Åであっ
たが、本比較例では上記のとおり１５００〜９０００Å
であり、第１の実施の形態のもののほうが、比較例のも
のよりも小さな結晶粒となっている。このことから、強
誘電性を示す膜において、第２焼成の雰囲気ガス圧力が
異なるだけの条件で形成したこれらのＳＢＴ膜の比較に
よれば、第２焼成を１気圧より低いガス圧力雰囲気で行
うことにより、膜の緻密化が可能なことが明らかであ
る。
【００５６】次いで、残留分極Ｐｒ値がほぼ同等となる
強誘電体薄膜の結晶粒の大きさについて、前述の第１の
実施の形態のものと本比較例のものと比較する。前述の
第１の実施の形態において、第１焼成温度６００℃で大
気圧酸素雰囲気中で３０分間アニールを行い、第２焼成
を１０Ｔｏｒｒの酸素雰囲気中６００℃で３０分のアニ
ールを行った場合のＳＢＴ膜では、図３に示したように
Ｐｒ値が約４．２μＣ／ｃｍ2であり、結晶粒が７００
Å以下であった。一方、比較例において、Ｐｒ値がこれ
とほぼ同等となるものとしては、第１焼成温度６００℃
で大気圧酸素雰囲気中で３０分間アニールを行い、第２
焼成を大気圧酸素雰囲気中７３０℃で３０分のアニール
を行ったものがＰｒ値＝約４．３μＣ／ｃｍ2であり
（図１３参照）、このＳＢＴ膜表面を観察した結果その
結晶粒の大きさは１５００〜９０００Åであった。これ
らを比較すると、第１の実施の形態のもののほうが、比
較例のものよりも小さな結晶粒となっている。このこと
から、ほぼ同等のＰｒ値が得られるＳＢＴ膜の比較にお
いても、第２焼成を１気圧より低いガス圧力雰囲気で行
うことにより、膜の緻密化が可能なことが明らかであ
る。
【００５７】Ｘ線回折の結果、比較例において、６５０
℃以上の第２焼成温度では、ＳｒＢｉ2Ｔａ2Ｏ9の多結
晶となっていたが、６００℃以下では明確な結晶化は確
認できなかった。
【００５８】以上のように、従来の製造方法では、第２
焼成温度を下げると、Ｐｒ、δＱ値の急激な減少とリー
ク電流の増大が観られ、強誘電体メモリとして使用する
には７３０℃以上の焼成が必要であったが、本発明によ
る第１の実施の形態によれば、第２焼成を１気圧より低
いガス圧力雰囲気中で行うことにより第２焼成温度の低
下に伴うＰｒ、δＱ値の急激な減少を抑えると共にリー
ク電流の増加も抑制できる。それにより、最高焼成温度
６５０℃以下で強誘電体メモリとして十分な特性が得ら
れ、ＦＲＡＭの高集積化に必要なスタック構造を採用す
ることが可能となる。また、本実施の形態の製造方法
は、結晶粒子の粗大化を抑制して、膜の緻密化、表面平
坦化が実現でき、リーク電流の提言が可能となると共
に、微細加工にも適しており、高密度デバイスの製造に
適している。
【００５９】以下、本発明による第２の実施の形態につ
いて、図面を参照しながら説明する。図１８は、本発明
による第２の実施の形態である強誘電体メモリセルの要
部断面図である。図１８に示すように、本実施の形態の
強誘電体メモリセルは、第１導電型シリコン基板５４の
上に、素子間分離酸化膜３９と、ゲート酸化膜４０と、
第２の導電型不純物拡散領域４１と、ポリシリコンワー
ド線４２と、層間絶縁膜４３、４４、５１、５２と、メ
モリ部コンタクトプラグ４５と、ＴｉＮバリアメタル層
４６と、Ｐｔ下部電極４７と、強誘電体薄膜４８と、Ｐ
ｔプレート線４９と、Ｔａ2Ｏ5バリア絶縁膜５０と、Ａ
ｌビット線５３とを備えている。
【００６０】次に、この強誘電体メモリセルの製造方法
について、図１８に示した構造の強誘電体メモリの製造
方法の例を示す説明図である図１９を用いて説明する。
【００６１】図１９（ａ）に示すように、スイッチ用ト
ランジスタを公知のＭＯＳＦＥＴ形成工程により形成
し、層間絶縁膜４３で覆った後、ビット線が基板の不純
物拡散領域４１と接触する部分のみ公知のホトリソグラ
フィ法とドライエッチング法を用いてコンタクトホール
を穿ち、不純物拡散したポリシリコンを埋め込んだ後、
公知のＣＭＰ（Chemical Mechanical Polishing）法に
より、層間絶縁膜４３とポリシリコンプラグ４５の表面
を平坦化する。
【００６２】次に、図１９（ｂ）に示すように、ＴｉＮ
バリアメタル層４６を公知のスパッタ法により膜厚２０
００Å堆積した後、Ｐｔ薄膜４７を公知のスパッタ法に
より膜厚１０００Å堆積して下部電極とする。この下部
電極上に、強誘電体薄膜４８としてＳｒＢｉ2Ｔａ2Ｏ9
薄膜（以下、ＳＢＴ薄膜と称す）を形成するのである
が、ＳＢＴ薄膜を形成するために用いる前駆体溶液の合
成方法、及びこの前駆体溶液を用いてＳＢＴ薄膜を形成
する工程のうち第１焼成までの工程は、前述の第１の実
施の形態で説明した図２のステップＳ１からステップＳ
１３までの工程と同じであるので説明を省略する。
【００６３】第１焼成後のＳＢＴ膜４８とＰｔ下部電極
４７とＴｉＮバリアメタル層４６を公知のホトリソグラ
フィ法とドライエッチング法を用いて、３．０μｍ角の
大きさに加工して、図１９（ｂ）に示すような形状とす
る。ドライエッチングには、ＥＣＲエッチャーを用い、
使用したガス種は、ＳＢＴ膜がＡｒとＣｌ2とＣＦ4との
混合ガス、Ｐｔ下部電極がＣ2Ｆ6とＣＨＦ3とＣｌ2との
混合ガス、ＴｉＮバリアメタルがＣｌ2ガスである。こ
の時、ＳＢＴ膜及びＰｔ下部電極は非常に緻密で平坦で
あるので、精密な微細加工が可能であり、ＣＤロスは
０．１μｍ以下に抑えることができる。
【００６４】次に、図１９（ｃ）に示すように、膜厚３
００ÅのＴａ2Ｏ5バリア絶縁膜５０を公知のスパッタ法
を用いて堆積し、続いて、層間絶縁膜５１として膜厚１
５００Åのシリコン酸化膜を公知のＣＶＤ法にて堆積
し、その後、ＳＢＴ膜上部に公知のホトリソグラフィ法
とドライエッチング法を用いて、２．０μｍ角のコンタ
クトホールを形成する。
【００６５】次に、図１９（ｄ）に示すように、膜厚１
０００ÅのＰｔ上部電極を公知のスパッタ法により形成
し、公知のホトリソグラフィ法とドライエッチング法を
用いて加工してプレート線４９とした後、第２の熱処理
として、ＲＴＡ法を用いて１０Ｔｏｒｒの酸素雰囲気中
で６００℃で３０分間の熱処理を行い、ＳＢＴ膜を結晶
化させた。結晶化させた後のＳＢＴ膜の断面はやはり非
常に平滑で緻密であり、強誘電体キャパシタの形状を損
ねることはなかった。また、ＳＢＴ膜の膜厚を測定した
ところ、２０００Åであった。
【００６６】その後、公知の平坦化技術によりＣＶＤ法
を用いて層間絶縁膜５２を堆積して平坦化を行い、公知
のホトリソグラフィ法とドライエッチング法を用いてス
イッチ用トランジスタのもう一方の不純物拡散領域への
コンタクトホールを形成し、公知のＡｌ配線技術を用い
てビット線５３を形成し、図１８に示したような強誘電
体メモリセルが完成する。
【００６７】このようにして製造した強誘電体メモリセ
ルの電気特性を公知のソーヤタワー回路を用いて測定し
た。図２０は、印加電圧を３Ｖで測定した時のヒステリ
シスループを示すグラフである。ヒステリシスループの
形状は良好で、残留分極Ｐｒは５μＣ／ｃｍ2、抗電界
Ｅｃは３０ｋＶ／ｃｍ（０．６Ｖ）の値が得られてお
り、強誘電体キャパシタとして十分な動作が確認され
た。また、印加電圧３Ｖでリーク電流の値は、５×１０
-8Ａ／ｃｍ2であり、強誘電体キャパシタとして十分な
特性が確認された。
【００６８】図２１は、電圧３Ｖ、周波数１ＭＨｚのパ
ルスを印加して繰り返し分極反転を行った場合の、繰り
返し分極反転回数に対する蓄積電荷量δＱの変化をプロ
ットしたグラフである。２×１０11サイクルの分極反転
後も蓄積電荷量に全く変化は見られず、不揮発性メモリ
として良好な特性を示すものである。
【００６９】以下、本発明による第３の実施の形態につ
いて、図面を参照しながら説明する。第３の実施の形態
は、前述の第１の実施の形態と同様の強誘電体薄膜素子
について、ＳＢＴ膜を構成する結晶粒子の最大結晶粒径
と蓄積電荷量との関係を説明するものである。
【００７０】第３の実施の形態の強誘電体薄膜素子が前
述の第１の実施の形態と異なる点は、図１のＰｔ上部電
極６の形状を２μｍ角の複数に分離したものとした点だ
けであり、それ以外は、ＳＢＴ膜の形成工程は勿論、構
造、製造方法等、第１の実施の形態と全く同じものであ
る。
【００７１】図２２は、第３の実施の形態のキャパシタ
構造の強誘電体薄膜素子について、２μｍ角のＰｔ上部
電極の１００箇所で測定したときのＳＢＴ膜の最大結晶
粒径に対する蓄積電荷量δＱのバラツキを示したもので
ある。図２２において、縦軸は蓄積電荷量δＱの標準偏
差（σ）を蓄積電荷量δＱの平均値（δＱAVE）で割っ
た値を示し、横軸はＳＢＴ膜の最大結晶粒径を示す。図
２２によれば、最大結晶粒径が１０００Åより小さい膜
ではσ／δＱAVEが１０％以下で蓄積電荷量δＱのばら
つきが非常に小さく、最大結晶粒径が１０００Å以上の
膜ではσ／δＱAVE値が大きく安定な特性が得られにく
いことを示している。したがって、前述の第１の実施の
形態で説明したように、第２焼成温度が６５０℃以下の
場合では、最大結晶粒径が７００Å以下の緻密な膜が得
られるので、このとき強誘電特性のばらつきがほとんど
ない良好なものであることがわかる。このことから、誘
電体キャパシタとして用いるための十分な蓄積電荷量を
持ち、特性のばらつきの少ないＳＢＴ膜を得るために
は、第２焼成温度は５００℃〜６５０℃の範囲であるこ
とが好ましい。
【００７２】以下、本発明による第４の実施の形態につ
いて、図面を参照しながら説明する。第４の実施の形態
では、前述の第１の実施の形態の図２のステップＳ１５
において、第２焼成（本焼成）として、ＲＴＡ法を用
い、１〜７６０Ｔｏｒｒ酸素雰囲気中にて、６００℃で
３０分の焼成を行ったものであり、それ以外は、素子構
造、その他の製造工程等、第１の実施の形態と全く同様
のものである。なお、ここで、第２焼成の雰囲気ガス圧
力（第２焼成圧力）の範囲を１〜７６０Ｔｏｒｒとした
のは、１Ｔｏｒｒのときに形成されたＳＢＴ膜が強誘電
性をほとんど示さなかったのでこれを下限とし、大気圧
である７６０Ｔｏｒｒを上限としたものである。
【００７３】図２３、図２４、及び図２５は、上述の製
造工程により得られた膜の第２焼成の雰囲気ガス圧力
（第２焼成圧力）に対する強誘電特性を示すグラフであ
る。強誘電特性の測定は、図１に示すタイプのキャパシ
タに対して、公知のソーヤタワー回路を用いて、印加電
圧を３Ｖとして行ったものである。
【００７４】図２３は、第２焼成の雰囲気ガス圧力（第
２焼成圧力）に対する膜の残留分極Ｐｒの値を示すグラ
フである。雰囲気ガス圧力が７６０Ｔｏｒｒではほとん
ど強誘電性を示さなかったが、それからガス圧が低下す
るとＰｒ値は増大し、圧力５Ｔｏｒｒ付近で極大とな
り、それよりさらに圧力が低下するとＰｔ値は減少す
る。圧力５Ｔｏｒｒのときの残留分極Ｐｒは５．５μＣ
／ｃｍ2、抗電界Ｅｃは２５ｋＶ／ｃｍと、強誘電体キ
ャパシタとして十分な特性が得られた。また、図２３か
ら、第２焼成の雰囲気ガス圧力（第２焼成圧力）が２Ｔ
ｏｒｒ〜２０Ｔｏｒｒの範囲であれば、Ｐｒは２．５μ
Ｃ／ｃｍ2以上となり、十分な強誘電特性を示してい
る。
【００７５】図２４は、第２焼成の雰囲気ガス圧力（第
２焼成圧力）に対する膜の蓄積電荷量δＱの値を示すグ
ラフである。蓄積電荷量δＱも残留分極Ｐｒと同様、雰
囲気ガス圧力が７６０Ｔｏｒｒから低下すると値は増大
し、圧力５Ｔｏｒｒ付近で極大となり、それよりさらに
圧力が低下すると値は減少する。圧力５Ｔｏｒｒのとき
の蓄積電荷量δＱは１０．２μＣ／ｃｍ2という優れた
値が得られた。また、一般的にＭｂｉｔクラスの集積度
の強誘電体メモリであれば、５μＣ／ｃｍ2以上の蓄積
電荷量が必要である。したがって、図２４から、第２焼
成の雰囲気ガス圧力（第２焼成圧力）が２Ｔｏｒｒ〜２
０Ｔｏｒｒの範囲で蓄積電荷量δＱが５μＣ／ｃｍ2以
上となっており、この範囲の圧力により製造されたもの
であればＭｂｉｔクラスの集積度の強誘電体メモリとし
て必要な蓄積電荷量δＱを得ることができる。さらに、
この第２焼成圧力で製造されたＳＢＴ膜を観察した結
果、緻密で表面平坦性も良好であることが確認できてい
る。
【００７６】図２５は、第２焼成の雰囲気ガス圧力（第
２焼成圧力）に対する膜の抗電界Ｅｃの値を示すグラフ
である。第２焼成圧力が２Ｔｏｒｒ〜２００Ｔｏｒｒの
範囲で、２５ｋＶ／ｃｍ近傍のほぼ一定になっている。
【００７７】図２６は、第２焼成の雰囲気ガス圧力（第
２焼成圧力）に対し、３Ｖ印加した時のリーク電流の変
化を示すグラフである。第２焼成圧力がいずれのガス圧
においても、１０-7〜１０-8台の良好な値が得られてい
る。
【００７８】図２７は、第２焼成の雰囲気ガス圧力（第
２焼成圧力）に対する膜のＸ線回折パターンを示す図で
ある。図２７において、ａ、ｂ、ｃ、ｄ、ｅ、ｆはそれ
ぞれ第２焼成圧力が７６０Ｔｏｒｒ、２００Ｔｏｒｒ、
２０Ｔｏｒｒ、１０Ｔｏｒｒ、２Ｔｏｒｒ、１Ｔｏｒｒ
のものである。また、図２７において、横軸は回折角度
２θ（ｄｅｇ）であり、縦軸は回折強度（任意強度）で
あるが、縦軸ではそれぞれの第２焼成圧力について回折
強度０となる位置を移動させているものである。そし
て、図２７中、ＳＢＴ（００８）、ＳＢＴ（１０５）、
ＳＢＴ（１１０）、及びＳＢＴ（２００）はＳｒＢｉ2
Ｔａ2Ｏ9（ＳＢＴ）による回折ピーク、δ−ＴａＯ（０
０１）及びδ−ＴａＯ（００１）はδ相ＴａＯによる回
折ピーク、Ｓｉはシリコン基板による回折ピーク、Ｐｔ
はＰｔ下部電極による回折ピークを表すものである。
【００７９】図２７によれば、２Ｔｏｒｒ〜２００Ｔｏ
ｒｒのものではＳＢＴの多結晶ピーク（ＳＢＴ（００
８）、ＳＢＴ（１０５）、ＳＢＴ（１１０）、ＳＢＴ
（２００））が現れており、１ＴｏｒｒのものではＳＢ
ＴピークはなくＴａＯのピーク（δ−ＴａＯ（００
１）、δ−ＴａＯ（００２））が現れている。そして、
７６０Ｔｏｒｒのものでは、ＳＢＴピークが非常にブロ
ードになっており、アモルファスライクな膜になってい
るものと考えられる。このＸ線回折の観察結果によれ
ば、第２焼成の雰囲気ガス圧力としては、２Ｔｏｒｒ〜
２００Ｔｏｒｒの範囲において、ＳＢＴピークを示す膜
が得られたことがわかる。
【００８０】図２８は、第２焼成の雰囲気ガス圧力（第
２焼成圧力）に対する膜組成比の変化を示すグラフであ
る。図２８は、ＳＢＴ膜組成はＥＰＭＡによる測定した
結果、Ｔａ組成及びＳｒ組成が第２焼成圧力に依存せず
ほぼ一定であったのに対して、Ｂｉ組成が第２焼成圧力
に依存して変化したので、Ｂｉ／Ｔａ及びＳｒ／Ｔａの
組成比をグラフ化したものである。図２８によれば、Ｂ
ｉ／Ｔａの値は、７６０Ｔｏｒｒでは原料仕込量の組成
比（Ｂｉ／Ｔａ＝２．４／２＝１．２）とほぼ同じであ
り、２Ｔｏｒｒまでは第２焼成圧力の低下に伴い緩やか
に減少し、５Ｔｏｒｒ近傍でストイキオメトリ（Ｂｉ／
Ｔａ＝１．０）となっている。
【００８１】そして、第２焼成圧力が１Ｔｏｒｒでは、
Ｂｉ／Ｔａの値が急激に小さくなっている。このような
Ｂｉ組成の変化は、第２焼成時にＢｉの揮発又は電極へ
の拡散が起こったことに起因するものと考えられ、この
ようなＢｉ組成の大きなずれが第２焼成圧力１Ｔｏｒｒ
のもので強誘電性がほとんど得られなかった原因である
と考えられる。一方、前述のとおり、Ｔａ組成及びＳｒ
組成が第２焼成圧力に依存せずほぼ一定であったので、
Ｓｒ／Ｔａもほぼ一定で、原料仕込量の組成比（Ｓｒ／
Ｔａ＝１／２＝０．５）とほぼ同じであった。
【００８２】なお、上述の第１〜第４の実施の形態にお
いて、強誘電体薄膜の材料としてＳＢＴ（ＳｒＢｉ2Ｔ
ａ2Ｏ9）を用いたが、材料はこれに限定されるものでは
なく、Ｓｒ及びＢｉを含み、Ｔａ又はＴｉの少なくとも
いずれか一方を含む化合物であるＳｒＢｉ2（Ｔｉ，Ｎ
ｂ）2Ｏ9、ＳｒＢｉ4Ｔｉ4Ｏ15、ＳｒＢｉ4（Ｔｉ，Ｚ
ｒ）4Ｏ15が好ましいく、またこれらの他に、ＳｒＢｉ2
Ｎｂ2Ｏ9、Ｂｉ4Ｔｉ3Ｏ12、ＣａＢｉ2Ｔａ2Ｏ9、Ｂａ
Ｂｉ2Ｔａ2Ｏ9、ＢａＢｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2Ｏ
9などのゾルゲル法又はＭＯＤ法で成膜可能なビスマス
層状構造化合物材料であれば、本発明は適用可能であ
る。
【００８３】
【発明の効果】本発明の強誘電体薄膜素子の製造方法に
よれば、ゾルゲル法又はＭＯＤ法による強誘電体薄膜素
子の製造方法において、強誘電体薄膜材料の成分元素か
ら成る前駆体溶液を塗布して乾燥した後、膜中の有機物
成分を熱分解除去するための加熱処理を省略して、塗布
乾燥工程を数回繰り返して所定の膜厚とし、その後、第
１の熱処理工程により強誘電体薄膜を形成した後、第２
の熱処理工程として、１気圧より低いガス圧力雰囲気中
にて加熱することにより、強誘電体薄膜を結晶化させて
おり、従来の方法よりも成膜温度の低温化が可能とな
る。さらに、本発明の強誘電体薄膜の製造方法により作
製された膜は、粒子径の小さい緻密な膜となり、リーク
電流が小さく絶縁耐性の高い強誘電体薄膜を得ることが
できる。
【００８４】より詳細には、従来の製造方法のおいて６
５０℃以下の焼成温度ではほとんど結晶化しない上に、
強誘電体メモリとして必要な特性を得るためには７３０
℃以上の焼成が必要であったが、本発明の製造方法では
従来の製造方法より１００℃以上の低温化が可能とな
り、６００℃という低温の焼成温度でもメモリとして十
分な特性が得られるので、強誘電体メモリのスタック構
造を用いた集積化が可能となる。
【００８５】また、本発明の強誘電体薄膜素子の製造方
法により作製された薄膜は、結晶粒子の粗大化を抑制し
て膜の緻密化、表面平坦化が実現でき、微細加工にも適
しているので、より高密度なデバイスの製造が実現でき
る。
【図面の簡単な説明】
【図１】本発明による強誘電体薄膜素子の第１の実施の
形態の断面図である。
【図２】図１の強誘電体薄膜素子の製造工程の一部を示
す工程図である。
【図３】図１の強誘電体薄膜素子の第２焼成温度に対す
る残留分極Ｐｒの変化を示すグラフである。
【図４】図１の強誘電体薄膜素子の第２焼成温度に対す
る抗電界Ｅｃの変化を示すグラフである。
【図５】図１の強誘電体薄膜素子の第２焼成温度に対す
る蓄積電荷量δＱの変化を示すグラフである。
【図６】図１の強誘電体薄膜素子の印加電圧に対する残
留分極Ｐｒの変化を示すグラフである。
【図７】図１の強誘電体薄膜素子の印加電圧に対する抗
電界Ｅｃの変化を示すグラフである。
【図８】図１の強誘電体薄膜素子の印加電圧に対する蓄
積電荷量δＱの変化を示すグラフである。
【図９】図１の強誘電体薄膜素子の疲労特性を示す図で
ある。
【図１０】図１の強誘電体薄膜素子の第２焼成温度に対
する３Ｖ印加時のリーク電流の変化を示すグラフであ
る。
【図１１】図２の製造方法で第１焼成温度を６００℃、
第２焼成温度を６００℃として製造した膜の表面のＳＥ
Ｍ写真である。
【図１２】従来の強誘電体薄膜素子の製造工程の一部を
示す図である。
【図１３】従来の強誘電体薄膜素子の第２焼成温度に対
する蓄積電荷量δＱの変化を示すグラフである。
【図１４】従来の強誘電体薄膜素子の第２焼成温度に対
する抗電界Ｅｃの変化を示すグラフである。
【図１５】従来の強誘電体薄膜素子の第２焼成温度に対
する抗電界Ｅｃの変化を示すグラフである。
【図１６】従来の強誘電体薄膜素子の第２焼成温度に対
する３Ｖ印加時のリーク電流の変化を示すグラフであ
る。
【図１７】従来の製造方法で第１焼成温度を６００℃、
第２焼成温度を６００℃として製造した膜の表面のＳＥ
Ｍ写真である。
【図１８】本発明による第２の実施の形態の強誘電体メ
モリの断面図である。
【図１９】図１８の強誘電体メモリの製造工程の一部を
示す断面図である。
【図２０】図１８のＳＢＴ強誘電体メモリに３Ｖの電圧
を印加したときのヒステリシスループを示すグラフであ
る。
【図２１】図１８のＳＢＴ強誘電体メモリの疲労特性を
示すグラフである。
【図２２】本発明による第３の実施の形態の強誘電体薄
膜素子の強誘電体薄膜の最大結晶粒径に対する蓄積電荷
量δＱの標準偏差（σ）を蓄積電荷量δＱの平均値（δ
ＱAVE）で割った値の変化を示すグラフである。
【図２３】本発明による第４の実施の形態の強誘電体薄
膜素子の第２焼成の雰囲気ガス圧力（第２焼成圧力）に
対する膜の残留分極Ｐｒの変化を示すグラフである。
【図２４】第４の実施の形態の強誘電体薄膜素子の第２
焼成の雰囲気ガス圧力（第２焼成圧力）に対する蓄積電
荷量δＱの変化を示すグラフである。
【図２５】第４の実施の形態の強誘電体薄膜素子の第２
焼成の雰囲気ガス圧力（第２焼成圧力）に対する抗電界
Ｅｃの変化を示すグラフである。
【図２６】第４の実施の形態の強誘電体薄膜素子の第２
焼成の雰囲気ガス圧力（第２焼成圧力）に対する３Ｖ印
加時のリーク電流の変化を示すグラフである。
【図２７】第４の実施の形態の強誘電体薄膜素子のＳＢ
Ｔ膜の第２焼成の雰囲気ガス圧力（第２焼成圧力）に対
する膜のＸ線回折パターンを示す図である。
【図２８】第４の実施の形態の強誘電体薄膜素子のＳＢ
Ｔ膜の第２焼成の雰囲気ガス圧力（第２焼成圧力）に対
する膜組成比の変化を示すグラフである。
【符号の説明】
１ Ｓｉ基板 ２ ＳｉＯ2 ４ 下部電極層 ５、４８ 強誘電体薄膜 ６ 上部電極層 ４１ 第２導電型不純物拡散領域 ４３、４４、５１、５２ 層間絶縁膜 ４５ メモリ部コンタクトプラグ ４７ 下部電極 ４９ プレート線 ５４ 第１導電型シリコン基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 Ｈ０１Ｌ 29/78 ３７１ 29/792 41/08 Ｃ 37/02 41/18 １０１Ｂ 41/09 41/187 // Ｈ０１Ｌ 21/316 (72)発明者 松永 宏典 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上に下部電極層と強誘電体薄膜と上
    部電極層とを順番に備える強誘電体薄膜素子の製造方法
    において、 基板上に形成された前記下部電極層の表面に金属を含む
    前駆体溶液を塗布する工程と、 塗布された前駆体溶液を加熱して溶媒のみを除去して乾
    燥する工程と、 乾燥された前駆体を加熱して強誘電体薄膜を形成する第
    １の熱処理工程と、 該強誘電体薄膜上に上部電極層を形成した後に、１気圧
    より低いガス圧力雰囲気中にて加熱する第２の熱処理工
    程とを含むことを特徴とする強誘電体薄膜素子の製造方
    法。
  2. 【請求項２】 前記第２の熱処理工程の雰囲気のガス圧
    力が、２０Ｔｏｒｒ以下であることを特徴とする請求項
    １に記載の強誘電体薄膜素子の製造方法。
  3. 【請求項３】 前記第２の熱処理工程の雰囲気のガス圧
    力が、２Ｔｏｒｒ以上２０Ｔｏｒｒ以下であることを特
    徴とする請求項２に記載の強誘電体薄膜素子の製造方
    法。
  4. 【請求項４】 前記第２の熱処理工程の加熱温度が、５
    ００℃以上６５０℃以下であることを特徴とする請求項
    １から３のいずれか１項に記載の強誘電体薄膜素子の製
    造方法。
  5. 【請求項５】 前記前駆体溶液が、金属のカルボン酸塩
    及びアルコキシドを成分とすることを特徴とする請求項
    １から４のいずれか１項に記載の強誘電体薄膜素子の製
    造方法。
  6. 【請求項６】 基板上に下部電極層と強誘電体薄膜と上
    部電極層とを順番に備えた強誘電体薄膜素子において、 前記強誘電体薄膜が、最大結晶粒径が７００Å以下のビ
    スマス層状構造化合物から成ることを特徴とする強誘電
    体薄膜素子。
  7. 【請求項７】 一つのスイッチ用トランジスタと一つの
    強誘電体キャパシタとを備えたメモリセルを含む半導体
    メモリ素子において、 前記スイッチ用トランジスタが形成された半導体基板上
    を覆う第１の絶縁体薄膜と、該第１の絶縁体薄膜を貫き
    内部を導電物質で充填されたコンタクトプラグと、該コ
    ンタクトプラグ上に形成された下部電極と、該下部電極
    上に形成された強誘電体薄膜と、該強誘電体薄膜上に形
    成された上部電極とを備えたスタック型構造を有し、前
    記強誘電体薄膜がビスマス層状構造化合物から成ること
    を特徴とする強誘電体メモリ素子。
  8. 【請求項８】 前記強誘電体薄膜を成すビスマス層状構
    造化合物が、Ｓｒ及びＢｉを含み、Ｔａ又はＴｉの少な
    くともいずれか一方を含む化合物であることを特徴とす
    る請求項７に記載の強誘電体メモリ素子。
JP03604196A 1995-09-26 1996-02-23 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 Expired - Fee Related JP3188179B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03604196A JP3188179B2 (ja) 1995-09-26 1996-02-23 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
DE69632769T DE69632769T2 (de) 1995-09-26 1996-09-12 Verfahren zum Fertigen eines ferroelektrischen Schichtelements und das ferroelektrische Schichtelement sowie das ferroelektrische Speicherelement, die mit Hilfe dieses Verfahrens gefertigt werden
EP96306608A EP0766292B1 (en) 1995-09-26 1996-09-12 Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
US08/713,651 US5851841A (en) 1995-09-26 1996-09-13 Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-247509 1995-09-26
JP24750995 1995-09-26
JP03604196A JP3188179B2 (ja) 1995-09-26 1996-02-23 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法

Publications (2)

Publication Number Publication Date
JPH09153597A true JPH09153597A (ja) 1997-06-10
JP3188179B2 JP3188179B2 (ja) 2001-07-16

Family

ID=26375049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03604196A Expired - Fee Related JP3188179B2 (ja) 1995-09-26 1996-02-23 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法

Country Status (4)

Country Link
US (1) US5851841A (ja)
EP (1) EP0766292B1 (ja)
JP (1) JP3188179B2 (ja)
DE (1) DE69632769T2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118355A (ja) * 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH11224936A (ja) * 1997-11-05 1999-08-17 Internatl Business Mach Corp <Ibm> 貴金属酸化物の製法および貴金属酸化物から形成される構造
WO2000032516A1 (fr) * 1998-11-27 2000-06-08 Rohm Co., Ltd. Production de substance solide a base de compose inorganique et fabrication de semi-conducteur
KR100324601B1 (ko) * 1998-12-30 2002-04-17 박종섭 계면의 특성 향상을 위한 강유전체 캐패시터 제조 방법
JP2002124708A (ja) * 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子
US6379977B1 (en) 1998-10-01 2002-04-30 Hyundai Electronics Industries Co., Ltd. Method of manufacturing ferroelectric memory device
JP2004296681A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタおよび強誘電体キャパシタの製造方法ならびに強誘電体メモリ
KR100436056B1 (ko) * 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 커패시터의 확산장벽막 형성방법
JP2005039281A (ja) * 2004-07-20 2005-02-10 Seiko Epson Corp セラミックスの製造方法およびその製造装置、ならびに半導体装置および圧電素子
US6857172B2 (en) 2001-09-18 2005-02-22 Oki Electric Industry Co., Ltd. Method of manufacturing ferroelectric capacitor
JP2005183841A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
US7018676B2 (en) 2000-03-29 2006-03-28 Seiko Epson Corporation Method and device for manufacturing ceramics, semiconductor device and piezoelectric device
KR100676594B1 (ko) * 1999-08-18 2007-01-30 마츠시타 덴끼 산교 가부시키가이샤 강유전체 박막의 제조방법, 강유전체 커패시터, 강유전체메모리 셀 및 강유전체 메모리의 제조방법
JP2007059582A (ja) * 2005-08-24 2007-03-08 Jsr Corp 誘電体膜キャパシタおよびその製造方法
JP2007059896A (ja) * 2005-07-29 2007-03-08 Tdk Corp 誘電体膜の製造方法及びコンデンサ
JP2007150207A (ja) * 2005-11-30 2007-06-14 Tdk Corp 誘電体素子とその製造方法
JP2007329188A (ja) * 2006-06-06 2007-12-20 Tdk Corp 薄膜誘電体素子用積層体の形成方法及び薄膜誘電体素子
JP2014154741A (ja) * 2013-02-12 2014-08-25 Ricoh Co Ltd 電気機械変換膜の製造方法、電気機械変換素子、液体吐出ヘッドおよびインクジェット記録装置
US10085343B2 (en) 2016-11-04 2018-09-25 Tdk Corporation Thin-film capacitor and electronic component embedded substrate

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224976B1 (en) 1996-08-14 2001-05-01 Asahi Kogaku Kogyo Kabushiki Kaisha Adhesive transparent resin and a composite including the same
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
JPH10316495A (ja) * 1997-05-16 1998-12-02 Sony Corp 強誘電体およびメモリ素子ならびにそれらの製造方法
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
US6964873B2 (en) 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
KR100382719B1 (ko) * 2000-08-25 2003-05-09 삼성전자주식회사 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US6607980B2 (en) * 2001-02-12 2003-08-19 Symetrix Corporation Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same
KR100416760B1 (ko) * 2001-03-12 2004-01-31 삼성전자주식회사 졸겔공정을 이용한 지르콘산-티탄산 납 후막의 제조방법
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
JP4221576B2 (ja) * 2003-03-10 2009-02-12 セイコーエプソン株式会社 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
SG110043A1 (en) * 2003-05-07 2005-04-28 Systems On Silicon Mfg Co Pte Rapid thermal annealing of silicon structures
CN1610076A (zh) * 2003-06-30 2005-04-27 松下电器产业株式会社 强电介质膜的形成方法以及半导体装置
JP5013035B2 (ja) * 2003-12-11 2012-08-29 セイコーエプソン株式会社 誘電体膜の製造方法及び液体噴射ヘッドの製造方法
JP4956939B2 (ja) * 2005-08-31 2012-06-20 Ｔｄｋ株式会社 誘電体膜及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5456945A (en) * 1988-12-27 1995-10-10 Symetrix Corporation Method and apparatus for material deposition
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
EP0415751B1 (en) * 1989-08-30 1995-03-15 Nec Corporation Thin film capacitor and manufacturing method thereof
JPH03108770A (ja) * 1989-09-22 1991-05-08 Olympus Optical Co Ltd 強誘電体メモリ
JPH03108192A (ja) * 1989-09-22 1991-05-08 Olympus Optical Co Ltd 強誘電体メモリ
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5514822A (en) * 1991-12-13 1996-05-07 Symetrix Corporation Precursors and processes for making metal oxides
JP3182909B2 (ja) * 1991-09-25 2001-07-03 セイコーエプソン株式会社 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
KR100442543B1 (ko) * 1992-10-23 2004-11-20 시메트릭스 코포레이션 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5548475A (en) * 1993-11-15 1996-08-20 Sharp Kabushiki Kaisha Dielectric thin film device
CA2163130C (en) * 1994-03-17 2005-05-24 Masamichi Azuma Thin film capacitors on gallium arsenide substrate and process for making the same

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118355A (ja) * 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH11224936A (ja) * 1997-11-05 1999-08-17 Internatl Business Mach Corp <Ibm> 貴金属酸化物の製法および貴金属酸化物から形成される構造
KR100436056B1 (ko) * 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 커패시터의 확산장벽막 형성방법
US6379977B1 (en) 1998-10-01 2002-04-30 Hyundai Electronics Industries Co., Ltd. Method of manufacturing ferroelectric memory device
WO2000032516A1 (fr) * 1998-11-27 2000-06-08 Rohm Co., Ltd. Production de substance solide a base de compose inorganique et fabrication de semi-conducteur
US6730522B1 (en) 1998-11-27 2004-05-04 Rohm Co., Ltd. Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
KR100324601B1 (ko) * 1998-12-30 2002-04-17 박종섭 계면의 특성 향상을 위한 강유전체 캐패시터 제조 방법
US7220598B1 (en) 1999-08-18 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of making ferroelectric thin film having a randomly oriented layer and spherical crystal conductor structure
KR100676594B1 (ko) * 1999-08-18 2007-01-30 마츠시타 덴끼 산교 가부시키가이샤 강유전체 박막의 제조방법, 강유전체 커패시터, 강유전체메모리 셀 및 강유전체 메모리의 제조방법
US7018676B2 (en) 2000-03-29 2006-03-28 Seiko Epson Corporation Method and device for manufacturing ceramics, semiconductor device and piezoelectric device
JP2002124708A (ja) * 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子
US6857172B2 (en) 2001-09-18 2005-02-22 Oki Electric Industry Co., Ltd. Method of manufacturing ferroelectric capacitor
JP2004296681A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタおよび強誘電体キャパシタの製造方法ならびに強誘電体メモリ
JP2005183841A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
JP2005039281A (ja) * 2004-07-20 2005-02-10 Seiko Epson Corp セラミックスの製造方法およびその製造装置、ならびに半導体装置および圧電素子
JP4557144B2 (ja) * 2004-07-20 2010-10-06 セイコーエプソン株式会社 セラミックスの製造方法
JP2007059896A (ja) * 2005-07-29 2007-03-08 Tdk Corp 誘電体膜の製造方法及びコンデンサ
JP2007059582A (ja) * 2005-08-24 2007-03-08 Jsr Corp 誘電体膜キャパシタおよびその製造方法
JP2007150207A (ja) * 2005-11-30 2007-06-14 Tdk Corp 誘電体素子とその製造方法
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
JP2007329188A (ja) * 2006-06-06 2007-12-20 Tdk Corp 薄膜誘電体素子用積層体の形成方法及び薄膜誘電体素子
JP2014154741A (ja) * 2013-02-12 2014-08-25 Ricoh Co Ltd 電気機械変換膜の製造方法、電気機械変換素子、液体吐出ヘッドおよびインクジェット記録装置
US10085343B2 (en) 2016-11-04 2018-09-25 Tdk Corporation Thin-film capacitor and electronic component embedded substrate

Also Published As

Publication number Publication date
DE69632769D1 (de) 2004-07-29
US5851841A (en) 1998-12-22
EP0766292B1 (en) 2004-06-23
EP0766292A3 (en) 1998-06-17
DE69632769T2 (de) 2005-06-23
JP3188179B2 (ja) 2001-07-16
EP0766292A2 (en) 1997-04-02

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6313539B1 (en) Semiconductor memory device and production method of the same
US5757061A (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP3162717B2 (ja) 集積回路の製造方法
US6440591B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP2000236075A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JP3366212B2 (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JPH104181A (ja) 強誘電体素子及び半導体装置
JP2002076292A (ja) 金属酸化物誘電体膜
JP3294214B2 (ja) 薄膜キャパシタ
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JP3543916B2 (ja) 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JPH10294433A (ja) 強誘電体メモリ素子の製造方法
JPH11330389A (ja) 誘電体メモリの製造方法
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JP2002299576A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080511

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees