JP4221576B2 - セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置 - Google Patents

セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置 Download PDF

Info

Publication number
JP4221576B2
JP4221576B2 JP2003063169A JP2003063169A JP4221576B2 JP 4221576 B2 JP4221576 B2 JP 4221576B2 JP 2003063169 A JP2003063169 A JP 2003063169A JP 2003063169 A JP2003063169 A JP 2003063169A JP 4221576 B2 JP4221576 B2 JP 4221576B2
Authority
JP
Japan
Prior art keywords
raw material
composite oxide
manufacturing
ferroelectric capacitor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003063169A
Other languages
English (en)
Other versions
JP2004273808A (ja
Inventor
健 木島
栄治 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003063169A priority Critical patent/JP4221576B2/ja
Priority to CNB2004100078430A priority patent/CN100346464C/zh
Priority to US10/793,889 priority patent/US20040227278A1/en
Publication of JP2004273808A publication Critical patent/JP2004273808A/ja
Application granted granted Critical
Publication of JP4221576B2 publication Critical patent/JP4221576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/48—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zirconium or hafnium oxides, zirconates, zircon or hafnates
    • C04B35/49—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zirconium or hafnium oxides, zirconates, zircon or hafnates containing also titanium oxides or titanates
    • C04B35/491—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zirconium or hafnium oxides, zirconates, zircon or hafnates containing also titanium oxides or titanates based on lead zirconates and lead titanates, e.g. PZT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/34—Non-metal oxides, non-metal mixed oxides, or salts thereof that form the non-metal oxides upon heating, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3418—Silicon oxide, silicic acids or oxide forming salts thereof, e.g. silica sol, fused silica, silica fume, cristobalite, quartz or flint
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6583—Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • C04B2235/6584—Oxygen containing atmosphere, e.g. with changing oxygen pressures at an oxygen percentage below that of air
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry
    • C04B2235/768—Perovskite structure ABO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置に関する。
【０００２】
【背景技術】
現在、半導体装置（例えば、強誘電体メモリ（ＦｅＲＡＭ））に適用される強誘電体膜として、ペロブスカイト構造を有する強誘電体膜（例えば、ＰｂＺｒＴｉＯ系）や層状ペロブスカイト構造を有する強誘電体膜（例えば、ＢｉＬａＴｉＯ系、ＢｉＴｉＯ系、ＳｒＢｉＴａＯ系）が提案されている。
【０００３】
これらの強誘電体膜の原料中に含まれるＰｂやＢｉは、結晶化温度に対して低温で蒸気が発生しやすく、結晶化の熱処理中に雰囲気中に飛散しやすい。これらの金属材料が不足すると結晶中に空孔などの欠陥が発生するため、蒸気となって飛散する分を補填する目的で、従来は、ＰｂやＢｉなどの金属材料を強誘電体の化学量論的組成に対して１０％以上過剰に添加していた。
【０００４】
しかし、強誘電体膜の成膜の際に、必ずしも過剰成分に対応するＰｂやＢｉが蒸気となって飛散するとは限らず、結晶化後に残った過剰成分は、結晶と結晶との間に残留して変質層を形成し、強誘電体膜の特性に望ましくない影響を与えるおそれがある。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、表面モフォロジーを改善することができるセラミックス膜または強誘電体キャパシタの製造方法およびこれらの製造方法により得られるセラミックス膜または強誘電体キャパシタを提供することにある。
【０００６】
また、本発明の他の目的は、本発明のセラミックス膜または強誘電体キャパシタが適用された半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
１．セラミックス膜の製造方法
本発明のセラミックス膜の製造方法は、
複合酸化物を含む原材料体を２気圧以上に加圧された状態で熱処理して結晶化させることを含み、
前記複合酸化物は、ＰｂまたはＢｉを構成元素として含み、
前記原材料体は、前記複合酸化物の構成元素のうち少なくともＰｂまたはＢｉが前記複合酸化物の化学量論的組成に対して多くとも５％過剰となるように含まれるゾルゲル原料およびＭＯＤ原料の混合物からなる。
【０００８】
本発明において、ゾルゲル原料とは、複合酸化物の加水分解物および重縮合物の少なくともいずれかを含む原料であり、ＭＯＤ原料とは、複合酸化物の構成元素を有機溶媒中に含む原料を意味する。
【０００９】
本発明のセラミックス膜の製造方法によれば、微細な結晶が均一に分布した表面モフォロジーの良好なセラミックス膜を得ることができる。これは、セラミックス膜の原材料体として、ゾルゲル原料とＭＯＤ原料との混合物を用いることにより、ゾルゲル原料の結晶化により初期核の発生密度が高くなり、これらの結晶化に伴って、間隙を埋めるようにＭＯＤ原料が結晶化していくことによるものと考えられる。
【００１０】
また、本発明において、ゾルゲル原料およびＭＯＤ原料の混合物は、複合酸化物の構成元素のうち少なくともＰｂまたはＢｉが化学量論的組成に対して多くとも５％過剰に含まれた状態に調整されているため、ＰｂやＢｉが原材料体の結晶化後にセラミックス膜に残留して変質層が発生する機会を低減することができる。
【００１１】
さらに、本発明では、原材料体の結晶化において、熱処理を２気圧以上に加圧された状態で行うことにより、低温で揮発しやすいＰｂやＢｉの雰囲気中への飛散を防止することができる。すなわち、本発明によれば、高品質なセラミックス膜を得ることができる。
【００１２】
本発明のセラミックス膜の製造方法は、以下の態様を取り得る。
【００１３】
（Ａ）前記ゾルゲル原料および前記ＭＯＤ原料は、それぞれ前記複合酸化物の構成元素のうちＰｂまたはＢｉと異なるその他の構成元素を前記複合酸化物の化学量論的組成で含むことができる。
【００１４】
かかる態様によれば、かかる混合物中の複合酸化物のその他の構成元素は化学量論的組成に調整されているため、ＭＯＤ原料とゾルゲル原料とが原材料体の結晶化の際に補完的に機能して、複合酸化物含まれる構成元素を過不足なく結晶化させることができる。
【００１５】
（Ｂ）前記原材料体には、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在することができる。
【００１６】
かかる態様によれば、原材料体に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。
【００１７】
このような常誘電体材料としては、例えば、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物を採用することができる。
【００１８】
（Ｃ）前記熱処理を、体積比１０％以下の酸素を含む雰囲気中でラピッド・サーマル・アニール法を用いて行うことができる。
【００１９】
かかる態様によれば、雰囲気中に含まれる酸素を体積比において１０％以下とすることで、低温で酸素と結合して揮発しやすい例えば、ＰｂやＢｉなどの金属材料と酸素との結合を抑制することができ、さらに、数十℃／秒以上の急速加熱を行うラピッド・サーマル・アニール法を用いて熱処理を行うことで、配向性の高い結晶状態の良好なセラミックス膜を得ることができる。
【００２０】
２．強誘電体キャパシタの製造方法
本発明の強誘電体キャパシタの製造方法は、
基体上に下部電極を形成し、
前記下部電極の上に、複合酸化物を含む原材料体を２気圧以上に加圧された状態で熱処理して結晶化させてセラミックス膜を形成し、
前記セラミックス膜の上に上部電極を形成することを含み、
前記複合酸化物は、ＰｂまたはＢｉを構成元素として含み、
前記原材料体は、前記複合酸化物の構成元素のうち少なくともＰｂまたはＢｉが前記複合酸化物の化学量論的組成に対して多くとも５％過剰となるように含まれるゾルゲル原料およびＭＯＤ原料の混合物からなる。
【００２１】
本発明の強誘電体キャパシタの製造方法においても、「１．セラミックス膜の製造方法」の欄で説明したように、良好な表面モフォロジーを有し、高品質のセラミックス膜を形成することができるため、電気的特性に優れた強誘電体キャパシタを得ることができる。
【００２２】
また、本発明の強誘電体キャパシタの製造方法では、セラミックス膜の形成に関して、上記（Ａ）〜（Ｃ）の各態様を取り得る。
【００２３】
さらに、本発明の強誘電体キャパシタの製造方法では、以下の態様も取り得る。
【００２４】
（ａ）前記熱処理の昇温過程は、１００℃／分以下の昇温速度で行われ、前記昇温過程において、前記下部電極と前記セラミックス膜との間に、前記原材料体に含まれるＰｂまたはＢｉと下部電極を構成する金属元素との化合物からなる下部合金膜が形成されてもよい。
【００２５】
かかる態様において、下部電極を構成する金属元素としては、強誘電体キャパシタの電極材料として用いられる公知の物質の中から選択され、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ａｕ、Ａｇ、Ｒｕ、Ｓｒや、これらを構成元素に含む導電性酸化物あるいは導電性窒化物などが挙げられるが、これらに限定されない。
【００２６】
かかる態様によれば、セラミックス膜の形成時の熱処理において昇温過程を１００℃／分以下の昇温速度で行うことにより、原材料体中に複合酸化物の化学量論的組成に対して過剰に添加されたＰｂまたはＢｉが、低温領域で下部電極を構成する金属元素との化合物からなる下部合金膜を形成する。
【００２７】
この下部合金膜は、下部電極の金属結晶とセラミックス膜の結晶との間の格子定数の不一致による歪みを緩和することができる。
【００２８】
従って、かかる態様によれば、下部合金膜の形成プロセスを別途設けることなく、原材料体の結晶化に伴って強誘電体キャパシタの疲労特性を向上させることができる下部合金膜を形成することができる。
【００２９】
（ｂ）少なくとも前記上部電極を形成した後に、２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。
【００３０】
かかる態様によれば、ポストアニールとして２気圧以上に加圧された状態で熱処理を行うことでセラミックス膜と上部電極および下部電極との界面状態が改善され、強誘電体特性の回復を図ることができる。
【００３１】
（ｃ）少なくとも前記セラミックス膜を所与の形状にエッチングした後に、２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。
【００３２】
かかる態様によれば、少なくともセラミックス膜がエッチングされた後にポストアニールとして２気圧以上に加圧された状態で熱処理を行うことで、エッチング工程でのプロセスダメージを回復させることができる。
【００３３】
【発明の実施の形態】
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
【００３４】
［第１の実施形態］
図１（Ａ）〜図１（Ｅ）は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【００３５】
まず、図１（Ａ）に示すように、基体１０の上に下部電極２０を形成する。下部電極２０は、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ａｕ、Ａｇ、Ｒｕ、Ｓｒ等の金属や、酸化物導電体（例えば、ＩｒＯｘ等）や、窒化物導電体（例えば、ＴｉＮ等）などを材料としてスパッタ法を用いて形成することができる。また、下部電極２０は、単層膜でもよいし、積層した多層膜でもよい。
【００３６】
次に、図１（Ｂ）に示すように、下部電極２０の上に複合酸化物を含む原材料体３０を形成する。原材料体３０を形成する方法としては、塗布法、ＬＳＭＣＤ法を挙げることができる。塗布法としては、例えば、スピンコート法、ディッピング法を挙げることができる。この原材料体３０には、ゾルゲル原料とＭＯＤ原料とが含まれる。ゾルゲル原料は、ＭＯＤ原料に比べて、結晶化温度が低く、結晶核の形成速度および結晶成長速度が速い原料が選択される。
【００３７】
ゾルゲル原料は、具体的には次のようにして調整することができる。まず、炭素数が４以下よりなる金属アルコキシドを混合し、加水分解および重縮合を行う。この加水分解および重縮合によって、Ｍ−Ｏ−Ｍ−Ｏ…の強固な結合ができる。このとき得られるＭ−Ｏ−Ｍの結合は、セラミックスの結晶構造（ペロブスカイト構造）に近い構造を有する。ここで、Ｍは金属元素（例えば、Ｂｉ、Ｔｉ、Ｌａ、Ｐｂなど）であり、Ｏは酸素を示す。次に、加水分解および重縮合を行うことにより得られた生成物に溶媒を加え、原料を得る。こうして、ゾルゲル原料を調整することができる。
【００３８】
ＭＯＤ原料としては、例えば、セラミックス膜の構成元素同士が直接または間接的に連続して接続された多核金属錯体原料を挙げることができる。ＭＯＤ原料は、具体的にはカルボン酸の金属塩を挙げることができる。カルボン酸としては、酢酸、２−エチルヘキサン酸などを挙げることができる。金属としては、例えば、Ｂｉ、Ｔｉ、Ｌａ、Ｐｂなどを挙げることができる。ＭＯＤ原料においても、ゾルゲル原料と同様に、Ｍ−Ｏの結合を有する。しかし、Ｍ−Ｏ結合は、重縮合を行って得られるゾルゲル原料のように連続した結合にはなっておらず、また、結合構造もリニア構造に近くペロブスカイト構造とはかけ離れている。
【００３９】
また、原材料体３０において、ゾルゲル原料とＭＯＤ原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には複合酸化物に含まれる金属材料（例えば、Ｐｂ、Ｂｉ）を、前記化学量論的組成に対して多くとも５％過剰に含ませることができる。例えば、Ｐｂ、Ｂｉなどの金属材料は低温で酸素と結合して蒸気が発生するため、結晶化過程において不足を補うために、従来は１０％〜２０％のＰｂやＢｉを過剰添加物として原材料体３０に含ませていた。しかし、結晶化後において残留した過剰添加物は、セラミックス膜４０の結晶間や結晶と電極との間に入り込み、結晶品質を低下させる原因ともなり得る。
【００４０】
そこで、本実施の形態の製造方法においては、予め元素配置が結晶に近いゾルゲル原料と構成元素が自由に移動しやすいＭＯＤ原料とを混合することにより、両原料が結晶化の際に補完的に機能して、ＰｂやＢｉなどの過剰添加物をできるだけ少なくすることができ、具体的には化学量論的組成に対して５％以下することができる。これにより、原材料体３０の結晶化後に余ったＰｂ、Ｂｉなどの過剰添加物が結晶と結晶との間や下部電極２０と結晶との間に入り込んで、変質層が生成されるのを防止することができる。
【００４１】
なお、原材料体３０には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体３０中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。
【００４２】
このような常誘電体材料としては、例えば、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物を採用することができる。かかる酸化物は、ＡＢＯＸまたはＢＯＸで表される常誘電体材料であって、ＡサイトはＰｂ、Ｂｉ、Ｈｆ、Ｚｒ、Ｖ、Ｗのいずれかの単元素または複合元素からなり、ＢサイトはＳｉ、Ｇｅのいずれかの単元素または複合元素からなる材料を採用することができる。具体的には、ＰｂＳｉＯ系（Ｐｂ５Ｓｉ３ＯＸ、Ｐｂ２Ｓｉ１ＯＸ）、ＰｂＧｅＯ系（Ｐｂ５Ｇｅ３ＯＸ、Ｐｂ２Ｇｅ１ＯＸ）、ＢｉＳｉＯ系（Ｂｉ４Ｓｉ３ＯＸ、Ｂｉ２Ｓｉ１ＯＸ）、ＢｉＧｅＯ系（Ｂｉ４Ｇｅ３ＯＸ、Ｂｉ２Ｓｉ１ＯＸ）、ＺｒＧｅＯＸ、ＨｆＧｅＯＸ、ＶｇｅＯＸ、ＷＧｅＯＸ、ＶＳｉＯＸ、ＷＳｉＯＸ等が挙げられる。なお、ＡサイトにＺｒ、Ｈｆ、Ｖ、Ｗを用いた場合は、強誘電体の酸素欠損の抑制効果が有る。
【００４３】
次に、必要に応じて、原材料体３０を乾燥および仮焼成する。
【００４４】
次に、図１（Ｃ）および図１（Ｄ）に示すように、原材料体３０を熱処理することにより、原材料体３０を結晶化させてセラミックス膜４０を形成する。一般に、ゾルゲル原料は、ＭＯＤ原料に比べて、結晶化温度が低い。また、ゾルゲル原料は、ＭＯＤ原料に比べて、結晶核の形成速度および結晶成長速度が速い。従って、これらの混合物である原材料体３０の結晶化過程では、ゾルゲル原料の結晶化がＭＯＤ原料の結晶化より先行して進むことにより、ゾルゲル原料により形成される結晶核の間隙にＭＯＤ原料が残ることになる。すると、ゾルゲル原料の結晶核の間隙においてＭＯＤ原料は独立に結晶化が進行し、間隙が埋められていく。また、ゾルゲル原料とＭＯＤ原料とでは、結晶の配向しやすい方向が異なる。従って、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、形成されるセラミックス膜４０においては、表面モフォロジーが良好なものとなる。
【００４５】
また、本実施の形態の製造方法では、この熱処理の昇温過程において１００℃以下の低温領域において２気圧以上の加圧状態としている。これは、例えば、ＰｂＺｒＴｉＯ系（以下、ＰＺＴという）の複合酸化物においてはＰｂが、比較的低温で酸素と結合して雰囲気中に飛散しやすいことが知られており（電気化学便覧第４版、１２８頁、丸善、１９８５年発行を参照）、かかる金属材料が雰囲気中に飛散するのを防止することを目的とするものである。なお、かかる熱処理において、昇温前に２気圧以上の加圧状態としてもよい。
【００４６】
また、本実施の形態では、かかる熱処理を体積比１０％以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。
【００４７】
さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。
【００４８】
なお、本実施の形態の手法は、Ｐｂと同様に低温領域で酸素と結合して雰囲気中に飛散しやすいＢｉを含んでいる例えば、ＢｉＬａＴｉＯ系（以下、ＢＬＴという）、ＢｉＴｉＯ系（以下、ＢＩＴという）、およびＳｒＢｉＴａＯ系（以下、ＳＢＴという）の複合酸化物の結晶化においても有効である。
【００４９】
さらに、上記熱処理では、昇温過程において、下部電極２０とセラミックス膜４０との間に下部合金膜２４を形成することができる。この下部合金膜２４は、下部電極２０を構成する金属元素と原材料体３０に含まれる金属元素の合金により構成される。このとき、原材料体３０に複合酸化物の化学量論的組成に対して過剰に含まれるＰｂやＢｉなどの金属材料の添加物が、下部合金膜２４の材料となる。
【００５０】
ここで、例えば、ＰＺＴにおいては、Ｐｔを下部電極２０の材料として選択した場合、下部電極２０の格子定数（a,b,c:3.96）とセラミックス膜４０の格子定数（a,b:4.04、c:4.14）とが一致しないため、界面において格子不整合による歪みが発生する。この歪みは、強誘電体キャパシタの疲労特性などに影響を及ぼすため、できるだけ低減されることが望ましい。ＰＺＴのセラミックス膜４０に対して格子定数が近い物質としてはＰｂＰｔ３（a,b,c:4.05）が挙げられる。ＰｂとＰｔからなる合金化合物としては、ＰｂＰｔ３の他に、ＰｂＰｔ（a,b:4.24、c:5.48）、Ｐｂ２Ｐｔ（a,b:6.934、c:5.764）、Ｐｂ４Ｐｔ（a,b:6.64、c:5.97）が考えられるが、ＰｂＰｔ３の格子定数（a,b,c:4.05）は、ＰＺＴのセラミックス膜４０の格子定数（a,b:4.04、c:4.14）とのミスマッチが少ないため、下部合金膜２４として好適である。このように考えると、下部合金膜２４に好適なＰｂは価数が高いことが必要であり、価数の高いＰｂの酸化物ＰｂＯ２やＰｂ３Ｏ４は、原材料体３０の結晶化温度に対して低温領域で蒸気となりやすい。すなわち、下部合金膜２４の生成プロセスは、価数の高い金属材料を有効に使うために、低温領域で行う必要がある。
【００５１】
そこで、本実施の形態の熱処理では、１００℃／分以下の低い昇温速度で昇温を行うことにより、約１００℃〜２００℃の低温領域で図１（Ｃ）に示すように、下部電極２０と結晶化中の原材料体３０との間に下部合金膜２４が形成される。この下部合金膜２４の存在によって、各層間の界面の格子不整合による歪みが緩和され、結晶化されたセラミックス膜４０の表面モフォロジーの改善、および最終的に製造される強誘電体キャパシタの疲労特性の向上に寄与する。
【００５２】
そして、かかる熱処理では、下部合金膜２４の形成プロセスを経て、さらに昇温を行うことにより原材料体３０を結晶化させて下部合金膜２４の上にセラミックス膜４０が形成される。
【００５３】
このように、本実施の形態の強誘電体キャパシタの製造方法では、原材料体３０の結晶化の熱処理がセラミックス膜４０と下部電極２０との界面の格子不整合を改善する下部合金膜２４の形成プロセスを伴うことを特徴とする。
【００５４】
そして最終的には、図１（Ｅ）に示すように、セラミックス膜４０の上に上部電極５０を形成することにより強誘電体キャパシタを得る。この上部電極５０の材料や形成方法は、下部電極２０と同様のものを適用することができる。
【００５５】
以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。さらに、かかる熱処理の昇温過程の低温領域で下部合金膜２４を形成することができるため、この下部合金膜２４によってセラミックス膜４０の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。
【００５６】
なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後に、ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、セラミックス膜４０と上部電極５０および下部電極２０との界面状態が改善され、強誘電体特性の回復を図ることができる。
【００５７】
さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。
【００５８】
なお、これらのポストアニールは、ＦＡ（ファーネス）を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。
【００５９】
なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。
【００６０】
また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。
【００６１】
以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。
【００６２】
（実施例１）
本実施例では、Ｐｔ電極が形成された所与の基体上に、Ｐｂ（Ｚｒ0.35、Ｔｉ0.65）Ｏ3をスピンコート法を用いて成膜して検討を行った。
【００６３】
本実施例では、ＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）の化学量論的組成にそれぞれ調整されたゾルゲル溶液とＭＯＤ溶液との混合物にモル比で５％過剰となるようにＰｂを添加した原材料溶液を用いた。Ｐｂの添加物は、Ｐｔ電極とＰＺＴ膜との界面にＰｂＰｔ３を形成するために用いるものである。
【００６４】
そして、これらの原料溶液を、スピンコーティング（３０００ｒｐｍ、３０秒）して４００℃で５分間、原料溶液を仮焼成する工程を３回繰り返して、Ｐｔ電極上に１５０ｎｍの原材料体を形成した。次に、図２に示すように、ＦＡ（ファーネス）を用いて２気圧に加圧され、かつ体積比１％の酸素を含む雰囲気中で、６５０℃まで昇温を行い、３０分間の熱処理をして原材料体を結晶化させてペロブスカイト構造のＰＺＴ膜を得た。この昇温過程においては、約１００℃〜２００℃の低温領域でＰｔ電極のＰｔと原材料体中のＰｂとの合金であるＰｂＰｔ３膜を形成するために、昇温レートを２０℃／分とした。
【００６５】
図３は、このとき得られたＰＺＴ膜の表面の顕微鏡写真である。これによると、平均粒径が約５０ｎｍの微細な結晶が均一的に分布し、表面モフォロジーが良好であることが分かる。これは、Ｐｔ電極とＰＺＴ膜との界面に形成されたＰｂＰｔ３層によって界面の格子不整合が低減され、さらに加圧状態および低酸素状態の条件下で行う熱処理によってＰＺＴ膜の結晶化中におけるＰｂの脱離を防止したことによるものと考えられる。
【００６６】
また、かかるＰＺＴ膜についてラマン散乱スペクトルを測定した。さらに、本測定における従来技術との比較のために、図４に示すように、加圧を行わずに、大気中においてラピッド・サーマル・アニール法（以下、従来法１）による熱処理を行って結晶化されたＰＺＴ膜についてのラマン散乱スペクトルについても測定を行った。すると、図５（Ａ）及び図５（Ｂ）に示すように、本実施例の製造方法に係るＰＺＴ膜と従来法１によるＰＺＴ膜とでは、５００Ｒ／ｃｍ−１〜７００Ｒ／ｃｍ−１におけるスペクトル形状に違いが見られる。これは、従来法１によるＰＺＴ膜では、異相が発生しているためである。図５（Ｃ）は、従来法１によるＰＺＴ膜の測定結果における５００Ｒ／ｃｍ−１〜７００Ｒ／ｃｍ−１のスペクトル形状の拡大図である。従来法１によるＰＺＴ膜では、図５（Ｃ）に示すように、ＰＺＴの異相や変質層の発生を示すピークがあることが分かる。このような顕著な違いが見られる原因は、加圧及び低酸素状態での熱処理により、Ｐｂの蒸気発生を抑えたことによるＰＺＴ結晶化過程での組成変動を低減した効果が大きいと考えられる。
【００６７】
次に、本実施例では、結晶化されたＰＺＴ膜の上に上部電極としてＰｔ電極を形成し、その後２気圧に加圧した状態でポストアニールを行い、強誘電体キャパシタを作製し、強誘電体特性の評価を行った。
【００６８】
図６は、本実施例の製造方法により得られた強誘電体キャパシタのヒステリシス特性を示すものである。図６に示すように、本実施例の強誘電体キャパシタにおいては、２Ｖ以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。また、この強誘電体キャパシタは、分極値Ｐｒが約３０Ｃ／ｃｍ２となり、良好な分極特性を示すことが分かった。
【００６９】
次に、本実施例の製造方法で得られた強誘電体キャパシタと従来法１の製造方法で得られたＰＺＴ膜上に上部電極を形成した強誘電体キャパシタについて、疲労特性についての検討を行った。図７（Ａ）及び図７（Ｂ）は、これらの強誘電体キャパシタに対して、２Ｖ、６６Ｈｚの三角波パルスを１０回与えた後に、１．５Ｖ、５００ｋＨｚの方形波パルスを１０８回以上与えて分極反転を行った疲労試験前後のヒステリシス特性を示す図である。図７（Ａ）は、本実施例の製造方法により得られたキャパシタについて示すものであり、図７（Ｂ）は、従来法１により得られたキャパシタについて示すものである。図７（Ａ）によれば、本実施例により得られるキャパシタにおいては、試験前後においてヒステリシス形状の変化は見られない。これに対して、図７（Ｂ）によれば、従来法１により得られるキャパシタにおいては、試験後のヒステリシス形状において分極特性が低下しているのが分かる。これは、本実施例の製造方法がＰＺＴ膜の結晶化プロセスにおいてＰｂＰｔ３合金膜の形成プロセスを伴うことにより、ＰＺＴ膜の下部電極側界面において格子不整合による歪みが緩和されていることを示している。
【００７０】
以上のように、本実施の形態の製造方法では、セラミックス膜の結晶化工程における加圧および低酸素状態での下部合金膜形成プロセスを伴う熱処理によって、セラミックス膜が良好な表面モフォロジーを有し、これを含む強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが確認された。
【００７１】
（実施例２）
本実施例では、原料溶液をゾルゲル溶液とＭＯＤ溶液との混合物とした場合に加えて、比較例としてゾルゲル溶液単体、またはＭＯＤ溶液単体とした場合について、それぞれＰｔ電極上にスピンコート法を用いて形成したＰＺＴ膜の特性についての検討を行った。各原料溶液は、ＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）の化学量論的組成にそれぞれ調整されたものに、モル比で５％過剰となるようにＰｂを添加したものを用いた。結晶化のための熱処理は、それぞれの原料溶液が塗布された原材料体にＦＡを用いて２気圧に加圧され、かつ体積比１％の酸素を含む雰囲気中で、６５０℃まで昇温を行い、３０分間の加熱を行った。
【００７２】
図８（Ａ）〜図８（Ｃ）は、本実施例において得られたＰＺＴ膜の表面を観察した顕微鏡写真である。図８（Ａ）は、原料溶液としてＭＯＤ溶液のみを用いたＰＺＴ膜、図８（Ｂ）は、原料溶液としてゾルゲル溶液とＭＯＤ溶液との混合物を用いたＰＺＴ膜、図８（Ｃ）は、原料溶液としてゾルゲル溶液のみを用いたＰＺＴ膜の表面モフォロジーを示す。
【００７３】
図８（Ａ）〜図８（Ｃ）に示す顕微鏡写真では、ＭＯＤ溶液のみ、およびゾルゲル溶液のみの場合に比べて、ゾルゲル溶液とＭＯＤ溶液との混合物を用いた場合のほうが粒径が小さく、微細な結晶が均一に分布した表面モフォロジーとなることが分かる。
【００７４】
また、本実施例では、ゾルゲル溶液とＭＯＤ溶液との混合物を原材料溶液とするＰＺＴ膜について、ゾルゲル溶液とＭＯＤ溶液との混合比をモル比において、２：１、１：１、１：２と変化させた場合に得られるＰＺＴ膜の特性を検討した。
【００７５】
図９（Ａ）〜図９（Ｅ）は、このとき得られたＰＺＴ膜の表面を観察した顕微鏡写真である。なお、図９（Ａ）および図９（Ｅ）には、本実施例のＰＺＴ膜の比較例として、上記において作製したゾルゲル溶液のみを原料溶液としたＰＺＴ膜、およびＭＯＤ溶液のみを原料溶液としたＰＺＴ膜の顕微鏡写真についても示されている。
【００７６】
図９（Ａ）〜図９（Ｅ）によれば、ゾルゲル溶液とＭＯＤ溶液との混合物により得られるＰＺＴ膜は、平均粒径が３０ｎｍ〜７０ｎｍと小さいのに対して、ゾルゲル溶液のみから得られるＰＺＴ膜では、平均粒径が１００ｎｍ、ＭＯＤ溶液のみから得られるＰＺＴ膜では、平均粒径が２μｍと大きくなることが分かる。すなわち、ゾルゲル溶液とＭＯＤ溶液との混合物を用いた場合のほうが、ゾルゲル溶液のみ、あるいはＭＯＤ溶液のみの場合に比べて、微細な結晶が均一に分布した良好な表面モフォロジーを有する。これは、ゾルゲル溶液のみの場合、およびＭＯＤ溶液のみの場合は、初期結晶核の発生密度に違いがあるが、この初期結晶核に従って結晶化が進行するため、結晶の粒径が大きくなっていくものと考えられる。しかし、ゾルゲル溶液とＭＯＤ溶液との混合物を使用すると、ゾルゲル溶液によって初期結晶核が高密度で形成され、その間隙を埋めるように、ＭＯＤ溶液が結晶化していくため、結晶の粒径が微細になるものと考えられる。
【００７７】
次に、上記ＰＺＴ膜のそれぞれに上部電極を形成した強誘電体キャパシタについての電気的特性を調べた。図１０（Ｂ）〜図１０（Ｄ）は、本実施例により得られた強誘電体キャパシタのヒステリシス特性を示す図である。なお、図１０（Ａ）は、ゾルゲル溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。また、図１０（Ｅ）は、ＭＯＤ溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。
【００７８】
図１０（Ａ）〜図１０（Ｅ）によれば、ゾルゲル溶液とＭＯＤ溶液との混合物を原料溶液とする強誘電体キャパシタにおいては、いずれの混合比においても、ゾルゲル溶液のみ、およびＭＯＤ溶液のみを原料溶液とする強誘電体キャパシタに比べて、２Ｖ以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。
【００７９】
従って、本実施例によれば、原料溶液中のゾルゲル溶液とＭＯＤ溶液との混合比は、モル比において１：２〜２：１の範囲において、セラミックス膜の表面モフォロジーを改善することができるとともに、角型性の良いヒステリシス形状を有する強誘電体キャパシタを製造することができることが確認された。
【００８０】
さらに、本実施例では、ゾルゲル溶液とＭＯＤ溶液の混合物（混合比１：１）から得られたＰＺＴ膜を有する強誘電体キャパシタについての温度特性を検証した。温度特性の測定は、２５℃〜１００℃の範囲でヒステリシス特性を測定し、その結果が図１１（Ａ）〜図１１（Ｄ）に示される。図１１（Ａ）〜図１１（Ｄ）によれば、本実施例の製造方法により得られる強誘電体キャパシタは、１００℃という高温下であっても、ヒステリシス形状にほとんど変化が見られない良好な温度特性を有することが分かった。
【００８１】
図１２は、これらの結果に基づき、縦軸を規格化した分極値Ｐｒ２［（μＣ／ｃｍ２）２］、横軸を温度［℃］としてプロットしたものである。図１２によると、従来技術により作製されるＰＺＴ膜を有する強誘電体キャパシタでは、温度上昇につれて分極値が劣化していくのに対し、本実施例の手法により作製されるＰＺＴ膜を有する強誘電体キャパシタでは、温度変化に対してほぼ一定の分極値を示し、ＰＺＴのバルクと同様の良好な温度特性が得られた。
【００８２】
（実施例３）
本実施例では、Ｐｒ（Ｚｒ，Ｔｉ）Ｏ３の原料溶液中のＺｒ／Ｔｉ比の依存性について検証した。具体的には、上記した実施例１、２では、Ｚｒ／Ｔｉ比を３５／６５とした原料溶液を用いたが、本実施例では、Ｚｒ／Ｔｉ比を２０／８０とした原料溶液を用い、ＭＯＤ溶液のみを原料溶液とした場合、ゾルゲル溶液とＭＯＤ溶液との混合物（混合比１：１）を原料溶液とした場合について作製したＰＺＴ膜を有する強誘電体キャパシタの電気的特性の比較を行った。
【００８３】
図１３（Ａ）および図１３（Ｂ）は、これらの強誘電体キャパシタのヒステリシス特性を示す図である。図１３（Ａ）および図１３（Ｂ）によれば、Ｚｒ／Ｔｉ比を２０／８０とした場合においても、ゾルゲル溶液とＭＯＤ溶液との混合物を用いた場合のほうがＭＯＤ溶液のみを用いた場合に比べて、低電圧で飽和する角型性の良いヒステリシス形状となる。すなわち、本実施例によれば、ゾルゲル溶液とＭＯＤ溶液との混合物を原料溶液とする製造方法は、Ｚｒ／Ｔｉ比を変更しても有効であることが確認できる。
【００８４】
（実施例４）
本実施例では、上記実施例１で説明した製造方法において、ＰＺＴ膜を結晶化する際の熱処理の温度を５８０℃、４２５℃と低温化した場合の強誘電体キャパシタの電気的特性への影響を検証した。
【００８５】
図１４（Ａ）および図１４（Ｂ）は、５８０℃および４２５℃の熱処理で結晶化されたＰＺＴ膜を有する強誘電体キャパシタのヒステリシス特性を示す図である。図１４（Ａ）および図１４（Ｂ）によれば、結晶化温度を低下させた場合でも十分に実用化レベルに達したヒステリシス特性を有する強誘電体キャパシタが得られることが分かった。
【００８６】
（実施例５）
本実施例では、Ｐｔ電極上に本発明によるＰｂ１．１Ｚｒ０．１Ｔｉ０．８Ｓｉ０．１Ｏ３（ＰＺＴＳ１）、およびＰｂ１．１Ｚｒ０．７Ｔｉ０．２Ｓｉ０．１Ｏ３（ＰＺＴＳ２）成膜についてスピンコート法を用いて検討を行った。本発明によるゾルゲル溶液合成手順を示す。実際には、ＰｂＺｒＴｉＯ３（ＰＺＴ）強誘電体形成用ゾルゲル溶液とＰｂＳｉＯ３（ＰＳＯ）形成用ゾルゲル溶液を混合して作製した。
【００８７】
まず初めに、Ｐｂの過剰添加量が０．５％、１０％、１５％、２０％であるＰＺＴゾルゲル溶液１ｍｏｌに対し、ＰＳＯを０．０１ｍｏｌ添加したものを用いて薄膜形成を行った。基板にはＰｔ被覆Ｓｉ基板を用い、上記手順で作製した強誘電体形成用ゾルゲル溶液を用いてスピンコート（５００ｒｐｍ、５ｓｅｃ〜４０００ｒｐｍ、２０ｓｅｃ）にて溶液を塗布し、大気中で乾燥（１５０℃、２ｍｉｎ）、および仮焼成（２５０℃、５ｍｉｎ）を行いこれらの工程を４回繰り返して、その後結晶化（４２５℃、１０ｍｉｎ、１ａｔｍ、酸素雰囲気）を行い、それぞれ膜厚１００ｎｍの薄膜を作製した。
【００８８】
このとき、図１５に示すようなＸＲＤパターンが得られた。図１５によれば、Ｐｂの過剰添加量が５％の時、最大の結晶性を示すことが確認できる。また、ＸＲＤピーク強度とＰｂ過剰量との関係を示したものが図１６である。従来から、Ｐｂは蒸気圧が高く揮発しやすいため、それを補うために２０％程度の過剰Ｐｂ成分が溶液中に予め添加されているのが普通であるが、ＰＳＯを０．０１ｍｏｌ添加したものを用いた場合、ＰＺＴゾルゲル溶液のＰｂ過剰添加量が５％程度で十分であることが示された。このことは、本実施例で添加したＰＳＯが、何らかの働きで、ＰＺＴゾルゲル溶液中の過剰Ｐｂ成分の揮発を防止していると共に、ＰＳＯ中のＰｂは、単なる過剰Ｐｂ成分として働いているのではないことを示している。
【００８９】
また、図１５よりＰｂ過剰量が０％から２０％までの全ての範囲において、ＰＺＴの単一晶が得られているものの、既述の通り、５％過剰の際が、ピーク強度（結晶性）の最大値となり、特に０％及び２０％の際は、他のＰｂ過剰量の場合と比較してピーク強度が弱く、結晶性不良であることが分かる。また、過剰量が０％以下と２０％以上になると、図１６から分かるように、異相であるパイロクロア相が現れていることが分かる。
【００９０】
すなわち、Ｐｂは蒸気圧が高く揮発し易いため、Ｐｂ過剰量が５％よりも少ない場合は、ＰＺＴの化学量論組成に対してＰｂ量が不足していることを示しており、ある程度過剰のＰｂはＰＺＴの結晶化を助けるものの、本実施例の場合、少ないＰｂ過剰量で十分に過剰Ｐｂの役割がなされているため、従来のＰｂ最適値と思われていたＰｂの２０％過剰では、Ｐｂが過剰すぎて、逆にＰＺＴの結晶化を阻害して、ＸＲＤピーク強度が弱くなったことを示している。
【００９１】
［第２の実施形態］
図１７は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。なお、第１の実施形態で説明した図１と実質的に同様の機能を有する部材には、同一符号を付し、詳細な説明を省略する。
【００９２】
本実施の形態に係る強誘電体キャパシタの製造方法では、セラミックス膜の上下界面に合金膜を形成する工程を別途設けて、強誘電体キャパシタの疲労特性を向上させるとともに、セラミックス膜の結晶化をラピッド・サーマル・アニール法を用いた熱処理によって行い、セラミックス膜の結晶配向性の向上を図った。
【００９３】
本実施の形態の製造工程では、まず、図１７（Ａ）に示すように、基体１０の上に下部電極２０を形成し、続いて、下部電極２０の上に、複合酸化物（例えば、ＰＺＴ、ＢＩＴ、ＢＬＴ、ＳＢＴなど）を構成する金属材料（例えば、Ｐｂ、Ｂｉなど）の酸化物（例えば、ＰｂＯ２、ＢｉＯ２など）を含む酸化膜２２を形成する。
【００９４】
次に、図１７（Ｂ）に示すように、この酸化膜２２を２気圧以上に加圧された状態で熱処理を行い、下部電極２０の金属材料（例えば、Ｐｔ、Ｉｒなど）と、複合酸化物を構成する金属材料（例えば、Ｐｂ、Ｂｉなど）との化合物からなる下部合金膜２４を形成する。この下部合金膜２４を形成するための熱処理は、複合酸化物を構成する金属材料の雰囲気中への飛散を防止するために、後述するセラミックス膜４０の結晶化のための熱処理に比べて低い温度で行われる。
【００９５】
次に、図１７（Ｃ）に示すように、下部合金膜２４の上に原材料体３０を形成する。この原材料体３０にも、第１の実施形態の場合と同様に、ゾルゲル原料とＭＯＤ原料とを含むことができる。また、原材料体３０において、ゾルゲル原料とＭＯＤ原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には前記化学量論的組成に対して５％以下の複合酸化物に含まれる金属材料（例えば、Ｐｂ、Ｂｉ）が過剰に含まれていることが望ましい。なお、本実施形態の製造方法では、原材料体３０の形成前に下部合金膜２４が形成されているため、複合酸化物に含まれる金属材料を原材料体３０に過剰添加しなくてもよい。
【００９６】
なお、原材料体３０には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体３０中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。
【００９７】
このような常誘電体材料としては、例えば、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物を採用することができる。
【００９８】
次に、図１７（Ｄ）に示すように、原材料体３０を結晶化するための熱処理を行い、上記複合酸化物からなるセラミックス膜４０を形成する。この熱処理は、数十℃／秒の昇温速度で急速過熱を行うラピッド・サーマル・アニール法を用いて行われる。複合酸化物の結晶化過程においては、昇温速度を低速にすると、初期結晶核が様々な角度で形成され、セラミックス膜の結晶はランダムに配向しやすくなる。しかし、本実施形態のようにラピッド・サーマル・アニール法で急速加熱を行うと、配向性に優れた高品質な結晶膜を得ることができる。
【００９９】
また、かかる結晶化のための熱処理では、昇温過程において１００℃以下の低温領域において２気圧以上の加圧状態としている。これは、例えば、Ｐｂ、Ｂｉなどの比較的に低温で上記が発生しやすい金属材料が結晶化前に雰囲気中に飛散するのを防止するためである。なお、かかる熱処理において、昇温前に２気圧以上の加圧状態としてもよい。
【０１００】
また、本実施の形態では、かかる熱処理を体積比１０％以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。
【０１０１】
さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。
【０１０２】
なお、本実施形態においても、原材料体３０に、ゾルゲル原料とＭＯＤ原料とを含む場合、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、結晶化されて形成されるセラミックス膜４０においては、表面モフォロジーが良好なものとなる。
【０１０３】
次に、図１７（Ｅ）に示すように、セラミックス膜４０の上に、複合酸化物（例えば、ＰＺＴ、ＢＩＴ、ＢＬＴ、ＳＢＴなど）を構成する金属材料（例えば、Ｐｂ、Ｂｉなど）の酸化物（例えば、ＰｂＯ２、ＢｉＯ２など）を含む酸化膜４２を形成する。そして、酸化膜４２の上にさらに上部電極５０を形成する。なお、この酸化膜４２は、セラミックス膜４０と上部電極５０との界面に合金膜を形成するために形成される。
【０１０４】
次に、図１７（Ｆ）に示すように、これらの積層体に対して２気圧以上に加圧された状態で熱処理を行うことにより、酸化膜４２に含まれる複合酸化物の金属材料（例えば、Ｐｂ、Ｂｉなど）と、上部電極５０の金属材料（例えば、Ｐｔ、Ｉｒなど）との合金からなる上部合金膜４４が形成される。この上部合金膜４２も、上記した下部合金膜２２と同様の役割を有し、セラミックス膜４０と上部電極５０との格子不整合による歪みを緩和し、これによりセラミックス膜４０の表面モフォロジーの改善や強誘電体キャパシタの疲労特性の向上を図ることができる。
【０１０５】
以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。また、結晶化における熱処理をラピッド・サーマル・アニール法で行うため、急速加熱により、結晶の配向性に優れた高品質なセラミックス膜を有する強誘電体キャパシタを得ることができる。さらに、かかる下部合金膜２４および上部合金膜４４を形成するための熱処理を導入したことで、この下部合金膜２４および上部合金膜４４によってセラミックス膜４０の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。
【０１０６】
なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後に、ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、セラミックス膜４０と上部電極５０および下部電極２０との界面状態が改善され、強誘電体特性の回復を図ることができる。
【０１０７】
さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。
【０１０８】
なお、これらのポストアニールは、ＦＡ（ファーネス）を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。
【０１０９】
なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。
【０１１０】
また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。
【０１１１】
以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。
【０１１２】
（実施例）
本実施例では、Ｐｔ電極が形成された所与の基体上に、Ｐｂ（Ｚｒ0.35、Ｔｉ0.65）Ｏ3からなる複合酸化物をセラミックス膜として有する強誘電体キャパシタを作製して検討を行った。
【０１１３】
まず、０．１重量％のＰｂＯ２形成用ゾルゲル溶液をＰｔ電極上にスピンコーティング（３０００ｒｐｍ、３０秒）して、これを図１８に示すように、９．９気圧に加圧された状態、かつ窒素雰囲気下で１５０℃、１２０分間の第１熱処理を行って、Ｐｔ電極上に複合酸化物の金属材料であるＰｂと、下部電極であるＰｔ電極との合金であるＰｂＰｔ３膜を形成した。
【０１１４】
次に、化学量論的組成に調整されたＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）のゾルゲル溶液をＰｂＰｔ３膜上にスピンコーティング（３０００ｒｐｍ、３０秒）して４００℃で５分間、ゾルゲル溶液を仮焼成する工程を３回繰り返して、Ｐｔ電極上に１５０ｎｍの原材料体を形成した。
【０１１５】
続いて、図１８に示すように、９．９気圧に加圧され、かつ体積比１％の酸素を含む雰囲気中で、１００℃／秒の昇温速度で６５０℃まで急速昇温するとともに、６５０℃で１０分間加熱する第２熱処理を行って、原材料体を結晶化することによりペロブスカイト構造のＰＺＴ膜を形成した。
【０１１６】
その後、このＰＺＴ膜の上に、０．１重量％のＰｂＯ２形成用ゾルゲル溶液をスピンコーティング（３０００ｒｐｍ、３０秒）して、その上に上部電極としてＰｔ電極を形成した。そして、図１８に示すように、９．９気圧に加圧された状態、かつ窒素雰囲気下で１５０℃、１２０分間の第３熱処理を行って、ＰＺＴ膜と上部Ｐｔ電極との界面に複合酸化物の金属材料であるＰｂと、上部Ｐｔ電極の金属材料であるＰｔとの合金であるＰｂＰｔ３膜を形成し、その後第２熱処理と同様に、加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、強誘電体キャパシタを得た。
【０１１７】
また、本実施例の製造方法により得られる強誘電体キャパシタとの比較例として、従来の手法（以下、従来法２）を用いた強誘電体キャパシタを作製した。従来法２では、化学量論的組成に調整されたゾルゲル溶液にモル比で２０％過剰となるようにＰｂを添加した原料溶液を用いた。そして、これらをＰｔ電極上にスピンコーティング（３０００ｒｐｍ、３０秒）して４００℃で５分間、原料溶液を仮焼成する工程を３回繰り返して、１５０ｎｍの原材料体を形成した。次に、図４に示すように、大気圧かつ十分な酸素を含む雰囲気中でラピッド・サーマル・アニール法を用いて１００℃／秒の昇温速度で６５０℃まで昇温し、１０分間の熱処理を行ってＰｔ電極上にＰＺＴ膜を得た。次に、このＰＺＴ膜の上に上部電極を形成し、その後加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、従来法２による強誘電体キャパシタを得た。
【０１１８】
こうして、得られた本実施例の製造方法と従来法２の製造方法とによる強誘電体キャパシタについて、２Ｖ、６６Ｈｚの三角波パルスを１０回与えた後に、１．５Ｖ、５００ｋＨｚの方形波パルスを１０８回以上与えて分極反転を行い、疲労特性を調べた。
【０１１９】
図１９（Ａ）〜図１９（Ｄ）は、かかる疲労特性を示す図である。なお、図１９（Ａ）および図１９（Ｃ）は、従来法２による場合を示し、図１９（Ｂ）および図１９（Ｄ）は、本実施例の製造方法による場合を示す。
【０１２０】
この図１９（Ａ）によれば、従来法２による場合は、分極反転回数が１０８回を超えた付近で急激に特性が低下しているのに対し、図１９（Ｂ）によれば、本実施例による場合は、分極反転回数が１０８回を超えても、疲労による特性劣化が見られない。また、図１９（Ｃ）および図１９（Ｄ）に示すように、疲労試験前後のヒステリシス特性の変化を比較すると、図１９（Ｃ）によれば、従来法２による強誘電体キャパシタは、疲労試験後は、ほとんどヒステリシス特性を示さないのに対し、図１９（Ｄ）によれば、本実施例による強誘電体キャパシタは、疲労試験後においても、試験前と同等の角型性を有する良好なヒステリシス形状が得られている。これは、本実施例の強誘電体キャパシタでは、ＰＺＴ膜の上下電極界面に合金膜が形成されており、格子不整合による歪みが緩和されているためであると考えられる。また、本実施例の製造方法では、加圧かつ低酸素の状態で、ラピッド・サーマル・アニール法を用いた急速加熱による結晶化の熱処理を行うため、結晶化過程においてＰｂの脱離が防止され、高配向なＰＺＴ膜が得られてＰＺＴ膜が均質であることも疲労特性の向上に寄与していると考えられる。
【０１２１】
以上のように、本実施の形態の製造方法では、セラミックス膜の上下界面の合金膜形成プロセスと、加圧および低酸素状態でのラピッド・サーマル・アニール法を用いた熱処理を行うセラミックス膜の結晶化プロセスとを有することによって、強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが確認された。
【０１２２】
［第３の実施形態］
本実施の形態では、第１および第２の実施の形態で説明した製造方法のデバイスへの適用例について説明する。
【０１２３】
（適用例１）
図２０は、上記した各実施の形態で説明した製造方法により得られるセラミックス膜を適用した半導体装置１００を模式的に示す断面図である。
【０１２４】
半導体装置１００は、ソースおよびドレイン領域１２０、１３０が設けられた半導体基板１１０上にゲート絶縁膜１４０、ゲート電極１５０が形成されたＭＩＳＦＥＴ（金属−絶縁膜−半導体ＦＥＴ）構造を有する。
【０１２５】
半導体１００において、ソースおよびドレイン領域１２０、１３０は、公知の半導体製造方法を用いて形成することができる。また、ゲート電極１５０についても公知の半導体製造方法を用いて形成することができる。ゲート絶縁膜１４０は、上記実施形態にて説明した強誘電体キャパシタの製造方法を用いて形成された強誘電体セラミックス膜が用いられる。なお、ゲート絶縁膜１４０と半導体基板１１０との良好な界面を形成するために、両者の間に常誘電体層や金属および常誘電体からなる２重層を挿入する構成としてもよい。
【０１２６】
本実施の形態に係る半導体装置１００は、強誘電体セラミックス膜であるゲート絶縁膜１４０の分極に基づくドレイン電流の変化を利用して情報を読み出すことにより半導体メモリとして機能する。この半導体装置１００におけるゲート絶縁膜１４０は、上記実施の形態で説明した製造方法を用いて得られる強誘電体セラミックス膜から構成されるため、低電圧で飽和するヒステリシス特性を有する。従って、本実施の形態に係る半導体装置１００によれば、高速または低電圧で駆動することができ、素子の消費電力を低減することができる。
【０１２７】
（適用例２）
図２１（Ａ）及び図２１（Ｂ）は、上記実施の形態の製造方法により得られる強誘電体キャパシタを用いた半導体装置１０００を模式的に示す図である。なお、図２１（Ａ）は、半導体装置１０００の平面的形状を示すものであり、図２１（Ｂ）は、図２１（Ａ）におけるＡ−Ａ´断面を示すものである。
【０１２８】
半導体装置１０００は、図２１（Ａ）に示すように、メモリセルアレイ２００と、周辺回路部３００とを有する。そして、メモリセルアレイ２００と周辺回路部３００とは、異なる層に形成されている。また、周辺回路部３００は、メモリセルアレイ２００に対して半導体基板４００上の異なる領域に配置されている。なお、周辺回路３００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、又はアドレスバッファを挙げることができる。
【０１２９】
メモリセルアレイ２００は、行選択のための下部電極２１０（ワード線）と、列選択のための上部電極２２０（ビット線）とが交叉するように配列されている。また、下部電極２１０及び上部電極２２０は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極２１０がビット線、上部電極２２０がワード線となるように形成することができる。
【０１３０】
そして、図２１（Ｂ）に示すように、下部電極２１０と上部電極２２０との間には、強誘電体セラミックス膜２１５が配置されている。メモリセルアレイ２００では、この下部電極２１０と上部電極２２０との交叉する領域において、強誘電体キャパシタ２３０として機能するメモリセルが構成されている。この強誘電体キャパシタ２３０は、上記実施の形態に係る製造方法を用いて形成される。従って、強誘電体セラミックス膜２１５と下部電極２１０および上部電極２２０との各界面には、強誘電体セラミックス膜２１５の材料と下部電極２１０または上部電極２２０の材料との化合物からなる合金膜が形成されている。なお、強誘電体セラミックス膜２１５は、少なくとも下部電極２１０と上部電極２２０との交叉する領域の間に配置されていればよい。
【０１３１】
さらに、半導体装置１０００は、下部電極２１０、強誘電体層２１５、及び上部電極２２０を覆うように、第２の層間絶縁膜４３０が形成されている。さらに、配線層４５０、４６０を覆うように第２の層間絶縁膜４３０の上に絶縁性の保護層４４０が形成されている。
【０１３２】
周辺回路部２００は、図２１（Ａ）に示すように、前記メモリセル２００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極２１０を選択的に制御するための第１の駆動回路３１０と、上部電極２２０を選択的に制御するための第２の駆動回路３２０と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。
【０１３３】
また、周辺回路部３００は、図２１（Ｂ）に示すように、半導体基板４００上に形成されたＭＯＳトランジスタ３３０を含む。ＭＯＳトランジスタ３３０は、ゲート絶縁膜３３２、ゲート電極３３４、及びソース／ドレイン領域３３６を有する。各ＭＯＳトランジスタ３３０間は、素子分離領域４１０によって分離されている。このＭＯＳトランジスタ３３０が形成された半導体基板４００上には、第１の層間絶縁膜４１０が形成されている。そして、周辺回路部３００とメモリセルアレイ２００とは、配線層５１によって電気的に接続されている。
【０１３４】
次に、半導体装置１０００における書き込み、読出し動作の一例について述べる。
【０１３５】
まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【０１３６】
書き込み動作においては、‘１’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘０’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。
【０１３７】
この半導体装置１０００において、上記実施の形態の製造方法に作製される強誘電体キャパシタ２３０は、低電圧で飽和するヒステリシス特性を有する。従って、この半導体装置１０００によれば、低電圧または高速で駆動することができ、素子の消費電力を低減させることができる。また、この強誘電体キャパシタ２３０は、良好な疲労特性を有するため、半導体装置１０００によれば、素子の信頼性が高く、歩留まりを向上させることができる。
【０１３８】
以上、本発明に好適な実施の形態について述べたが、本発明はこれらに限定されるものでなく、本発明の要旨の範囲内で各種の態様を取り得る。
【図面の簡単な説明】
【図１】 第１の実施形態の製造工程を示す図である。
【図２】 第１の実施形態の実施例１の製造工程における熱処理を示す図である。
【図３】 第１の実施形態の実施例１に係るセラミックス膜の顕微鏡写真である。
【図４】 実施例１における従来法の製造工程における熱処理を示す図である。
【図５】 第１の実施形態の実施例１に係るセラミックス膜のラマン散乱スペクトルを示す図である。
【図６】 第１の実施形態の実施例１に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図７】 第１の実施形態の実施例１に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図８】 第１の実施形態の実施例２に係るセラミックス膜の顕微鏡写真である。
【図９】 第１の実施形態の実施例２に係るセラミックス膜の顕微鏡写真である。
【図１０】 第１の実施形態の実施例２に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図１１】 第１の実施形態の実施例２に係る強誘電体キャパシタの温度特性を示す図である。
【図１２】 第１の実施形態の実施例２に係る強誘電体キャパシタの温度特性を示す図である。
【図１３】 第１の実施形態の実施例３に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図１４】 第１の実施形態の実施例４に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図１５】 第１の実施形態の実施例５に係るセラミックス膜のＸＲＤパターンを示す図である。
【図１６】 第１の実施形態の実施例５に係るセラミックス膜のＰｂ過剰量とＸＲＤピーク強度との関係を示す図である。
【図１７】 第２の実施形態の製造工程を示す図である。
【図１８】 第２の実施形態の実施例の製造工程における熱処理を示す図である。
【図１９】 第２の実施形態の実施例に係る強誘電体キャパシタの疲労特性を示す図である。
【図２０】 第３の実施形態の適用例１に係る半導体装置を示す図である。
【図２１】 第３の実施形態の適用例２に係る半導体装置を示す図である。
【符号の説明】
１０ 基体、２０ 下部電極、２４ 下部合金膜、３０ 原材料体、４０ セラミックス膜、５０ 上部電極

Claims (17)

  1. ゾルゲル原料およびＭＯＤ原料を含む混合物を調整する工程と、
    前記混合物を基体上に供給し成膜して、原材料体を形成する工程と、
    前記原材料体を、２気圧以上に加圧された状態で熱処理して結晶化させ、複合酸化物を形成する工程と、を含み、
    前記複合酸化物は、ＰｂまたはＢｉを構成元素として含み、
    前記混合物は、ＰｂまたはＢｉが前記複合酸化物の化学量論的組成に対して多くとも５％過剰となるように含まれる、セラミックス膜の製造方法。
  2. 請求項１において、
    前記ゾルゲル原料および前記ＭＯＤ原料は、それぞれ前記複合酸化物の構成元素のうちＰｂまたはＢｉと異なるその他の構成元素を前記複合酸化物の化学量論的組成で含む、セラミックス膜の製造方法。
  3. 請求項１または２において、
    前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在する、セラミックス膜の製造方法。
  4. 請求項３において、
    前記常誘電体材料は、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物からなる、セラミックス膜の製造方法。
  5. 請求項１〜４のいずれかにおいて、
    前記熱処理は、体積比１０％以下の酸素を含む雰囲気中でラピッド・サーマル・アニール法を用いて行われる、セラミックス膜の製造方法。
  6. 請求項１〜５のいずれかに記載された製造方法により形成される、セラミックス膜。
  7. 請求項６に記載されたセラミックス膜をゲート絶縁膜として有する、半導体装置。
  8. 基体上に下部電極を形成する工程と、
    ゾルゲル原料およびＭＯＤ原料を含む混合物を調整する工程と、
    前記混合物を前記下部電極の上に供給し成膜して、原材料体を形成する工程と、
    前記原材料体を、２気圧以上に加圧された状態で第１の熱処理をして結晶化させ、複合酸化物を形成する工程と、
    前記複合酸化物の上に上部電極を形成する工程と、を含み、
    前記複合酸化物は、ＰｂまたはＢｉを構成元素として含み、
    前記混合物は、ＰｂまたはＢｉが前記複合酸化物の化学量論的組成に対して多くとも５％過剰となるように含まれる、強誘電体キャパシタの製造方法。
  9. 請求項８において、
    前記ゾルゲル原料および前記ＭＯＤ原料は、それぞれ前記複合酸化物の構成元素のうちＰｂまたはＢｉと異なるその他の構成元素を前記複合酸化物の化学量論的組成で含む、強誘電体キャパシタの製造方法。
  10. 請求項８または９において、
    前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在する、強誘電体キャパシタの製造方法。
  11. 請求項１０において、
    前記常誘電体材料は、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物からなる、強誘電体キャパシタの製造方法。
  12. 請求項８〜１１のいずれかにおいて、
    前記熱処理は、体積比１０％以下の酸素を含む雰囲気中でラピッド・サーマル・アニール法を用いて行われる、強誘電体キャパシタの製造方法。
  13. 請求項８〜１１のいずれかにおいて、
    前記熱処理の昇温過程は、１００℃／分以下の昇温速度で行われ、
    前記昇温過程において、前記下部電極と前記セラミックス膜との間に、前記原材料体に含まれるＰｂまたはＢｉと下部電極を構成する金属元素との化合物からなる下部合金膜が形成される、強誘電体キャパシタの製造方法。
  14. 請求項８〜１３のいずれかにおいて、
    前記上部電極を形成した後に、２気圧以上に加圧された状態で前記複合酸化物の強誘電体特性を回復するための第２の熱処理を行う工程を有する、強誘電体キャパシタの製造方法。
  15. 請求項８〜１４のいずれかにおいて、
    前記上部電極を形成した後に、前記複合酸化物を所与の形状にエッチングし、その後、２気圧以上に加圧された状態で前記複合酸化物の強誘電体特性を回復するための第３の熱処理を行う工程を有する、強誘電体キャパシタの製造方法。
  16. 請求項８〜１５のいずれかに記載された製造方法により形成される、強誘電体キャパシタ。
  17. 請求項１６に記載された強誘電体キャパシタを含む、半導体装置。
JP2003063169A 2003-03-10 2003-03-10 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置 Expired - Fee Related JP4221576B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003063169A JP4221576B2 (ja) 2003-03-10 2003-03-10 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
CNB2004100078430A CN100346464C (zh) 2003-03-10 2004-03-04 陶瓷膜及其制造方法、强电介质电容器及其制造方法
US10/793,889 US20040227278A1 (en) 2003-03-10 2004-03-08 Ceramic film manufacturing method, ferroelectric capacitor manufacturing method, ceramic film, ferroelectric capacitor, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003063169A JP4221576B2 (ja) 2003-03-10 2003-03-10 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2004273808A JP2004273808A (ja) 2004-09-30
JP4221576B2 true JP4221576B2 (ja) 2009-02-12

Family

ID=33124819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003063169A Expired - Fee Related JP4221576B2 (ja) 2003-03-10 2003-03-10 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置

Country Status (3)

Country Link
US (1) US20040227278A1 (ja)
JP (1) JP4221576B2 (ja)
CN (1) CN100346464C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
US7011726B1 (en) * 2004-09-27 2006-03-14 Intel Corporation Method of fabricating thin dielectric film and thin film capacitor including the dielectric film
KR100593141B1 (ko) * 2004-10-01 2006-06-26 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
JP2007184442A (ja) * 2006-01-10 2007-07-19 Matsushita Electric Ind Co Ltd 強誘電体キャパシタ
JP4353332B2 (ja) 2007-03-14 2009-10-28 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US7799158B2 (en) * 2007-05-28 2010-09-21 Ngk Insulators, Ltd. Method for producing crystallographically-oriented ceramic
JP5344143B2 (ja) * 2008-12-11 2013-11-20 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置並びに圧電素子
JP5461951B2 (ja) * 2009-10-16 2014-04-02 独立行政法人科学技術振興機構 セラミックス膜の製造方法
JP5891490B2 (ja) * 2012-01-27 2016-03-23 株式会社ユーテック 強誘電体膜の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
DE19615695C1 (de) * 1996-04-19 1997-07-03 Siemens Ag Verfahren zur Herstellung eines Piezoaktors monolithischer Vielschichtbauweise
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
JP3944917B2 (ja) * 1998-01-19 2007-07-18 セイコーエプソン株式会社 酸化物セラミックス薄膜の形成方法
US6143366A (en) * 1998-12-24 2000-11-07 Lu; Chung Hsin High-pressure process for crystallization of ceramic films at low temperatures
DE19919433A1 (de) * 1999-04-29 2000-11-02 Schuler Pressen Gmbh & Co Orientierstation mit Stabgetriebe
JP4257485B2 (ja) * 2000-06-21 2009-04-22 セイコーエプソン株式会社 セラミックス膜およびその製造方法ならびに半導体装置および圧電素子
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US7008669B2 (en) * 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
CN1269215C (zh) * 2001-09-05 2006-08-09 精工爱普生株式会社 铁电存储装置及其制造方法
KR100513724B1 (ko) * 2002-12-24 2005-09-08 삼성전자주식회사 강유전성 박막 및 그 제조방법

Also Published As

Publication number Publication date
CN100346464C (zh) 2007-10-31
CN1551258A (zh) 2004-12-01
US20040227278A1 (en) 2004-11-18
JP2004273808A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
JP4868184B2 (ja) セラミックス膜およびその製造方法、ならびに強誘電体キャパシタ、半導体装置、その他の素子
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
JP4257485B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置および圧電素子
JP4051567B2 (ja) 強誘電体メモリ装置
CN100585851C (zh) 铁电体电容器、铁电体电容器的制造方法、铁电体存储器
US20050218437A1 (en) Raw material solution, ferroelectric film, method for manufacturing ferroelectric film, piezoelectric element, piezoelectric actuator, ink jet recording head, and ink jet printer
JP4221576B2 (ja) セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
JP4609621B2 (ja) 強誘電体キャパシタの製造方法
JP4811551B2 (ja) 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP2007103963A (ja) 強誘電体キャパシタの製造方法、強誘電体キャパシタおよび半導体装置
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3764650B2 (ja) 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP4803408B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JP3427795B2 (ja) 薄膜の製造方法及びそれを用いた薄膜キャパシタの製造方法
JP4697381B2 (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体メモリ、ならびに半導体装置
JP2004207628A (ja) 半導体記憶装置およびその製造方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP2002026001A (ja) 誘電体膜および半導体装置
JP2007149952A (ja) 強誘電体キャパシタの形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081022

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees