JP4353332B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4353332B2 JP4353332B2 JP2007064323A JP2007064323A JP4353332B2 JP 4353332 B2 JP4353332 B2 JP 4353332B2 JP 2007064323 A JP2007064323 A JP 2007064323A JP 2007064323 A JP2007064323 A JP 2007064323A JP 4353332 B2 JP4353332 B2 JP 4353332B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium oxide
- electrode
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体装置に関し、特に、電極間に常誘電体膜を挟んで構成されたキャパシタを備える半導体装置及び当該半導体装置の製造方法に関する。
Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）を例とする半導体装置は素子を高密度で集積することが求められており、これに伴ってメモリセルを構成するキャパシタにも小型化が求められている。従来のＤＲＡＭのキャパシタに用いられる誘電体膜は、例えば、窒化シリコン（ＳｉＮ）、酸化タンタル（ＴａＯ）などを窒化チタン（ＴｉＮ）で挟むようにして形成されている。
特開平９−２６０５１６号公報
キャパシタを小型化する一方でキャパシタの容量は維持しなければならず、キャパシタ容量を維持するために誘電体膜を単に薄膜化するだけではリーク電流が増加する。酸化チタン（Ｔｉ ｏｘｉｄｅ）膜に比較してリーク電流が少ないＬＴＯ膜（Ｌａ−ｄｏｐｅｄ Ｔｉ ｏｘｉｄｅ）を誘電体膜に用いる場合であっても、膜厚が１０ｎｍ程度まで薄くなるとリーク電流が急激に増加する。リーク電流の増加を防ぐために誘電体膜を厚くするとキャパシタの容量が減少する問題がある。従って、従来よりも少ないキャパシタ容量の変化量でリーク電流を小さく抑えられるような半導体装置が求められる。
なお、特許文献１には、強誘電体膜にオーバーコート層を設けてヒステリシスの対称性を高める強誘電体メモリが開示されているが、特許文献１の強誘電体メモリはヒステリシスをもつ強誘電体特有の問題を解決するものである。
本発明は、常誘電体膜で構成されたキャパシタを備える半導体装置において従来よりも少ないキャパシタ容量の変化量でリーク電流を小さく抑えることができるようなキャパシタを備える半導体装置及び当該半導体装置の製造方法を提供することを目的とする。
第１の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配設された誘電体層とを有するキャパシタを備える。更に、誘電体層は、第１の金属元素と少なくとも１種の第２の金属元素を含む材料で構成された第１の常誘電体膜と、第１の電極と第１の常誘電体膜との間に配設された第２の常誘電体膜と、第２の電極と第１の常誘電体膜との間に配設された第３の常誘電体膜と、を有し、第２の常誘電体膜及び第３の常誘電体膜は、第１の金属元素を含み第２の金属元素を実質的に含まない材料で構成されている。
第２の半導体装置は第１の半導体装置において第１の常誘電体膜を複数備え、各２つの第１の常誘電体膜の間に配設され第１の金属元素を含み第２の金属元素を実質的に含まない材料で構成された第４の常誘電体膜を更に備える。
第３の半導体装置は、第１又は第２の半導体装置における第１の金属元素がチタン（Ｔｉ）であることに特徴がある。
第４の半導体装置は、第１から第３のいずれかの半導体装置における第２の金属元素が、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタナム（Ｌａ）から選択されることに特徴がある。
第５の半導体装置は、第１から第４のいずれかの半導体装置における第２の常誘電体膜及び第３の常誘電体膜が、第１の常誘電体膜よりも大きい誘電率をもつことに特徴がある。
本半導体装置の製造方法は、第１の電極上に誘電体層を形成する工程と誘電体層上に第２の電極を積層する工程とを含んだキャパシタを備える半導体装置の製造方法であって、誘電体層を形成する工程は、第１の電極上に、第１の金属元素を含む材料で第１の常誘電体膜を形成する工程と、第１の常誘電体膜上に、第１の金属元素と第１の常誘電体膜に実質的に含まれていない第２の金属元素とを含む材料で少なくとも１層の第２の常誘電体膜を形成する工程と、第２の常誘電体膜を形成した後に第１の金属元素を含み第２の金属元素を実質的に含まない材料で第３の常誘電体膜を形成する工程とを含み、第２の電極を形成する工程は、第２常誘電体膜上に第２の電極を形成する。
本発明によれば、常誘電体膜で構成されたキャパシタを備える半導体装置において従来よりも少ないキャパシタ容量の変化量でリーク電流を小さく抑えることができる
図１は本実施形態のＤＲＡＭのメモリセル付近における要部断面図である。本実施形態のＤＲＡＭは図示されていないが絶縁材料で形成された素子分離膜によって複数の活性領域に区画されている。
図１に示すように、本実施形態のＤＲＡＭは、シリコン基板１０の各活性領域上を横断する２つのゲート絶縁膜１１を有し、各ゲート絶縁膜１１上にはポリシリコン層１２ａとタングステン層１２ｂを積層したゲート電極１３ａが形成されている。２つのゲート電極１３ａは複数の活性領域を横断してシリコン基板１０上を直線状に延びるように並設されたワード線の一部を構成している。更に、２本のゲート電極１３ａを挟むようにダミーのゲート電極１３ｂが形成されている。
各ゲート電極１３ａ上には窒化シリコン（ＳｉＮ）で形成されたキャップ絶縁膜１４と酸化シリコン（ＳｉＯ）で形成された第１の層間絶縁膜１５が積層されている。ゲート電極１３ａ間及びゲート電極１３ａとダミーのゲート電極１３ｂとの間に位置するシリコン基板１０表面にはソース・ドレイン領域としての拡散層１６が形成されている。各ゲート電極１３ａ及びダミーのゲート電極１３ｂの両側面は、窒化シリコンで形成されたサイドウォール１７で覆われている。サイドウォール１７に挟まれた活性領域上には、拡散層１６表面から第１の層間絶縁膜１５上面まで貫通するようにポリシリコン（Ｐｏｌｙ−Ｓｉ）で形成されたセルコンタクトプラグ１８が配設されている。
第１の層間絶縁膜１５上には酸化シリコンで形成された第２の層間絶縁膜１９が積層されている。ゲート電極１３ａ間に形成された中央のセルコンタクトプラグ１８上には第２の層間絶縁膜１９を貫通するようにタングステン（Ｗ）で形成されたビット線コンタクトプラグ２０が配設されている。ビット線コンタクトプラグ２０上にはタングステンで形成されたビット線２１が配設されている。第２の層間絶縁膜１９及びビット線２１を覆うように第１のシリコン窒化膜２２が積層され、第１のシリコン窒化膜２２上には酸化シリコンで形成された第３の層間絶縁膜２３が積層されている。ゲート電極１３ａとダミーのゲート電極１３ｂの間に形成された２つのセルコンタクトプラグ１８上には、第２の層間絶縁膜１９、第１のシリコン窒化膜２２及び第３の層間絶縁膜２３を貫くようにポリシリコンで形成された容量コンタクトプラグ２４が配設されている。
第３の層間絶縁膜２３上には、第２のシリコン窒化膜２５及び第４の層間絶縁膜２６が順に積層されている。各容量コンタクトプラグ２４上には、第２のシリコン窒化膜２５及び第４の層間絶縁膜を貫くようにホール２７が配設されている。本実施形態のホール２７の内径は１００ｎｍ程度である。各ホール２７内壁は、白金（Ｐｔ）の下部電極２８で覆われている。更に、少なくともホール２７内の下部電極２８表面を覆うように常誘電体材料の誘電体膜２９が成膜されている。常誘電体材料はヒステリシスをもたない材料である。本実施形態の誘電体膜２９全体の厚さは、ホール２７の内径よりも十分小さい１０ｎｍ程度である。誘電体膜２９上には、ホール２７内を完全に埋めるように白金（Ｐｔ）の上部電極３０が成膜されている。上部電極３０上には、ＤＲＡＭの形成に必要な種々の材料層が適宜配設されている。
なお、下部電極２８と上部電極３０は、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）から選択された材料で形成されていることが好ましい。
図２は本実施形態のＤＲＡＭの誘電体膜２９付近の部分断面図である。図２に示すように誘電体膜２９は、第１の酸化チタン膜３１ａ、酸化チタン系誘電体膜３２、及び、第２の酸化チタン膜３１ｂで構成されている。
第１の酸化チタン膜３１ａは酸化チタン（Ｔｉ ｏｘｉｄｅ）で形成されており、下部電極２８と酸化チタン系誘電体膜３２の間に配設されている。本実施形態の酸化チタンはアモルファスであるが結晶その他の形態であってもよい。第２の酸化チタン膜３１ｂは第１の酸化チタン膜３１ａと同じ酸化チタンで形成されており、上部電極３０と酸化チタン系誘電体膜３２の間に配設されている。
酸化チタン系誘電体膜３２は、第１の酸化チタン膜３１ａ及び第２の酸化チタン膜３１ｂに含まれているチタン（Ｔｉ）に加えて、第１の酸化チタン膜３１ａ及び第２の酸化チタン膜３１ｂに含まれていないランタナム（Ｌａ）を含んだＬＴＯ（Ｌａ−ｄｏｐｅｄ Ｔｉ ｏｘｉｄｅ）で形成されており、下部電極２８及び上部電極３０に触れないように第１の酸化チタン膜３１ａと第２の酸化チタン膜３１ｂの間に挟まれている。酸化チタンはＬＴＯよりも大きな誘電率をもつ。
なお、酸化チタン系誘電体膜３２は、第１の酸化チタン膜３１ａ及び第２の酸化チタン膜３１ｂに含まれているチタン（Ｔｉ）元素に加えて、第１の酸化チタン膜３１ａ及び第２の酸化チタン膜３１ｂに含まれていないハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ランタナム（Ｌａ）、イットリウム（Ｙ）から選択された元素を１以上含んでいることが好ましい。
図３は誘電体膜２９の製造工程における部分切断面図である。図３（ａ）に示すように第２のシリコン窒化膜及び第４の層間絶縁膜２６を貫通したホール２７を形成し、容量コンタクトプラグ２４が露出させ、ホール２７内壁に白金の下部電極２８を形成する。次に、図３（ｂ）に示すように、原子線蒸着法（ＡＬＤ；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により、下部電極２８及び第４の層間絶縁膜２６を覆うように酸化チタンを成膜することによって図２に示す第１の酸化チタン膜３１ａを形成する。次に、第１の酸化チタン膜３１ａ上にＡＬＤによってＬＴＯを成膜することによって図２に示す酸化チタン系誘電体膜３２を形成する。更に、酸化チタン系誘電体膜３２上にＡＬＤによって酸化チタンを成膜することにより図２に示す第２の酸化チタン膜３１ｂを形成する。次に、少なくともホール２７内が埋まるように第２の酸化チタン膜３１ｂ上に白金を積層することによって図１に示す上部電極３０を形成する。
なお、本実施形態のＤＲＡＭは図２の３層構造の誘電体膜２９に代えて、図４に示す５層構造の誘電体膜４０であってもよい。図４の誘電体膜４０は、第１の酸化チタン膜４１ａ、第１の酸化チタン系誘電体膜４２ａ、第３の酸化チタン膜４３、第２の酸化チタン系誘電体膜４２ｂ、第２の酸化チタン膜４１ｂを下部電極２８と上部電極３０の間で順に積層した構造をもつ。同じ酸化チタン系誘電体材料で形成された第１の酸化チタン系誘電体膜４２ａと第２の酸化チタン系誘電体膜４２ｂとの間に、酸化チタンで形成された第３の酸化チタン膜４３を配設することによって、リーク電流を減らすことができる。なお、酸化チタン系誘電体膜と下部電極の間に酸化チタン膜が配設され、酸化チタン系誘電体膜と上部電極の間にも酸化チタン膜が配設されていれば、誘電体膜は更に多数の層をもつものであってもよい。
図５は、本実施形態において第１及び第２の酸化チタン膜３１ａ及び３１ｂの厚さを変化させたときの誘電体膜２９のＥＯＴと、リーク電流値が１×１０−８Ａ／ｃｍ２となるときの印加電圧（耐電圧）との関係を示すグラフである。誘電体膜２９の酸化チタン系誘電体膜３２のみのＥＯＴは０．８ｎｍである。なお、図５には比較のためＬＴＯのみで構成された誘電体膜をもつキャパシタのＥＯＴと、リーク電流値が１×１０−８Ａ／ｃｍ２となるときの印加電圧との関係を示すグラフが併せて示されている。ＥＯＴは、対象となる誘電体膜と同じ値の静電容量をもつシリコン酸化膜の厚さを示す。
図５に示すように、本実施形態の第１及び第２の酸化チタン膜３１ａ及び３１ｂの厚さが０．５５ｎｍのとき、ＥＯＴは０．９０ｎｍ程度、耐電圧は１．２Ｖ程度である。第１及び第２の酸化チタン膜３１ａ及び３１ｂの厚さが１．１ｎｍのとき、ＥＯＴは０．９２ｎｍ程度、耐電圧は１．５Ｖ程度である。第１及び第２の酸化チタン膜３１ａ及び３１ｂの厚さが２．２ｎｍのとき、ＥＯＴは０．９８ｎｍ程度、耐電圧は２．１Ｖ程度である。
一方、ＬＴＯのみで構成された比較例の誘電体膜では、ＥＯＴが０．８０ｎｍ程度のときの耐電圧が０．５Ｖ程度、ＥＯＴが１．０７ｎｍ程度のときの耐電圧が０．９Ｖ程度、ＥＯＴが１．２０ｎｍ程度のときの耐電圧が１．７Ｖ程度、ＥＯＴが１．４３ｎｍ程度のときの耐電圧が２．５Ｖ程度である。
図５に示すように、ＥＯＴが同じであれば比較例より本実施形態の方が耐電圧が高くなる。更に、比較例では耐電圧を１．２Ｖから２．１Ｖへと増やすと、ＥＯＴが２．２ｎｍ程度増加するのに対し、本実施形態のキャパシタの耐電圧を１．２Ｖから２．１Ｖへと増やすとＥＯＴが０．０８ｎｍ程度増加する。従って、本実施形態によれば耐電圧を高める際のＥＯＴの変化量を従来よりも小さくすることができる。
なお、本実施形態ではＤＲＡＭについて説明したが、本発明は常誘電体膜をもつキャパシタを有する種々の半導体装置に適用することができる。
以上、本願発明を実施例に基づき具体的に説明したが、本願発明はこれら実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能である。
１０ シリコン基板
１１ ゲート絶縁膜
１２ａ，１２ｂ ポリシリコン層、タングステン層
１３ａ，１３ｂ ゲート電極、ダミーのゲート電極
１４ キャップ絶縁膜
１５ 第１の層間絶縁膜
１６ 拡散層
１７ サイドウォール
１８ セルコンタクトプラグ
１９ 第２の層間絶縁膜
２０ ビット線コンタクトプラグ
２１ ビット線
２２ 第１のシリコン窒化膜
２３ 第３の層間絶縁膜
２４ 容量コンタクトプラグ
２５ 第２のシリコン窒化膜
２６ 第４の層間絶縁膜
２７ ホール
２８ 下部電極
２９ 誘電体膜
３０ 上部電極
３１ａ，３１ｂ 第１，第２の酸化チタン膜
３２ 酸化チタン系誘電体膜
４０ 誘電体膜
４１ａ，４１ｂ 第１，第２の酸化チタン膜
４２ａ，４２ｂ 第１，第２の酸化チタン系誘電体膜
４３ 第３の酸化チタン膜
１１ ゲート絶縁膜
１２ａ，１２ｂ ポリシリコン層、タングステン層
１３ａ，１３ｂ ゲート電極、ダミーのゲート電極
１４ キャップ絶縁膜
１５ 第１の層間絶縁膜
１６ 拡散層
１７ サイドウォール
１８ セルコンタクトプラグ
１９ 第２の層間絶縁膜
２０ ビット線コンタクトプラグ
２１ ビット線
２２ 第１のシリコン窒化膜
２３ 第３の層間絶縁膜
２４ 容量コンタクトプラグ
２５ 第２のシリコン窒化膜
２６ 第４の層間絶縁膜
２７ ホール
２８ 下部電極
２９ 誘電体膜
３０ 上部電極
３１ａ，３１ｂ 第１，第２の酸化チタン膜
３２ 酸化チタン系誘電体膜
４０ 誘電体膜
４１ａ，４１ｂ 第１，第２の酸化チタン膜
４２ａ，４２ｂ 第１，第２の酸化チタン系誘電体膜
４３ 第３の酸化チタン膜
Claims (6)
- 第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に配設された誘電体層とを有するキャパシタを備える半導体装置であって、
前記誘電体層は、
チタンおよびランタナムを含む第１のＬＴＯ膜と、
前記第１の電極と前記第１のＬＴＯ膜との間に配設された第１の酸化チタン膜と、
前記第２の電極と前記第１のＬＴＯ膜との間に配設された第２の酸化チタン膜と、
を有することを特徴とする半導体装置。 - 前記第１の酸化チタン膜を複数備え、
各２つの前記第１の酸化チタン膜の間に配設されたチタンおよびランタナムを含む第２のＬＴＯ膜を、更に備える、請求項１の半導体装置。 - 第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に配設された誘電体層とを有するキャパシタを備える半導体装置であって、
前記誘電体層は、
ハフニウム、アルミニウム、ランタナム、イットリウムから選択された元素を１種以上と、チタンとを含む第１の酸化チタン系誘電体膜と、
前記第１の電極と前記第１の酸化チタン系誘電体膜との間に配設された第１の酸化チタン膜と、
前記第２の電極と前記第１の酸化チタン系誘電体膜との間に配設された第２の酸化チタン膜と、
を有することを特徴とする半導体装置。 - 前記第１の酸化チタン膜を複数備え、
各２つの前記第１の酸化チタン膜の間に配設された第２の酸化チタン系誘電体膜を、更に備え、
前記第２の酸化チタン系誘電体膜は、ハフニウム、アルミニウム、ランタナム、イットリウムから選択された元素を１種以上と、チタンとを含む、請求項３の半導体装置。 - 第１の電極上に誘電体層を形成する工程と前記誘電体層上に第２の電極を積層する工程とを含んだキャパシタを備える半導体装置の製造方法であって、
前記誘電体層を形成する工程は、
前記第１の電極上に、第１の酸化チタン膜を形成する工程と、
前記第１の酸化チタン膜上に、チタンおよびランタナムを含むＬＴＯ膜を少なくとも１層形成する工程と、
前記ＬＴＯ膜上に第２の酸化チタン膜を形成する工程と、を含み、
前記第２の電極を形成する工程は、
前記第２の酸化チタン膜上に第２の電極を形成する、
半導体装置の製造方法。 - 第１の電極上に誘電体層を形成する工程と前記誘電体層上に第２の電極を積層する工程とを含んだキャパシタを備える半導体装置の製造方法であって、
前記誘電体層を形成する工程は、
前記第１の電極上に、第１の酸化チタン膜を形成する工程と、
前記第１の酸化チタン膜上に、ハフニウム、アルミニウム、ランタナム、イットリウムから選択された元素を１種以上と、チタンとを含む酸化チタン系誘電体膜を少なくとも１層形成する工程と、
前記酸化チタン系誘電体膜上に第２の酸化チタン膜を形成する工程と、を含み、
前記第２の電極を形成する工程は、
前記第２の酸化チタン膜上に第２の電極を形成する、
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007064323A JP4353332B2 (ja) | 2007-03-14 | 2007-03-14 | 半導体装置及び半導体装置の製造方法 |
| US12/073,333 US7763953B2 (en) | 2007-03-14 | 2008-03-04 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007064323A JP4353332B2 (ja) | 2007-03-14 | 2007-03-14 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008227196A JP2008227196A (ja) | 2008-09-25 |
| JP4353332B2 true JP4353332B2 (ja) | 2009-10-28 |
Family
ID=39761800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007064323A Active JP4353332B2 (ja) | 2007-03-14 | 2007-03-14 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7763953B2 (ja) |
| JP (1) | JP4353332B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053364B2 (en) * | 2008-05-01 | 2011-11-08 | Intermolecular, Inc. | Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer |
| US8551809B2 (en) * | 2008-05-01 | 2013-10-08 | Intermolecular, Inc. | Reduction of forming voltage in semiconductor devices |
| US8062918B2 (en) * | 2008-05-01 | 2011-11-22 | Intermolecular, Inc. | Surface treatment to improve resistive-switching characteristics |
| US7968452B2 (en) * | 2009-06-30 | 2011-06-28 | Intermolecular, Inc. | Titanium-based high-K dielectric films |
| EP2434529B1 (en) * | 2010-09-28 | 2020-02-12 | IMEC vzw | Metal-insulator-metal capacitor for use in semiconductor devices and manufacuring method therfor |
| US8610280B2 (en) | 2011-09-16 | 2013-12-17 | Micron Technology, Inc. | Platinum-containing constructions, and methods of forming platinum-containing constructions |
| US8846484B2 (en) | 2012-02-15 | 2014-09-30 | Intermolecular, Inc. | ReRAM stacks preparation by using single ALD or PVD chamber |
| CN114864425A (zh) * | 2021-01-20 | 2022-08-05 | 长鑫存储技术有限公司 | 电容结构的制备方法、电容结构及存储器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252162A (ja) | 1990-02-28 | 1991-11-11 | Mitsubishi Electric Corp | 半導体装置 |
| JPH09260516A (ja) | 1996-03-18 | 1997-10-03 | Sharp Corp | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 |
| JP3252162B2 (ja) | 1997-10-22 | 2002-01-28 | 五洋建設株式会社 | 水底自走式浚渫機及び水底自走式浚渫機による浚渫方法 |
| JP2000208743A (ja) | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 |
| US6495878B1 (en) * | 1999-08-02 | 2002-12-17 | Symetrix Corporation | Interlayer oxide containing thin films for high dielectric constant application |
| US6660660B2 (en) * | 2000-10-10 | 2003-12-09 | Asm International, Nv. | Methods for making a dielectric stack in an integrated circuit |
| JP4221576B2 (ja) * | 2003-03-10 | 2009-02-12 | セイコーエプソン株式会社 | セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置 |
| JP4722501B2 (ja) | 2004-01-29 | 2011-07-13 | 三星電子株式会社 | 半導体素子の多層誘電体構造物、半導体及びその製造方法 |
| KR20060075999A (ko) * | 2004-12-29 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
-
2007
- 2007-03-14 JP JP2007064323A patent/JP4353332B2/ja active Active
-
2008
- 2008-03-04 US US12/073,333 patent/US7763953B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080224263A1 (en) | 2008-09-18 |
| US7763953B2 (en) | 2010-07-27 |
| JP2008227196A (ja) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4353332B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100407575B1 (ko) | 강유전체 메모리 장치 및 그 형성 방법 | |
| JP2005322925A (ja) | メモリ素子のキャパシタ及びその製造方法 | |
| US7732851B2 (en) | Method for fabricating a three-dimensional capacitor | |
| JP2004134579A (ja) | キャパシタ及びその製造方法 | |
| JP2011060825A (ja) | 半導体装置及びその製造方法 | |
| US7265403B2 (en) | Semiconductor device | |
| JP2009065089A (ja) | 半導体装置及びその製造方法 | |
| JP2005217189A (ja) | 容量素子及びその製造方法 | |
| JP2010056133A (ja) | 半導体記憶装置 | |
| US7102189B2 (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2010225928A (ja) | 半導体記憶装置及びその製造方法 | |
| US6645807B2 (en) | Method for manufacturing semiconductor device | |
| JP2006339498A (ja) | 立体構造を有する容量素子 | |
| US20090256259A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001250925A (ja) | 半導体装置およびその製造方法 | |
| JP2010093064A (ja) | 半導体装置及びその製造方法 | |
| KR101075528B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20200101716A (ko) | 반도체장치 및 그 제조 방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| JP4485965B2 (ja) | 半導体装置 | |
| JP2008016557A (ja) | 半導体装置及びその製造方法 | |
| JP2006253194A (ja) | 半導体装置およびその製造方法 | |
| JP2023105817A (ja) | キャパシタ及びそれを含む半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4353332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |