CN114864425A - 电容结构的制备方法、电容结构及存储器 - Google Patents

电容结构的制备方法、电容结构及存储器 Download PDF

Info

Publication number
CN114864425A
CN114864425A CN202110075635.8A CN202110075635A CN114864425A CN 114864425 A CN114864425 A CN 114864425A CN 202110075635 A CN202110075635 A CN 202110075635A CN 114864425 A CN114864425 A CN 114864425A
Authority
CN
China
Prior art keywords
layer
amorphous
dielectric constant
electrode
amorphous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110075635.8A
Other languages
English (en)
Inventor
苏星松
白卫平
郁梦康
王连红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110075635.8A priority Critical patent/CN114864425A/zh
Priority to PCT/CN2021/098877 priority patent/WO2022156120A1/zh
Priority to EP21783125.4A priority patent/EP4060718B1/en
Priority to US17/444,690 priority patent/US20220230876A1/en
Publication of CN114864425A publication Critical patent/CN114864425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于半导体工艺技术领域，具体涉及一种电容结构的制备方法、电容结构及存储器，用于解决电容结构漏电流较大的技术问题。该电容结构的制备方法包括：在第一电极上形成介电层；其中，介电层包括堆叠设置的第一无定形层和高介电常数层，第一无定形层退火后保持无定形结构，高介电常数层由初始介电常数层退火后结晶形成；在介电层上形成第二电极。由于第一无定形层退火后仍为无定形结构，可以抑制电子传输，从而降低了电容结构的漏电流。

Description

电容结构的制备方法、电容结构及存储器
技术领域
本发明实施例涉及半导体工艺技术领域，尤其涉及一种电容结构的制备方法、电容结构及存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)因具有较高的密度以及较快的读写速度广泛地应用在各种电子设备中。动态随机存取存储器一般由多个存储单元组成，每个存储单元通常包括晶体管和电容结构。电容结构中存储数据信息，晶体管控制电容结构中的数据信息的读写。
电容结构一般包括相对设置的两个电极，以及位于两个电极之间的介电层。介电层的材质通常为氧化铪(HfO2)、氧化锆(ZrO2)或者钙钛矿结构材质，例如钛酸钙(CaTiO3)或者钛酸钡(BaTiO3)。上述材质通常具有较高的介电常数，使得介电层可以具有较好的绝缘性能。然而，上述材质与金属电极接触时会产生较大的漏电流。
发明内容
有鉴于此，本发明实施例提供一种电容结构的制备方法、电容结构及存储器，以解决电容结构的漏电流较大的技术问题。
第一方面，本发明实施例提供了一种电容结构的制备方法，包括：在第一电极上形成介电层；其中，所述介电层包括堆叠设置的第一无定形层和高介电常数层，所述第一无定形层退火后保持无定形结构，所述高介电常数层由初始介电常数层退火后结晶形成；在所述介电层上形成第二电极。
本发明实施例提供的电容结构的制备方法具有如下优点：
本发明实施例提供的电容结构的制备方法中，先在第一电极上形成介电层；其中，介电层包括堆叠设置的第一无定形层和高介电常数层，第一无定形层退火后保持无定形结构，高介电常数层由初始介电常数层退火后结晶形成；然后在介电层上形成第二电极。由于第一无定形层退火后仍为无定形结构，无定形结构中不易发生电子迁移，从而使得第一无定形层可以抑制电子传输，减小电容结构的漏电流，提高电容结构的性能。
如上所述的电容结构的制备方法中，在第一电极上形成介电层的步骤包括：在第一电极上形成第一无定形层；在所述第一无定形层上形成初始介电常数层；对所述第一无定形层和所述初始介电常数层进行退火处理；其中，所述第一无定形层退火后保持无定形结构，所述初始介电常数层退火后形成高介电常数层；在所述高介电常数层上形成第二无定形层。
如上所述的电容结构的制备方法中，所述第二无定形层的材质包括氧化硅、氧化铝、硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝，所述第二无定形层的厚度为0.5nm-5nm。
本发明实施例提供的电容结构的制备方法中，先在第一电极上依次形成第一无定形层和初始介电常数层，对第一无定形层和初始介电常数层进行退火处理，第一无定形层退火后保持无定形结构，可以减小电容结构的漏电流，初始介电常数层退火后形成高介电常数层，即初始介电常数材料的晶相发生变化，由低介电常数的晶相(例如单斜，斜方晶系等)向高介电常数的晶相(例如四方，立方晶系等)转变，提高了电容结构的介电常数。其次，在高介电常数层上形成第二无定形层，进一步抑制漏电流的产生。
如上所述的电容结构的制备方法中，在第一电极上形成介电层的步骤包括：在第一电极上形成第一无定形层；在所述第一无定形层上形成初始介电常数层；在所述初始介电常数层上形成第二无定形层；对所述第一无定形层、所述初始介电常数层和所述第二无定形层进行退火处理；其中，所述第一无定形层和所述第二无定形层退火后均保持无定形结构，所述初始介电常数层退火后形成高介电常数层。
如上所述的电容结构的制备方法中，所述第二无定形层的材质包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝，所述第二无定形层的厚度为0.5nm-5nm。
本发明实施例提供的电容结构的制备方法中，在第一电极上依次形成第一无定形层，初始介电常数层和第二无定形层，对第一无定形层结构，初始介电常数层和第二无定形层进行退火处理，第一无定形层和第二无定形层退火后保持无定形结构，可以减小电容结构的漏电流，初始介电常数层退火后形成高介电常数层，即形成具有高介电常数的晶相(例如四方，立方晶系等)，提高电容结构的介电常数。
如上所述的电容结构的制备方法中，所述第一无定形层的材质包括硅酸铪或者钛酸铝。
如上所述的电容结构的制备方法中，所述硅酸铪中硅的质量浓度为10％-50％，所述钛酸铝中铝的质量浓度为10％-50％。
如上所述的电容结构的制备方法中，所述第一无定形层的厚度为0.5nm-5nm。
如上所述的电容结构的制备方法中，所述初始介电常数层的材质包括掺杂硅的氧化铪、掺杂硅的氧化锆或者钛酸锶。
如上所述的电容结构的制备方法中，所述掺杂硅的氧化铪和所述掺杂硅的氧化锆中硅的质量浓度均小于或者等于10％。
如上所述的电容结构的制备方法中，所述初始介电常数层的厚度为1nm-10nm。
如上所述的电容结构的制备方法中，所述退火处理的温度为200℃-600℃，所述退火处理的时间为10s-600s。
如上所述的电容结构的制备方法中，所述第一无定形层和所述第二无定形层的介电常数为20-50，所述高介电常数层的介电常数为40-300。
第二方面，本发明实施例提供了一种电容结构，包括第一电极，介电层和第二电极；所述第一电极和所述第二电极相对设置，所述介电层位于所述第一电极和所述第二电极之间，且与所述第一电极和所述第二电极相接触；所述介电层包括第一无定形层，高介电常数层和第二无定形层；其中，所述第一无定形层与所述第一电极接触，所述第二无定形层与所述第二电极接触，所述高介电常数层位于所述第一无定形层与所述第二无定形层之间，且与所述第一无定形层和所述第二无定形层相接触；所述第一无定形层退火后保持无定形结构，所述高介电常数层由初始介电常数层退火后结晶形成。
本发明实施例提供的电容结构包括相对设置的第一电极和第二电极，以及位于第一电极和第二电极之间且与第一电极和第二电极相接触的介电层，其中，介电层包括与第一电极相接触的第一无定形层、与第二电极相接触的第二无定形层，以及位于第一无定形层和第二无定形层之间的高介电常数层，高介电常数层与第一无定形层和第二无定形层相接触。第一无定形层退火后保持无定形结构，无定形结构中不易发生电子迁移，从而使得第一无定形层可以抑制电子传输，减小电容结构的漏电流，提高电容结构的性能。此外，高介电常数层由初始介电常数层退火后结晶形成，其介电常数较高，可以提高电容结构的介电性能。
如上所述的电容结构中，所述第一无定形层的材质包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝；所述初始介电常数层的材质包括掺杂硅的氧化铪，掺杂硅的氧化锆或者钛酸锶；所述第二无定形层的材质包括氧化硅、氧化铝、硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝。
第三方面，本发明实施例提供了一种存储器，包括晶体管和上述电容结构。
本发明实施例提供的存储器由于包括上述电容结构，因而具有漏电流小和介电常数高的优点，具体效果参照上文所述，在此不再赘述。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的电容结构的制备方法、电容结构及存储器所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的一种电容结构的制备方法的流程图；
图2为本发明实施例中的第一电极的结构示意图；
图3为本发明实施例中的形成第一无定形层后的结构示意图；
图4为本发明实施例中的形成初始介电常数层后的结构示意图；
图5为本发明实施例中的对第一无定形层和初始介电常数层退火后的结构示意图；
图6为本发明实施例中的在高介电常数层上形成第二电极后的结构示意图；
图7为本发明实施例中的一种介电层的制备方法的流程图；
图8为本发明实施例中的在高介电常数层上形成第二无定形层后的结构示意图；
图9为本发明实施例中的在第二无定形层上形成第二电极后的结构示意图；
图10为本发明实施例中的另一种介电层的制备方法的流程图；
图11为本发明实施例中的在初始介电常数层上形成第二无定形层后的结构示意图；
图12为本发明实施例中的对第一无定形层、初始介电常数层和第二无定形层退火后的结构示意图；
图13为本发明实施例中的电容结构的示意图。
附图标记说明：
10-第一电极；
20-第一无定形层；
30-高介电常数层；
31-初始介电常数层；
40-第二无定形层；
50-第二电极；
60-支撑垫。
具体实施方式
电容结构通常包括相对设置的两个电极，以及位于两个电极之间的介电层。相关技术中，介电层的材质通常为氧化铪、氧化锆或者钙钛矿结构材质，上述材质通常具有较高的介电常数。然而，上述材质与金属电极接触时会产生较大的漏电流，导致电容结构的漏电流较大。
本发明实施例提供一种电容结构的制备方法，通过形成具有第一无定形层的介电层，且第一无定形层退火后仍保持无定形结构，无定形结构中不易发生电子迁移，从而使得第一无定形层可以抑制电子传输，减小电容结构的漏电流，提高电容结构的性能。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
参照图1至图6，图1为本发明实施例中的电容结构的制备方法的流程图，图2至图6为电容结构在制备过程的各阶段的结构示意图。下面结合图1至图6对电容结构的制备方法进行介绍，该制备方法可以包括以下步骤：
步骤S101、在第一电极上形成介电层；其中，介电层包括第一无定形层和高介电常数层，第一无定形层退火后保持无定形结构，高介电常数层由初始介电常数层退火后结晶形成。
参照图2，提供第一电极10，第一电极10可以为金属电极，金属氧化物电极，金属氮化物电极或者金属硅化物电极中的一种或者多种。示例性的，第一电极10的材质可以为铝(Al)、铜(Cu)、银(Ag)、金(Au)、钼(Mo)、镍(Ni)、钴(Co)、钛(Ti)或者钨(W)中的一种或者多种，或其氧化物，氮化物或者硅化物中的一种或者多种。
第一电极10可以通过沉积工艺形成，例如，通过化学气相沉积(Chemical VaporDeposition，简称CVD)工艺、物理气相沉积(Physical Vapor Deposition，简称PVD)工艺或者原子层沉积(Atomic Layer Deposition，简称ALD)工艺等形成第一电极10。当然本发明实施例并不以此为限，本发明实施例中的第一电极10还可以通过其他工艺形成，例如电镀(Electroplating)工艺。
提供第一电极10后，在第一电极10上形成介电层。本发明实施例中的介电层可以为多层结构，例如，介电层包括堆叠设置的第一无定形层20和高介电常数层30。示例性的，第一无定形层20可以位于高介电常数层30靠近第一电极10的一侧。第一无定形层20也可以位于高介电常数层30远离第一电极10的一侧，本发明实施例不以此为限。
第一无定形层20的材质可以为无定形结构材质(非晶体材料)，且其在退火后仍可以保持无定形结构，不产生或者较少产生结晶现象。即在较高温度(200℃-600℃)条件下，第一无定形层20不发生或者较少发生晶相转变。如此设置，无定形结构材质内部原子或分子呈杂乱无章的排布状态，电子不易在无定形结构材质中迁移，从而使得第一无定形层20退火后仍可以抑制电子传输，从而减小电容结构的漏电流，提高电容结构的性能。
示例性的，第一无定形层20的材质包括硅酸铪或者钛酸铝，其中，硅酸铪中硅的质量浓度可以为10％-50％，钛酸铝中铝的质量浓度可以为10％-50％。第一无定形层20的厚度可以为0.5nm-5nm，以避免第一无定形层20过厚，影响电容结构整体的介电性能。本发明实施例中，第一无定形层20的介电常数可以为20-50。
高介电常数层30可以具有较高的介电常数，例如，其值可以为40-300，以提高电容结构整体的介电常数，使得电容结构具有较好的介电性能。本发明实施例中，高介电常数层30可以由初始介电常数层31退火时结晶形成，也就是说，高介电常数层30的结晶程度较高。
本发明实施例中，在第一电极10上形成介电层可以包括以下步骤：
首先，在第一电极10上形成第一无定形层20。参照图3，第一无定形层20可以通过沉积工艺形成在第一电极10上，例如，通过等离子体增强化学气相沉积工艺(PlasmaEnhanced Chemical Vapor Deposition，简称PECVD)形成在第一电极10上。当然第一无定形层20也可以采用溅镀等工艺形成在第一电极10上，本发明实施例对此不作限定。
其次，在第一无定形层20上形成初始介电常数层31。参照图4，在第一无定形层20上沉积形成初始介电常数层31。初始介电常数层31的厚度可以为1nm-10nm。
初始介电常数层31的材质可以为掺杂硅的氧化铪、掺杂硅的氧化锆或者钛酸锶(SrTiO3)，其中，氧化铪中硅的质量浓度可以小于或者等于10％，氧化锆中硅的质量浓度可以小于或者等于10％；如此设置，初始介电常数层31可以在较高温度条件下，例如200℃-600℃条件下，发生晶相转变。示例性的，由低介电常数的晶相(例如单斜，斜方晶系等)向高介电常数的晶相(例如四方，立方晶系等)转变，转变后的晶相具有较高的介电常数，提高了电容结构的介电常数。
然后，对第一无定形层20和初始介电常数层31进行退火处理。参照图5，第一无定形层20退火后保持无定形结构；初始介电常数层31退火后结晶，形成具有较高介电常数的高介电常数层30。示例性的，退火处理的温度可以为200℃-600℃，退火处理的时间可以为10s-600s。第一无定形层20和高介电常数层30形成介电层。
步骤S102、在介电层上形成第二电极。
参照图6，第二电极50形成在介电层上，示例性的，第二电极50沉积形成在介电层中的高介电常数层30上。第二电极50可以为金属电极，金属氧化物电极，金属氮化物电极或者金属硅化物电极中的一种或者多种，其材质和制备可以参照第一电极10，在此不再赘述。第二电极50的材质可以与第一电极10的材质相同，也可以不同。如图6所示，第一电极10、第一无定形层20、高介电常数层30以及第二电极50由下至上依次堆叠设置，形成本发明实施例中的电容结构。
本发明实施例提供的电容结构的制备方法中，先在第一电极10上形成介电层；其中，介电层包括堆叠设置的第一无定形层20和高介电常数层30，第一无定形层20退火后保持无定形结构，高介电常数层30由初始介电常数层31退火后结晶形成；然后在介电层上形成第二电极50。由于第一无定形层20退火后仍为无定形结构，无定形结构中不易发生电子迁移，从而使得第一无定形层20可以抑制电子传输，降低电容结构的漏电流，提高电容结构的性能。此外，高介电常数层30可以具有较高的介电常数，可以提高电容结构的介电常数，使得电容结构具有较好的介电性能。
需要说明的是，参照图7，本发明实施例中，在第一电极上形成介电层也可以包括以下步骤：
步骤S201、在第一电极上形成第一无定形层。第一无定形层可以通过沉积工艺形成在第一电极上。第一无定形层的材质可以包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝。
步骤S202、在第一无定形层上形成初始介电常数层。例如，初始介电常数层沉积形成在第一无定形层上。初始介电常数层的材质可以包括掺杂硅的氧化铪、掺杂硅的氧化锆或者钛酸锶，其中，氧化铪中硅的质量浓度可以小于或者等于10％，氧化锆中硅的质量浓度可以小于或者等于10％，初始介电常数层31的厚度可以为1nm-10nm。
步骤S203、对第一无定形层和初始介电常数层进行退火处理；其中，第一无定形层退火后保持无定形结构，初始介电常数层退火后形成高介电常数层。即初始介电常数层31退火后结晶，形成具有较高介电常数的高介电常数层30，提高了电容结构的介电常数。第一无定形层20退火后保持无定形结构，以抑制电子传输，减小电容结构的漏电流。退火处理的温度可以为200℃-600℃，退火处理的时间可以为10s-600s。
步骤S204、在高介电常数层上形成第二无定形层。参照图8，第二无定形层40的厚度可以为0.5nm-5nm，介电常数可以为20-50。第二无定形层40的材质可以为无定形体材质。
示例性的，第二无定形层40的材质可以包括氧化硅(SiO2)、氧化铝(Al2O3)；也可以包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝等无定形体材质。
本发明实施例中的第二无定形层40无需进行退火处理，因此对第二无定形层40退火时是否发生晶相转变不作限定。第一无定形层20、高介电常数层30和第二无定形层40形成本发明实施例中的介电层。
需要说明的是，本发明实施例中，参照图10，在第一电极上形成介电层还可以包括以下步骤：
步骤S301、在第一电极上形成第一无定形层。第一无定形层可以通过沉积工艺形成在第一电极上。第一无定形层的材质可以包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝。
步骤S302、在第一无定形层上形成初始介电常数层。例如，可以通过沉积工艺在第一无定形层上形成初始介电常数层。初始介电常数层的材质可以包括掺杂硅的氧化铪、掺杂硅的氧化锆或者钛酸锶，其中，氧化铪中硅的质量浓度可以小于或者等于10％，氧化锆中硅的质量浓度可以小于或者等于10％，初始介电常数层31的厚度可以为1nm-10nm。
步骤S303、在初始介电常数层上形成第二无定形层。参照图11，第二无定形层40的厚度可以为0.5nm-5nm，介电常数可以为20-50。第二无定形层40的材质可以为无定形体材质。
示例性的，第二无定形层40的材质可以包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝等退火时不产生或者较少产生结晶现象的无定形体材质。如此设置，后续退火处理时，第二无定形层40可以保持无定形结构，不产生或者较少产生结晶现象，从而使得第二无定形层40也可以抑制电子传输，进一步减小电容结构的漏电流。
步骤S304、对第一无定形层、初始介电常数层和第二无定形层进行退火处理；其中，第一无定形层和第二无定形层退火后均保持无定形结构，初始介电常数层退火后形成高介电常数层。示例性的，退火处理的温度可以为200℃-600℃，退火处理的时间可以为10s-600s。
本步骤中，参照图12，初始介电常数层31退火后结晶，形成具有较高介电常数的高介电常数层30，提高了电容结构的介电常数。第一无定形层20退火后保持无定形结构，可以抑制电子传输，减小电容结构的漏电流。第二无定形层40退火后保持无定形结构，也可以抑制电子传输，进一步减小电容结构的漏电流。第一无定形层20、高介电常数层30和第二无定形层40形成本发明实施例中的介电层。
需要说明的是，本发明实施例中的电容结构的制备方法可以适用于柱状电容结构。示例性的，如图13所示的柱状电容结构中，第一电极10大致呈U形，U形的内部及U形的外部均设置有介电层及第二电极50，形成堆叠式双面柱状电容结构。
参照图13，沿第一电极10至第二电极50的方向，介电层包括第一无定形层20、高介电常数层30和第二无定形层40。第一无定形层20退火后保持无定形结构，以抑制电子传输，降低电容结构的漏电流，提高电容结构的性能。如图13所示的柱状电容结构中，第一电极10形成于支撑垫60上，支撑垫60可以形成在电容器的中部和顶部，以保证提供电容器的稳定支撑。
实施例二
参照图9，本发明实施例提供一种电容结构，包括第一电极10、介电层和第二电极50。其中，第一电极10和第二电极50相对设置，第一电极10与第二电极50之间设置有介电层，介电层与第一电极10和第二电极50相接触。
第一电极10和第二电极50可以为金属电极，金属氧化物电极，金属氮化物电极或者金属硅化物电极中的一种或者多种，即本发明实施例中的电容结构可以为金属-绝缘体-金属型(Metal-Insulator-Metal，简称MIM)电容结构，当然本发明实施例并不以此为限，例如，本发明实施例中的电容结构也可以为金属-绝缘体-半导体型(Metal-Insulator-Semiconductor，简称MIS)电容等。
介电层包括第一无定形层20，高介电常数层30和第二无定形层40，其中，第一无定形层20与第一电极10接触，第二无定形层40与第二电极50接触，高介电常数层30位于第一无定形层20和第二无定形层40之间，且与第一无定形层20和第二无定形层40接触。示例性的，如图9所示，第一电极10、第一无定形层20、高介电常数层30、第二无定形层40和第二电极50由下至上依次堆叠设置。
第一无定形层20退火后不产生或者较少产生晶相转变，仍可以保持无定形结构。相较于晶体结构，无定形结构中不易发生电子迁移，从而使得第一无定形层20可以抑制电子传输，减少电容结构的漏电流。
第一无定形层20的材质可以为无定形结构材质，例如，硅酸铪或者钛酸铝，其中，硅酸铪中硅的浓度为10％-50％，钛酸铝中铝的浓度为10％-50％，其介电常数可以为20-50，其厚度可以为0.5nm-5nm。
高介电常数层30由初始介电常数层31退火后结晶形成，即初始介电常数层31退火后晶相发生变化，由低介电常数的晶相转变为高介电常数的晶相，形成介电常数较高的高介电常数层30，提高了电容结构的介电常数。高介电常数层30的介电常数可以为40-300，其厚度可以为1nm-10nm。退火处理的温度可以为200℃-600℃，退火处理的时间可以为10s-600s。
初始介电常数层31的材质可以为掺杂硅的氧化铪、掺杂硅的氧化锆或者钛酸锶，其中，氧化铪中硅的质量浓度小于或者等于10％，氧化锆中硅的质量浓度小于或者等于10％。
第二无定形层40的材质可以为无定形结构材质，示例性的，第二无定形层40的材质可以包括氧化硅、氧化铝等；也可以包括硅酸铪或者钛酸铝等无定形体材质，其中，硅酸铪中硅的浓度为10％-50％，钛酸铝中铝的浓度为10％-50％，其介电常数可以为20-50，其厚度可以为0.5nm-5nm。
需要说明的是，当第二无定形层40需要进行退火处理时，第二无定形层40的材质可以为硅酸铪或者钛酸铝等退火时不产生或者较少产生结晶的无定形体材质，以使退火后的第二无定形层40仍可以保持无定形结构，以抑制电子传输，减小电容结构的漏电流。当第二无定形层40不需要进行退火处理时，无需对第二无定形层40退火后是否发生结晶进行限定，第二无定形层40的材质为无定形结构材质即可。
需要说明的是，本发明实施例中的电容结构可以适用于柱状电容结构。示例性的，如图13所示的柱状电容结构中，第一电极10大致呈U形，U形的内部及U形的外部均设置有介电层及第二电极50，形成堆叠式双面柱状电容结构。
参照图13，沿第一电极10至第二电极50的方向，介电层包括第一无定形层20、高介电常数层30和第二无定形层40。第一无定形层20退火后保持无定形结构，以抑制电子传输，降低电容结构的漏电流，提高电容结构的性能。如图13所示的柱状电容结构中，第一电极10形成于支撑垫60上，支撑垫60可以形成在电容器的中部和顶部，以保证提供电容器的稳定支撑。
本发明实施例中的电容结构包括相对设置的第一电极10和第二电极50，以及位于第一电极10和第二电极50之间且与第一电极10和第二电极50相接触的介电层，其中，介电层包括与第一电极10相接触的第一无定形层20、与第二电极50相接触的第二无定形层40，以及位于第一无定形层20和第二无定形层40之间的高介电常数层30，高介电常数层30与第一无定形层20和第二无定形层40相接触。第一无定形层20退火后保持无定形结构，无定形结构中不易产生电子迁移，从而降低电容结构的漏电流，提高电容结构的性能。此外，高介电常数层30由初始介电常数层31退火后结晶形成，其介电常数较高，可以提高电容结构的介电性能。
实施例三
本发明实施例还提供一种存储器，包括晶体管和电容结构，电容结构存储数据信息，晶体管控制电容结构中的数据信息的读写。晶体管的栅极与存储器的字线(Word Line，简称WL)结构电连接，晶体管的源极和漏极中的一极与位线(Bit Line，简称BL)结构电连接，源极和漏极中的另一极与电容结构电连接。
电容结构包括第一电极、介电层和第二电极，第一电极和第二电极相对设置，介电层位于第一电极和第二电极之间且与第一电极和第二电极相接触。介电层包括堆叠设置的第一无定形层、高介电常数层和第二无定形层。第一无定形层可以位于介电层中靠近第一电极的一侧。
第一电极和第二电极可以为金属电极，金属氧化物电极，金属氮化物电极或者金属硅化物电极中的一种或者多种；第一无定形层和第二无定形层的材质可以为无定形结构材质，其介电常数可以为20-50，其厚度可以为0.5nm-5nm，其中，第一无定形层退火后仍可以保持无定形结构；高介电常数层的介电常数可以为40-300，其厚度可以为1nm-10nm，其由初始介电常数层退火后结晶形成。
示例性的，第一无定形层的材质包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝；初始介电常数层的材质包括掺杂硅的氧化铪，掺杂硅的氧化锆或者钛酸锶；第二无定形层的材质包括氧化硅、氧化铝、硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝。
本发明实施例中的存储器包括晶体管和电容结构，由于存储器具有上述实施例中的电容结构，因而具有漏电流较小的优点，具体效果参照上述实施例，在此不再赘述。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的系统或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种电容结构的制备方法，其特征在于，包括：
在第一电极上形成介电层；
其中，所述介电层包括堆叠设置的第一无定形层和高介电常数层，所述第一无定形层退火后保持无定形结构，所述高介电常数层由初始介电常数层退火后结晶形成；
在所述介电层上形成第二电极。
2.根据权利要求1所述的电容结构的制备方法，其特征在于，在第一电极上形成介电层的步骤包括：
在所述第一电极上形成第一无定形层；
在所述第一无定形层上形成初始介电常数层；
对所述第一无定形层和所述初始介电常数层进行退火处理；其中，所述第一无定形层退火后保持无定形结构，所述初始介电常数层退火后形成高介电常数层；
在所述高介电常数层上形成第二无定形层。
3.根据权利要求2所述的电容结构的制备方法，其特征在于，所述第二无定形层的材质包括氧化硅、氧化铝、硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝，所述第二无定形层的厚度为0.5nm-5nm。
4.根据权利要求1所述的电容结构的制备方法，其特征在于，在第一电极上形成介电层的步骤包括：
在所述第一电极上形成第一无定形层；
在所述第一无定形层上形成初始介电常数层；
在所述初始介电常数层上形成第二无定形层；
对所述第一无定形层、所述初始介电常数层和所述第二无定形层进行退火处理；其中，所述第一无定形层和所述第二无定形层退火后均保持无定形结构，所述初始介电常数层退火后形成高介电常数层。
5.根据权利要求4所述的电容结构的制备方法，其特征在于，所述第二无定形层的材质包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝，所述第二无定形层的厚度为0.5nm-5nm。
6.根据权利要求1-5任一项所述的电容结构的制备方法，其特征在于，所述第一无定形层的材质包括硅酸铪或者钛酸铝。
7.根据权利要求6所述的电容结构的制备方法，其特征在于，所述硅酸铪中硅的质量浓度为10％-50％，所述钛酸铝中铝的质量浓度为10％-50％。
8.根据权利要求7所述的电容结构的制备方法，其特征在于，所述第一无定形层的厚度为0.5nm-5nm。
9.根据权利要求1-5任一项所述的电容结构的制备方法，其特征在于，所述初始介电常数层的材质包括掺杂硅的氧化铪、掺杂硅的氧化锆或者钛酸锶。
10.根据权利要求9所述的电容结构的制备方法，其特征在于，所述掺杂硅的氧化铪和所述掺杂硅的氧化锆中硅的质量浓度均小于或者等于10％。
11.根据权利要求1-5任一项所述的电容结构的制备方法，其特征在于，所述初始介电常数层的厚度为1nm-10nm。
12.根据权利要求1-5任一项所述的电容结构的制备方法，其特征在于，所述退火处理的温度为200℃-600℃，所述退火处理的时间为10s-600s。
13.根据权利要求2-5任一项所述的电容结构的制备方法，其特征在于，所述第一无定形层和所述第二无定形层的介电常数为20-50，所述高介电常数层的介电常数为40-300。
14.一种电容结构，其特征在于，包括：
第一电极，介电层和第二电极；
所述第一电极和所述第二电极相对设置，所述介电层位于所述第一电极和所述第二电极之间，且与所述第一电极和所述第二电极相接触；
所述介电层包括第一无定形层，高介电常数层和第二无定形层；
所述第一无定形层与所述第一电极接触，所述第二无定形层与所述第二电极接触，所述高介电常数层位于所述第一无定形层与所述第二无定形层之间，且与所述第一无定形层和所述第二无定形层相接触；
所述第一无定形层退火后保持无定形结构，所述高介电常数层由初始介电常数层退火后结晶形成。
15.根据权利要求14所述的电容结构，其特征在于，所述第一无定形层的材质包括硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝；
所述初始介电常数层的材质包括掺杂硅的氧化铪，掺杂硅的氧化锆或者钛酸锶；
所述第二无定形层的材质包括氧化硅、氧化铝、硅的质量浓度为10％-50％的硅酸铪或者铝的质量浓度为10％-50％的钛酸铝。
16.一种存储器，其特征在于，包括晶体管和如权利要求14或15所述的电容结构。
CN202110075635.8A 2021-01-20 2021-01-20 电容结构的制备方法、电容结构及存储器 Pending CN114864425A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110075635.8A CN114864425A (zh) 2021-01-20 2021-01-20 电容结构的制备方法、电容结构及存储器
PCT/CN2021/098877 WO2022156120A1 (zh) 2021-01-20 2021-06-08 电容结构的制备方法、电容结构及存储器
EP21783125.4A EP4060718B1 (en) 2021-01-20 2021-06-08 Capacitor structure preparation method, capacitor structure, and memory
US17/444,690 US20220230876A1 (en) 2021-01-20 2021-08-09 Preparation method for capacitor structure, capacitor structure, and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110075635.8A CN114864425A (zh) 2021-01-20 2021-01-20 电容结构的制备方法、电容结构及存储器

Publications (1)

Publication Number Publication Date
CN114864425A true CN114864425A (zh) 2022-08-05

Family

ID=78821067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110075635.8A Pending CN114864425A (zh) 2021-01-20 2021-01-20 电容结构的制备方法、电容结构及存储器

Country Status (2)

Country Link
CN (1) CN114864425A (zh)
WO (1) WO2022156120A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4722501B2 (ja) * 2004-01-29 2011-07-13 三星電子株式会社 半導体素子の多層誘電体構造物、半導体及びその製造方法
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
JP4353332B2 (ja) * 2007-03-14 2009-10-28 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures

Also Published As

Publication number Publication date
WO2022156120A1 (zh) 2022-07-28

Similar Documents

Publication Publication Date Title
JP6780026B2 (ja) 強誘電体デバイス及びその形成方法
EP3507831B1 (en) Memory arrays
EP1383162B1 (en) Deposition method of dielectric layer
US8541283B2 (en) High performance dielectric stack for DRAM capacitor
US7446363B2 (en) Capacitor including a percentage of amorphous dielectric material and a percentage of crystalline dielectric material
US8542523B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
CN109216328B (zh) 半导体器件
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8722504B2 (en) Interfacial layer for DRAM capacitor
WO2013070427A1 (en) Blocking layers for leakage current reduction in dram devices
US8569819B1 (en) Doped electrodes for DRAM applications
US8772123B2 (en) Band gap improvement in DRAM capacitors
US20130052790A1 (en) Doping approach of titanium dioxide for dram capacitors
EP4060718B1 (en) Capacitor structure preparation method, capacitor structure, and memory
US10763212B1 (en) Semiconductor structure
CN114864425A (zh) 电容结构的制备方法、电容结构及存储器
WO2022147958A1 (zh) 电容结构的制备方法、电容结构及存储器
US8853049B2 (en) Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
US8647960B2 (en) Anneal to minimize leakage current in DRAM capacitor
KR20070098500A (ko) 반도체 기억 장치
KR100559136B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination