KR100442543B1 - 층진초격자재료의박막층제조방법및이박막층을갖는전자소자 - Google Patents

층진초격자재료의박막층제조방법및이박막층을갖는전자소자 Download PDF

Info

Publication number
KR100442543B1
KR100442543B1 KR1019950701540A KR19950701540A KR100442543B1 KR 100442543 B1 KR100442543 B1 KR 100442543B1 KR 1019950701540 A KR1019950701540 A KR 1019950701540A KR 19950701540 A KR19950701540 A KR 19950701540A KR 100442543 B1 KR100442543 B1 KR 100442543B1
Authority
KR
South Korea
Prior art keywords
bismuth
layered superlattice
thin film
film layer
superlattice material
Prior art date
Application number
KR1019950701540A
Other languages
English (en)
Other versions
KR950704810A (ko
Inventor
히로유키 요시모리
히토시 와타나베
카로스 에이. 파즈데아라조
래리 디. 맥밀란
조샙 디. 쿠치아로
마이클 씨. 스코트
Original Assignee
시메트릭스 코포레이션
올림푸스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/981,133 external-priority patent/US5423285A/en
Priority claimed from US08/065,666 external-priority patent/US5468684A/en
Priority claimed from US08/065,656 external-priority patent/US5434102A/en
Application filed by 시메트릭스 코포레이션, 올림푸스 가부시키가이샤 filed Critical 시메트릭스 코포레이션
Publication of KR950704810A publication Critical patent/KR950704810A/ko
Application granted granted Critical
Publication of KR100442543B1 publication Critical patent/KR100442543B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

금속을 포함하는 액체 프레커스가 층진초격자재료(30)를 형성하기 위해 기판(18)에 도포되고, RTP 로 굽히고, 그리고 어닐된다. 훌륭한 전기적 특성을 구하기 위해, 높은 비스무스 함유량 프레커스를 제외하고는, 산소에서 RTP 로 기판(18)을 굽고 그리고 어닐하는 것이 필수적이다.
화학량논의 110 ％ 와 140 ％ 사이의 과도비스무스와 750 ℃ 의 RTP 온도가 최적이다. 막은 두 층(30A, 30B) 으로 형성 되는데, 제 1 층은 화학량논적인 프레커스를 사용하고, 제 2 층은 과도비스무스프레커스를 사용한다.

Description

층진 초격자 재료의 박막층 제조방법 및 이 박막층을 갖는 전자소자.
본 발명은 일반적으로 층진 초격자(layered superlattice) 재료, 특히 낮은 피로의 강유전체와 높은 유전율의 박막층으로 열화에 저항력이 있는 층진 초격자 재료의 박막층 제조방법 및 이 박막층을 갖는 집적회로 소자에 관한 것이다.
2. 문제점
1992년 10월 23일 출원되어 본 출원과 함께 출원계속중인 미국 특허출원 제 07/965,190 호는 G.A. Smolenskii, V.A. Ispov 및 A.I. Agranovskaya 에 의해 발견된 층진 초격자 재료(G.A. Smolenskii 에 의해 편집된 "Ferroelectrics and Related Materials", ISSN 0275 - 9608 의 15 장, ["Ferroelectrics and Related Phenomena", 1984 시리즈의 V.3], 특히 섹셴 15.3 - 15 를 보라)가 공지된 어떠한 재료보다도 강유전성 및 고유 전율의 집적회로 분야에 훨씬더 적합하다는 것을 기술해 놓았다. 이들 층진초격자 재료는 층진 초격자, 즉 강유전성 및 비강유전성 부격자와 같은. 뚜렷이 서로 다른 부격자의 교번층을 포함하는 결정격자를 자발적으로 형성하는 스트론튬, 칼슘, 바륨, 비스무스, 카드뮴, 납, 타이타늄, 탄탈륨, 하프늄, 텅스텐, 니오븀, 지르코늄, 비스무스, 스칸듐, 이트륨, 란타늄, 안티모니, 크로뮴, 및 탈륨 등과 같은 금속의 복합 산화물을 포함한다. 일반적으로, 각 층진 초격자 재료는 상기 금속중 두개 이상을 포함하는데, 예컨데 스트론튬 비스무스 및탄탈륨은 층진 초격자 재료인 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9)를 형성한다.
본 출원과 함께 출원계속중인 미국특허출원 제 07/98l,133 호는 공지된 것중 가장 훌륭한것보다 몇배 더 나은 전자적 특성을 나타내는 층진 초격자 박막 제조 방법을 기술하였다. 본 명세서는 선행출원의 특정부분을 보다 발전시킨 것으로, 특허출원 제 981,133 호에 기술된 기본 공정으로 획득된 값보다 분극률(polarizability)과 같은 중요한 강유전성 파라메터를 거의 배가 시키는 제조공정상의 개선을 기술하고 있다.
훌륭한 강유전성 파라메터값을 가지는 것 외에도, 강유전성 막의 물리적 품질은 제조 공정에 사용하기에 적합해야 한다는 것은 중요하다.
예컨대, 막은 좋은 결정질, 즉 균열 및 다른 결함이 없는 막이 되는, 비교적 균일한 결정립(grain) 크기를 가져야 한다. 막의 결정립크기는 또한 막의 두께에 비해 작아야만 한다 ; 그렇지 않으면, 막의 조도(粗度 : roughness)는 막 두께 및 소자구성부의 다른 칫수와 필적할수 있게 되며, 이는 허용오차내로 소자를 제조하는 것을 어렵게 또는 불가능 하게 하고 단락회로 및 다른 전기적 고장을 일으킨다. 게다가, 장시간의 공정은 설비와 인력의 사용 견지에서 보면 고비용이 되기 대문에 제조공정은 비교적 빨리 수행될 수 있어야 하는 것이 중요하다.
산소분위기에서의 고속열처리(rapid thermal process) 및 노(furnace)내 어닐링은 박막 제조기술분야에서 잘 공지된 많은 공정중 몇몇이다. 예컨대,Ferroelectrics, Vol 109, pp. 1 ∼ 23 (1990)에 B.M.Melnick, J.D.Cuchiaro, L.D.McMillan, 및 J.F. Scott 에 의해 발표된 논문 "Process Optimization and Characterization of Device Worthy Sol-Gel Based PZT for Ferroelectric Memories"을 보라. 또한 제조 고정중 산화납증기로 소실되는 납의 손실을 보상하기위해 스핀-온(spin-on)과 어닐링 고정을 사용하는 PZT 제조중 과잉(excess)납을 첨가하는 것이 또한 공지되어있다. William D. Miller 등에 부여된 미국특허 제 5,028,455 호를 보라. 또한 스퍼터링(sputtering)을 사용하며 비스무스 타이타네이트 박막을 제조할 때, 스퍼터링 공정중 이 성분의 손실을 보상하기 위하여 과잉 Bi2O3를 첨가하는 것이 또한 공지되어있다. Shu-yau Wu 가 IEEE Transactions On Electron Devices, 1974년 8월, pp. 499 - 504 에 발표한 "A New Ferroelectric Memory Device, Metal-Ferroelectric-Semiconductor Transistor" 를보라. E.C. Subbarao 가 J.Phys. Chem. Solids, V23. pp. 665 - 676 (1962)에 발표한 "A Family of Ferroelectric Bismuth Compounds" 는 몇몇 층진 초격자 재료의 고용체(Solid Soultion)생성을 기술하고, 그리고 이들의 물리적 파라메터의 몇몇 즉 유전율 및 큐리 온도는 고용체를 구성하는 여러 원소의 비율이 변함에 따라 변한다는 것을 기술해 놓았다. 그러나, 이들은 층진 초격자 재료의 품질에 잠재적으로 영향을 끼칠수 있는 수많은 공정 및 파라메터들중 몇몇 일뿐이고, 층진 초격자 재료에서 지극히 낮은 피로율과 25 라 하는 큰 분극률 같은 강유전특성을 얻기 위해 이들 및 다른 제조파라메터들을 이용하는 방법은 본 기술분야의 기술자들이 지난 30 이상 그러한 특성을 가지는 재료를 탐구하였음에도 불구하고 본 발명의 이전에는 공지되지 않았다.
3. 문제의 해결
본 발명은 프리커서(precursor)를 고속열처리(rapid thermal processing ; RTP)함으로서 상기 문제점을 해결한다. 특히, 본 발명은 금속을 포함하는 프리커서와 기판을 제조하는 단계 및 기판에 프리커서를 도포하는 단계를 포함하는 층진 초격자 재료의 박막층의 제조방법을 제공하되, 상기 방법은 기판상에 상기 금속을 포함하는 층진 초격자 재료의 박막층을 형성하기위해 기판의 프리커서를 고속열처리하는 단계를 포함함을 특징으로 한다. RTP 는 500 ℃ 와 850 ℃ 사이에서 행하여지는 것이 바람직하다. RTP 다음에 700 ℃ 와 850 ℃ 사이의 온도에서 노내 어닐링이 수행되는 것이 바람직하다. RTP 와 노내 어닐은 산소부화 분위기에서 수행하는 것이 제일 좋다.
층진 초격자 재료가 커패시터의 두 전극 사이의 재료를 형성하는 얇은 강유전박막을 포함할 때, 층진 초격자 재료가 형성된후 제 1 노내어닐이 수행되고 그리고 제 2 전극이 증착된 후 제 2 노내어닐이 수행된다면 가장 좋은 결과가 얻어진다. 제 2 어닐은 커패시터가 패턴화되기 전 또는후에 수행될 수 있으며, 또는 패턴화 전에 제 2 어닐이 수행되고 패턴화후에 제 3 어닐이 수행될 수 있다. 제 2 및 제 3 어닐공정은 제 1 어닐온도보다 낮은 온도에서 수행된다.
만일 재료가 화학식 SrBi4-2x+α{(Tay,Nb1-y)x,(Tiz,Zr1-2)2-2x}2O15-6x, 이때O≤x≤1.0, 0≤y≤1.0, 0≤z≤1.0 및 x-2≤α≤1.6 (2-x), 바람직하게는 0.7≤x≤1.0, 0.8≤y≤1.0, 0.6≤Z≤1.0 및 0≤α≤0.8(2-X), 를 가진다면 RTP bake 는 높은 분극률을 가지는 강유전체률 얻기위해 필수적이다. 높은 비스무스 함유 프리커서, 즉 다음의 조성 SrBi4-2x+α{(Tay, Nb1-y)x, (Tiz, Zr1-z)2-2x}2O15-6x, 이때 0≤x≤1.0, 0≤y≤1.0, 0≤z≤1.0, 및 0≤α≤1.6(2-x), 바람직하게는, 0.7≤x≤1.0, 0.8≤y≤1.0, 0.6≤z≤1.0, 및 0≤α≤1.2(2-x), 를 가지는 재료가 사용되면 RTP 는 항상 필수적인 것은 아니다. 이처럼, 본 발명은 또한 비스무스 및 다른 금속들을 포함하는 층진 초격자 재료의 박막층을 기판상에 제조하는 방범을 제공하며, 상기 방법은 프리커서를 기판에 도포하는 단계 및 층진 초격자 재료의 박막층을 만들기위해 상기 기판을 처리하는 단계를 포함하되, 이 방법은 프리커서가 다른 금속의 양에 비하여 비스무스 및 다른 금속들을 포함하는 층진 초격자 재료에 대한 화학량논적인 식에서의 비스무스 비율보다 과잉의 비스무스를 포함함을 특징으로 한다.
기판(substrate)에 프리커서를 도포하는 단계에 앞서 고속열처리어닐 단계의 온도 이상의 온도로 기판을 예비가열(prebaking)하는 것은 높은 성능의 강유전체를 얻는데 있어서 핵심적인 요소이다.
재료중 하나가 비스무스이고, 비스무스의 통상 화학량논비의 약 125 ％ 가 첨가된다면, 강유전체의 분극률은 크게 향상된다.
본 발명은 또한 미경화 막내 비스무스 구배(gradient)를 만드는 공정을 제공하는바, 이 공정에서는 기판에서 가장 멀리 떨어진 층에 비스무스양을 더욱 많게한 후 이층을 막의 결정상(crystalline phase)을 만드는 가열 공정 동안 노출시킨다. 이 공정은 20 내지 200 nm 의 평균 입자 크기를 가지는 층진 초격자 재료를 만든다. 선행 기술과 비교하면, 공정은 재료의 입자 크기를 감소시키면서 입자 크기의 분포도 감소시켜, 막의 결정성을 개선시킨다. 동시에, 재료가 보다 짧은 노내어닐 시간으로 높은 분극률(2Pr) 값에 도달하기 때문에 공정은 제조시간을 단축시킨다.
상기 기술된 방법들은 훌륭한 전자적 특성을 가지는 층진초격자 재료를 만든다. 예를들면, 평방 센터미터당 25 마이크로쿨롱 보다 큰 분극률(2Pr)을 가지는 강유전성 층진 초격자 재료가 제조되었다. 본 발명의 수많은 다른 특성, 목적 및 장점들은 첨부도면을 참조해 다음 설명에서 보다 명확해진다.
도면의 간단한 설명
제 1 도는 본 발명에 따른 층진초격자 재료의 박막을 준비하기위한 바람직한 공정 실시예를 보여주는 흐름도.
제 2 도는 본 발명에 따른 공정에 의해 제조된 박막 커패시터가 있는 웨이퍼의 확대 상면도.
제 3 도는 본 발명에 따른 공정으로 제조된 박막 커패시터 소자를 설명한 것으로서 선 3 - 3 을 따라 취한 제 2 도의 부분 단면도.
제 4 도는 본 발명의 공정을 사용해 제조된 집적회로의 일부를 나타내는 단면도.
제 5 도는 본 발명의 따라 제조되고, 10 % 의 과잉 비스무스를 가지는SrBi2Ta2O9샘플에 대한, ±2, ±4, ±6 및 ±8 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 6 도는 본 발명에 따른 재료의 훌륭한 내피로성을 예시하는 제 5 도 샘플에 대한 주기수 대 2 Pr 의 관계도.
제 7 도는 화학량논적인 프리커서 용액과 일련의 서로 다른 RTP 온도를 사용하는 스트론튬 비스무스 탄탈레이트 샘플에 대한 히스테리시스 곡선을 도시한 도면.
제 8 도는 10 % 의 과잉 비스무스 프리커서 용액과 일련의 서로 다른 RTP 온도를 사용하는 스트론륨 비스무스 탄탈레이트 샘플에 대한 히스테리시스 곡선을 도시한 도면.
제 9 도는 제 7 도 및 제 8 도의 각 히스테리시스 곡선에 대한 RTP 온도 대 2Pr 의 관계를 도시한 도면.
제 10 도는 서로다른 비스무스 함유량을 가지는 프리커서 용액을 사용해 제조된 스트론륨 비스무스 탄탈레이트 샘플에 대한 2, 4 및 6 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 11 도는 제 10 도의 6 볼트 히스테리시스 곡선에 대한 2Pr 및 2Ec 의 관계를 도시한 도면.
제 12 도는 제 10 도의 샘플에 대한 주기수 대 2 Pr 의 관계를 도시한 도면.
제 13 도는 스트론튬 비스무스 탄탈레이트 샘플에 대한 제 1 어닐온도 대2Pr 및 2Ec 의 관계를 도시한 도면.
제 14 도는 800 ℃ 의 제 1 어닐온도로 준비된 스트론튬 비스무스 탄탈레이트 샘플에 대한 제 1 어닐 시간 대 2Pr 및 2Ec 의 관계를 도시한 도면.
제 15 도는 10 % 의 과잉 비스무스와 서로다른 제 2 어닐온도로 준비된 스트론튬 비스무스 탄탈레이트 샘플에 대한 제 2 어닐 시간 대 2Pr 의 관계를 도시한 도면.
제 16 도는 10 % 의 과잉 비스무스와 산소 및 질소 분위기하에서 준비된 스트론튬 비스무스 탄탈레이트 샘플에 대한 제 2 어닐시간 대 2Pr 의 관계를 도시한 도면.
제 17 도는 스트론튬 비스무스 탄탈레이트와 스트론튬 비스무스 니오베이트의 서로다른 고용체로 구성된 샘플에 대한 2, 4 및 6 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 18 도는 스트론튬 비스무스 탄탈레이트 및 스트론튬 비스무스 니오베이트의 서로다른 고용체로 구성된 샘플에 대한 2Pr 및 2Ec 의 관계를 도시한 도면.
제 19 도는 스트론튬 비스무스 탄탈레이트 및 스트론튬 비스무스 니오베이트의 서로다른 고용체로 구성된 샘플에 대한 주기수 대 2Pr 의 관계를 도시한 도면.
제 20 도는 화학량논적인 프리커서 용액으로 제조된 50/50 스트론튬 비스무스 탄탈레이트와 스트론튬 비스무스 니오베이트의 샘플에 대한 2, 4 및 6 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 21 도는 화학량논적인 10 % 과잉 비스무스함유량을 가지는 프리커서 용액으로 제조된 50/50 스트론튬 비스무스 탄탈레이트와 스트론듐 비스무스 니오베이트 샘플에대한, 2, 4 및 6 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 22 도는 스트론튬 비스무스 타이타네이트 및 스트론튬 비스무스 탄탈레이트의 서로다른 고용체로 구성된 샘플에 대한, 2, 4, 6 및 8 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 23 도는 스트론튬 비스무스 타이타네이트 및 스트론튬 비스무스 니오베이트의 서로다른 고용체로 구성된 샘플에 대한 2, 4 및 6 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 24 도는 스트론튬 비스무스 타이타네이트, 스트론튬 비스무스 탄탈레이트 및 스트론튬 비스무스 니오베이트의 서로다른 고용체로 된 샘플에 대한, 2, 4 및 6 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 25 도는 스트론튬 비스무스 타이타네이트, 스트론튬 비스무스 탄탈레이트, 및 스트론튬 비스무스 니오베이트의 다양한 서로 다른 고용체에 대한 2Pr 을 보여주는 삼각도표.
제 26 도는 서로 다른 상대적인량의 탄탈륨과 니오븀을 갖는 스트론튬 비스무스 타이타네이트, 스트론튬 비스무스 탄탈레이트, 및 스트론튬 비스무스 니오베이트에 대한, 타이타늄의 백분율 대 2Pr 의 관계를 도시한 도면.
제 27 도는 스트론튬 비스무스 타이타네이트, 스트론튬 비스무스 니오베이트의 다양한 고용체에 대한 2Pr 및 2Ec 값을 열거한 표.
제 28 도는 제 22 도 내지 제 24 도의 몇몇 샘플에 대한 주기 수 대 2Pr 의관계를 도시한 도면.
제 29 도는 층진초격자 재료를 사용하는 전자소자를 설계하기 위한 컴퓨터화된 시스템도.
제 30 도는 스트론튬 비스무스 타이타네이트와 스트론튬 비스무스 지르코네이트의 서로 다른 고용체로 된 샘플에 대한 2, 4 및 6 볼트에서의 히스테리시스 곡선을 도시한 도면.
제 31 도는 제 30 도의 샘플에 대한 지르코늄 백분율 대 2Pr 및 2Ec 의 관계를 도시한 도면.
제 32 도는 스트론튬 비스무스 타이타네이트와 서로 다른 지르코늄 백분율을 가지는 스트론튬 비스무스 지르코네이트의 두 가지 다른 고용체 샘플에 대한 주기수대 2Pr 의 관계를 도시한 도면.
제 33 도는 쉽게 증발하는 원소의 비율에 구배를 갖는 층진 초격자 재료에서의 제 3 도 웨이퍼의 일부를 도시한 도면.
제 34 도는 20 % 의 과잉 비스무스를 가지는 프리커서로 제조된 스트론튬 비스무스 탄탈레이트에 대한 어닐시간(분) 대 2Pr 관계를 화학량논비의 프리커서로 제조된 샘플과 비교한 도면.
제 35 도는 프리커서내 7 % 의 과잉 비스무스를 가지는 스트론튬 비스무스 탄탈레이트 샘플, 비스무스 구배를 가지는 샘플, 및 화학량논비의 프리커서를 가지는 샘플에 대한 어닐 시간 대 비스무스 함유량의 관계를 도시한 도면.
제 36 도는 프리커서내 7 ％ 의 과잉 비스무스를 가지는 스트론튬 비스무스탄탈레이트 샘플, 비스무스 구배를 가지는 샘플, 화학량논비의 프리커서를 가지는 샘플에 대한 어닐시간 대 2Pr 관계를 도시한 도면.
바람직한 실시예의 설명
제 2 도 및 제 3 도를 보면, 다수의 커패시터(12, 14, 16 등)를 포함하는 웨이퍼(10)가 도시되어 있다.
제 2 도는 본 발명에 따른 공정으로 제조된 박막 캐패시터(12, 14, 16 등)가 크게 확대 도시되어 있는 웨이퍼(10)의 상면도이다. 제 3 도는 커패시터(16)를 양분하는 선(3 - 3)을 따라 취한 제 2 도의 일부단면도이다. 제 3 도를 보면, 웨이퍼(10)는 실리콘기판층(22), 실리콘 산화 절연층(24), 다음층인 백금의 제 1 전극층(28)을 실리콘 산화절연층(24)에 접합시키는데 조력하는 얇은 타이타늄의 접합층(26), 층진초격자 재료의 박막층(30) 및 또다른 백금의 제 2 전극층(32)을 포함한다. 층(24, 26, 28, 30 및 32)이 증착된후, 웨이퍼는 층(28)까지 식각(etch down)되어 개별적인 커패시터(12, 14, 16 등)를 형성하는데, 이들은 전극층(28)에 의해 서로연결된다. 본 발명은 주로 층진 초격자 재료의 박막층(30)을 만드는 방법에 관련된다. 상기 언급한 바와같이, 이들 층진 초격자 재료들은 층진 초격자, 즉 뚜렷이 서로다른 부격자의 교번층을 포함하는 결정 격자를 자발적으로 형성하는 스트론튬, 칼슘, 바륨, 비스무스, 카드뮴, 납, 타이타늄, 탄탈륨, 하프늄, 텅스텐, 니오븀, 지르코늄, 비스무스, 스칸듐, 이트륨, 란타늄, 안티모니, 크로뮴, 및 탈륨과 같은 금속의 복합 산화물을 포함한다.
일반적으로, 각 층진 초격자 재료는 상기 금속중 둘 이상을 포함한다 ; 예를들면, 바륨, 비스무스, 및 니오븀은 층진 초격자 재료인 바륨 비스무스 니오베이트(BaBi2Nb2O9)를 형성한다. 초격자 재료의 박막층(30)은 유전체, 강유전체 또는 둘다일수 있다. 만일 초격자 재료등이 유전체이면, 커패시터(16)는 유전성 커패시터이고, 초격자 재료의 박막층(30)이 강유전체이면, 커패시터(16)는 강유전성 커패시터이다. 층진 초격자 재료는 일반적으로 아래 화학식으로 요약된다.
이때 A1, A2,---Aj 는 페로브스카이트형 구조내 A 위치 원소를 나타내는 것으로서, 스트론튬, 칼슘, 바륨, 비스무스, 납 등과 같은 원소일 수 있고, S1, S2---Sk 는 초격자 생성 원소를 나타내는 것으로서 일반적으로 비스무스 이지만 이트륨, 스칸듐, 란타늄, 안티모니, 크로뮴, 탈륨 및 +3 가를 가지는 다른 원소일수 있으며, B1, B2---Bl 는 페로브 스카이트형 구조내 B 위치 원소를 나타내는 것으로서, 타이타늄, 탄탈륨, 하프늄, 텅스텐, 니오븀. 지르코늄 등과 같은 원소일 수 있으며, Q 는 음이온을 나타내는 것으로서, 산소가 일반적이나 불소, 염소 및 산불화물(oxyfluoride), 산염화물(oxychloride)와 같은 이들 원소의 혼성체일 수 있다. 화학식(1)내 위첨자는 각 원소의 원자가를 나타내고, 아래첨자는 화합물의 1 몰(mole)내 재료의 몰수 또는 단위셀로 말하면, 단위셀내 원소의 평균 원자수를 나타내는 것이다. 아래첨자는 정수 또는 분수일 수 있다. 즉, 화학식(1)은 단위셀이 재료전체에 걸쳐 변하는 경우를 포함하는데, 예컨대 Sr.75Ba.25Bi2Ta2O9인 경우 평균적으로 75 % 의 빈도로 Sr 이 A 위치원소이고 25 % 의 빈도로 Ba 가 A 위치원소이다. 만일 화합물내 하나의 A 위치원소만이 있다면, 이는 "A1" 원소로 표현되고, W2---Wj 모두는 0 이다. 화합물내 하나의 B-위치원소만이 있다면 이는 "B1" 으로 표현되고, y2---yl 는 모두 0 이고 초격자 생성원소에 대해서도 동일하다. 본 발명은 위치와 초격자 생성원소 각각이 다수의 원소를 포함하는 경우를 포함하게 의도되었기 때문에 화학식(1)이 보다 일반적인 형태로 기술되었지만 보통의 경우 하나의 A 위치원소, 하나의 초격자 생성원소 및 하나 또는 두 개의 B 위치 원소가 있다. Z 의 값은 다음식으로 된다.
(2) (a1w1+a2W2...+ajwj)+(s1x1 + s2x2...+skxk)+(b1yl+b2y2...+bjyj)=2z
화학식(1)은 세가지의 모든 스몰렌스키형 화합물을 포함한다. 층진 초격자재료는 화학식(1)을 만족하는 모든 재료를 포함하지 않고, 뚜렷한 교번층을 가지는 결정격자로 자발적으로 형성되는 재료만을 포함한다. 화학식(1)내 기호 x,y 및 z 를 후술될 화학식( I ) 및 ( I ')내에 사용된 기호 x,y 및 z 와 혼동하지 않아야만 한다는 것을 명심 해야한다. 화학식(1)은 층진 초격자재료를 위한 일반화화식인 반면, 화학식( I ) 및 ( I ')은 특정 층진 초격자 재료의 고용체를 위한 화학식이다.
또한 여기서 층진 초격자 재료라는 용어는 도핑된(doped) 층진 초격자 재료를 포함한다는 것을 명심해야 한다. 즉 화학식(1)에 포함된 재료중 어느 것이라도 실리콘, 게르마늄, 우라늄, 지르코늄, 주석 또는 하프늄과 같은 다양한 재료로 도핑될 수 있다. 예를들면, 스트론튬 비스무스 탄탈레이트는 다음 화학식으로 주어지는 바와같이 다양한 원소로도핑될 수 있다.
(2) (Sr1-xM1x)Bi2(Nb1-yM2y)O9+ α M30
이때 M1 은 칼슘, 바륨, 마그네슘 또는 납일 수 있고, M2 는 탄탈륨, 비스무스 또는 안티모니 일수 있으며, x 와 y 는 0 과 1 사이 출자이고, 바람직하게는 0≤×≤0.2, 0≤y≤0.2 이며, M3 는 실리콘, 게르마늄, 우라늄, 지르코늄, 주석 또는 하프늄일 수 있으며, 바람직하게는 0≤α≤0.05 이다. 이 화학식에 포함된 재료들은 여기서 사용된 용어 층진 초격자 재료에 포함된다.
비슷하게, 비교적 소량의 제 2 성분이 층진 초격자 재료에 첨가 될 수 있고 그리고 얻어진 재료는 역시 본 발명의 범위내에 있다. 예를들면, 화확식 ABO3의 산소 8 면체 재료가 다음화학식으로 표현되는 바와 같이 스트론튬 비스무스 탄탈레이트에 소량 첨가될 수 있다.
(3) (1-x) SrBi2Ta2O9+ xABO3
이때, A 는 비스무스, 스트론튬, 칼슘, 마그네슘, 납, 이트륨, 바륨, 주석, 및 란타나이드(Ln)일수 있으며 ; B 는 타이타늄, 지르코늄, 하프늄, 망간, 니켈, 철 및 코발트 일수 있으며 ; x 는 0 과 1 사이의 숫자이고, 바람직하게는 0≤×≤0.2 이다.
마찬가지로 층진 초격자 재료는 소량의 ABO3성분과 도펀트에 의해 변경될 수 있다. 예를들면, 다음화학식에 따른 재료이다.
(3') (1-x) SrBi2Ta2O9+ xABO3, + α MeO,
이때, A 는 비스무스, 주석, 이트륨 및 란타나이드 일수 있으며 ; B 는 니오븀, 탄탈륨, 및 비스무스일 수 있으며 ; Me 는 실리콘, 게르마늄, 우라늄, 타이타늄, 주석, 및 지르코늄일 수 있고 ; x 는 0 과 1 사이의 숫자이고, 바람직하게는 0≤×≤0.2 이다.
제 4 도는 본 발명을 사용해 제조될수 있는 집적회로(70)를 형성하기 위해 DRAM 메모리셀내 층진 초격자 커패시터(72)의 집적화예를 도시한 것이다. 메모리셀(50)은 실리콘 기판(51), 필드산화물영역(54), 및 전기적으로 상호연결된 두 개의 전기적 소자, 즉 트랜지스터(71)와 강유전성 스위칭 커패시터(ferroelectric switching capacitor)(72)를 포함한다. 트랜지스터(71)는 게이트(73), 소오스(74), 및 드레인(75)을 포함한다. 커패시터(72)는 제 1 전극층(58), 강유전성 층진 초격자재료의 박막층(60) 및 제 2 전극층(77)을 포함한다. 절연체(56)는 트랜지스터(71)의 드레인(75)을 커패시터(72)의 제 1 전극층(58)에 연결시키는 것을 제외하고는 트랜지스터와 커패시터(71, 72)들을 분리시킨다. 전기적 접점(47, 78)은 트랜지스터와 커패시터(71, 72)를 접적회로(70)의 다른 부분에 전기적으로 접속시킨다. 제 4 도에 도시된 바와같은 집적회로 메모리세을 위한 완벽한 제조공정의 상세한 예가 여기에서 참고로 인용되는 미국 특허출원 제 919,186 호에 기술되어 있다. 커패시터(12, 14, 16 등) 및 집적회로(70)를 보여주는 제 2 도, 제 3 도, 제 4 도는 실제 전자소자의 특정 부분의 실제 단면도를 나타낸 것이 아니고, 가능한 본 발명의 구조와 공정을 보다 명확히, 완전히 묘사하기 위해 사용되는 이상화된 표현일 뿐이다.
본 명세서는 상기 재료들로 만들어진 층(22, 24, 26, 28, 30 및 32)을 가지는 다수의 커패시터(12, 14, 16)를 제조하고 테스트하는 것을 기술하고, 각종의 층진 초격자 재료의 박막층(30)들과 본 발명에 따른 제조공정의 다양한 실시예를 기술하고 있다. 그리고, 이 데이터가 층진 초격자 재료들을 사용하는 전자소자를 설계하고 제조하기 위해 어떻게 사용되는가를 기술한다. 그러나 기술된 특정 공정과 전자소자들은 예시적인 것이라는 것을 이해야만 한다 ; 즉 제 3 도 및 제 4 도의 층들은 상기 언급되고, 아래 기술된 재료들 이외의 다른 많은 재료로 만들어 질 수 있고, 본 명세서에 포함될 수 있는 것 이외에도 더 많은 본 발명 공정의 다른 변형예들이 있고, 그리고 본 방법과 재료들은 커패시터(12, 14, 16 등)와 집적회로(70)이외의 않은 다른 전자 소자에 사용될 수 있다는 것을 의미한다. 또한, 본 명세서에서 용어 "기판" 은 특정의 의미와 일반적인 의미의 양쪽으로 사용됨을 명심해야 한다. 특정한 의미로는, 특정 실리콘 층(22)을 의미하고, 이것은 종래부터 실리콘 기판이라 호칭되고 있으며, 그 위에 본 명세서에 기재된 예시적인 전자소자를 만든다. 일반적인 의미로는, 기판은 다른 층 또는 층들이 형성되는 어떠한 재료, 대상물, 또는 층을 의미한다.
이 경우 예를들면, 층(22, 24, 26 및 28)들은 층진 초격자 재료의 층(30)을 위한 기판(18)을 포함한다.
본 명세서에서 자주 사용되는 용어는 "화확량논비(stoichiometry)" 또는 "화확량논비의(stoichiometric)" 이다. 여기에서 사용되는 바와 같이, 용어 "화확량논비의" 라는 것은 일반적으로 프리커서 용액과 최종 층진 초격자박막층(30)사이의관계를 나타낸다. "화학량논비의 프리커서" 는 프리커서내 각종 금속의 상대적인 비율이 목적한 최종의 층진 초격자 박막층(30)의 균일한 시료중에서의 비율과 동일한 프리커서이다. 이 비율은 최종 박막층(30)을 위한 화학식에 의해 규정된다.
본 발명의 보다 상세한 설명으로 돌아가면, 제 1 도에는 층진초격자 재료의 박막층(30, 60)과 이들 재료를 일체로 같는 웨이퍼(10)와 집적회로(70)를 제조하기 위한 본 발명에 따른 공정의 바람직한 실시예의 흐름도가 도시되어 있다. 먼저 바람직한 공정의 각 단계를 간략하게 살펴보고, 개별적인 단계를 보다 상세히 설명하고 그리고 공정 예를 제공한다. 공정의 제 1 단계(80)는 프리커서 또는 프리커서들(P1, P2, P3 등)을 준비하는 단계이다. 바람직한 실시예에 있어서, 프리커서는 층진 초격자 박막층(30)을 구성하는 금속의 화합물 또는 화합물들이 용해되어 있는 액체이다. 프리커서들은 단계(81)에서 혼합되고, 혼합된 프리커서들은 단계(82)에서 증류된다. 다음에는 용매 조정 및/또는 농도조정 단계 (83)이다. 일반적으로 이 단계는 상당한 시간 간격을 두고 두 과정에 걸쳐 수행된다. 첫번째 과정에서, 혼합된 프리커서는 긴 보존 기간을 제공하기 위해 적합한 용매에 용해되고, 농축된다. 사용하기 바로전에, 용매와 농도는 공정 결과로 만들어지는 전자 소자를 최적화시키기 위해 조절된다.
용매 및 농도 조정단계(83)와 병행하여 기판(18)이 준비된다. 만일 기판이 기판(18)처럼 금속피복된(metallized) 기판이라면, 기판은 단계(85A)에서 층(22, 24, 26 및 28)을 형성시킴으로서 준비되고, 단계(86A)에서 예비가열이 행하여진다. 만일 기판이 실리콘 또는 갈륨 아세나이드(GaAs) 단결정과 같은 금속피복되지않은기판이라면, 기판은 단계(85B)에서 준비되고, 단계(86B)에서 탈수처리된다. 단계(87)에서 기판은 프리커서로 코팅된다. 여기에서 참고로 인용되는 미국특허출원 제 993,380 호에 기술된 바와 같이 분부증착(misted deposition) 공정과 같은 공정, 또는 디핑(dipping) 또는 다른 적합한 코팅 공정이 사용될 수 있지만, 기술된 아래예에서, 코팅은 스핀-온(spin-on)공정으로 수행되었다. 코팅된 기판은 단계(88)에서 건조되고, RTP(급속열처리 공정)장치에서 가열된다. 만일 요구된 두께의 층(30)이 얻어지지 않으면, 일련의 코팅, 건조 및 RTP 가열 단계(87, 88, 및 89)가 요구된 두께를 얻기 위해 필요한 횟수만큼 반복된다. 그리고 나서, 웨이퍼(10)는 단계(92)에서 어닐되고, 제 2 전극층(32)이 스퍼터링 또는 다른 적합한 공정으로 단계(93)에서 증착되고, 웨이퍼(10)는 다시 단계(94)에서 어닐된다. 그런후 커패시터(16)는 이온 밀링(ion milling), 화학적 식각, 또는 다른 적합한 공정으로 단계(95)에서 형성된다. 뒤이어서 단계(96)에서 3 차 어닐이 수행된다. 제 2 도에서 도시된 바와 같은 커패시터 소자가 요구된 최종 결과이면 이공정은 완료되지만, 제 4 도의 집적회로인 경우에는 뒤이어 접점 금속피복, 캡핑(capping)등과 같은 후속단계(97)가 뒤따른다. 아래에서 보다 상세히 설명되는 바와 같이, 위에서 지적된 모든 단계들이 모든 소자에 필수 적인 것이 아니다 : 몇몇 단계들은 선택적이고, 다른 단계들은 특정 층진 초격자 재료들만을 위해서 사용된다.
단계(80)에서 바람직한 프리커서 용액과 그들의 준비는 여기에서 참고로 인용되는 미국특허출원 제 981,133 호에서 상세히 논의되어 있다. 일반적으로 금속 또는 금속화합물을 2-에틸헥사노익산(2-ethylhexanoic acid)과 같은카르복시릭산(carboxylic acid)과 반응시켜 크실렌(xylene)과 같은 적합한 용매 또는 용매들에 용해되는 금속 헥사노에이트(metal hexanoate)를 만든다. 금속과 화합할 때 적당한 프리커서를 형성하는 것은 2-에틸헥사노이트 외에도 다른 금속-유기 산에스테르(ester)로는 아세테이트(acetate) 및 아세틸아세토네이트(acetylacetonate)들 이다. 타이타늄과 같은 몇몇 금속에 있어서, 프리커서 금속 화합물은 타이타늄 2-메톡시에톡사이드(2-methoxyethoxide)와 같은 금속 알콕사이드(metalalkoxide)를 포함한다. 금속과 화합될 수 있고, 프리커서 화합물로 사용될 수 있는 다른 알콕사이드 들은 메톡사이드(methoxide), 에톡사이드(ethoxide), n-프로폭사이드(n-propoxide), 이소-프로폭사이드(iso-propoxide), n-부톡사이드(n-butoxide), 이소-부톡사이드(iso-butoxide), 터트-부톡사이드(tert-butoxide), 2-메톡시에톡사이드, 및 2-에톡시에톡사이드(2-ethoxyethoxide)를 포함할 수 있다. 프리커서 금속 화합물은 물의 비등점(100 ℃)보다 큰 비등점을 가지는 용매에 용해되는 것이 바람직하다. 크실렌 용매는 대부분의 금속에 사용될 수 있다. 강한 양성의(electropositive)원소에 있어서, 용매는 2-메톡시에탄올 또는 n-부틸아세테이트를 포함하는 것이 바람직하다. 비등점의 관점에서, 사용될수 있는 몇몇 용매들은 1-부탄올(1-butanol)(117 ℃), 1-펜탄올(1-pentanol)(117 ℃), 2 펜탄올(119 ℃), 1-헥산올(hexanol)(157 ℃), 2-헥산올(136 ℃), 3-헥산올(135 ℃), 2-에틸-1-부탄올(146 ℃), 2-메톡시에탄올(124 ℃), 2-에톡시에탄올(135 ℃), 및 2-메틸-1-펜탄올(148 ℃)와 같은 알콜들 ; 2-헥사논(2-hexanone)(메틸 부틸 케톤)(127 ℃), 4-메틸2-펜탄온(메틸 이소부틸 케톤)(118℃), 3-헵탄온(3-heptanone)(부틸 에틸 케톤)(123 ℃), 및 시클로헥사논(cyclohexanone)(156 ℃)와 같은 케톤들 ; 부틸 아세테이트(butyl acctate)(127 ℃), 2-메톡시에틸 아세테이트(2-methoxyethyl acetate)(145 ℃) 및 2-에톡시에틸아세테이트(156 ℃)와 같은 에스테르들 ; 2-메톡시에틸 에테르(2-methoxyethyl ether)(162 ℃), 및 2-에톡시에틸 에테르(190 ℃)와 같은 에테르들 ; 및 크실렌(138 ℃ - 143 ℃), 톨루엔(111 ℃), 및 에틸벤젠(136 ℃)과 같은 방향성 탄화수소들을 포함한다.
개별적인 금속의 프리커서들은 독립적으로 만들어지고 혼합될 수 있지만, 이들은 같은 용기내에서 함께 만들어지면서 혼합된다. 혼합후, 프리커서 용액은 물과 바람직하지 않은 불순물 및 준비 공정의 부산물을 제거하기 위해 증류될 수 있으나, 프리커서 및 용매들이 충분히 순수한 상태라면 증류단계(82)를 생략할 수 있다. 용매 종류와 농도는, 코팅이 즉시 이루어지게 된다면 코팅을 위해 준비하기위해, 또는 긴 보존 기간을 가지는 프리커서를 제공하기 위해 단계(83)에서 조정된다. 만일 용제 조정 단계가 긴 보존 기간을 가지는 용액을 준비하는 것과 같은 것이라면, 코팅 바로전에 박막을 최적화하기 위하여 보통 또다른 조정공정이 수행된다. 긴보존기간과 고품질막을 만들기위한 몇몇 조정 공정들이 미국특허 출원 제 981,133 호에 상세히 기술되어 있다. 선행출원된 기술된 용매인 크실렌을 가지는 프리커서와 같은 단일 용매 프리커서는 긴 보존 기간을 가질 수 있는 반면, 코팅에 바로 앞서 제 2 용매, 또는 다수의 용매를 첨가하는 것은 훨씬더 고품질 박막이 된다는 것을 발견하였다는 것은 본 발명의 특징이다.
단일 용매는 종종 최적의 용해도, 점성 및 비등점을 가지지 않는다는 것이 발견되었다. 용매내 금속화합물의 용해도는 미세한 석출이 발생하는가, 하지않는가를 결정한다 ; 점성은 코팅 공정의 원활여부를 결정하고 그리고 비등점은 건조 공정중에 용매가 얼마나 빨리 증발되는가를 결정하는데, 이는 건조공정동안 결합이 발생되는가에 영향을 미친다. 모든 요구된 특성을 최적화하기 위하여 바람직한 실시예에서, 하나 또는 그 이상의 용매가 첨가되고, 그리고 보통 코팅에 앞서 종류시킴으로서 농도가 조절된다. 위에서 주어진 비등점 정보를 활용함으로서, 높은 비등점을 가지는 용매가 모든 건조 공정을 지연시키기 위해 첨가될 수 있거나 또는 낮은 비등점을 가지는 용매가 건조공정을 가속시키기 위하여 첨가될 수 있다. 용해도를 증가시키기 위해 n-부틸아세테이트가 첨가될 수 있다.
예를들면, n-부틸아세테이트가 크실렌과 2-메톡시에탄올을 포함하는 프리커서에 제 3 용매로서 첨가되어, 바람직하게는 거의 50 % 크실렌, 20 % 메톡시에탄올, 및 30 % n-부틸아세테이트가될 때, 최종 박막은 보다 평탄한 평면을 가지며, 균열, 스팻(spat)이 감소하고 미소입자의 석출이 감소된다. 메톡시에탄올은 2-에틸헥사노에이트와 같은 금속에스테르를 위한 훌륭한 용매가 아니기 때문에, 이들 재료를 위해 추천된 용매는 50 % 크실렌 및 50 % n-부틸 아세테이트이다. 스트론튬이 프리커서내 금속들중 하나인 경우, 특히 현저한 향상이 발생한다. 높은 증발온도와 낮은 증기압은 본 발명의 바람직한 실시예에 사용되는 스핀-온 및 건조 공정에 적합하지 않기 때문에, 양호한 용해도를 가졌다 하더라도, 200 ℃ 이상의 비등점을 가지는 용매들은 일반적으로 적합하지 않다. 증발 속도제어 첨가제로서 에틸렌 글리콜 및 포름아미드(formamide)의 첨가는 균열 문제점들을 제어하기 위해 효과적이라는 것이 발견되었다.
단계(85A 및 86A)또는 단계(85B 및 86B)에서 코팅을 위해 기판이 제공되고, 준비된다. 여기에서 기술된 공정 및 재료들과 조화를 이루고, 박막을 지지할 수 있는 거의 모든 기판이 사용될수 있다. 이들 기판들 중 몇몇은 집적회로 및/또는 금속피복된 층이 부가 또는 부가되지 않은 산화 또는 비산화 실리콘이나 갈륨아세나이드 반도체웨이퍼, 실리콘 또는 유리평판, 및 다른 전자 소자 칩을 포함한다. 본 명세서의 예시적인 소자에서, 기판들은 제 3 도에 도시된 바와 같은 금속 피복된 (metalized) 기판(18)이다. 기판(18)의 제조는 상기 언급한 미국특허 출원 제 981,133 호에 상세히 기술되어 있어서, 여기에서 다시 반복 설명을 하지 않는다. 타이타늄 접합층을 가지는 백금이 기술된 예에서 사용된 피복금속(metalization)이나, 탄탈륨, 텅스텐, 몰리브덴, 크로뮴, 니켈 또는 이들 금속의 합금, 및 타이타늄 나이트라이드의 접합층을 가지는 백금과 같이 다수의 다른 금속들이 사용될 수 있다. 다른 금속피복 공정이 사용될수 있지만, 스퍼터링 또는 진공 증착이 바람직한 증착 공정이다. 금속피복 증착동안 기판의 가열은 접합력을 증가 시키는데 효과적이다. 아래에서 기술되는, 웨이퍼(10)에 행하여지는 차후공정의 온도와 같거나 또는 높은 온도에서 금속피복된 기판을 예비가열하는 것은 박막층(30)의 전자적 특성을 최적화 시키기 위해 필요하다는 것이 발견되었다. 예비가열 단계(86A)는 코팅단계(87)에 앞서 산소분위기에서 바람직하게는 500 ℃ 와 100 ℃ 사이의 온도에서 가열하는 것을 포함한다. 웨이퍼(10)는 확산로(diffusion furnace)에서 가열되는 것이 바람직하다. 기판 예비가열 단계(86A)는 수분과 유기 불순물을 기판표면에서 제거시킨다. 예비가열은 예비가열의 어닐링 효과와 접합층(26) 금속의 부분 산화 및 상호확산을 통해 전극층(28)의 내부응력을 감소시킨다는 것이 보다 중요하다. 이 모든 것들이 기판(18)과 층진초격자 층(30)사이의 접합을 증가시키고, 필링(peeling)문제점을 최소화한다. 게다가, 접합층(26)이 천이금속(transition metal)이라면, 부분 산화는 금속을 화학적으로 안정화시킨다. 따라서, 백금의 전극층(28)을 통해 층진 초격자 층(30)내로 침투하는 가동(mobile) 원자의 수는 상당히 경감되고, 층진 초격자 층(30)은 확산된 이온에 의한 결함없이 원활히 결정화 된다. 만일 기판이 금속피복 되지 않는다면, 실리콘 또는 다른 웨이퍼는 보다 낮은 온도에서 탈수처리 된다.
프리커서 혼합, 증류, 용매조정, 및 농도조정 단계(81, 82, 및 83)는 명확히 하기 위해 별도로 그리고 직선적으로 기술되었다. 그러나 이들 단계들은 프리커서를 저장하거나 또는 즉시 사용하도록 의도되는 등, 사용된 특정 액체에 따라 조합 및/또는 서로다른 순서로 될 수 있다. 예를들면, 증류는 보통 용매 농도조절의 일부일뿐만 아니라 원치 않는 부산물을 제거시키는데 유용하며, 따라서 두 기능은 종종 함께 수행된다. 다른 예에서와 같이 혼합과 용매 조정은 예정된 순서로 프리커서용액에 특정 반응물 및 용매를 첨가시키는 것과 같은 동일한 물리적 조작을 공유하는 공이 보통이다.
세 번째 예로서 프리커서를 준비하는 모든 공정 동안 이들 혼합, 증류, 및 용매와 농도조정 단계중 어느 것이라도 몇 차례 반복될 수 있다.
그리고나서, 혼합, 증류, 그리고 조정된 프리커서 용액은 기판(18)위에 코팅된다. 코팅은 스핀-온 공정으로 이루어지는 것이 바람직하다. 바람직한 프리커서 용액 농도는 0.01에서 0.50 M (몰/리터)이고, 바람직한 스핀속도는 500 rpm 과 5000 rpm 사이이다.
스핀-온 공정과 분무 증착 공정은 용매의 일부를 제거시키지만, 코팅 후 일부 용매가 남는다. 이 용매는 건조단계(88)에서, 축축한 약으로부터 제거된다. 동시에, 가열은 박막내 유기원소의 열분해를 일으켜, 이들역시 증발되어 박막으로 부터 제거된다. 이는 예비결정화된 비정질 상태의 층진 초격자 박막층(30)의 고체 박막이 되게 한다. 이렇게 건조된 막은 다음의 스핀-온 코팅을 지탱할 정도로 충분한 강도를 갖는다. 건조온도는 용매의 비등점 보다 높아야만 하며, 프리커서 용액 내 유기물의 열분해 온도보다 높아야만 하는 것이 바람직하다. 바람직한 건조온도는 사용된 특정 프리커서에 따라 150 ℃ 와 400 ℃ 사이이다. 건조 단계는 단일 온도에서의 단일 건조 단계, 또는 온도의 경사 상승 또는 경사하강 과 같이 여러 다른 온도에서의 다수 단계 건조 공정을 포함한다. 다수 단계 건조 공정은 너무 급격한 온도 상승에 의한 과도한 체적 수축으로 인해 발생될수 있는 박막의 균열 또는 기포를 방지 하는데 유용하다.
건조단계(88) 다음에 선택에따라 RTP 가열 단계(89)가 뒤따른다. 할로겐 램프 및 적외선 또는 자외선 램프로부터의 조사(radiation)는 RTP 열처리 단계를 위한 열원(source of heat)을 제공한다. 실시에에서, 할로겐 소스를 사용하는 AG Associates model 410 Heat Pulser 가 사용되었다. RTP 가열은 1 ℃/초와 200 ℃/초 사이의 상승률로 500 ℃ 와 850 ℃ 사이의 온도에서, 5 초 내지 300 초의 유지시간으로, 20 % 와 100 % 산소사이의 산소 분위기 내에서 수행되는 것이 바람직하다. RTP 공정 동안 모든 잔류 유기물은 태워지고 증발된다. 동시에, RTP 가열의 급격한 온도 상승은 핵형성, 즉 고체 박막층(30)내 층진 초격자 재료의 수많은 작은 결정성 입자의 생성을 촉진한다. 이들 입자들은 계속적인 결정화가 일어날 수 있는 핵으로 작용한다. 가열 공정에서 산소의 존재는 이들 입자를 형성하는데 필수적이다.
스핀 공정 또는 다른 방법을 통한 일회 코팅의 두께는 뒤이은 가열단계(88, 89, 및 92)동안 체적수축으로 인한 균열을 방지하는데 매우 중요하다 . 균열이 없는 막을 얻기 위하여, 일회 스핀-코팅 층은 가열 단계 (89)후 2000 Å 보다 작아야만 한다. 따라서 2000 Å 보다 큰 막 두께를 얻기 위하여 다중 코팅이 필요하다. 바람직한 막제조 공정은 각 스핀-온 코팅에 대한 RTP 가열을 포함한다. 즉, 제 1 도에 도시된 바와 같이, 기판(18)은 코팅되고, 건조되고, RTP 가열 되며, 그리고 공정(90)은 원하는 두께를 얻기 위해 필요한 만큼 반복된다. 그러나, RTP 가열 단계는 모든 코팅마다 필수적인 것이 아니다. 매 두번 코팅당 한번의 RTP 가열이 실용적이고, 심지어 일련의 코팅 말미에서 한번의 RTP 가열 단계도 대부분의 층진 초격자 강유전체의 전자적 특성을 개선하는데 충분히 효과적이다. 특정 프리커서/층진 초격자 재료 조성의 경우, 특히 화학량논적 과잉의 비스무스의 농도를 사용하는 경우, RTP 가열 단계(89)는 필요치 않다.
원하는 막 두께가 얻어지면, 건조되고, 바람직하게는 가열된 막이 단계(92)어서 어닐되는데, 이는 차후의 어닐과 구별하기 위해 제 1 어닐로 언급된다. 제 1 어닐은 산소 분위기에서 노내에서 수행되는 것이 바람직하다. 산소 농도는 20 % 내지 100 % 가 바람직하고, 온도는 특정 층진 초격자 재료의 박막층(30)의 결정화 온도 보다 높다.
본 발명의 재료에 대해, 일반적으로 이 온도는 700 ℃ 이상이다. 층진 초격자 재료의 박막층(30)으로 부터 원소의 증발과 그리고 이미 형성되어 있는 집적회로에 대한 손상을 포함하는, 기판에 대한 열적 손상을 방지하기 위하여 어닐링 온도는 850 ℃ 아래로 유지되는 것이 바람직하다. 스트론튬 비스무스 탄탈레이트에 대한 어닐링은 약 850 ℃에서 30 내지 90 분 동안 수행되는 것이 바람직하고, 그리고 대부분의 다른 층진 초격자 재료에 대해서도 비슷한 범위이다. 이 경우에도, 산소의 존재는 제 1 어닐 단계에서 중요하다. 산소가 부화된 분위기 하에서, RTP 가열 단계에서 생성된 수많은 핵, 즉 작은 입자들이 성장하여, 잘 결정화된 강유전성 막이 형성된다.
제 1 어닐후, 제 2 전극층(32)이 형성된다. 전극층은 백금 단층으로 RF 스퍼터링에 의해 형성되는 것이 바람직하지만, DC 스퍼터링, 이온 빔 스퍼터링, 진공증착 또는 다른 적합한 증착 공정에 의해 형성될 수 있다.
전자소자 설계를 위해 바람직하다면 금속 증착전, 층진 초격자 재료의 박막층(30)은 통상의 사진식각, 및 화학적 식각을 사용해 패턴화될 수 있으며, 증착후 전극층(32)은 제 2 공정에서 패턴화된다. 여기에서 기술된 예에서, 전극층(32)과 층진 초격자 재료의 박막층(30)은 통상의 사진식각 기술과 이온 빔 밀링(milling)을 사용해 함께 패턴화 된다.
보통 층진 초적자 재료층에 대한 전극층(32)의 접합력은 증착된 상태 자체로는 약하다. 접합력은 열처리로 개선되는 것이 바람직하다. 전극층(32)에 의해 피복된 층진 초격자 박막층(30)을 포함하는 웨이퍼(10)는 제 1 도에 표시된 열처리에서 상기 패턴화 단계(95)전에 제 2 어닐(1) 단계(94)로서, 제 1 도에 표시된 열처리에 의한 패턴화 단계(95) 이후에 제 2 어닐(2)단계(96)로서, 또는 패턴화 단계(95)전, 후에 어닐될 수 있다. 제 2 어닐은 전극층(32)의 접합력을 개선시키지 않으며, 최종 커패시터 소자는 때때로 극단적으로 누설되기쉽고, 최악의 경우 단락된다.
제 2 어닐은 전극층(32)내와 전극층(32)과 층진 초격자 재료의 박막층(30)사이의 계면내의 내부 응력을 해소한다. 동시에. 제 2 어닐 단계(94, 96)는 상부전극(제 2 전극)층의 스퍼터링으로 생긴 층진 초격자 재료의 박막층(30)내 미세구조를 재복원 하여, 결과적으로 재료의 특성을 개선시킨다. 이 효과는 제 2 어닐 패턴화 단계(95)이전 또는 이후에 수행 되어도 동일하다. 층진 초격자 재료의 박막층(30)이 전극층(32)으로 피복되고, 주위 분위기에 노출되지 않기 때문에, 제 2 어닐 동안 산소 분위기의 효과는 RTP 가열단계(89)는 제 1 어닐단계(92)의 경우와 같이 명확하지 않는다. 대부분의 전기적 특성에 관해서는, 헬륨, 아르곤, 및 질소와 같은 불활성가스가 사용될 수 있는데, 산소와 거의 같은 결과를 가진다. 그러나, 제 2 어닐 동안 산소 분위기는 히스테리시스 곡선의 대칭 뿐만 아니라 전극층(32)과 층진 초격자 재료의 박막층(30)의 계면에서 결정학적인 규칙성을 개선시킨다는 것이 발견되었다.
아래에는, 제 2 도 및 제 3 도에 도시된 바와 같은 웨이퍼(10)에 적용되는 본 발명에 따른 제조 공정의 예가 주어진다. 각 예 다음에는, 도면에 도시된 전기적/전자적 특성의 설명이 있다. 도면은 제 5 도와 같은 히스테리시스 곡선과 제 6 도와 같은 재료의 내구성 또는 "피로" 곡선을 포함한다. 히스테리시스 곡선은 분극 전하(입방 센티미터당 마이크로쿨롱)대 각각, 제 5 도의 예와 같은 인가된 전압(볼트). 또는 제 7 도의 예와 같은 전계(센티미터당 킬로볼트)로 주어진다. 일반적으로 히스테리시스는 서로다른 세전압(또는 전계), 2 볼트, 4 볼트, 및 6 볼트에 대해 도시되었다. 잘 공지된 바와 같이, 훌륭한 강유전성 특성을 보여주는 히스테리시스 곡선은 얇고, 직선적이기 보다는 상대적으로 박스형이고, 분극 방향으로 긴 경향이 있다. 히스테리시스 측정은 특별히 언급되지 않았다면, 모두 보상되지 않은 소여-타워 회로(uncompensated Sawyer-Tower Circuit)에서 수행 되었다. 내구성 또는 "피로" 곡선은 주기수 대 분극전하(2Pr)(평반센티미터당 마이크로쿨롱)를 보여준다. 분극전하(2Pr)는 일 방향, 즉 제 3 도에서 상향 수직선 방향으로 완전히 분극화된 상태에서 제 3 도에서 아래쪽 수직선 방향인, 반대로 완전히 분극화된 상태로 커패시터(16)를 스위칭 항으로서 생성된 전하이다. 여기서, "완전히 분극화된" 이라는 것은 강유전성 재료가 완전히 분극화되어 전계가 제거된 상태를 의미한다. 제 5 도에 도시된 바와 같은 히스테리시스 곡선으로 설명하면, 이는 히스테리시스 곡선이 양의 분극축(y 축)을 가로지르는 지점인 Pr+와 히스테리시스 곡선이 음의 분극축을 가로지르는 지점인 Pr-사이의 차이이다. 특별히 언급되지 않았다면 주어진 2Pr 의 값은 가장 높은 전압에서의 히스테리시스 측정으로 부터 구해진다. 2Pr 의 값이 높으면 높을 수록, 강유전성 메모리 및 다른 용도에서의 재료의 성능이 훨씬 더 좋아진다. 주기는 커패시터(16)가 일 스퀘어 펄스 동안 스위칭되는 것으로 규정된다. 이 분극(2Pr)은 잔류(remnant) 분극(Pr)의 거의 두배이다.
제 11 도를 포함하여 다른 도면들 역시 화학량논적인 비스무스의 양(제 11 도)과 같은 여러 파라메터에 대한 2Ec (센티미터당 킬로볼트) 값을 보여준다. 2Ec 의 값은 도시된 도면에서 -6에서 +6 볼트 사이의 전압 변화시 양측(Ec+)의 항전계(coercive field)와 음측(Ec-)의 항전계의 합과 같다. 항전계는 일 분극상태에서 다른 상태로 재료를 스위치 시키기 위해 필요한 전계 크기의 척도이다. 실제의 전자소자에있어, 표류전계(stray field)가 분극 스위칭을 일으키지 않도록 충분히 높아야만 하지만, 너무 높으면 소자를 동작시키기 위해 큰 전압이 필요하게 된다. 도면과 도표에서 사용된 다른 파라메터와 용어들은 전후관계로부터 명확해 질 것이다.
제 1 예에서와 같이, 다수의 커패시터(12, 24, 16 등)을 포함하는 웨이퍼(10)는 층진 초격자 재료의 박막층(30)이 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9)가되게 제조되었다. 프리커서 용액은 스트론튬 2-에틸헥사노에이트, 비스무스 2-에틸헥사노에이트 및 탄탈륨 2-에틸헥사노에이트를 크실렌들의 용매에 용해시킨 것이다. 단수 "크실렌" 대신에 복수 "크실렌들" 이 사용되는데, 이는 상업적으로 입수가능한 크실렌은 세가지 서로다른 크실렌 분류를 포함하기 때문이다. 상기 세종류 금속의 2-에틸헥사노에이트들은 스트론튬과 탄탈륨이 화학량논비로 비스무스는 화학량논비의 110 % 로 혼합된 프리커서에 존재하도록 하는 비율로 혼합되었다. 용액의 물농도는 약 리터당 0.2 몰이었다. 프리커서는 n-부틸아세테이트의 첨가로 리터당 0.13 몰로 희석되었다. 단결정 실리콘 기판층(22), 5000 Å 두께의 실리콘 산화절연층(24), 200 Å 두께의 타이타늄의 접합층(26), 및 2000 Å 두께의 백금 전극층(28)을 포함하는 기판(18)은 30 분 동안 6 리터/분의 산소유동을 가지는 확산로내에서 800 ℃ 로 예비가열되었다. 기판(18)위에 1 ml 의 SrBi2Ta2O9프리커서 용액을 위치시키기 위하여 점안기(eyedropper)가 사용되었다. 웨이퍼는 40 초 동안 1500 RPM 으로 회전되었다. 그리고 나서, 웨이퍼(10)는 핫 플레이에 놓여져 공기중에서 5 분 동안 약 170 ℃ 로 가열된 후 다시 5 분 동안 250 ℃ 로 가열되었다. 그후, 웨이퍼(10)는 125 ℃/초의 상승률로 가열, 30 초 동안 유지, 6 분의 자연 냉각, 및 거의 100 - 200 cc/분의 분위기 산소 유동조건으로 725 ℃에서 RTP 가열되었다. 점안기를 사용해 웨이퍼에 용액을 위치시키는 단계에서 RTP 가열 단계까지가 또다른 코팅을 위해 반복되었다. 그후 웨이퍼는 확산로로 옮겨져 800 ℃에서 60 분 동안 6 ℓ/분의 산소 유동내에서 어닐이 행하여 졌다. 2000 Å 두께의 백금 전극층(32)을 스퍼터링하고 래지스트(resist)를 도포한 후, 표준적인 포토마스크공정, 이온 및 식각, IPC 스트립(strip)을 행하고 약 6 ℓ/분의 산소유동으로 800 ℃에서 30 분간 2 차 어닐이 수행되었다. 층진 초격자 박막층(30)의 최종 두께는 약 2000 Å 이었다.
제 5 도는 예 1에서 제조된 SrBi2Ta2O9샘플에 대해 4 볼트 및 8 볼트에서 측정된 히스테리시스 곡선을 도시하였다. 제 6 도는 제 5 도의 것과 같은 일련의 20 개 히스테리시스 곡선으로부터 구해진, 제 5 도의 샘플에 대한 주기수 대 2Pr 의 도표를 도시한 것이다 ; 이는 2 Pr 의 저하를 나타나기 때문에 내구성 또는 "피로" 곡선으로 언급되는데, 이는 스위치된 주기수에 대한 재료의 피로량으로서 이해될 수 있다. 제 6 도는 2 × 1010주기에 대한 피로가 10 % 보다 작은 것을 보여준다. 게다가 2Pr 의 값은 약 17 C/cm2이다.
미국 특허출원 제 981,133 호에 기술된 바와 같은 재료들을 사용하는 저피로 층진 초격자 재료 및 소자를 만들기 위한 기본공정은 제 4 도 및 제 5 도에서 도시된 바와 유사한 뛰어난 저피로 결과를 얻는다. 선행 명세서의 기본공정에 따라 제조된 재료와 본 명세서의 부가된 개선으로 제조된 재료 둘다에 있어서, 집적회로에 대해 표준범위인 2 내지 10 볼트의 범위내에서 동작하는 전자소자가 가능하도록 하는 항전계가 얻어 진다. 본 명세서의 개선된 공정으로, 15 C/cm2내지 25 C/cm2의 범위내 또는 그 이상의 분극률이 가능한 반면, 훌륭한 내피로성과 훌륭한 항전계의 크기를 유지할 수 있다.
RTP 가열 온도의 영향을 조사하기 위하여, 샘플들은 다양한 유지온도가 사용된 것을 제의하고는 예 1에서 기술된 바와 같이 제조되었다. 일련의 예에서, 프리커서들은 스트론튬, 비스무스, 및 탄탈륨의 비율이 화확량논비로 혼합되었다. 다른일련의 예에서 10 % 과잉 비스무스가 첨가되었다. 화확량논비의 샘플에 있어서, 층진 초격자 박막층(30)의 두께는 약 2100 Å 과 2200 Å 사이였다. 10 % 과잉 비스무스 샘플에서 두께는 2000 Å 이었다. 두 일련의 샘플에 대한 히스테리시스 곡선이 2, 4 및 6 볼트에세 측정되어, 화화량논비의 샘플에 대해 제 7 도 및 10 % 과잉 비스무스 샘플에 대해 제 8 도에 도시된 결과를 얻었다. 제 9 도는 제 7 도 및 제 8 도의 6 볼트 히스테리시스 곡선으로 부터 측정된 2Pr 의 값을 도시한다. 화확량논비의 샘플과 10 % 과잉 비스무스 샘플 둘다에 대해, 2Pr 의 값은 500 ℃ 이상에서 극적으로 증가하고, 약 725 ℃ ±25 ℃에서 최대값을 가진다. 최적 RTP 가열온도는 개개의 층진초격자 재료에 따라 변한다는 것이 발견되었다.
또한 제 8 도로 부터, 10 % 과잉 비스무스의 경우, 2 볼트에 대한 히스테리시스 곡선이 4 볼트 및 6 볼트에 대한 히스테리시스 곡선에 거의 겹쳐진다는 것을 유의해야 한다. 인가된 전압의 범위는 거의 동일한 전자적 응답이 되기 때문에 이는 지극히 유용한 특성으로서, 어떤 전압의 전 범위에 걸쳐 변함없이 동작하게되는 전자소자를 설계하는 것을 가능하게 한다. 또한 제 9 도로부터 알 수 있는 바와같이, 2Pr 의 값은 화확량논비의 샘플보다는 10 % 과잉 비스무스 샘플들에 대해 시종일관 상당히 높다. 제 34 도는 화확량논비의 프리커서를 사용하는 스트론튬 비스무스 탄탈레이트 샘플에 대한 어닐 시간 대 2Pr 도표를 20 % 과잉 비스무스 프리커서를 사용하는 샘플과 비교한 것을 도시한 것이다. 비록 최대값이 보다 긴 어닐링 시간 후 도달되지만 20 % 과잉 비스무스 함유재료는 각각 제 9 도의 화학량논비의 샘플 또는 10 ％ 과잉 비스무스 샘플보다 높은 최종 2Pr 값에 도달한다. 따라서, 주어진 어떤 어닐링 시간에 있어서도, 20 ％ 과잉 비스무스샘플에 2Pr 은 화학량논비의 샘플에 대한 2Pr 보다 훨씬 크다. 프리커서용액내에 과잉 비스무스를 가지는 샘플에서의 이 훌륭한 성능은 비스무스 및 비스무스 산화물이 층진 초격자 재료내 다른 금속 및 이들 다른 금속의 산화물 보다 훨씬 높은 증기압(및은 증발점)을 가진다는 사실 때문인것으로 여겨진다 . 박막준비 공정이 몇몇 가열단계(일부는 비교적 높은 온도)를 가지기 때문에, 비스무스 및 비스무스 산화물들이 제조공정 동안 쉽게 증발된다. 결과적으로, 얼마간의 비스무스가 공정동안 손실되고, 그리고 비스무스가 화학량논비로 혼합된 프리커서내에 존재하였다면, 제조된 박막내에는 화학량논비 보다 적은량의 비스무스가 있게되고, 결과적으로 층진 초격자 재료는 결정상태 및 결정상태에 의존하는 강유전성 특성이 저하되는 많은 결함, 특히 표면상의 결함들을 가지게 된다. 과잉 비스무스는 제조동안 비스무스의 손실을 보상하여 보다 근접한 화학량논비의 박막과 개선된 강유전성 특성이 얻어진다. 스트론튬 비스무스 탄탈레이트의 특성에 대한 과잉 비스무스 함유량의 효과는 비스무스 구배(gradient)를 사용하는 본 발명 공정의 제 2 실시예에서 보다 철저히 연구되었고, 이는 아래에서 설명될 것이다. 앞으로 알게되는 바와같이, 이 실시예는 과잉 비스무스샘플에 대한 최대 2Pr 에 도달하기 위해 필요한 긴 어닐링 시간의 문제점을 극복한다.
제 7 도, 제 8 도, 및 제 9 도의 데이터로부터 다른 사실을 명백히 알게된다. RTP 가열은 화학량논비의 프리커서로 형성된 재료에 대한 2Pr 을 100 % 이상 개선시킨다. 또한 RTP 가열은 과잉 비스무스 재료의 성능을 역시 개선시키지만, 약30 % 만 개선시킨다. 따라서 RTP 가열은 화학량논비의 프리커서로부터 형성된 재료들에 대해 필수적이지만, 과잉 비스무스를 가지는 프리커서로부터 형성된 재료들에 대해 필수적이지 않다. 층진 초격자 화합물의 화학식으로 설명하면, RTP 가열 단계는 다음 조성을 가지는 프리커서를 사용할 때 필요하다 :
(I) SrBi4-2＼＋α{(Tay, Nb1-y)X, (Tiz, Zr1-z)2-2x}2O15-6X
이때 0≤X≤1.0, 0≤y≤1.0, 0≤Z≤1.0, 및 X-2≤α≤1.6(2-X) 이다. 파라메터 α는 재료내 비스무스의 량을 나타낸다. α의 범위는 화학량논비의 50 ％에서 180 ％ 까지의 비스무스 범위와 동일하다. 0.7≤X≤1.0, 0.8≤y≤1.0, 0.6≤Z≤1.0 및 0≤α≤0.8(2-X)가 바람직한데, 이는 화학량논비의 100 % 에서 140 % 까지의 비스무스량과 동등하다. RTP 가열은 다음의 조성을 가지는 프리커서를 사용할 때 항상 필요한 것은 아니다.
(I ') SrBi4-2＼+α{(Tay, Nb1-y)x, (Tiz, Zr1-z)2-2x}2015-6x
이때 0≤X≤1.0, 0≤y≤1.0, 0≤Z≤1.0, 및 0≤α≤1.6(2-X)인데, 이 범위는 화학량논비의 100 ％ 내지 180 ％ 의 비스무스 함유량과 동등하다 ; 0.7≤X≤1.0, 0.8≤y≤1.0, 0.6≤Z≤1.0, 및 0≤α≤1.2(2-X)가 바람직한데, 이 범위는 화확량논비의 100 % 내지 160 % 의 비스무스 함유량과 동등하다.
마지막으로, 상기 데이터로 부터 나타나는 다른 사실은, 프리커서의 비스무스함량을 조정함으로서 2Pr, 2Ec, 및 피로에 대한 저항과 같은 전자적 특성을 조정할 수 있다는 것이다. 아래에서 보다 상세히 알수 있는 바와같이, 이는 상기에서기술된 바와같은 기록된 데이터를 사용하며 전자소자를 설계할 수 있게 해준다.
두 번째 실시예로서, 다수의 커패시터(12, 24, 16 등)을 포함하는 일련의 웨이퍼(10)가 제조되었는데, 층진 초격자 박막층(30)은 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9)였다. 프리커서 용액은 스트론튬 2-에틸헥사노에이트, 비스무스 2-에틸헥사노에이트, 및 탄탈륨 2-에틸헥사노에이트를 크실렌들의 용매에 용해시킨 것이다. 상기 세종류 금속의 2-에틸헥사노에이트들은 스트론튬과 탄탈륨이 혼합된 프리커서 용액냉[ 화학량논비로 존재하는 반면, 비스무스는 10 개의 웨이퍼 각각에 대해 서로 다른 화학량논적인 백분율 비율(50 %, 80 %, 95 %, 100 %, 105 %, 110 %, 120 %, 130 %, 140, 및 150 % 의 화학량논비)로 존재하게 되는 비율로 혼합되었다. 용액의 물농도는 거의 리터 당 0.09 몰이었다. 단결정 실리콘 기판층(22). 5000 Å 두께의 실리콘 산화절연층(24), 200 Å 두께의 타이타늄 접합층(26), 및 2000 Å 두께의 백금 전극층(28)를 포함하는 기판(18)은 6 리터/분의 산소유동을 가지는 확산로내에서 30 분동안 800 ℃에서 예비가열 되었다. 기판(18)에 1 ml 의 SrBi2Ta2O9프리커서용액을 위치시키기 위해 점안기가 사용되었다. 웨이퍼는 40 초 동안 2000 RPM 으로 회전 되었다. 그리고나서, 웨이퍼(10)는 핫 플레이트로 옮겨져 약 180 ℃에서 5 분동안 공중에서 가열되었고, 다시 5분 동안 250 ℃에서 가열 되었다. 그 후, 웨이퍼(10)는 125 ℃/초의 상승률, 30 초의 유지시간, 6 분의 자연냉각시간, 및 약 100 - 200 CC/분의 분위기 산소유동 조건으로 725 ℃ 로 RTP 가열되었다. 웨이퍼에 용액을 위치시키기 위해 점안기를 사용하는 단계에서 부터 RTP 가열 단계까지는 또다른 코팅을 위해 반복되었다. 그리고나서, 웨이퍼는 확산로로 옮겨져 800 ℃에서 30 분동안 6 ℓ/분의 산소유동내에서 어닐되었다. 2000 Å 의 백금 전극층(32)이 스퍼터링되고, 래지스트가 도포되고, 뒤이어 표준 포토마스크 공정, 이온밀 식각, IPC 스트립 및 6 ℓ/분의 산소유동에서 800 ℃ 30 분동안의 제 2 차 어닐이 뒤따랐다. 층진 초격자 박막층(30)의 최종두께는 1900 Å 내지 2100 Å 이었다.
실시예 2 의 공정에 따라 만들어진 10 개 샘플 각각에 대한 히스테리시스 곡선이 제 10 도에 도시되어 있다. 위에서 지적된 바와같이, 모두는 약 725 ℃ 에서 RTP 가열로 준비되었다. 6 볼트 히스테리시스 곡선으로 부터 구해진 2Pr 및 2Ec 의 값은 제 11 도에 그려져 있다. 곡선은 재료가 화학량논비의 50 % 이상에서 명확히 강유전성 이라는 것을 보여준다. 비스무스의 량이 증가함에 따라, 2Pr 및 2Ec 가 증가한다. 약 100 % 의 화학량논비에서, 2Ec 는 최고이고, 화학량논비의 약 130 ％ 에서 비교적 평탄해지기 전까지 감소한다. 2Pr 은 화학량논비의 약 120 ％ [식(I) 또는 (I')에서 α=0.4]에서 최고이다. 비스무스 농도의 최상한은 과도한 입자 성장 또는 과잉비스무스의 이동(migration)으로 기인된 박막품질의 저하 때문인 박막의 전기적단락에 의해 한정된다. 제 12 도는 서로 다른 비스무스 농도를 가지는 예 2 의 샘플의 피로를 도시한 도표이다. 모든 샘플들은 피로에 대한 훌륭한 저항을 보여주는데, 이들의 특성은 재료가 강유전성인 한 비스무스 함유량에 의존하지 않는다.
과잉 비스무스를 가지는 막에 대한 훌륭한 특성은 또한 층진 초격자재료를제조하는 공정동안 높은 증기압 화합물을 형성하는 다른 원소들에도 적용될 수 있다. 비스무스외에도 그러한 원소들은 납, 탈륨 및 안티모니이다.
제 3 실시예로서, 다수의 커패시터(12, 24, 16 등)를 포함하는 일련의 세 웨이퍼(10)가 제조되었는데, 층진 초격자 재료의 박막층(30)은 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9)였다. 프리커서 용액은 스트론튬 2-에틸헥사노에이트, 비스무스 2-에틸헥사노에이트, 및 탄탈륨 2-에틸헥사노에이트를 크실렌들의 용매에 용해시킨 것이다. 상기 세종류 금속의 2-에틸헥사노에이트들은 스트론튬, 비스무스, 및 탄탈륨이 화학량논비로 혼합된 프리커서내에 존재토록 혼합되었다. 두 번째 용매로서의 희석은 없었다. 용액의 물농도는 거의 리터당 0.11 몰이었다. 단결정 실리콘 기판층(22), 5000 Å 두께의 실리콘산화절연층(24), 200 Å 두께의 타이타늄 접합층(26), 및 2000 Å 두께의 백금 전극층(28)을 포함하는 기판(18)은 6 리터/분의 산소유동을 가지는 확산로에서 30 분동안 800 ℃ 에서 예비가열되었다. 기판(18)위에 1 ml 의 SrBi2Ta2O9프리커서 용액을 위치시키기 위해 점안기가 사용되었다. 웨이퍼는 40 초동안 1500 RPM 으로 회전되었다. 그리고나서 웨이퍼(10)는 핫 플레이트로 옮겨져 공기중에서 3 분동안 약 180 ℃ 로 가열되었고, 다시 5 분 동안 250 ℃ 로 가열 되었다. 웨이퍼(10)는 125 ℃/초의 상승률, 30 초의 유지시간, 6 분의 자연냉각시간, 및 100 - 200 CC/분의 분위기 산소유동조건으로 700 ℃ 에서 RTP 가열되었다. 웨이퍼에 용액을 위치시키기 위해 점안기를 사용하는 단계에서 RTP 가열 단계까지가 총 세 개의 코팅중 다른 두개의 코팅을 위해 반복되었다. 그리고나서 웨이퍼는 확산로로 옮겨져 어닐되었다.
첫 번째 샘플에 대해 어닐링 온도는 700 ℃, 120 분 ; 두 번째 샘플에 대해 어닐링 온도는 750 ℃, 120 분 ; 세 번째 샘플에 대해 어닐링 온도는 800 ℃, 30 분간 이었다. 모든 어닐링은 6 ℓ/분의 산소유동에서 30 분간 행하여졌다. 2000 Å 의 백금 전극층(32)이 스퍼터링되고, 레지스터가 도포되고, 표준 포토마스크공정, 이온 밀식각, IPC 스트립, 및 30 분간 6 ℓ/분의 산소유동내에서 850℃ 의 2 차 어닐이 뒤따랐다. 이 경우, 층진 초격자 박막층(30)의 최종 두께는 약 3300 Å 이었다.
제 13 도는 제 1 어닐온도 대 실시예 3 의 샘플에 대한 2Pr 및 2Ec 의 값을 도시한 것이다. 800 ℃ 에서 어닐된 샘플은 훨씬 짧은 시간으로 어닐되었다할지라도 개선된 강유전성 성능을 보여준다. 이처럼 어닐링 온도는 중요하다. 650 ℃ 아래에서는 막이 높은 온도에서 미리 RTP 가열되었더라도 결정화가 진행되지 않는다.
또다른 다섯 개의 SrBi2Ta2O9샘플이 실시예 3 에서와 같이 제조되었는데, 모든 샘플에 대해 제 1 어닐은 800 ℃ 에서 수행되었고, 어닐링 시간은 : 30 분, 45 분, 60 분, 90 분 및 140 분 이었다는 것이 다르다. 샘플의 최종 두께는 약 2200 Å 이었다. 각 샘플에 대한 6 볼트 히스테리시스 곡선으로 부터 측정된 2Pr 및 2Ec 는 제 14 도에 도시되어 있다. 2Pr 은 60 분에서 포화되고 약 120 분 후 감소한다. 2Ec 는 60 분 후 약간만 감소한다. 결과는 약 90 분 이상의 어닐시간은 유익한 것이 아니며, 비스무스 증발과 기판 손상을 촉진시킴으로서 성능 저하가 될 수 있다는 것을 제시한다. 800 ℃ 에서 어닐시간은 30 분과 90 분 사이가 되어야만 한다.
일련의 열 두개 샘플이 실시예 1 에서와 같이 제조되었는데, 핫 플레이트상의 건조온도가 180 ℃ 였고 제 2 어닐이 다음의 온도 및 시간 조합(450 ℃, 600 ℃, 및 800 ℃ 에서 15 분, 30 분, 60 분, 및 120 분)으로 수행된 것이 다르다. 측정된 2Pr 의 값이 주어진 온도에서 각 일련의 시간에 대해 제 15 도에 도시되어 있다. 600 ℃ 의 어닐은 450 ℃ 어닐 보다 모든 어닐시간에 있어 거의 동일한 개선을 보여준다. 600 ℃ 어닐은 약 45 분 보다 긴 시간에서는 800 ℃ 와 동일한 결과를 보여준다.
다른 여덟 개의 일련의 샘플이 앞 단락에서 기술된 바와같이 제조되었는데, 모든 샘플에 대해 제 2 차 어닐이 800 ℃ 에서 행하여졌고, 네개의 일련의 샘플은 산소분위기 조건하에서 어닐되었고, 다른 네개의 일련의 샘플들은 질소분위기 조건하에서 어닐된 것이 다르다. 결과가 제 16 도에 도시되어있다. 온도차이에 의한 것은 현저하지 않았지만, 산소분위기하에서 제조된 샘플들은 질소분위기하에서 제조된 샘플들 보다도 명확히 좋은 2Pr 결과를 보여준다. 이는 산소가 주로 재료 표면에 영향을 주기때문인 것으로 여겨진다.
이후에는 스트론튬 비스무스 탄탈레이트, 스트론튬 비스무스 니오베이트, 스트론튬 비스무스 타이타네이트, 및 스트론튬 비스무스 지르코네이트의 다양한 고용체에 대해 기술될 것이다. 기술적인 설명을 짧게 하고, 도면을 알아보기 쉽게 만들기 위하여, 스트론튬 비스무스 탄탈레이트는 때때로 탄탈레이트 또는 Ta 와 같이 간략하게 언급되고, 스트론튬 비스무스 니오베이트는 때때로 니오베이트 또는 Nb와 같이 간략하게 언급되고, 스트론튬 비스무스 타이타네이트는 때때로 타이타네이트로 언급되거나 또는 Ti 로 간략하게 언급되고, 스트론튬 비스무스 지르코네이트는 때때로 지르코네이트 또는 Zr 과 같이 간략하게 언급될 것이다. 이 명칭은 전후관계로부터 항상 명확하게 되어야 할 것이다. 층진초격자 재료들을 나타내는 이 방법은 전자소자를 설계하기 위한 본 발명방법의 유용성을 설명하는 것을 도와준다.
뒤이은 실시예에서, 스트론튬 비스무스 탄탈레이트(Ta) 및 스트론튬 비스무스 니오베이트(Nb)의 고용체로 구성된 층진초격자 재료들이 조사되었다.
네 번째 실시예로서, 다수의 커패시터(12, 24, 16 등)을 포함하는 일련의 웨이퍼(10)들이 제조되었는데, 층진 초격자 박막층(30)은 스트론튬 비스무스 탄탈륨 니오베이트[SrBi2(Tay, Nb1-y)2O9] 이었다. 즉 Ta 및 Nb 의 고용체가 제조되었다. 프리커서용액은 스트론튬 2-에틸헥사노에미트, 비스무스 2-에틸헥사노에이트, 탄탈륨 2-에틸헥사에이트 및 니오븀 2-에틸헥사노에이트를 크실렌들의 용매에 용해한 것이다. 네 종류 금속의 2-에틸헥사노에이트들은 스트론튬, 비스무스, 탄탈륨, 및 니오븀이 혼합된 프리커서내에 화학량논비로 존재하도록 하는 비율로 혼합되었다. y 는 0 에서 1 까지 일련의 값을 가진다. 용액의 몰 농도는 거의 리터당 0.10 몰이었다. 제 2 용매로의 희석은 수행되지 않았다. 단결정 실리콘 기판층(22), 5000 Å 두께의 실리콘 산화절연층(24), 200 Å 두께의 타이타늄 접합층(26), 및 2000 Å 두께의 백금 전극층(28)를 포함하는 기판(18)은 약 6 리터/분의 산소유동을 가지는 확산로에서 30 분동안 예비가열되었다. 기판(18)위에 1 ml 의 [SrBi2(Tay, Nb1-y)2O9]을위치시키게 위하여 점안기가 사용되었다. 웨이퍼는 40 초동안 1500 RPM 으로 회전되었다. 그리고나서, 웨이퍼(10)는 핫 플레이트로 옮겨져 공기중에서 5 분동안 180˚ 로 가열되었고 그리고 다시 5 분동안 250 ˚ 로 가열 되었다. 그 후, 웨이퍼(10)는 125 ℃/초의 상승률, 30 초의 유지시간, 6 분의 자연 냉각 시간, 그리고 100 내지 200 CC/분의 분위기 산소 유동조건으로 725 ℃ 에서 RTP 가열되었다. 웨이퍼위에 용액을 위치 시키기 위해 점안기를 사용하는 단계에서 RTP 가열 단계까지는 또다른 코팅을 위해 반복되었다. 그리고나서, 웨이퍼는 확산로로 옮겨져 6 ℓ/분의 산소유동에서 60 분동안 800 ℃에서 어닐되었다. 2000 Å 의 백금 전극층(32)이 스퍼터링되고, 레지스터가 도포되고, 표준포토마스크공정, 이온 밀 식각, IPC 스트립 및 6 ℓ/분의 산소유동에서 30 분동안 800 ℃에서의 2 차 어닐이 뒤따랐다. 박막층(30)의 최종두께는 샘플에 따라 1400 Å - 2100 Å 사이의 범위였다.
제 17 도는 다음의 Ta 백분율 : 100 % (SrBi2Ta2O9) : 70 % ; 50 % ; 30 % ; 및 0 %(SrBi2Ta2O9)를 가지는 다섯 개의 스트론튬 비스무스 탄탈륨 니오베이트(TaNb)샘플에 대한 시스테리시스 곡선의 도표이다. 히스테리시스 곡선이 구해진 전압은 앞서와 같은 2, 4 및 6 볼트였다. 제 18 도는 SrBi2(Tay, Nb1-y)2O9내 Ta 와 비교된 Nb 의 백분율 대 2Pr 및 2Ec 의 도표이다. 2Pr 및 2Ec 는 앞서와 같이 ±6 볼트 히스테리시스 곡선으로 부터 측정되었다. 탄탈륨에 대한 니오븀의 치환은 2Pr 및 2Ec 둘다를 극적으로 증가시켰다. 제 19 도는 Nb 에 대해 서로다른 다섯 개의 Ta 비율을 가지는 다섯 개의 TaNb 샘플에 대한 2×1010주기 까지의 피로곡선을 도시한 것이다. 샘플들은 300 kV/cm에서 피로되었고, 피로곡선에 대한 데이터가 구해진 히스테리시스 곡선은 250 KV/cm 에서 수행되었다. 만일 프리커서용액에 대해 동일한 몰 농도가 사용된다면, Ta 프리커서는 Nb 프리커서보다 점착성이 크기 때문에 용액의 점성은 Ta/Nb 비율에 따라 변하는것에 유의해야 한다. 결과적으로, 100 % Ta 막의 최종두께는 100 % Nb 막보다 거의 두배 두껍다. 또한, Ta 가 많은 막은 Nb 가 많은 막보다 낮은 전압에서 히스테리시스를 포화시키는 경향이 있다. 따라서, 다양한 비율에 대한 제 19 도의 2Pr 값은 제 18 도의 값과 다르다. 피로에 대한 저항은 모든 샘플에서 훌륭하다. 그러나 높은 Nb 백분율을 가지는 샘플에 대한 큰 항전계는 동작하기 위해 큰 전압을 필요로 하는 소자로 만든다. 따라서, 실제적인 전자소자 용도의 관점에서 보면, 0.5와 1.0 사이의 y를 가지는 SrBi2(Tay, Nb1-y)2O9내의 탄탈륨의 양이 추천된다.
비율 1 의 탄탈륨/니오븀을 가지는 두개의 또 다른 SrBi2(Tay, Nb1-4)209샘플들이 실시예 4 와 같은 동일한 공정을 사용하여 제조되었는데, n-부틸아세테이트가 제 2 용매로서 첨가되었고, 세 개의 코팅이 단계(90)(제 1 도 참조)에서 피복되고, 박막층(30)의 최종두께가 1850 Å 이었다는 것이 다르다. 한 샘플에서, 혼합된 프리커서내 비스무스의 농도는 화학량논비이고, 다른 샘플에서는 10 % 과잉 비스무스였다. 두 샘플에 대한 2, 4, 및 6 볼트에서의 히스테리시스 곡선은 제 20 도 및 제 21 도에 주어져 있다. 곡선을 제 10 도내 1.00 및 1.10 곡선과 비교하면, 비스무스 함유량의 영향이 비슷하다. 일반적으로, 본 명세서에 기술된 모든 조성물에서, 과잉 비스무스의 영향이 비슷하다는 것이 발견되었다 : 프리커서 용액내 비스무스 함유량의 함수로서 2Pr 은 최고점까지 증가하고, 그리고 지나친 과잉 비스무스로 인해 재료가 열화될 때까지 천천히 감소하는 경향이 있다.
스트론튬 비스무스 니오베이트의 결정구조에서, 니오븀은 스트론튬 비스무스 탄탈레이트내 탄탄륨과 동일 원자가와 거의 동일한 이온 반경을 가진다. 따라서 탄탈륨과 니오븀은 아무런 제한없이 결정구조내에서 서로 치환될 수 있다. 모든 최종 재료들은 훌륭한 강유전체이다. 다음실시예는 상당히 서로 다른 결정구조를 가지는 층진 초격자 재료들이 고용체내에 혼합될 때의 결과를 기술한다.
다섯번째 실시예로서 다수의 커패시터(12, 24, 16)를 포함하는 일련의 웨이퍼(10)가 제조되었는데, 층진 초격자 재료의 박막층(30)은 스트론튬 비스무스 탄탈륨 타이타네이트 [SrBi4-2y(Tay, Ti2-2y)2O15-6y]였다. 즉 Ti 및 Ta 의 고용체가 제조되었다. 프리커서 용액은 스트론튬 2-에틸헥사노에이트, 비스무스 2-에틸헥사노에이트, 탄탈륨 2-에틸헥사노에이트, 및 타이타늄 2-에틸헥사노에이트를 크실렌들의 용매에 용해시킨 것이다. 네종류 금속의 2-에틸헥사노에이트들은 스트론튬, 비스무스, 탄탈륨, 및 타이타튬이 혼합된 프리커서 용액내에 화학량논비로 존재토록 하는 비율로 혼합되었다. y 는 0 에서 1 까지의 일련의 값을 가진다. 용액의 몰 농도는 거의 리터당 0.07 몰이었다. 제 2 용매로서의 희석은 수행되지 않았다. 단결정 실리콘 기판층(22), 5000 Å 두께의 실리콘 산화절연층(24), 200 Å 두께의 타이타늄 접합층(26), 및 2000 Å 두께의 백금 전극층(28)을 포함하는 기판(18)은 6 리터/분의 산소유동을 가지는 확산로에서 30 분동안 800 ℃ 로 예비가열되었다. 기판(18)위에 1 ml 의 SrBi4-2y(Tay, Ti2-2y)2O15-6y프리커서 용액을 위치시키기 위해 점안기가 사용되었다. 웨이퍼는 40 초동안 1500 RPM 으로 회전되었다. 그리고나서, 웨이퍼(10)는 핫 플레이트로 옮겨져 공기중에서 5 분동안 180 ℃ 로 가열되고, 다시 5 분동안 250 ℃ 로 가열되었다. 그 후, 웨이퍼(10)로 125 ℃/초의 상승률, 30 초의 유지시간, 6 분의 자연 냉각시간 그리고 100 - 200 CC/분의 분위기 산소유동조건으로 725 ℃에서 RTP 가열되었다. 웨이퍼상에 용액을 위치시키기 위해 점안기를 사용하는 단계에서 RTP 굽기 단계까지는 세 개의 코팅을 얻기 위해 반복되었다. 그리고나서, 웨이퍼는 확산로로 옮겨져, 6 ℓ/분의 산소유동에서 30 분동안 800 ℃ 의 제 2 차 어닐이 뒤따랐다. 층진 초격자 박막층(30)의 최종 두께는 샘플에 따라 2000 Å 과 3500 Å 사이의 범위였다.
제 22 도는 다음의 Ti 백분율 ; 100 % (SrBi4Ti4O15) : 80 % ; 50 % ; 33 % : 20 % ; 및 0 % (SrBi2Ta2O9)을 가지는 서로다른 6 개의 스트론튬 비스무스 탄탈륨 타이타네이트(TiTa) 샘플에 대한 히스테리시스 곡선의 도표이다. 히스테리시스곡선이 측정된 전압은 앞서와 같이 2, 4, 및 6 볼트였다. 이 실시예에서, 스트론튬 비스무스 타이타네이트와 스트론튬 비스무스 탄탈레이트 둘 다는 훌륭한 강유전체인 반면, 거의 50/50 비율인 둘의 고용체는 아니다. 게다가 2Pr 및 2Ec 값과 같은 강유전성 특성의 범위는 고용체의 양극단 가까이에 나타났다.
여섯 번째 실시예로서, 다수의 커패시터(12, 24, 16 등)을 포함하는 다른 일련의 웨이퍼(10)가 제조되었는데, 층진 초격자 재료의 박막층(30)은 스트론튬 비스무스 니오븀 타이타네이트[SrBi4-2z(Nbz, Ti2-2z)2O15-6z] 이었다. 즉, Ti 및 Nb 의 고용체가 제조되었다. 프리커서 용액은 스트론튬 2-에틸헥사노에이트, 비스무스 2-에틸헥사노에이트, 니오븀 2-에틸헥사노에이트, 및 타이타늄 2-에틸 헥사노에이트를 크실렌들의 용매내에 용해한 것이다. 네종류 금속의 2-에틸헥사노에이트들은 스트론튬, 비스무스, 니오븀 및 타이타네이트가 혼합된 프리커서내에 화학량논비로 존재토록하는 비율로 혼합되었다. Z 는 0 에서 1 까지의 일련의 값을 가진다. 용액의 몰 농도는 샘플에 따라 대략 리터당 0.07 몰 내지 0.09 몰이었다. 그외 제조공정은 상기 실시예 5 와 동일하였다. 박막층(30)의 최종 두께는 샘플에 따라 2200 Å 과 2650 Å 사이었다.
제 23 도는 다음의 Ti 백분율 ; 100 % (SrBi4Ti4O15) ; 80 % ; 50 % ; 33 % ; 20 % 및 0 % (SrBi2Nb2O9)을 가지는 서로 다른 여섯 개의 스트론튬 비스무스 니오븀 타이타네이트(TiNb) 샘플에 대한 히스테리시스곡선의 도표이다. 히스테리시스 곡선이 수행된 전압은 앞서와 같은 2, 4, 및 6 볼트였다. 다시한번 스트론튬 비스무스 타이타네이트 및 스트론튬 비스무스 니오븀 둘다는 훌륭한 강유전체이지만, 거의 50/50 비율인 둘의 고용체는 그렇지 않다. 또한, 2Pr 및 2Ec 값과 같은 광범위한 강유전성 특성의 범위는 고용체의 양극단 가까이에 나타난다.
일곱 번째 실시예로서, 다수의 커패시터(12, 24, 16 등)를 포함하는 또다른 일련의 웨이퍼(10)들의 제조되었는데, 층진 초격자 재료의 층(30)은 스트론튬 비스무스 니오븀 탄탈륨 타이타네이트[SrBi4-2x{(Tay, Nb1-1)x, Ti2-2x}2O15-6x]였다. 특, Ti, Ta, 및 Nb 의 고용체가 제조되었다. 스레커스 용액은 스트론튬 2-에틸헥사노에이트, 비스무스 2-에틸헥사노에이트, 탄탈륨 2-에틸헥사노에이트, 니오븀 2-에틸헥사노에이트, 및 타이타늄 2-에틸헥사노에이트를 크실렌들의 용매에 용해시킨 것이다. 다섯종류 금속의 2-에틸헥사노에이트들은 스트론튬, 비스무스, 니오븀 및 타이탄늄이 혼합된 프리커서내에 화학량논비로 존재토록 하는 비율로 혼합된다. X 와 Y 는 0 에서 1 까지의 일련의 값을 가진다. 그외 제조공정은 상기 실시예 6 과 동일하였다. 박막층(30)의 최종두께는 샘플에 따라 1850 Å 과 2400 Å 사이였다.
세가지 모든재료, 스트론튬 비스무스 탄탈레이트(Ta), 스트론튬 비스무스 니오베이트(Nb), 및 스트론튬 비스무스 타이타네이트(Ti)는 임의적인 비율로 고용체내에 혼합될 수 있어, 혼합된 단일의 강유전성 혼합상을 만들고, 다음의 일반화학식으로 표현될 수 있다 : SrBi4-2x{(Tay, Nb1-y)x, Ti2-2x}O15-6y, 이때 x 와 y 는 0 과 1 사이의 임의의 값을 가질 수 있다. 제 24 도는 다음의 Ti/Ta/Nb 백분율 : 100 %/0 %/0 % (SrBi4Ti4O15) ; 81 %/10 %/09% ; 52 %,/25 %/23 % ; 35 %/ 34 %/31 % ; 14 %/45 %/41 %, 및 0 %/50 %/50 % (SrBi2TaNbO9)을 가지는 서로 다른 여섯개의 TiTaNb 샘플에 대한 히스테리시스 곡선의 도표이다. 히스테리시스 곡선이 실행된 전압은 앞서와 같이 2, 4, 및 6 볼트였다. 다시한번 스트론튬 비스무스 타이타네이트 및 스트론튬 비스무스 탄탈륨 니오베이트는 훌륭한 강유전체이지만 50/50 비율에 가까운 둘의 고용체는 그렇지 않다. 또한 2Pr 및 2Ec 값과 같은 강유전성 특성의 범위는 고용체의 양극단 가까이에 나타난다.
제 25 도는 상기 실시예에 기술되고 제조된 대부분의 서로 다른 층진초격자 재료와 고용체의 2Pr 을 보여주는 삼차원도(2 차원으로 나타내졌음)이다. 제 18 도와 관련해 기술된 패턴, 즉 100 % Ta 에서 100 % Nb 까지의 2Pr 상승을 포함하여 도면의 중앙을 향해 일반적으로 낮은 2Pr 값, 및 50 % Ta에서 50 % Nb 로 감에 따라 50 % Ti 선을 따른 2Pr 의 상승등과 같이, 고립된 데이터로 부터는 명확치 않은 다른 많은 패턴들이 이 도면으로부터 나타난다. 이러한 패턴들은 특정의, 예측가능한 특성을 가지는 강유전체 소자를 설계하기 위해 제 25 도와 같은 기록들을 사용하게 해준다.
제 26 도는 Ta 및 Nb 의 특정한 백분율을 가지는 Ti, Ta 및 Nb 고용체로 구성된 층진 초격자 재료의 Ti 백분율과 2Pr 사이의 관계를 보여주는 도표이다. 곡선들은 Ti 축과 평행한, 제 25 도의 삼차원도를 가로지르는 분할면을 보여준다. 그러한 "분할면" 은 설계방향과 장점을 보여주는 패턴들을 이해하기 쉽게 해준다.
제 27 도는 샘플의 두께를 포함하여, 상기 기술된 데이터 일부를 군으로 배열하고 각 군으로부터 패턴이 나타나도록 한 표이다. 이 표는 전자소자의 설계를 도와주기 위해 데이터를 배열하는 다른 방법을 설명한다.
제 28 도는 상기 기술된 다양한 TiTaNb 층진 초격자 조성에 대한 피로곡선을 보여주는 도표이다. 데이터는 높은 Ti 함유량(0.0≤×≤0.2)의 조성이 큰 2Pr 을 보여주지만, 109주기 이상의 피로에 대한 약한 저항을 보여준다는 것을 보여준다.다른 한편으로는, 거의 동일한 Ti 및 Nb 함유량의 조성은 TaNb 화합물에 필적한 만한, 피로에 대한 훌륭한 저항을 보여준다. 이 곡선은 전자소자의 설계시 유용한 패턴이 들어나게 하도록 데이터를 배열하는 다른 방법을 예시한다.
수많은 다른 층진 초격자 재료들이 있고, 그리고 탄탈륨, 니오븀, 및 타이타늄외에도 수많은 다른 원소들이, 수많은 다른 고용체들을 포함하며, 상기 기술된 층진 초격자 고용체내에 포함될 수 있다. 이러한 가능성은 여기에서 완전히 기술하기에는 너무많다. 그러나, 이를 예시하기 위해, 지르코늄을 포함하는 고용체가 다음실시예에서 기술될 것이다.
여덟 번째 실시예로서, 다수의 커패시터(12, 24, 16 등)를 포함하는 또 다른 일련의 웨이퍼(10)가 제조되었는데, 층진 초격자 재료의 층(30)은 스트론튬 비스무스 타이타늄 지르코네이트[SrBi4(Tiz, Zr1-z)4O15]였다. 즉. Zr 및 Ti 의 고용체가 제조되었다. 프리커서 용액은 스트론튬 2-에틸헥사노에이트, 비스무스 2-에틸헥사노에이트, 타이늄 2-에틸헥사노에이트 및 지르코늄 2-에틸헥사노에이트를 크실렌들의 용매에 용해시킨 것이다. 네종류 금속의 2-에틸헥사노에이트들은 스트론튬, 비스무스, 니오븀 및 타이타늄이 혼합된 프리커서내에 화학량논비로 존재토록 하는 비율로 혼합되었다. Z 는 0 에서 1 까지의 일련의 값을 가진다. 용액의 몰농도는 제 2 용매로서 n-부틸 아세테이트를 첨가함으로서 거의 리터당 0.07 몰로 희석되었다. RTP 가열 단계(89)(제 1도)는 750 ℃ 의 유지온도로 수행되었다. 그외 제조공정은 상기 실시예 7 과 같이 동일하였다. 박막층(30)의 최종두께는 샘플에 따라 3000 Å과 3500 Å 사이였다.
지르코늄은 타이타늄과 같이 원소주기율 표의 동일한 천이 금속열에 있고, 층진 초격자 결정구조내에서 타이타늄과 임의의 양으로 쉽게 치환될 수 있다. 제 30 도는 다음의 Zr 백분율 : 0 % (SrBi4Ti4O15) ; 20 % : 40 % : 50 % 및 60 % 를 갖는 서로다른 여섯개의 ZrTi 샘플에 대한 히스테리시스 곡선의 도표이다. 히스테리시스 곡선들이 측정된 전압은 앞서와 같이 2, 4, 및 6 볼트였다. 이 경우 50 % 이상의 지르코늄이 첨가되면 강유전성 특성이 사라진다. 이는 50 % 이상의 Zr을 가지는 재료가 층진 초격자 재료가 아니라는 것을 의미하는 것은 아니다 ; 이는 단지 강유전성 전이온도가 변하며 재료는 실온에서 더 이상 강유전체가 아니고, 및/또는 재료는 층진 초격자 유전재료가 된다는 것을 의미한다. 제 31 도는 Zr 백분율의 함수로서 2Pr 및 2Ec 의 도표인 반면, 제 32 도는 10 % Zr을 가지는 재료 및 20 % Zr을 가지는 재료에 대한 피로곡선을 보여준다. 도면은 2Pr 및 2Ec 가 Zr 의 첨가로 직선에 가깝게 감소하는 반면, 피로에 대한 저항은 적어도 20 % 까지의 Zr 의 첨가로 개선된다는 것을 보여준다. 따라서 Zr 도 소자설계에 사용된다. ZrTi 는 어떠한 층진 초격자 재료들과도 상기기술된 이들의 고용체들과 임의의 비율로 화합될 수 있다. 이러한 고용체의 전자적 특성들은 상기 기술된 전자적 특성들과 연속체(continuum)를 형성 한다. 따라서 층진 초격자 재료들을 형성하는 각 금속들은 제 25 도에 도시된 것과 같은 도표에 새로운 차원을 부가한다. 층진 초격자 재료들을 형성하고, 따라서 그러한 새로운 차원을 부가하는 다른 금속들은 여기에서기술된 모든 화합물내에 있는 스트론튬과 비스무스는 물론이며 또한 칼슘, 바륨, 카드뮴, 납, 하프늄, 텅스텐, 스칸듐, 이트륨, 란타늄, 안티모니, 크로뮴 및 탈륨을 포함한다.
상기 기술된 바와같이, 비스무스, 납, 탈륨, 및 안티모니등과 같은 어떤 원소들은 층진 초격자 재료 제조 공정중 발생하는 어닐링 및 다른 가열 공정 동안 쉽사리 증발하는 높은 증기압 화합물을 형성하기 쉽다. 새로운 공정이 쉽사리 증발하는 그러한 원소들을 포함하는 층진 초격자 재료들을 위해 고안되었다. 제 3 도와 제 33 도를 참조하면, 공정에 따라, 웨이퍼(10)는 상기 기술된 공정으로 제조되는데, 층(30)이 서로 다른 프리커서들이 사용되는 적어도 두 개의 박막부분, 제 1 박막층(30A), 및 제 2 박막층(30B)으로 제조된다는 것이 다르다. 기판(18)으로부터 먼쪽의 제 2 박막층(30B)의 프리커서는 기판(18)에 가까이 있는 박막층(30A)보다는 쉽사리 증발하는 원소를 고농도로 가지는 것이 바람직하다. 따라서 이 공정의 특징은 미경화 막내 쉽사리 증발하는 원소의 비율에 있어 막두께 방향으로 구배가 발생한다는 것이다 ; 바람직하게는, 해당 원소의 양은 층진 초격자 박막층(30)의 어닐시 노출되는 박막층(30B)부분에서 더 많다. 공정은 다음실시예에서 설명된다.
아홉번째 실시예로서, 다수의 커패시터(12, 24, 16 등)을 포함하는 웨이퍼(10)가 제조되었는데, 층진 초격자 박막층(30)은 스트론튬 비스무스 탄탈레이트였다. 두 프리커서 용액이 준비되었는데, 두 용액은 탄탈륨 2-에틸헥사노에이트, 스트론튬 2-에틸헥사노에이트, 및 비스무스 n-옥타노에이트(octanoate)를 크실렌들의 용매에 용해시킨 것이다. 제 1 용액은 각각 1.0 : 2.0 : 2.0 의 몰비로 스트론튬, 비스무스 및 탄탈륨을 포함하는 화학량논비의 용액이었다 ; 제 2 용액에서, 스트론튬, 비스무스 및 탄탈륨은 각각 1.0 : 2.4 : 2.0 의 몰비였으며, 이는 비스무스를 20 ％ 부화시킨 용액이다. 화학량논비의 용액은 크실렌의 첨가로 거의 리터당 0.06 몰의 농도로 희석되었다. [100] 방위의 단결정 실리콘 기판층(22), 열산화로 제조된 5000 Å 두께의 실리콘 산화절연층(24), 200 Å 두께의 타이타늄 접합층(26), 및 2000 Å 두께의 백금 전극층(28)을 포함하는 기판(18)은 6 리터/분의 산소유동을 가지는 확산로에서 30 분동안 800 ℃ 로 예비가열되었다. 1 ml 의 제 1 프리커서 용액이 기판(18)위에 위치되었다. 웨이퍼는 40 초동안 2000 RPM 으로 회전되었다. 그리고나서, 웨이퍼(10)는 한 플레이트로 옮겨져, 공기 중에서 5 분 동안 약 170 ℃ 로 가열되고, 그리고 다시 5 분동안 250 ℃ 로 가열되었다. 그후, 웨이퍼(10)는 125 ℃/초의 상승률, 30 초의 유지시간, 및 100 - 200 CC/분의 분위기 산소유동조건으로, 725 ℃에서 RTP 가열되었다. 웨이퍼상에 용액을 위치시키는 단계에서 RTP 가열 단계까지가 총 두 개의 코팅을 위해 다시 반복되어, 제 1 박막층(30A)을 형성하였다. 과잉 비스무스 함유량을 가지는 제 2 프리커서 용액이 웨이퍼상의 화학량논비의 막위에 도포되었다. 모든 공정 파라메터들은, 물론 용액조성을 제외하고는 제 2 박막 형성에서도 제 1 박막제조와 동일하였다. 이렇게하여 제 2 박막층(30B)이 형성되었다. 그 후, 웨이퍼는 확산로로 옮겨져, 6 ℓ/분의 산소유동속에서 30 분동안 800 ℃ 로 어닐되었다. 2000 Å 의 백금 전극층(32)이 스퍼터링 되고, 레지스터가 도포되고, 표준 포토마스크공정, 이온 및 식각, IPC 제거 및 6 ℓ/분의 산소유동에서 30 분동안 800 ℃ 의 2차 어닐이 뒤이어 수행되었다.층진 초격자 박막층(30)의 최종두께는 약 2000 Å 이었다.
참조 샘플이라고 부르는, 스트론튬 비스무스 탄탈레이트의 다른 세박막 샘플들이 비교목적으로 준비되었다. 제 1 참조 샘플에 있어서, 공정은 실시예 9 와 완전히 동일하였는데, 제 1 화학량논비의 프리커서가 제 1 박막층(30A) 및 제 2 박막층(30B) 둘다를 제조하는데 사용되었다는 것이 다르다. 즉, 프리커서는 모든 네 개의 코팅에 대해 화확량논비 이었다. 제 2 참조 샘플에 있어서, 공정은 제 1 박막층(30A) 및 제 2 박막층(30B) 둘다, 즉 네 개의 코팅을 위해 7 % 과잉 비스무스를 가진 프리커서가 사용되었다는 것을 제외하고는 동일하였다. 제 3 참조 샘플에 있어서, 7 ％ 과잉 비스무스 프리커서용액을 사용해, 제 2 참조 샘플과 같은 방법으로 막이 준비 되었지만, RTP 가열 단계가 사용되지 않았다는 것이 다르다. 즉, 코팅들은 RTP 로 가열되지 않았다. 모든 세 참조예에서, 최종박막층(30)두께는 약 2000 Å 이었다.
실시예 9 에서 제조된 박막과 세 참조 샘플의 미세구조는 SEM(Scanning Electron Microscope : 주사전자 현미경)을 사용하여 관측되었다. 각각의 표면 조도(粗度 : roughness)는 500 m 길이에 걸쳐 측정되었다. 각 샘플의 100 m × 100 m 커패시터에 대한 히스테리시스 곡선은 ±6 볼의 전압이 인가된 5 khz에서 측정되었다. 각 막의 일부는 희석된 불산에 용해되었고, 비스무스 함유량은 ICP 분석으로 구해졌다. 표 1 은 결과를 보여준다.
결과는 비스무스구배를 가지는 공정을 사용하여 제조된 샘플이 샘플 두께보다 작은 평균 입자 크기와 샘플 두께의 10 % 보다 작은 표면 조도를 가진다는 것을 보여준다. 최종 막내 비스무스 함유량은 거의 화학량론비 이었고, 2Pr 의 값은 훌륭하였다. 비교하면, 화학량논비의 프리커서를 사용해 제조된 참조샘플 ＃ 1 은 약간 작은 입자 크기와 표면 조도를 가졌지만, 비스무스 함유량은 화학량논비의 15 % 아래였고 2Pr 의 값은 거의 18 % 감소하였다. 프리커서내에 7 ％ 과잉 비스무스를 가지고, 구배를 가지지 않는 참조 샘플 ＃ 2 의 경우, 입자 크기와 표면 조도는 실시예 9 와 같았다. 비스무스 함유량은 화학량논비를 약간 넘어섰고, 2Pr 의 값은 단지 6 % 감소하였다. 참조샘플 ＃ 2 와 동일하게 만들어 졌지만 RTP를 행하지 않은 참조 샘플 ＃ 3 의 경우, 입자의 크기는 샘플의 두께보다 컸고, 표면 조도는 실시예 9 샘플의 두배 이상이었는 반면, 비스무스 함유량은 화학량논비에 가까웠고,2Pr 의 값은 54 % 감소하였다.
제 35 도는 실시예 9 의 샘플 및 참조 ＃ 1 및 ＃ 2 샘플에 대한 어닐 시간 대 비스무스 함유량의 관계를 도시한 것이다. 비스무스 함유량은 ICP 분석으로 측정되었다. 제 36 도는 같은 세 샘플에 대한 어닐시간 대 2Pr 의 관계를 도시한 것이다. 2Pr 의 값은 ±6 볼트, 5 kHZ 정현파에서 측정된 히스테리시스로부터 결정되었다. 제 35 도는 20 % Bi 구배로 제조된 막에 대한 비스무스 함유량이 7 % 과잉비스무스를 가지는 네 개의 코팅을 사용하는 공정에 대한 비스무스 함유량 보다 약간 작은 값에 있다는 것을 보여준다. 샘플이 100 % 비스무스 함유량에 보다 먼저 도달하기 때문에 Bi 구배막에 대한 결과는 바람직하다. 이는 제 36 도에서 보다 쉽게 볼 수 있다. Bi 구배 샘플은 균일한 7 % 과잉 비스무스를 가지는 샘플보다 직은 어닐링 시간인 약 40 분으로 최대 분극률에 도달한다. 이 결과는 소자 제조 시간을 줄이는데 중요하다. 화학량논비의 프리커서를 가지는 샘플은 비스무스 함유량에서 다른 두 샘플들 보다 상당히 떨어지고, 또한 최대 분극률 도달에서도 뒤늦다.
제 2 박막층(30B) 이 두꺼워지면 두꺼워질 수록, 과잉금속/금속 산화물에 대한 확산시간과 최대 분극률에 도달하기 위해 요구된 어닐시간이 더욱 길어진다. 따라서, 제 2 박막층(30B)의 두께는 박막층(30)의 총두께보다 작거나 또는 50 % 가 되는 것이 바람직하다.
200 내지 2000 Å 의 입자 크기는 양호한 품질의 층진 초격자 박막을 제공한다. 그러한 입자 크기에 도달하기 위하여, RTP 단계는 보통 필수적이고, 특히 쉽사리 증발할 수 있는 원소의 구배를 가지는 공정이 사용되면 필수 적이다. 층진초격자 재료가 스트론튬 비스무스 탄탈레이트이면, 제 2 박막층(30B)은 화학량논비 이상인 2 mol % 및 70 mol % 사이의 과잉 비스무스를 포함하여야만 하고, 5 mol % 에서 50 mol % 가 바람직하다.
앞서 지적된 바와같이, 납, 탈륨, 및 안티모니는 쉽사리 증발하는 화합물을 형성하는 원소들이다. 비스무스 타이타네이트와 납 비스무스 탄탈레이트는 본 발명가에 의해 훌륭한 전자적 특성을 가지는 것으로 밝혀진 층진 초격자 재료들이다. 제 2 박막층(30B) 내 바람직한 과잉납의 양은 화학량논비 이상의 3 mol % 내지 20 mol % 이다. 층진 초격자 재료에서, 과잉 비스무스에 대한 허용값은 납에 대한 혀용값 보다 큰데, 납/납 산화물이 층진 초격자 재료의 강유전성층 내에만 포함되는 반면, 비스무스/비스무스 산화물은 강유전성층과 비강유전성층 둘다에 포함되기 때문이다 ; 즉 비스무스는 재료전체에 걸쳐 분포되는 반면, 납은 교번층에만 분포된다.
상기 설명은 증발가능한 원소내 구배를 이용하는 공정의 장점을 예시할 뿐만 아니라, 건조 및 경화 단계에서 RTP를 이용하는 장점을 예시한다. 표 1에서 지적된 바와 같이, RTP 는 작은 입자 크기 및 입자 크기의 분포를 협소하게 유지하고, 결정성을 향상시키고, 균열 및 다른 결점들을 방지하고, 단락의 발생을 감소시키고, 높은 2Pr 과 같은 훌륭한 전기적 파라메터를 획득하는데 있어서 커다란 차이를 만든다. 상기 제 2 절에서 설명된 바와같이, 이는 RTP 가 핵생성을 촉진시킨다는 사실 때문이다. 선행 기술공정에서, 핵생성 자리의 수는 비교적 낮았다. 따라서, 어닐링 단계에서 입자의 성장이 훨씬 적은 자리에서 발생하여 결과적으로 많은 큰 입자와 큰 입자 크기 분포가 얻어지게 된다. 이는 이상성장, 균열, 및 결함, 단락회로경향, 및 낮은 전기적 특성 값이 된다. 입자 크기의 제어는 또한 박막 조성의 모든 조정을 양호하게 하여 재료의 설계능력을 향상시킨다.
상기설명에서, 특히 제 5 도 TiTaNb 의 3 차원도 및 도면을 가로지르는 분할면을 보면서 패턴을 발견하는 설명에서, 층진 초격자 재료들을 이용하는 전자소자를 설계하기 위한 강력한 도구가 기술되었다는 것이 명백해질 것이다. 이 도구는 제 29 도에 도시된 것과 같은 컴퓨터(100)상에서 이용되기에 적합하다. 즉 컴퓨터 메모리(102)내 데이터 베이스에 여기에서 기술된 데이터를 Ti, Ta 및 Nb 삼차원, 또는 Ti, Ta, Nb 및 Zr 사차원과 같은 공간내 차원으로 나타내지는 층진 초격자 재료 "베이스(base)" 로 두고, 그리고 컴퓨터 지원 설계(CAD)기술을 이용함으로서, 특정한 설계 사양을 만족시키는 재료를 선택하기 위해 컴퓨터(100)를 이용할 수 있다.
제 25 도, 제 26 도 및 제 27 도에 도시된 바와같이, 본 발명의 특징은 높은 2Pr, 즉 15 쿨롱/cm2와 25 C/cm2사이의 2Pr 을 가지는 층진 초격자 재료가 제조되었다는 것이다. 실시예 4 내지 7 의 공정, 특히 프리커서내에 과잉비스무스를 가지는 공정은 높은 분극률을 얻는데 유용하다.
층진 초격자 재료를 사용하는 전자 소자를 만들기 위한 최적화된 공정과 조성들이 기술되었고, 공정과 조성에대한 전자적 특성값의 의존성이 기술되었고, 그리고 전자소자를 만들기 위해 전자적 특성 데이터와 층진 초격자 제조 공정 및 조성의 관계를 이용하기 위한 방법이 기술되었다. 본 명세서에 기술되고, 도면에 도시된 특정실시예들은 예시의 목적이라고 이해하여야만 하고, 아래 특허청구범위에 기술되는 본 발명을 제한하는 것으로 파악되어서는 안된다. 또한 본 기술분야의 기술자는 본 발명의 개념을 벗어남이 없이, 기술된 특정 실시예의 수많은 용도와 변형을 만들 수 있다는 것이 명백하다. 예를들면, 지금 기판의 예비가열, RTP 가열, 및 비스무스 함유량이 층진 초격자 재료의 최적화를 위한 중요한 영향을 갖는 것으로 확인되었으므로, 이들 공정들은 기술된 공정에 변화를 제공하기 위해 종래의 공정과 결합될 수 있다. 또한, 몇몇 실시예에서, 인용된 단계들은 다른 순서로 수행될 수 있다는 것이 명백하다. 또한 동등한 구조 및 공정들이 기술된 다양한 구조들 및 공정들과 대체될 수 있다. 또한 서로다른 다양한 칫수와 재료들이 사용될 수 있다. 게다가, 층진 초격자 재료의 특성 및 여러종류의 재료가 전자소자설계 및 제조에 미치는 영향이 지적되었기 때문에, 기술된 개념을 이용하는 많은 설계와 제조공정이 고안될 수 있다.

Claims (11)

  1. 금속을 포함하는 프리커서 용액 및 기판(18)을 준비하는 단계, 및
    상기 기판(18)에 프리커서용액을 도포하는 단계,
    로 구성된, 기판위에 층진 초격자 재료의 박막층(30)을 제조하는 방법에 있어서,
    상기 기판(18)위에 금속을 포함하는 층진 초격자재료의 박막층(30)을 형성시키기 위해 기판(18)위의 프리커서용액을 고속열처리하는 단계를 포함함을 특징으로 하는 층진 초격자 재료의 박막층 제조방법.
  2. 제 1 항에 있어서, 상기 기판(18)에 프리커서용액을 도포하는 단계에 앞서 500℃ 내지 1000℃ 사이의 온도로 기판(18)을 예비가열하는 단계를 포함함을 특징으로 하는 방법.
  3. 기판(18)이 제 1 전극층(28)을 포함하고 있는 제 1 항 또는 제 2 항에 있어서, 고속열처리 단계에 뒤이어 박막층(30)을 노(furnace)내 어닐 시키는 단계, 노내 어닐 단계후 커패시터(16)를 형성시키기 위해 층진 초격자 재료의 박막층(30)위에 제 2 전극층(32)을 형성시키는 단계, 및 뒤이어 제 2 노내 어닐을 수행하는 단계를 포함함을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 프리커서용액이 n-부틸아세테이트를 또한 포함함을 특징으로 하는 방법.
  5. 기판(18)에 프리커서용액을 도포하는 단계, 및
    층진 초격자 재료의 박막층(30)을 만들기 위해 프리커서용액을 처리하는 단계,
    로 구성된, 기판(18)위에 비스무스와 다른 금속을 포함하는 층진 초격자 재료의 박막층(30)을 제조하는 방법에 있어서,
    상기 프리커서용액이 상기 다른 금속의 양과 비교해서 비스무스를, 비스무스 및 다른 금속을 포함하는 층진 초격자 재료의 박막층에 대한 화학량론비의 화학식으로 비스무스의 일반 화학양론 양의 105% 에서 140% 사이의 과잉 비율로 포함함을 특징으로 하는 층진 초격자 재료의 박막층 제조방법.
  6. 제 5 항에 있어서, 층진초격자재료의 박막층(30)이 화학식 SrBi4-2x+α {(Tay, Nb1-y)x, (Tiz, Zr1-z)2-2x}2015-6x, 이때 0≤x≤1.0, 0≤y≤1.0, 0≤z≤1.0 및 0≤α≤1.6(2-x), 를 갖는 재료임을 특징으로 하는 방법.
  7. 기판(18)위에 층진 초격자 재료의 박막층(30)을 제조하는 방법에 있어서,
    상기 기판(18)위에 제 1 층진 초격자 재료의 박막층(30A)을 형성시키는 단계;
    상게 제 1 박막층(30A) 위에 제 2 층진 초격자 재료의 박막층(30B)을 형성시키는 단계; 및
    상기 층진 초격자 재료의 박막층(30)을 형성시키기 위해 상기 제 1 및 제 2 박막층(30A)(30B)을 가열하는 단계;
    를 포함하되,
    상기 제 1 박막층(30A)을 형성시키는 단계는 상기 기판(18)에 제 1 층진 초격자 재료의 프리커서 용액을 도포하는 단계를 포함하고, 상기 프리커서 용액은 상기 층진 초격자 재료의 제 2 원소에 대하여 상기 층진 초격자 재료의 제 1 원소의 제 1 상대량을 가지며; 그리고
    제 2 박막층(30B)을 형성시키는 단계는 제 2 층진 초격자 재료 프리커서 용액을 도포하는 단계를 포함하며, 상기 제 2 프리커서 용액은 상기 제 2 원소와 비교해서 상기 층진 초격자 재료의 상기 제 1 원소의 제 2 상대량을 가지며, 그리고 상기 제 2 상대량은 제 1 상대량과는 다른;
    것을 특징으로 하는 층진 초격자 재료의 박막층 제조방법.
  8. 제 7 항에 있어서, 제 1 프리커서용액은 화학량논비의 용액이고, 제 2 프리커서용액은 제 1 원소를 과잉으로 갖는 용액이되 제 1 원소는 비스무스, 납, 탈륨 및 안타모니로 구성된 군으로부터 선택된 원소를 포함함을 특징으로 하는 방법.
  9. 제 1 항, 제 5 항 또는 제 7 항에 있어서, 층진 초격자 재료의 박막층(30)이200 Å 내지 2000 Å 의 평균 입자 크기와 평방센티미터당 15 마이크로쿨롱보다 큰 분극률(2Pr)을 갖는 것을 특징으로 하는 방법.
  10. 제 1 항, 제 5 항 또는 제 7 항에 있어서, 층진 초격자 재료의 박막층(30)이 스트론튬 비스무스 탄탈레이트, 스트론튬 비스무스 니오베이트, 및 스트론튬 비스무스 타이타네이트로 구성된 군으로부터 선택된 둘 또는 그 이상의 재료의 고용체로 구성됨을 특징으로 하는 방법.
  11. 기판 및 상기 기판에 형성된 층진 초격자 재료의 박막층을 갖는 비스무스를 포함하며, 상기 층진 초격자 재료의 박막층은 비스무스의 일반 화학양론 양의 105%에서 140% 사이의 비스무스 과잉 양을 갖는 전자소자(16, 70).
KR1019950701540A 1992-10-23 1993-10-21 층진초격자재료의박막층제조방법및이박막층을갖는전자소자 KR100442543B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US96519092A 1992-10-23 1992-10-23
US07/965190 1992-10-23
US07/981133 1992-11-24
US07/981,133 US5423285A (en) 1991-02-25 1992-11-24 Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US08/065656 1993-05-21
US08/065,666 US5468684A (en) 1991-12-13 1993-05-21 Integrated circuit with layered superlattice material and method of fabricating same
US08/065666 1993-05-21
US08/065,656 US5434102A (en) 1991-02-25 1993-05-21 Process for fabricating layered superlattice materials and making electronic devices including same

Publications (2)

Publication Number Publication Date
KR950704810A KR950704810A (ko) 1995-11-20
KR100442543B1 true KR100442543B1 (ko) 2004-11-20

Family

ID=27490504

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019950701541A KR100407232B1 (ko) 1992-10-23 1993-10-21 직접회로와이직접회로의제조방법
KR1019950701540A KR100442543B1 (ko) 1992-10-23 1993-10-21 층진초격자재료의박막층제조방법및이박막층을갖는전자소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019950701541A KR100407232B1 (ko) 1992-10-23 1993-10-21 직접회로와이직접회로의제조방법

Country Status (6)

Country Link
EP (1) EP0665981B1 (ko)
JP (2) JPH08502628A (ko)
KR (2) KR100407232B1 (ko)
CA (1) CA2145879A1 (ko)
DE (2) DE69331743T2 (ko)
WO (2) WO1994010704A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3480624B2 (ja) 1995-06-09 2003-12-22 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP3133922B2 (ja) 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5804823A (en) * 1995-10-10 1998-09-08 Raytheon Company Bismuth layered structure pyroelectric detectors
JP3891603B2 (ja) * 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JP3438509B2 (ja) * 1997-02-04 2003-08-18 セイコーエプソン株式会社 セラミックス薄膜及びその製造方法
US6287637B1 (en) 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US6080499A (en) * 1997-07-18 2000-06-27 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US5853500A (en) * 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
KR100284737B1 (ko) * 1998-03-26 2001-03-15 윤종용 고유전율의유전막을갖는반도체장치의커패시터제조방법
US6326315B1 (en) * 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
DE10041699A1 (de) 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
JP2002100740A (ja) 2000-09-21 2002-04-05 Oki Electric Ind Co Ltd 半導体記憶素子及びその製造方法
US6890768B2 (en) * 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
DE102004002204A1 (de) 2004-01-15 2005-08-11 Epcos Ag Keramikmaterial
JP5019020B2 (ja) * 2005-03-31 2012-09-05 セイコーエプソン株式会社 誘電体膜の製造方法及び圧電体素子の製造方法並びに液体噴射ヘッドの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232974A (ja) * 1989-03-07 1990-09-14 Seiko Epson Corp 半導体装置
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
JP3006053B2 (ja) * 1990-08-07 2000-02-07 セイコーエプソン株式会社 半導体装置
KR100266045B1 (ko) * 1990-08-07 2000-09-15 야스카와 히데아키 반도체장치
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0489519A3 (en) * 1990-12-04 1993-05-12 Raytheon Company Sol-gel processing of piezoelectric and ferroelectric films

Also Published As

Publication number Publication date
DE4395687T1 (de) 1995-11-23
KR100407232B1 (ko) 2004-06-26
DE69331743D1 (de) 2002-04-25
JPH08502628A (ja) 1996-03-19
KR950704810A (ko) 1995-11-20
EP0665981B1 (en) 2002-03-20
CA2145879A1 (en) 1994-05-11
EP0665981A1 (en) 1995-08-09
DE69331743T2 (de) 2002-08-08
JPH08502859A (ja) 1996-03-26
WO1994010702A1 (en) 1994-05-11
KR950704814A (ko) 1995-11-20
WO1994010704A1 (en) 1994-05-11

Similar Documents

Publication Publication Date Title
KR100442543B1 (ko) 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US6133050A (en) UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
KR100516630B1 (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JP3803583B2 (ja) 超格子材料を製造する高速ランプアニール法
JPH0927601A (ja) 記憶装置および強誘電体記憶装置の製造方法
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
US6133092A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
EP0699343B1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
WO2002073669A2 (en) Method of making layered superlattice material with improved microstructure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee