KR0156044B1 - 층상구조 산화물의 화학용액 처리방법 - Google Patents

층상구조 산화물의 화학용액 처리방법 Download PDF

Info

Publication number
KR0156044B1
KR0156044B1 KR1019950007176A KR19950007176A KR0156044B1 KR 0156044 B1 KR0156044 B1 KR 0156044B1 KR 1019950007176 A KR1019950007176 A KR 1019950007176A KR 19950007176 A KR19950007176 A KR 19950007176A KR 0156044 B1 KR0156044 B1 KR 0156044B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
precursor
ferroelectric
film
Prior art date
Application number
KR1019950007176A
Other languages
English (en)
Other versions
KR960010912A (ko
Inventor
비-데수 세슈
케이. 리 팅카이
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR960010912A publication Critical patent/KR960010912A/ko
Application granted granted Critical
Publication of KR0156044B1 publication Critical patent/KR0156044B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8561Bismuth-based oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고급의 층상구조 산화물 강유전체 박막을 제조하는 방법을 제공한다. 본 방법은 적당한 용매중에서 층상 구조 산화물 물질의 원소중 금속 알콕시드, 카르복실레이트 혹은 아세틸아세토네이트의 혼합물을 함유하는 전구체 용액의 제조 단계, 그 전구체 용액을 스핀, 침지, 분무 또는 도포와 같은 기술을 이용하여 반도체, 절연 또는 복잡한 집적회로 기판 물질상에 도포하는 단계, 그 기판을 소성하여 전구체로부터 유기 물질을 제거하는 단계, 그 다음, 열분해하여 소망의 결정성 박막 층상구조 산화물 물질을 얻는 단계를 포함한다. 본 방법은 열분해 단계(졸겔 공정) 전에 전구체 용액을 가수분해 및 축합하거나 또는 박막 퇴적(유기금속 퇴적 공정) 후에 직접 열분해 할 수 있다. 이렇게 하여 제조된 강유전체 박막은 질이 좋으며 커패시터, 유전체 공진기, 열센서, 트랜스듀서, 엑추에이터, 비휘발 메모리, 광도파로, 및 디스플레이 등의 각종 장치에 적용될 수 있다. 예를 들면, SrBi2Ta2O9및 SrBi2Nb2O9강유전체 층상 구조 산화물 박막은 스트론튬-2-에틸헥사노에이트, 비스무트-2-에틸헥사노에이트, 탄탈 에톡시드, 니오브 에톡시드, 및 2-에틸헥산산을 전구체로서 사용하고, 크실렌을 용매로 사용하는 유기금속 퇴적법에 의해 Si/SiO2/Ti/Pt 기판상에 형성된다. 박막은 스핀 코팅에 의해 기판상에 퇴적되고 O2분위기에서 3시간 동안 750℃에서 어닐링한다.

Description

층상구조 산화물의 화학용액 처리방법
제1도는 강유전체 물질의 전형적인 히스테리시스 루프를 나타낸 그래프.
제2도는 전형적인 강유전체 커패시터를 나타낸 개략도.
제3도는 완충층을 갖는 강유전체 커패시터를 나타낸 개략도.
제4도는 본 발명의 특정 실시예를 이용하여 SrBi2(TaxNb2-x)O9(0x2)막을 제조하기 위한 플로우 챠트의 개략도.
제5도는 SBT막의 굴절률 및 소광계수와 파장의 관계를 나타낸 도면.
제6도는 SBN막의 굴절률 및 소광계수와 파장의 관계를 나타낸 도면.
제7도는 Pt 전극상에 750℃에서 3시간 어닐링한 SBT막의 미세 구조를 나타낸 도면.
제8도는 Pt 전극상에 750℃에서 3시간 어닐링한 SBN막의 미세 구조를 나타낸 도면.
제9도는 SBT막상에 얻어진 XRD 패턴과 어닐링 온도와의 관계를 나타낸 도면.
제10도는 피로 싸이클을 행하기 전의 Pt/SBN/Pt 막의 히스테리시스 특성을 나타낸 도면.
제11도는 5V 주파수 1㎒(바이폴라 방형파)에서의 Pt/SBN/Pt 커패시터의 피로상태를 나타낸 도면.
제12도는 피로 싸이클을 행한 후의 Pt/SBN/Pt 막의 히스테리시스 특성을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 11 : 중간 접착층
13 : 강유전체층 14 : 상부전극
본 발명은 박막 형태의 강유전체 층상구조 산화물, 및 유기 금속분해 및 졸겔등의 화학용액처리를 근거로 하는 공정을 이용하여 동 산화물을 제조하는 방법에 관한 것이다. 이와같은 소자는 커패시터, 비휘발 메모리, 센서, 디스플레이, 및 트랜스듀서들의 강유전체 장치에 적용된다.
강유전체 물질은 자발 분극을 갖는 것을 제1의 특징으로 하고, 그 분극 방향 전계에 의해 반전될 수 있다. 그외에, 이들의 물질은 커패시터, 유전체 공진기, 열센서, 트랜스듀서, 액추에이터, 비휘발 메모리, 광도파로, 및 디스플레이등의 각종 장치에 적용되는 독특한 유전 특성, 초전특성, 압전특성, 및 전기 광학특성을 나타낸다. 그러나. 이와같은 여러 장치에 적용하기 위해서는 강유전체 물질을 박막 형태로 제조하고, 그에 의해 상기 다양한 특성을 활용하여, 그와같은 박막 구조 설계의 자유도를 높히는 것이 유효하다.
각종 장치에 적용하기 위해서는, 강유전체의 벌크 특성을 박막형태로 달성하는 것이 요망되기 때문에 화학양론비, 결정화도, 밀도, 미세 구조 및 결정배향들의 박막이 나타내는 각종 특성을 최적화할 수 있는 퇴적 기술을 이용할 필요가 있다. 현재까지 각종 퇴적기술이 이용되고 있지마는, 비교적 저온의 조건하에서 각종 특성을 제어한 상태에서 막을 성장시키는 기술은 지금 또한 연구도상의 단계에 있고, 이 목적을 달성하기 위해 여러 기술이 현재 개발되고 있다. 일반적으로, 박막퇴적기술은 크게 이하 2개의 카테고리로 분류할 수 있다. 즉, (1) 물리기상성장(PVD) 및 (2) 화학공정이다(The materials Science of Thin Films. Milton Ohring, Academic Press, 1992; S.L. Swartz, IEEE Transactions on Electrical Insulation, 25(5), 1990, 935; S.B. Krupanidhi, J, Vac. Sci, Technol. A. 10(4), 1992, 1569 참조). 이 화학공정은 다시 2개의 서브 그룹으로 분류된다. 즉 화학기상성장(CVD), 졸겔 및 유기 금속분해(Metalorganic Decomposition: MOD)를 포함하는 습식 화학공정이다. PVD 기술 중에서 일반적으로 사용되고 있는 강유전체 박막퇴적방법은 전자선 증착, rf다이오드 스퍼터링, rf마그네트론 스퍼터링, dc마그네트론 스퍼터링, 이온 비임 스퍼터링, 분자선 에피턱시, 및 레이저 마모이다. PVD 기술을 이용하면, 건식 공정으로 순도 높고, 또한 반도체 집적회로 공정과의 호환성이 있는 각종 이점이 얻어지지만, 반면 이들 공정은 스루풋(throughput)이 낮고, 퇴적속도가 늦으며, 화학양론적 제어가 곤란하고, 퇴적후의 어닐링 공정을 고온에서 행할 필요가 있고, 또한 장치의 비용이 높은 결점을 갖고 있다. 또 CVD 기술에 의하면 균일성이 우수한 막이 얻어지고, 조성제어가 용이하고, 막의 밀도 및 퇴적속도가 높고, 단계 피복성이 우수하지만, 대규모 공정이 가능하다는 여러 장점이 있다. 그러나, 적절한 전구체의 선택은 매우 중요한 문제이다. 특히 강유전체 물질 특유의 복잡한 조성을 수반하는 경우에는 이 공정(예를 들면, 유기금속 CVD)에 포함되는 화학 작용은 극히 복잡하다.
최근, 유기금속분해(MOD)공정 및 졸겔 공정을 포함하는 화학용액퇴적법은 복수의 서로 다른 기판상에 박막 또는 도막의 제조방법으로서 많은 관심을 받게 되었다. 박막퇴적기술로서 졸겔 및 MOD 공정이 인기가 있는 것은 그들 공정이 간략하기 때문이다. 그들 공정에 의하면 다성분계 시스템중에 원자규모로 분자레벨이 균일한 막이 얻어지고, 스루풋이 높고, 각각 다른 유기 금속 화합물이 통상의 적절한 유기 용매중에 용해하는 한 조성제어가 우수하지만, 진공이 필요하지 않은 상온상압하에서 막을 제조할 수 있기 때문에 제조 비용도 싼 이점이 있다.
현재, 화학용액을 기본으로 한 기술이 초전성 검출기, 초음파센서, 표면탄성파소자 및 수개의 전기광학 소자와 같은 수개의 실증적인 강유전체 장치를 제조하는데 사용되지만, 최근 강유전체 박막의 연구활동에 최대의 자극이 되는 것은 비휘발 메모리의 상품화에 큰 수요가 있기 때문이다. 전술한 바와같이, 강유전체 물질은 인가전계를 반전함으로써 반전할 수 있는 자발 분극을 갖는 것을 특징으로 한다. 이 물질에 있어서 분극은 인가된 전계에 의해 히스테리시스를 나타낸다. 즉, 제로 전계에서는, 제1도에서 나타낸 바와같이 안정한 2개의 등가인 분극 상태, +Pr 또는 -Pr가 존재한다. 이와같은 특징으로 갖기 때문에 전기적으로 반전 가능한 강유전체 커패시터(금속-강유전체-금속)구조를 갖는 쌍안정 소자가 실현된다. 이들 2개의 상태중 어느 것도 컴퓨터 메모리중에 「1」 또는 「0」로써 부호화할 수 있고, 또 소자의 이 상태를 유지하기 위한 외부로부터의 전계(전력)의 인가를 필요로 하지 않기 때문에, 이 소자를 비휘발 메모리 소자로 간주할 수 있다. 소자의 이 상태를 전환할 수 있기 위해서는 +Ec 또는 -Ec를 넘는 임계치 전계(항전계)가 필요하다. 필요한 인가전압을 저감하기 위해서는 강유전체 물질을 박막 형태로 처리할 필요가 있다. 강유전체 박막 커패시터를 현행의 VLSI중에 집적함으로써 진정한 비휘발성 랜덤 액세스 메모리 소자가 얻어진다.(J.F. Scott 및 C.A. Paz de Araujo, Science, 246, (1989), 1400-14056 참조). 비휘발성외에, 강유전체 랜덤 액세스 메모리(FRAMs)는 스위칭 속도가 빠르고, 동작전압이 낮으며(5V 미만), 동작 온도범위가 넓지만, 내방사선성이 높다. 또한, 강유전체 박막, 전극, 및 패시베이션층을 별도로 배치한 소형 장치내에서 퇴적할 수 있기 때문에, 현행의 온라인 Si 또는 GaAs의 VLSI제조에 어떠한 변경도 가할 필요가 없다. 이론적으로는 FRAMs은 캐시 메모리중의 정적 RAMs(SRAMs), 메인 시스템 메모리중의 동적 RAMs(DRAMs), 및 룩업표증의 EEPROMs(electrical erasable programmable read only memories) 대신에 사용할 수 있게 된다.
강유전체 박막을 사용함으로써 비휘발성 RAMs에는 큰 잠재적 가능성이 있지만, 상품화를 방해하는 것은 강유전체 장치의 수명에 악영향을 미치는 피로, 누전류, 노화등의 심각한 열화문제이다. 강유전성 산화물의 특성을 열화시키는 공통의 원인은 물질중에 산소 공공(空孔)등의 결함이 존재하기 때문이다. 피로의 문제에 있어서는 강유전체의 분극상태가 반복되고, 반전됨과 동시에 그 분극률이 저하됨에 유의해야 한다. 피로가 발생하는 원인(I.K. Yoo 및 S.B. Desu, Mat. Sci. and Eng., B13, (1992), 319; I.K. Yoo 및 S.B. Desu, Phys. Stat. Soi., a133(1992), 565; I.K. Yoo 및 S.B. Desu, J. Int. Mat. Sys., 140, (1993), 490; S.B. Desu 및 I.K. Yoo, J. Electrochem. Soc., 140, (1993), L133 참조)은 산소 공공의 상대적 이동 및 그들이 전극/강유전체 계면(및/또는 결정입계와 도메인 경계)에 트랩 모두에 있다. 이들의 결함은 (소망의 강유전체상을 구비한)강유전체막의 가공중에 발생하고, 내인성 결함 및 외인성 결함의 둘로 분류할 수 있다. 외인성 결함이란 가공중에 막에 혼입되는 불순물이고, 공정 환경을 제어함으로써 제어가능한 불순물이다. 내연성 결함은 이하의 2종류로 분류할 수 있다. 즉, (a) 쇼트키 결함들의 화학양론비를 유지하고 있는 결함, 및 (b)물질중의 화학양론비를 변화시키는 결함이다. 이와같은 결함이 형성되는 예로서는 비휘발성 메모리에 적용해야 하고 최대로 광범위하게 연구가 진행되고 있는 강유전체 박막재료인 PbZrxTi1-xO3(PZT)를 사용하는 경우를 들 수 있다. PZT등의 페로부스카이트(ABO3) 강유전체중의 쇼트키 결함은 이하의 준화학적 반응식 (Kroger Vink 표기법에 의함)으로 표시된다.
여기서, Aa, BB및 OO는 각각 A,B 및 O원자가 점하고 있는 위치를 나타내고, VA, VB및 Vo°°는 A, B 및 O원자의 공공을 나타내고, 또 AB, BB및 OO는 각각의 쇼트키 결함을 나타낸다. 화학양론비를 변화시키는 결함의 전형적인 예로서는, 다성분계 산화물질 중에서 하나 이상의 휘발성 원소가 기화되기 때문에 형성되는 공공이 있다. PZT의 경우는, 예를 들면 최저 600℃를 넘는 온도에서의 처리가 강유전체 페로부스카이트상을 형성하기 위해서 필요하다. 그러나 PbO성분은 550℃의 저온에서 빨리 기화하기 시작하기 때문에, 결과적으로 하기식으로 나타낸 바와 같이 산소 공공 및 납 공공이 형성된다:
내인성 결함은 또한 강유전체 도메인의 스위칭중에 막내에서 발생하는 응력에 의해서도 생성될 수 있다. 이들 산소 공공의 상대적인 이동, 및 전극/강유전체 계면(및/또는 결정입계와 도메인 경계)으로의 그들 공공의 트랩이 강유전성 산화물의 열화를 초래하는 중요한 요인인 것은 정량적으로 나타내져 있다(S.B. Desu 및 I.K. Yoo J. Electrochem Soc, 140, (1993), L133 참조). 이 점을 설명하기 위해서, 피로가 발생하는 경우를 참고로 할 수 있다. 전술한 바와 같이, 강유전체 박막중의 피로는 분극이 반전하는 회수가 늘어남에 따라 생기는 스위칭 가능한 분극의 저하이다. 외부로부터 인가되는 a.c. 전계(분극의 반전을 발생시키기 위해 필요한 것)하에서는, 전극/강유전체계면의 불안정성의 결과, 산소공공은 그 계면을 향하여 이동하는 경향이 있다. 최종적으로, 이들의 결함은 계면에 트랩되고, 구조적 손상을 입는다. 이 때문에, 물질중의 분극이 저하하는 결과가 된다.
피로나 기타 열화의 문제를 극복하기 위해서 가능한 해결책이 2가지 고려되고 있다. 제1의 해결책은, 전극/강유전체 계면의 성질을 변화시킴으로써 트랩하는 경향을 저하시키는 것이다. 산소 공공의 트랩을 최소화할 수 있는 RuO2등의 세라믹 전극을 갖는 다음 전극구조는 강유전성 산화물중 피로의 문제를 최소화하기 위해서 사용되고 있다[미국특허출원 제08/104861호 (Multilayer Electrode for Ferroelectric Devices, 1993년 8월 10일 출원)참조]. 제2의 해결책은 결함밀도이 제어를 포함한다. 외인성의 점결합농도는 불순물 농도를 저하시키든가 불순물의 보상을 함으로써 최소화할 수 있다. La 및 Nb의 도핑은 공공을 보상함으로써 Pt 전극상의 PZT 박막의 피로속도를 저감하는 기술로 알려져 있다(S.B. Desu, D.P. Vijay 및 I.K. Yoo. Mat. Res. Soc. Symp., 335, (1994), 53 참조). 내인성 결함농도를 최소화하기 위한 방책으로서는, 본질적으로 결함형성 에너지가 높은 화합물의 선택이나 강유전성을 나타내는 부격자중에 휘발성 성분을 갖지 않는 화합물의 선택을 들 수 있다. 따라서, 피로와 기타 노화 문제를 극복하기 위한 또다른 방책으로서는, 강유전성을 나타내는 부격자중에 어떠한 휘발성 성분도 함유하지 않는 강유전체 화합물의 사용을 들 수 있다. 이와같은 채용 기준을 만족하고 있는 층상 구조 강유전성 산화물은 수많이 알려져 있다.
과거에는 층상구조 산화물은 강유전체 소자에 적용할 수 있는 대상으로서 크게 고려되지 않았다. 그러나, 층상구조 재료인 Bi4Ti3O12를 스위칭 메모리에 적용되는 트랜지스터상의 게이트 재료로서 사용하려는 시도가 있었다(S.Y.Wu, IEEE Transactions on Electron Devices, 1974년 8월, 499-504면 참조). 그러나 그 소자는 열화가 빠르기 때문에, 메모리에 적용하기에는 적절하지 않았다(S.Y.Wu. Ferroelectrics, 1976, Vol. 11, 379-383면 참조). 층상구조 산화물을 이용하여 실용적인 소자를 개발하고자 해도 그와같은 재료로 된 질높은 박막을 퇴적할 수 없기 때문에 그 성공이 어렵다고 믿어진다.
본 발명의 목적은 커패시터, 비휘발성 메모리 소자, 초전 적외선센서, 광학 소자, 광학스위치, 압전 트랜스듀서 및 표면 음파소자의 적용에 유용한 고급 강유전체 층상구조 산화물 박막을 제조하는 신뢰성 높은 화학용액 처리방법을 제공하는데 있다. 특히, 본 발명의 목적은 피로, 시간의존 유전파괴, 비휘발성 메모리의 노화와 같은 열화문제를 해결하기 위한 강유전체층상 구조 산화물 박막을 제조하기 위한 신뢰성 높은 퇴적 공정을 제공하는데 있다. 본 발명의 방법은 적당한 용매중에서 소망의 층상 구조 산화물 물질의 원소중 금속 알콕시드, 카르복실레이트 혹은 아세틸아세토네이트의 혼합물을 함유하는 전구체 용액의 합성, 스핀, 침지, 분무 또는 도포와 같은 기술을 이용하여 그 전구체 용액을 그 기판상에 도포하고, 그 기판을 소성하여 전구체로부터 유기 물질을 제거한 다음, 어닐링하여 소망의 결정성 박막 층상구조 산화물 물질을 얻는 공정을 포함한다.
바람직한 층상구조 산화물 물질은 다음과 같다.
상기 식에서 A는 Ca, Pb, Sr 또는 Ba이고, R은 Nb 또는 Ta이고, n은 0 또는 1이다[E.C.SubbaRao. J. Phys. Chem. Solids, 23, (1962), 655; B. Aurivillius, Arkiv Kemi, 1, (1949), 463; E.C. SubbaRao, J. Chem. Phys., 34, (1961), 695: G.A. Smolenski, V. A. Isupov 및 A.I. Agranovskaya, Fiz Tverdogo Tela, 3, (1961), 895 참조]. 이들 화합물은 유사 정방대칭성을 갖고, 유사정방 c축을 따라 (Bi2O2)2+충돌 사이에 페로부스카이트와 유사한 단위가 적층된 구조를 갖는다. 이들 화합물의 다수는 자발 분극을 나타내는 그 부격자중에 휘발성 성분을 전혀 함유하지 않는다. 산소공극등의 결함의 형성, 및 그에 의한 피로등의 열화 문제는 이와 같이 하여 최소화 할 수 있다.
본 발명의 재료는 상기 물질과의 모든 조합물 그리고 이들 물질의 고용체를 포함한다. 바람직한 기판재료로는 Pt피복 실리콘 웨이퍼(Pt/Ti/SiO2/Si), RuOx피복 실리콘 웨이퍼(RuOx/SiO2/Si), 사파이어 또는 MgO이다. 바람직하게는 소자에서의 금속 피복은 Pt, MOx(여기서 M은 Ru, Ir, Rh, Os등), YBCO(이트륨-바륨-구리산화물), LSCO(란탄-스트론튬-코발트염), Au. Pd, Al 또는 Ni이다. 바람직하게는, Ta의 Nb에 대한 비가 약 0.4이다.
졸겔법 및 MOD법을 포함하는 화학용액에 의한 제조방법은 분체, 구체, 및 섬유의 제조방법으로서 크게 주목을 받고 있다. 최근, 이 기술은 서로다른 기판에의 박막 또는 도막의 제조에도 확대되었다. 이 방법은 강유전체 박막, 고온 초전도체, 도전성막, 광학막 및 보호막등을 포함하는 박막에 적용된다. 화학용액에 의한 퇴적공정은 전구체 용액의 제조, 가수분해, 기판에의 퇴적, 용매의 제거, 열분해, 및 막의 결정화 공정으로 이루어진다. 일반적으로, 용액에 의한 박막퇴적용 공정은 졸겔법 및 MOD법의 둘로 분류된다. MOD법에 대해서는 열분해 이전에 가수분해가 행해지지 않는다. 이 공정은 막의 열분해와 어닐링을 포함하고, 졸겔법은 가수분해, 탈수반응 및 졸 또는 막에의 최종적인 중합으로 구성된다. 통상, MOD법에 이용되는 유기 금속 화합물은 금속과 유기 리간드간의 브리지로서 산소를 갖는다. 따라서, MOD법의 경우는 기판상에서의 유기 금속 화합물의 열분해중에 M-O-M(금속-산소-금속) 결합이 형성되는 한편, 졸겔법에서는 겔중에 M-O-M 결함이 생성된다. 졸겔법에서는 용액은 전구체의 가수분래 및 축합에 겔화된다. 가수분해의 공정후, 탈수반응에 의해서 다시 중합이 진행되고 ,이와같이 하여 M-O-M 네트워크가 형성된다. MOD법에서는 전구체 용액으로부터 기판상에 막의 퇴적이 이루어진 후, 용매의 제거 및 열분해가 행해진다.
퇴적법은 전구체 용액을 기판상에 스핀 코팅, 침지, 분무 또는 도포함으로써 달성할 수 있다. 퇴적된체 습윤된 막은 열분해동안 상당량의 수축을 수반하고, 건조한 단단한 막으로 변환된다. 이 열분해중에는 두께, 크래킹, 표면조도, 잔류응력 및 불균일한 핵생성등의 물리적 형태(morphology)의 변동이 중요하게 된다. 분해 반응 또는 중축합 반응에 의해 잔류 유기물을 제거한 후에 습윤된 막을 복합 산화물(무정형 상태)로 구성된 건조한 막으로 변환한다. 막중의 세공이 부서진 소결 메카니즘에 의해 다시 결정화가 달성되고, 이렇게 하여 밀도가 높은 막이 얻어진다.
이상의 공정을 행함에 있어서, 적절한 전구체를 고려하여 선택하는 것이 최고로 중요한 점의 하나이다. 전구체 및 용매의 성질, 그들의 농도, pH값, 및 점도는 모두 퇴적하는 막의 질에 영향을 주는 중요한 요인이다. 화학 용액퇴적 공정에 사용되는 이상적인 전구체는 다음의 특성을 가져야 한다. 즉, (1) 금속함량이 높고, (2) 통상의 유기 용매중의 용해도가 높고, (3) 상온상압에서 안정하고, (4) 증발 또는 용융되지 않고 열분해하는 것이 가능하고, (5) 얻어진 막이 전구체의 유기물에 의해 오염되지 않고, (6) 다성분계 산화물의 경우도 각 전구체간에 상용성이 있고, 또한 (7) 독성을 갖지 않아야 한다. 그러나, 이들 모든 기준을 동시에 만족할 수는 없다. 예를들면, 유기 리간드의 사슬 길이가 증가함에 따라 용해도는 통상 증대하지만, 금속 함유도는 저하한다. 따라서, 전구체를 선택할 때에는 이들의 요건에 타협점을 찾아야 한다. 기본적으로 화학용액 공정에 사용되는 전구체는 각각 서로 다른 3종류로 분류된다. 즉, (1) 금속 알콕시드 M(OR)x, (2) 금속 카르복실레이트 M(OOCR)x 및 (3) 금속 아세틸아세테이트 M(C5H7O2)x이다. 여기서 M은 금속이고, R은 알킬기이고, x는 금속의 원자가이다. 금속 알콕시드는 통상 졸겔벱에 이용되지만, MOD법은 카르복실레이트를 사용한다.
강유전체 박막의 제조용으로 용액을 기본으로 한 방법을 이용하는 공정은 최근에 개발된 것이다(Swartz. S. L., IEEE Transactions on Electrical Insulation, 25, 5, 1990 참조) 강유전체의 용액처리에 대한 많은 연구는 PbTiO3, (Pb, La)TiO3, Pb(Zr, Ti)O3등의 페로부스카이트 강유전체에 대해서 이루어져 왔다(K.D. Budd, S.K. Dey 및 D.A. Payne, Br. Cerma. Proc., 36, 1985, 107; R.A. Lipeles. D.J. Colemen, 및 M.S. Leung, Mat. Res. Soc. Sump. Proc., 73, 1986, 665; G. Yi, Z. Wu, 및 M. Sayer. J. Appl. Phys., 64(5), 1998, 2717; S.L. Swartz P.J. Melling., 및 C.S. Grant, Mat, Res. Soc. Symp. Proc., 152, 1989, 227-232; G.H. Heartling, J. Vac. Sci. Technol., A9(3), 1991, 414 참조). 그러나 이 방법에 의한 층상구조 강유전체 박막의 제조는 성공되지 못하였다. 본 발명은 강유전체 층상구조 산화물 박막의 제조방법을 제공한다. 강유전체 산화물 박막을 제조하는 본 발명에 따른 공정의 유효성은 특정 분류의 강유전체 층상구조 물질(즉, SrBi2Ta2O9-SrBi2Nb2O9의 고용체)를 사용한 특정의 강유전체 소자(즉, 비휘발 메모리에 적용되는 강유전체 커패시터)의 제조와 관련하여 본 발명의 특정 실시예(즉, MOD 및 스핀 코팅)에 의해 실증된다. 첨부 도면과 함께 본 명세서중에 나타낸 본 발명의 특정 실시예는 어디까지나 실시예에 지나지 않고, 특허청구의 범위에 한정하는 것은 아니다.
제2도는 강유전체 물질이 층상구조 산화물인 강유전체 커패시터를 나타내는 개략도이다. 강유전체 커패시터는 실리콘, 실리콘 칩상에 적층된 이산화실리콘층, 갈륨비소, MgO, 사파이어 등을 사용할 수 있는 기판재료(10)의 상부에 형성된다. 물론, 기판재료(10)는 이산화실리콘층, 폴리실리콘층, 주입된 실리콘층등을 갖는 실리콘칩상에 형성된 각종 회로소자를 갖는 다층 구조로 할수 있고, 그에 의해 복잡한 집적회로를 형성할 수 있다. 기판재료(10)의 상부에는 표준적인 PVD 공정 또는 전술한 박막퇴적용 화학 공정의 어느 것을 사용하여 얇은 하부 전극층(12)을 퇴적한다. 하부 전극의 재료(12)는 Pt, Au, Al 또는 Pd 등의 금속, MOx(0x2)등의 도전성 산화물(M은 Ru, Rh, Ir, Os, 또는 Re), TiN 및 ZrN 등의 도전성 질화물, 또는 YBa2Cu3O7-x, Bi2Sr2Ca2Cu3O10등의 초전도성 산화물을 이용할 수 있다. 필요한 경우는, 중간 접착층(12)를 구비하여 하부 전극(12)와 기판 재료(10)과의 사이에 대한 접착성을 개선할 수 있다. 예를 들면 Si/SiO2기판상에 Pt를 퇴적하는 경우에 Pt와 SiO2사이의 접착도를 높히기 위해서 얇은 Ti중간층을 제공한다. 그후, 층상구조 산화물인 강유전체 물질(13)을 후술하는 본 발명의 공정에 따라서 하부 전극(12)상에 퇴적한다. 상부 전극의 재료(14)는 그후, 새로운 마스크를 넣고 퇴적함으로써 필요한 영역상에 직접 전극을 형성하든가, 또는 이 재료를 일단 강유전체 박막 전체 면상에 퇴적하고, 적절히 마스킹한 후, 반응성 이온 에칭, 습식 에칭, 이온 밀링, 플라즈마 에칭등의 표준적 VLSI에칭 공정중 어느것을 사용하여 에칭함으로써 웨이퍼상에 수개의 커패시터를 형성한다. 상부 전극(14)의 재료는 하부전극(12)에 사용한 것과 동일해도 좋고, 또는 그들을 조합시켜도 좋다. 필요한 경우에는 제3도에 나타낸 바와같이, 완충층(15,16)을 강유전체층(13)과 하부 전극(12) 사이 및 강유전체층(13)과 상부 전극(14)사이에 각각 추가하여 적층할 수 있다.
본 발명의 특정 실시예에서, 유기 금속분해(MOD) 공정을 이용하여 출발물질을 제조하고, 스핀 코팅법을 이용하여 Si/SiO2/Ti/Pt 기판상에 용액을 도포하였다, 이 기판을 선택한 것을 비휘발 랜덤 액세스 메모리용으로 보급하고 있기 때문이다. 이 목적을 위해 x=0∼2의 조성을 갖는 SrBi2(TaxNb2-x)O9고용체를 층상구조 산화물로서 선택하였다. 이들 화합물로 된 박막을 제조하기 위한 전구체로서 스트론튬-2-에틸헥사노에이트(Sr(C7H15COO)2, 99.8%), 비스무트-2-에틸헥사노에이트(Bi(C7H15COO)3, 99%), 탄탈에톡시드(Ta(OC2H5)5, 99.95%), 니오브에톡시드(Nb(OC2H5)5, 99.95%), 및 2-에틸헥산산(C7H15COOH, 99%)를 사용하고, 크실렌을 용매로서 사용하였다. 용매로서는 방향족 탄화수소나 알코올 및 에스테르를 사용할 수 있다. 이들 출발물질을 제조하기 위한 플로우 챠트를 제4도에 나타낸다.
최종적 화합물중의 금속 몰%를 기본으로, 각 금속에 대해 전구체의 필요한 무게를 측정함으로써 이 공정을 개시하였다. 어느 경우, 예를 들면 비스무트 전구체를 사용하는 경우에는 열분해중의 비스무트 산화물의 기화를 보상하기 위해 과량의 전구체를 가하였다. 2-에틸헥산산을 가하여 Ta 에톡시드 및 Nb 에톡시드를 에틸헥사노에이트로 변환하여 이들 전구체의 스트론튬에틸헥사노이이트 및 비스무트에틸헥사노에이트에 대한 용해도를 높혔다. 이 산을 탄탈에톡시드 및 니오브에톡시드중에 충분한 양을 가하여 이 변환을 완성하였다. 가하는 용매(크실렌)의 중량/체적은 최종 전구체의 필요한 농도에 따라 정해졌다. 제1단계(제4도 참조)에서는 소정량의 탄탈에톡시드 및 니오브에톡시드를 미리 측정한 양의 2-에틸헥산산에 가하였다. 이 용액을 100∼120℃에서 30분간 교반하여 금속 에톡시드로부터 금속 헥사노에이트로의 변환을 달성하였다. 냉각후, 화학양론양의 스트론튬-2-에틸헥사노에이트를 가하고, 이 용액을 125∼140℃에서 교반하였다. 그후, 비스무트-2-에틸헥사노에이트 전구체를 가하였다. 이 섹션에서 후술하는 바와 같이 50% 과잉의 전구체를 가하면 막에 양호한 강유전성이 부여될 수 있다는 것이 판명되었다. 얻어진 용액을 130∼150℃에서 10∼20시간 교반하여 상기 전구체의 완전한 혼화성을 확인하였다. 그후 0.45㎛의 필터를 사용하여 이 혼합물을 여과하여 용액중에 불순물로서 존재할 수 있는 모든 종류의 입자를 제거하였다. 이 농축된 전구체 용액중에 용매인 크실렌을 가하고, 이 용액의 농도를 0.1몰/리터로 하였다.
그후, 0.1몰/리터 용액을 3인치의 Si/SiO2/Ti/Pt 웨이퍼상에 스핀코팅함으로써 이들 고용체로 된 박막을 제조하였다. 이 공정에서는 코팅마다 형성되는 막두께를 전구체의 농도, 회전속도, 및 회전시간에 의해 제어한다. 또 스핀 코팅·소성 공정을 수회 반복하여 소망의 막 두께를 얻을 수 있다. 이 특정의 실시예에서는 1분당 1500∼2000회전(rpm)의 속도로 회전시킨 기판에 전구체 용액의 소적을 적하하였다. 웨이퍼는 상온상압에서 합계20∼40초간 회전시켰다. 그후, 이 웨이퍼를 220∼250℃에서 1∼3분간 소성하여 이들 막으로부터 유기물을 확실하게 제거하였다. 이 스핀소성공정을 수회 반복하여 서로 다른 두께를 갖는 막을 얻었다. 이들 막두께는 주사형 전자현미경법 및 각도 가변분광 타원편광법(VASE)에 의해 별개로 결정하였다. 일례로서, 각종 스핀 소성 코팅 싸이클을 행하여 얻어진 SrBi2Ta2O9(SBT) 및 SrBi2Nb2O9(SBN)막의 두께를 표1 및 표2에 나타냈다. 그후, 산소 분위기하, 온도 750℃에서 3시간동안, 종래의 투브형 노를 사용하여 이들 박막을 함유하는 웨이퍼를 어닐링하였다. 이 열처리에 의해 막중 어떠한 종류의 용매 및 구성 원소도 제거하고, 밀도가 높은 막을 형성하였다. 이 어닐링 공정은 막의 결정화를 위해 행하였다. 이 공정에 의한 결정화는 막중의 세공이 부서지는 소결 메카니즘에 의해 달성되고, 이와같이 하여 밀도가 높은 막이 얻어진다. 이 열처리공정은 공기중에서, 또는 산소, 질소, 아르곤이나 기타 불활성 가스중 적어도 하나를 포함하는 제어된 분위기중에서 행해도 좋다.
강유전체 박막의 미세 구조, 조성 및 결정상은 소자의 특성을 결정적으로 제어한다. 따라서, Si/SiO/Ti/Pt 기판상에 퇴적된 SrBi(TaNb)O(SBTN)막의 특성을 우선 그 광학적 특성, 미세 구조, 조성 및 결정상의 각각에 대해 분광 타원편광법, 주사형 전자현미경(SEM)법, x선광전자분광(XPS)법, 에너지-분산형 분광(EDS)법, 및 x선회절(XRD)법을 이용함으로써 결정하였다. 각도 가변분광 타원편광법을 이용하여, 퇴적된 막의 두께 및 광학 상수를 결정하였다. 타원편광각 델타 및 압력(psi)를 입사각 70°,75° 및 80°에서의 파장(250㎚∼1000㎚)의 함수로서 측정하였다. 코시(Cauchy) 분산 관계를 추정하고 막 두께 및 막의 굴절률을 계산하는데 사용하였다. 750℃에서 3시간 어닐링한 SBT막 및 SBN막에 대한 파장의 함수로서의 굴절률 및 소광 계수의 플로트를 제5도 및 제6도에 나타냈다. 이들의 막두께를 약 200㎚로 결정하였다. 얻어진 굴절률은 대응하는 벌크 화합물에 대해 관찰한 굴절률에 근접해 있기 때문에 매우 양호한 막층전밀도를 표시하고 있다. 이것을 주사형전자현미경법을 이용하여, 막의 표면 형태를 관찰함으로써 다시 확인 되었다. 제7도 및 제8도는 각각 750℃에서 3시간 어닐링한 SBT막 및 SBN막으로부터 얻어진 전형적인 SEM현미경사진을 나타내고 있다. 이들 막에는 균열이 없고, 고밀도의 균일한 미세 구조를 나타냈다. 이상과 같은 조건하에서 어닐링한 SBT막 및 SBN막의 평균 입자크기는 약 0.2㎛이었다. 이들 막의 조성은 EDS법(막의 벌크) 및 XPS법(막의 표면)을 이용하여 결정되었다. 50%과잉의 비스무트를 가하고, 온도 750℃에서 3시간 어닐링한 SBT막상에 얻어진 결과를 표3에 나타냈다. 이들의 결과로부터 알수 있는 바와같이, 얻어진 결과와 예상한 조성간에는 충분한 일치가 보여진다. 이는 다성분계 막의 퇴적에 MOD공정을 이용하는 주요한 이점 중 하나이다. 이들 막의 최종 조성은 전구체의 화학양론양 및 특성에 밀접하게 관련되어 있다. 이 특정의 실시예에서 사용한 출발물질을 조성제어상의 요건을 만족하고 있다.
X선회절분석을 행하여 이와같은 퇴적 조건하에서 형성된 상을 결정하였다. 제9도는 400℃, 600℃, 650℃ 및 750℃에서 3시간 어닐링한 SBT막으로부터 얻어진 회절패턴을 나타내고 있다. 이 XRD 데이터로부터 알 수 있는 바와같이, 400℃에서 어닐링한 이들 막은 비정질이었다, 결정상의 형성은 600℃에 가까운 온도에서 개시하고, 750℃에 가까운 온도에서 완료하였다. 이 데이터로부터 알 수 있는 바와같이 750℃에서 어닐링한 막은 (115),(200),(00-10),(220),(20·10) 및 (315)면에서 강한 회절 피크를 나타내고 있다. 어닐링 온도가 750℃인 경우 1시간 어닐링한다.
최종적으로는, 막의 강유전 특성 및 열화특성이 막의 실용적 적용성을 결정한다. 이 특정의 실시예에서는 강유전체 커패시터에 있어서 비휘발 메모리로의 적용성을 시험하였다. Pt전극을 갖는 막의 히스테리시스 특성은 표준적 RT66A 강유전체 시험장치(라디안트 테크놀로지제)를 사용하여 측정되었다. 상부 전극은 새도우 마스크를 사용하여 RF스퍼터링에 의해 면적 2.1x10 ㎠로 퇴적하였다. 제10도는 전압 5V 인 가시 SBN막의 히스테리시스 특성을 나타내고 있다. 히스테리시스 루프는 이 전압에서 충분히 포화되어 있고, 9μC/㎠의 2Pr값을 얻었다. 이들 막에 대한 피로 시험은 발진기를 통해 입력한 주파수 1㎒의 5V 방형파 a.c. 신호를 이용하여 행하였다. 제11도는 10 싸이클까지 행한 피로 시험의 결과를 나타내고 있다. 이들 막은 이 싸이클을 행할 때까지의 피로를 전혀 나타내고 있지 않고, 10 싸이클까지 행한 후에도 분극의 손실은 잘해야 4%에 지나지 않고 무시할 수 있는 값이다. 제12도에 나타낸 바와같이, 피로시험을 행한 후 막의 히스테리시스 특성을 측정함으로써 이것을 확인하였다. 이들 막의 히스테리시스 특성은 피로시험을 행하기 전과 행한후에 유사하였다. 이들 막에 대한 누전류 밀도의 값을 인가전압의 함수로서 측정하였다. 5V의 전압을 인가한 때에, 이들 막은 2x10 A/㎠의 누전류 밀도를 나타냈다.
본 발명에 따른 층상구조 산화물이 선행 기술에 의해 제조한 물질보다도 훨씬 우수하다는 것을 이들 결과로부터 확실히 알 수 있다. 본 발명의 공정은 소자에 적용할 수 있는 만큼 질높은 강유전성을 갖는 층상구조 산화물 박막을 제조할 수 있는 신규한 방법을 제공한다. 이상, 도면을 참고로 하면서 기재한 특성의 실시예는, 어디까지나 예시를 목적으로 한 것이고, 첨부된 특허청구의 범위에 기재하는 발명을 한정하는 것은 아니다. 예를들면, 본 발명의 공정은 강유전체 비휘발성 랜덤액세스 메모리에 적용하기 위해 질높은 층상구조 산화물에 의한 박막의 제조에도 사용할 수 있다. 이 공정을 압전성, 초전성, 전기광학적 장치등을 위해 타의 용도로, 이들 물질을 제조하기 위해서도 적용할 수 있다. 이 공정은 본 발명에서 특정적으로 기재한(커패시터)이외의 구조(서로 다른 크기의 것일 수 있슴)에 이들 물질을 퇴적시키기 위해서도 적용할수 있다. 또, 이 공정을 수정하여 다시 추가 공정을 행할 수도 있다. 그러나, 본 발명의 기본 개념은 그 경우도 동일하다.

Claims (13)

  1. 알콕시드, 카르복실레이트 혹은 아세틸아세토네이트 또는 이들 조합물 형태의 층상구조 산화물의 금속 원소의 혼합물과 용매를 함유하는 전구체 용액을 제조하는 단계; 전구체 용액을 기판상에 도포하여 박막을 형성하는 단계; 박막을 갖는 기판을 일정시간 소성하여 박막으로부터 상기 용액을 제거하는 단계; 및 박막을 갖는 기판을 일정시간 가열하여 결정질 박막층상 구조 산화물 물질을 형성하는 단계를 포함하는, 화학용액 퇴적에 의해 강유전체 층상 구조 산화물 박막을 기판상에 퇴적하는 방법.
  2. 제1항에 있어서, 강유전체 층상구조 산화물이 다음 화합물로 구성된 군으로부터 선택되는 방법;
    AnBi3Tin+1RO3n+9,
    ABi2R2O9,
    Bi2n+2Ti4-nO12-n,
    An+1Bi4Tin+4O15+3n, 및 이들의 조합물.
    상기식에서, A는 Ca, Pb, Sr 또는 Ba이고; R은 Nb 또는 Ta이고; n은 0 또는 1이다.
  3. 제2항에 있어서, Nb에 대한 Ta의 비가 0.4인 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 기판이 (1) Si, SiO2피복 Si, GaAs 및 이들의 조합물로 구성된 군으로부터 선택된 화합물로 이루어진 반도체; (2) 사파이어, ZrO2, MgO, SrTiO3, BaTiO3, PbTiO3및 이들의 이들의 조합물로 구성된 군으로부터 선택된 화합물로 이루어진 단결정 절연체; (3) 복잡한 집적회로; 및 (4) 이들의 조합물로 구성된 군으로부터 선택되는 방법.
  5. 제1항에 있어서, 전구체의 제조가 가수분해 공정 및 축합공정을 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 용매가 알코올, 방향족 탄화수소, 및 이들의 조합물로 구성된 군으로부터 선택되는 방법.
  7. 제1항에 있어서, 전구체가 층상구조 산화물 물질의 1 또는 그 이상의 금속원소를 1-80%과량 함유하는 것을 특징으로 하는 방법.
  8. 제4항에 있어서, 전구체가 스핀, 침지, 분무, 도포 및 이들을 조합한 공정으로부터 구성된 군으로부터 선택된 공정에 의해 기판에 도포되는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 소성 단계가 50 내지 250℃에서 행해지는 것을 특징으로 하는 방법.
  10. 제1항에 있어서, 가열 단계가 500 내지 850℃에서 행해지는 것을 특징으로 하는 방법.
  11. 제1항에 있어서, 가열 단계가 공기중에서나, 산소, 질소, 아르곤, 기타 불활성가스 및 이들의 조합물로 구성된 군으로부터 선택된 분위기를 포함하는 제어된 분위기에서 행해지는 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 시간이 1초 내지 20시간인 것을 특징으로 하는 방법.
  13. 제1항에 있어서, 층상구조 물질이 SrBi2(TaxNb2-x)O9(0x2)의 고용체에 속하고, 전구체가 스트론튬-2-에틸헥사노에이트(Sr(C7H15COO)2, 99.8%), 50% 과잉량의 비스무트-2-에틸헥사노에이트(Bi(C7H15COO)3, 99%), 탄탈 에톡시드(Ta(OC2H5)5, 99.95%), 니오브 에톡시드(Nb(OC2H5)5, 99.95%), 및 2-에틸헥산산(C7H15COOH, 99%)이고 용매가 크실렌이며, 기판이 Si/SiO2/Ti/Pt이고, 전구체를 기판에 도포하는 방법이 스핀코팅이며, 소성 온도가 250℃이며, 소성 시간이 3분이고, 가열온도가 750℃이며, 그리고 가열시간이 1시간인 것을 특징으로 하는 방법.
KR1019950007176A 1994-09-02 1995-03-31 층상구조 산화물의 화학용액 처리방법 KR0156044B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30017794A 1994-09-02 1994-09-02
US8/300,177 1994-09-02

Publications (2)

Publication Number Publication Date
KR960010912A KR960010912A (ko) 1996-04-20
KR0156044B1 true KR0156044B1 (ko) 1999-02-18

Family

ID=23158027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007176A KR0156044B1 (ko) 1994-09-02 1995-03-31 층상구조 산화물의 화학용액 처리방법

Country Status (2)

Country Link
JP (1) JPH08111411A (ko)
KR (1) KR0156044B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012088A (ko) * 1996-07-24 1998-04-30 이데이 노부유끼 층상 결정 구조 산화물 및 그 제조 방법
KR100665263B1 (ko) * 2005-07-22 2007-01-09 삼성전기주식회사 복합금속산화물 유전체막 제조방법 및 복합금속산화물유전체막
KR100932705B1 (ko) * 2007-10-23 2009-12-21 한밭대학교 산학협력단 유전체 도파관 필터 및 그 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2351607A1 (en) 1998-11-27 2000-06-08 Rohm Co., Ltd. Method of forming inorganic compound solid and method of manufacturing semiconductor device employing the same
CN100441543C (zh) * 2000-06-21 2008-12-10 精工爱普生株式会社 一种陶瓷膜的制造方法
JP4604414B2 (ja) * 2001-07-18 2011-01-05 ソニー株式会社 強誘電体型不揮発性半導体メモリ及びその製造方法
KR100399606B1 (ko) * 2001-08-29 2003-09-29 학교법인 포항공과대학교 유기금속 화학증착법에 의한 피젯티 박막의 제조방법
EP2520692A3 (en) 2011-05-06 2014-08-13 Seiko Epson Corporation Precursor Solution for Piezoelectric Films, Method for Manufacturing the same, and Method for Manufacturing Piezoelectric Film
CN110246689B (zh) 2018-03-09 2022-05-24 三星电子株式会社 陶瓷电介质及其制造方法和陶瓷电子组件及电子设备
CN115206680A (zh) * 2022-07-14 2022-10-18 江苏箬竹智能科技有限公司 一种高效无疲劳固态储能薄膜电容器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012088A (ko) * 1996-07-24 1998-04-30 이데이 노부유끼 층상 결정 구조 산화물 및 그 제조 방법
KR100665263B1 (ko) * 2005-07-22 2007-01-09 삼성전기주식회사 복합금속산화물 유전체막 제조방법 및 복합금속산화물유전체막
KR100932705B1 (ko) * 2007-10-23 2009-12-21 한밭대학교 산학협력단 유전체 도파관 필터 및 그 제조방법

Also Published As

Publication number Publication date
KR960010912A (ko) 1996-04-20
JPH08111411A (ja) 1996-04-30

Similar Documents

Publication Publication Date Title
US5614018A (en) Integrated circuit capacitors and process for making the same
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
US5817170A (en) Low temperature seeding process for ferroelectric memory device
US5434102A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US5757061A (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
KR100442543B1 (ko) 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
Wang et al. Lead-based titanate ferroelectric thin films fabricated by a sol–gel technique
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
US6528863B1 (en) Perovskite-containing composite material, method of manufacturing said material, electronic component and module
Pontes et al. Preparation of Pb (Zr, Ti) O3 thin films by soft chemical route
KR19990006318A (ko) 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
Yeh et al. The growth behavior of Pb0. 95La0. 05 (Zr0. 7Ti0. 3) 0.9875 O3 films on silicon substrates synthesized by pulsed laser deposition
US5620739A (en) Thin film capacitors on gallium arsenide substrate and process for making the same
EP0699343B1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
Vijayaraghavan et al. Structural and electrical properties of sol-gel synthesized PLZT thin films
Adem Preparation of BaxSr1-xTiO3 thin films by chemical solution deposition and their electrical characterization
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
Lakeman et al. Crystallization behavior and improved properties for sol-gel derived PZT and PLZT thin layers processed with a lead oxide cover coating
EP1195799A1 (en) High pressure process for the formation of crystallized ceramic films at low temperatures
Yoon et al. Fabrication and characterization of ferroelectric oxide thin films
Bukowski et al. Preparation and characterization of sol-gel derived Bi/sub 4/Ti/sub 3/O/sub 12/thin films
Hong et al. Microstructural Investigation of Ba,„Sr,„TiO,(BST) Thin Films on

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130703

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140526

Year of fee payment: 17