JP3436617B2 - 強誘電体薄膜の製造方法 - Google Patents

強誘電体薄膜の製造方法

Info

Publication number
JP3436617B2
JP3436617B2 JP21077495A JP21077495A JP3436617B2 JP 3436617 B2 JP3436617 B2 JP 3436617B2 JP 21077495 A JP21077495 A JP 21077495A JP 21077495 A JP21077495 A JP 21077495A JP 3436617 B2 JP3436617 B2 JP 3436617B2
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric
manufacturing
temperature
layered structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21077495A
Other languages
English (en)
Other versions
JPH0873222A (ja
Inventor
ビー． デスー セシュ
タオ ウェイ
ペン シェン−シュン
リ ティンカイ
ツー ヨンフェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/300,339 external-priority patent/US5478610A/en
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH0873222A publication Critical patent/JPH0873222A/ja
Application granted granted Critical
Publication of JP3436617B2 publication Critical patent/JP3436617B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Insulating Materials (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜形態の強誘電体
層状構造酸化物の分野に関連し、有機金属化学気相成長
プロセスを用いて同酸化物を製造する方法に関連する。
このような物質は、キャパシタ、不揮発メモリ、セン
サ、ディスプレイ、およびトランスデューサなどの強誘
電体素子に適用される。
【０００２】
【従来の技術】強誘電体物質は、自発分極を有すること
を第一の特徴とし、その分極方向は、電界によって反転
することができる。それに加えて、これらの物質は、キ
ャパシタ、誘電体共振器、熱センサ、トランスデュー
サ、アクチュエータ、不揮発メモリ、光導波路、および
ディスプレイなどの多種多様な装置に適用される独特の
誘電特性、焦電特性、圧電特性、および電気光学特性を
呈する。しかしながら、このようなさまざまな装置に適
用するためには、強誘電体物質を薄膜形態で製造し、そ
れによって上記多様な特性を活用して、そのような薄膜
構造の設計の自由度を増すことが有効である。
【０００３】さまざまな装置に適用するためには、強誘
電体のバルク特性を薄膜形態において達成することが求
められるので、化学量論比、結晶化度、密度、ミクロ構
造、および結晶配向などの薄膜が呈する各種特性を最適
化することができる堆積技術を用いることが必要とな
る。現在までにさまざまな堆積技術が用いられてきては
いるが、比較的低温の条件下で各種特性を制御した上で
膜を成長させる技術は今なお研究途上の段階にあり、そ
のため、この目的を達成するためにいくつかの技術が目
下開発されつつある。一般に、薄膜堆積技術は大きく以
下の二つのカテゴリーに分類することができる。即ち、
（１）物理気相成長（ＰＶＤ）および（２）化学的プロ
セス（"The Materials Science of Thin Films", Milto
n Ohring,Academic Press, 1992; S.L. Swartz, IEEE T
ransactions on Electrical Insu-lation, 25(5), 199
0, 935; S.B. Krupanidhi, J. Vac. Sci. Technol. A,
10(4),1992, 1569を参照）。この化学的プロセスはさら
に二つのサブグループに分類される。即ち化学気相成
長、ならびにゾルゲルおよび有機金属分解（Metalorgan
icDecomposition: MOD）を包含するウェット化学プロセ
スである。ＰＶＤ技術の中で、最も一般に用いられてい
る強誘電体薄膜堆積方法は、 電子ビーム蒸着、ｒｆダ
イオードスパッタリング、ｒｆマグネトロンスパッタリ
ング、ｄｃマグネトロンスパッタリング、イオンビーム
スパッタリング、分子線エピタキシ、およびレーザーア
ブレーションである。ＰＶＤ技術は通常１０-5Torrを越
える高真空を必要とする。ＰＶＤ技術の利点としては、
（１）ドライプロセスで、（２）純度および清浄度が高
く、かつ（３）半導体集積回路プロセスと互換性がある
点が挙げられる。その反面、これらの利点も、（１）ス
ループットが低く、（２）堆積速度が低く、（３）化学
量論的制御が困難であり、（４）堆積後のアニーリング
が高温で行われ、かつ（５）装置の費用が高いという欠
点により相殺されてしまう。
【０００４】薄膜堆積技術としてゾルゲルプロセスおよ
びＭＯＤプロセスが普及しているのは、それらのプロセ
スが簡略であるからである。さらに、それらのプロセス
によれば、分子レベルが均一な膜が得られ、スループッ
トが高く、組成制御に優れ、しかも真空が必要でないた
めに主要な費用も安いという利点が得られる。その反
面、強誘電体薄膜に対してこれらのプロセスを適用する
と、堆積後のアニーリング中の膜の完全度に問題があ
り、また、汚染の問題があるので、半導体プロセスと互
換性がないという問題を呈する。
【０００５】上述したすべての技術の中でも、有機金属
化学気相成長（ＭＯＣＶＤ）技術が将来最も有望である
と思われる。なぜなら、この技術によれば、装置の構造
が単純化され、均一性に優れた膜が得られ、組成制御が
容易で、膜の密度・堆積速度が共に高く、段差被覆性も
極めて良好であり、しかも大規模なプロセスが可能であ
るというさまざまな利点が得られるからである。ＭＯＣ
ＶＤ技術により得られる優れた段差被覆性は、他のどの
技術でも得られない。また、ＭＯＣＶＤ技術により達成
できることが実証されている純度、制御性、および精度
は、分子線エピタキシ（ＭＢＥ）技術によるものと肩を
並べるものである。さらに重要なことは、新規な構造を
容易かつ正確に成長させることができる点である。ＭＯ
ＣＶＤ技術によれば、超薄膜多層構造、あるいは原子的
に急峻な界面のいずれかを用いているあらゆる種類の装
置を製造することができる。それに加えて、同一の原料
から異なる組成物を製造することもできる。
【０００６】現在ＭＯＣＶＤ技術によって、その効果を
実証すべく製造・開発が進められている強誘電体素子と
しては、焦電性検出器、超音波センサ、表面弾性波素
子、およびいくつかの電気光学素子が挙げられるが、近
年の強誘電体薄膜研究活動への最大の刺激となっている
ものは、 不揮発メモリの商品化への大きな需要であ
る。前述したように、強誘電体物質は、印加電界を反転
することによって反転することができる自発分極を有す
ることを特徴とする。この物質における分極は、印加さ
れた電界によってヒステリシスを示す。即ち、ゼロ電界
においては、図１に示すように、安定な二つの等価な分
極状態、＋Ｐrまたは−Ｐrが存在する。 このような特
徴を有するので、電気的に反転可能な、強誘電体キャパ
シタ（金属−強誘電体−金属）構造を有する双安定素子
が実現される。これら二つの状態のいずれかをコンピュ
ータメモリ中に「１」または「０」として符号化するこ
とが可能であり、また素子のこの状態を維持するための
外部からの電界（電力）の印加を必要としないので、こ
の素子を不揮発メモリと見なすことができる。素子のこ
の状態を切り替えるためには、＋Ｅcまたは−Ｅcを越え
る閾値電界（抗電界）が必要である。必要な印加電圧を
低減するためには、強誘電体物質を薄膜化しなければな
らない。強誘電体薄膜キャパシタを現行のＶＬＳＩ中に
集積することによって、はじめて不揮発性ランダムアク
セスメモリ素子が得られる（J.F. ScottおよびC.A. Paz
de AraujoによるScience、246、(1989)、1400-1405を
参照）。不揮発性に加えて、強誘電体ランダムアクセス
メモリは（ＦＲＡＭ）は、スイッチング速度が早く、動
作電圧が低く（５Ｖ未満）、動作温度範囲が広くて、し
かも耐放射線性に優れているというさまざまな利点を有
する。さらにまた、強誘電体薄膜、電極、およびパッシ
ベーション層を別に配置された小型の装置内で堆積する
ことができるので、現行のオンライン方式によるＳｉま
たはＧａＡｓのＶＬＳＩ製造に何らの変更も加える必要
もない。原理的にはＦＲＡＭは、キャッシュメモリ中の
スタティックＲＡＭ（ＳＲＡＭ）、メインシステムメモ
リ中のダイナミックＲＡＭ（ＤＲＡＭ）、およびルック
アップ表中のＥＥＰＲＯＭ（electricalerasable progr
ammable read only memories）の代わりに最終的には用
いることができることになる。
【０００７】
【発明が解決しようとする課題】強誘電体薄膜を用いる
ことによって不揮発性ＲＡＭには大きな潜在的可能性が
あるものの、商品化を妨げているものは、強誘電体素子
の寿命に悪影響を及ぼす疲労、漏れ電流、エージングな
どの劣化問題が深刻であることである。強誘電性酸化物
の特性を劣化させる共通の原因は、物質中に酸素空孔な
どの欠陥が存在することである。疲労の問題について
は、強誘電体の分極状態が繰り返し反転されるにつれ
て、その分極率が低下することに留意すべきである。疲
労が発生する原因（I.K. YooおよびS.B. Desu、 Mat. S
ci. and Eng.、B13、(1992)、319; I.K.YooおよびS.B.
Desu、Phys. Stat. Sol.、a133、(1992)、565; I.K. Yo
oおよびS.B. Desu、J. Int. Mat. Sys.、4、 (1993)、49
0；S.B. DesuおよびI.K. Yoo、J.Electrochem. Soc.、1
40、(1993)、L133を参照）は、酸素空孔の相対的移動、
およびそれらが電極／強誘電体界面（および／または結
晶粒界とドメイン境界）にトラップされることの両方に
ある。これらの欠陥は、（所望の強誘電体相を備えた）
強誘電体膜の加工中に発生し、内因性欠陥および外因性
欠陥の二つに分類することができる。外因性欠陥とは、
加工中に膜の中に混入される不純物であって、プロセス
環境を制御することによって制御可能な不純物である。
内因性欠陥は、以下の二つのタイプに分類することがで
きる。即ち、（ａ）ショットキー欠陥などの化学量論比
を維持している欠陥、および、（ｂ）物質中の化学量論
比を変化させる欠陥の二つである。このような欠陥が形
成される例としては、不揮発メモリに適用すべく最も広
範に研究の進められている強誘電体薄膜材料であるＰｂ
ＺｒxＴｉ1-xＯ3（ＰＺＴ）を用いる場合が挙げられ
る。ＰＺＴなどのペロブスカイト（ＡＢＯ3）強誘電体
中のショットキー欠陥は、以下の準化学的反応式により
表される（Kroger-Vink表記法による）。
【０００８】 ＡA＋ＢB＋３ＯO→ＶA”＋ＶB''''＋３ＶO∞＋ＡS＋ＢS＋３ＯS （１ ） ここで、ＡA、ＢB、およびＯOは、それぞれＡ、Ｂおよ
びＯが占めているサイトを表し、ＶA”、ＶB''''および
ＶO∞は、Ａ、Ｂ、およびＯ原子の空孔を表し、かつ
ＡS、ＢS、およびＯSはそれぞれのショットキー欠陥を
表す。化学量論比を変化させる欠陥の典型的な例として
は、多成分系酸化物質中で一つ以上の揮発性構成元素が
気化するために形成される空孔が挙げられる。ＰＺＴの
場合は、例えば、最低でも６００℃を越える温度での処
理が強誘電体ペロブスカイト相を形成するためには必要
である。しかしながら、ＰｂＯ成分は５５０℃という低
温で早くも気化し始めるために、結果として以下の式に
示すように酸素空孔および鉛空孔が形成される。
【０００９】 ＰｂPb＋ＴｉTi＋ＺｒZr＋３ＯO→ｘＰｂＯ＋ｘＶPb”＋ｘＶO∞ ＋（１−ｘ）ＰｂPb＋ＴｉTi＋ＺｒZr＋（１−ｘ）ＯO （２ ） 内因性欠陥はまた、強誘電体ドメインのスイッチング中
に膜内で発生する応力によっても生成される。これらの
酸素空孔の相対的な移動、および電極／強誘電体界面
（および／またはグレイン境界とドメイン境界）へのそ
れら空孔のトラップは、強誘電性酸化物の劣化をもたら
す重要な要因であることは定量的に示されている（S.B.
DesuおよびI.K. YooによるJ. Electrochem. Soc.、14
0、(1993)、L133を参照）。この点を説明するために、
疲労が発生する場合を参考にすることができる。前述し
たように、強誘電体薄膜中の疲労は、分極が反転する回
数が増すにつれて生じる分極の低下のことである。外部
から印加されるａ.ｃ.電界（分極の反転を発生させるた
めに必要である）下では、電極／強誘電体界面の不安定
性の結果、酸素空孔はその界面に向かって移動する傾向
がある。最終的に、これらの欠陥は界面にトラップされ
て、構造的ダメージが与えられる。このため、物質中の
分極が低下する結果となる。
【００１０】疲労やその他の劣化の問題を克服するため
に、可能な解決策が二つ考えられる。第一の解決策は、
電極／強誘電体の界面の性質を変化させることにより、
トラップする傾向を低下させることである。酸素空孔の
トラップを最小限にとどめることができるＲｕＯ2など
のセラミック電極を備えた多層電極構造は、強誘電性酸
化物中の疲労の問題を最小限度にとどめるために用いら
れている（米国特許出願第08/104,861号 (Multilayer E
lectrodes for Ferroelectric Devices、1993年8月10日
出願)を参照。この特許出願の内容は本願も参考として
いる）。第二の解決策は、欠陥密度の制御を包含する。
外因性の点欠陥濃度は不純物濃度を低下させるか、不純
物の補償を行うことにより最小限にとどめることができ
る。ＬａおよびＮｂのドーピングは、空孔を補償するこ
とによりＰｔ電極の上のＰＺＴ薄膜の疲労速度を低減す
る技術として知られている（S.B. Desu、D.P. Vijayお
よびI.K. YooによるMat. Res. Soc. Symp.、335 (199
4)、53を参照）。内因性欠陥濃度を最小限にとどめるた
めの方策としては、例えば、本質的に欠陥形成エネルギ
ーが高い化合物の選択、および強誘電性を呈する副格子
中に揮発性成分を有さない化合物の選択が挙げられる。
したがって、疲労やその他の劣化の問題を克服するため
のまた別の方策として、強誘電性を呈する副格子中に揮
発性成分を含有しない強誘電体化合物の使用を挙げるこ
とができる。このような採用基準を満たしている層状構
造強誘電性酸化物は、数多く知られている。
【００１１】かつては、層状構造酸化物は、強誘電体素
子に適用しうる候補として真剣に見なされてはいなかっ
た。層状構造材料であるＢｉ4Ｔｉ3Ｏ12をスイッチング
メモリに適用されるトランジスタ上のゲート材料として
用いる試みがなされた（S.Y.WuによるIEEE Transaction
s on Electron Devices、1974年8月、499-504頁を参
照）。しかしながら、その素子は劣化が早いので、メモ
リに適用するには適さないものであった（S.Y. Wuによ
るFerroelectrics、1976、Vol.11、379-383頁を参
照）。層状構造酸化物を用いた実用的素子を開発しよう
としても、そのような材料からなる質の高い薄膜を堆積
することが不可能であるため、その成功が阻まれてきた
のだと信じられている。
【００１２】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、層状構造酸化物によ
る強誘電体薄膜を製造する信頼性の高い堆積プロセスを
提供することにある。
【００１３】
【課題を解決するための手段】本発明の強誘電体薄膜の
製造方法は、有機金属化学気相成長により基板上に、層
状構造を有する酸化物の強誘電体である強誘電体層状構
造酸化物からなる薄膜を堆積する方法であって、該基板
を化学気相成長リアクタにおいて減圧下に維持する工程
と、該基板を該化学気相成長リアクタにおいて加熱する
工程と、有機金属前駆体を気化させる工程と、該前駆体
の蒸気および／または希釈ガスを、キャリアガスあるい
は酸化剤の一方、またはその両方により該化学気相成長
リアクタへと転送する工程と、該蒸気を第１の温度で分
解する工程と、該蒸気を該第１の温度よりも高い第２の
温度で分解し、強誘電体層状構造酸化物からなる薄膜を
該基板上に形成する工程とを包含し、 前記強誘電体層
状構造酸化物は以下に示す化合物の少なくとも一つであ
り、 Ａ n Ｂｉ 3 Ｔｉ n+1 ＲＯ 3n+9 ＡＢｉ 2 Ｒ 2 Ｏ 9 Ｂｉ 2n+2 Ｔｉ 4-n Ｏ 12-n Ａ n+1 Ｂｉ 4 Ｔｉ n+4 Ｏ 15+3n ここで、ＡはＣａ、Ｐｂ、Ｓｒ、またはＢａであり、Ｒ
はＮｂまたはＴａであり、かつｎ＝０または１であり 、
そのことにより上記目的が達成される。
【００１４】
【００１５】前記第１の温度は、４５０℃から６００℃
の範囲であってもよい。
【００１６】前記第２の温度は、５５０℃から７００℃
の範囲であってもよい。
【００１７】前記強誘電体層状構造酸化物は、ＳｒＢｉ
2（ＴａxＮｂ2-x）Ｏ9の組成（ここでｘは、０から２の
範囲である）を有してもよい。
【００１８】前記前駆体は、前記層状構造酸化物膜中に
含有される元素のアルキル、該層状構造酸化物膜中に含
有される元素のアルコキシド、該層状構造酸化物膜中に
含有される元素のβ−ディケトネート、該層状構造酸化
物膜中に含有される元素のメタロセン、または該層状構
造酸化物膜中に含有される元素のアルキル、アルコキシ
ド、β−ディケトネート、およびメタロセンのうち少な
くとも二つの組み合わせであってもよい。
【００１９】前記前駆体は、バリウム成分に対するＢａ
−テトラメチルヘプタジオン、Ｂａ−ヘキサフルオロア
セチルアセトネート、Ｂａ−ペンタメチルシクロペンタ
ジエニル、または、Ｂａ−ヘプタフルオロジメチルオク
タジオン、ストロンチウム成分に対するＳｒ−テトラメ
チルヘプタジオン、Ｓｒ−ヘキサフルオロアセチルアセ
トネート、または、Ｓｒ−ヘプタフルオロジメチルオク
タジオン、ビスマス成分に対するＢｉ−テトラメチルヘ
プタジオンまたはトリフェニルビスマス、タンタル成分
に対するＴａ−エトキシド、Ｔａ−メトキシド、Ｔａ−
テトラエトキシアセチルアセトネート、Ｔａ−ｎ−ブト
キシド、または、Ｔａ−トリフルオロエトキシド、およ
びニオブ成分に対するＮｂ−エトキシドまたはＮｂ−テ
トラメチルヘプタジオンであってもよい。
【００２０】前記前駆体の全ては溶媒に溶解され前駆体
溶液を形成し、該溶媒は、芳香族炭化水素、環状炭化水
素および鎖状炭化水素の内の１つまたは混合物であって
もよい。
【００２１】前記溶媒は、テトラヒドロフラン（Ｃ4Ｈ8
Ｏ）、イソプロパノール（Ｃ3Ｈ7Ｏ）およびテトラグラ
イム（Ｃ10Ｈ22Ｏ5）のモル比が８：２：１であっても
よい。 前記基板は、Ｓｉ、ＳｉＯ2被覆のＳｉ、ある
いはＧａＡｓの少なくとも一つから構成される半導体、
サファイア、ＺｒＯ2、ＭｇＯ、ＳｒＴｉＯ3、ＢａＴｉ
Ｏ3、あるいはＰｂＴｉＯ3の少なくとも一つから構成さ
れる単結晶絶縁体、または複雑な集積回路の少なくとも
一つであってもよい。
【００２２】Ｐｔ、Ａｌ、Ａｕ、あるいはＰｄを含有す
る金属電極、ＭＯx（０＜ｘ＜２）（ここで、ＭはＲ
ｕ、Ｒｈ、Ｉｒ、Ｏｓ、Ｒｅあるいはランタンストロン
チウムコバルト塩である）を含有する導電性酸化物電
極、ＴｉＮあるいはＺｒＮを含有する導電性窒化物電
極、およびＹＢａ2Ｃｕ2Ｏ7-xあるいはＢｉ2Ｓｒ2Ｃａ2
Ｃｕ3Ｏ10を含有する超電導性酸化物の少なくとも一つ
を含有する導電性材料により前記基板が被覆されていて
もよい。
【００２３】前記基板および前記被覆膜が接着層により
隔てられていてもよい。
【００２４】前記第２の温度での分解工程の後に、前記
薄膜を６５０℃から７５０℃の範囲の温度でアニールす
る工程と、該薄膜の上に上部電極を堆積する工程と、該
薄膜および該上部電極を７００℃から８００℃の範囲の
温度で、アニールする工程と、をさらに包含してもよ
い。
【００２５】前記減圧は、およそ１０-3Ｔｏｒｒから７
６０Ｔｏｒｒの範囲であってもよい。 前記前駆体は、
バブラー中で６０℃から２５０℃の範囲の温度で気化さ
れてもよい。
【００２６】前記前駆体は溶媒中で液体状態に保たれ、
かつ蒸発マトリックス上で６０℃から３００℃の範囲の
温度で気化されてもよい。
【００２７】前記酸化剤は、酸素および窒素酸化物の少
なくとも一つであってもよい。
【００２８】前記酸化剤は、前記化学気相成長リアクタ
に２００から２０００ｓｃｃｍの範囲で流入してもよ
い。
【００２９】前記キャリアガスは、窒素および不活性ガ
スの少なくとも一つであってもよい。
【００３０】前記キャリアガス、該キャリアガスの混合
物、および前記原料蒸気は、前記化学気相成長リアクタ
に１から２０００ｓｃｃｍの範囲で流入してもよい。
【００３１】前記希釈ガスは、窒素および不活性ガスの
少なくとも一つであってもよい。
【００３２】前記リアクタにおける前記蒸気の反応は、
プラズマにより促進されてもよい。
【００３３】前記リアクタにおける前記蒸気の反応は、
紫外線ランプによって促進されてもよい。
【００３４】前記堆積された膜を用いて強誘電体素子を
製造する工程をさらに包含してもよい。
【００３５】前記堆積された膜を用いて不揮発メモリ素
子を製造する工程をさらに包含してもよい。
【００３６】前記堆積された膜を用いてキャパシタ素子
を製造する工程をさらに包含してもよい。
【００３７】前記強誘電体層状構造酸化物は、ＳｒＢｉ
2（ＴａxＮｂ2-x）Ｏ9の組成（ここでｘは、０から２の
範囲である）を有してもよい。
【００３８】前記リアクタの全体が加熱されてもよい。
【００３９】前記基板のみが加熱され、前記リアクタは
低温に維持されてもよい。
【００４０】本発明の強誘電体薄膜の製造方法は、有機
金属化学気相成長により基板上に、層状構造を有する酸
化物の強誘電体である強誘電体層状構造酸化物からなる
薄膜を堆積する方法であって、 該基板を化学気相成長
リアクタにおいて減圧下に維持する工程と、該基板を該
化学気相成長リアクタにおいて加熱する工程と、有機金
属前駆体を気化させる工程と、該前駆体の蒸気および／
または希釈ガスを、キャリアガスあるいは酸化剤の一
方、またはその両方により該化学気相成長リアクタへと
転送する工程と、該蒸気を分解し、強誘電体層状構造酸
化物からなる薄膜を該基板上に形成する工程と、該薄膜
をアニールする工程とを包含し、前記アニール工程は、
前記薄膜を６５０℃から７５０℃の範囲の温度でアニー
ルする工程と、該薄膜の上に上部電極を堆積する工程
と、該薄膜および該上部電極を７００℃から８００℃の
範囲の温度でアニールする工程とからなり、前記強誘電
体層状構造酸化物は以下に示す化合物の少なくとも一つ
であり、 Ａ n Ｂｉ 3 Ｔｉ n+1 ＲＯ 3n+9 ＡＢｉ 2 Ｒ 2 Ｏ 9 Ｂｉ 2n+2 Ｔｉ 4-n Ｏ 12-n Ａ n+1 Ｂｉ 4 Ｔｉ n+4 Ｏ 15+3n ここで、ＡはＣａ、Ｐｂ、Ｓｒ、またはＢａであり、Ｒ
はＮｂまたはＴａであり、かつｎ＝０または１であり、
そのことにより上記目的が達成される。
【００４１】
【００４２】前記蒸気を分解し前記強誘電体層状構造酸
化物の薄膜を前記基板上に形成する前記工程は、該薄膜
を４５０℃から７００℃の範囲の温度で堆積する工程か
らなってもよい。
【００４３】
【００４４】前記強誘電体物質は、ＳｒＢｉ2（ＴａxＮ
ｂ2-x）Ｏ9の組成（ここでｘは、０から２の範囲であ
る）を有してもよい。
【００４５】前記前駆体は、前記層状構造酸化物膜中に
含有される元素のアルキル、該層状構造酸化物膜中に含
有される元素のアルコキシド、該層状構造酸化物膜中に
含有される元素のβ−ディケトネート、該層状構造酸化
物膜中に含有される元素のメタロセン、または該層状構
造酸化物膜中に含有される元素のアルキル、アルコキシ
ド、β−ディケトネート、およびメタロセンのうち少な
くとも二つの組み合わせであってもよい。
【００４６】前記前駆体は、バリウム成分に対するＢａ
−テトラメチルヘプタジオン、Ｂａ−ヘキサフルオロア
セチルアセトネート、Ｂａ−ペンタメチルシクロペンタ
ジエニル、または、Ｂａ−ヘプタフルオロジメチルオク
タジオン、ストロンチウム成分に対するＳｒ−テトラメ
チルヘプタジオン、Ｓｒ−ヘキサフルオロアセチルアセ
トネート、または、Ｓｒ−ヘプタフルオロジメチルオク
タジオン、ビスマス成分に対するＢｉ−テトラメチルヘ
プタジオンまたはトリフェニルビスマス、タンタル成分
に対するＴａ−エトキシド、Ｔａ−メトキシド、Ｔａ−
テトラエトキシアセチルアセトネート、Ｔａ−ｎ−ブト
キシド、または、Ｔａ−トリフルオロエトキシド、およ
びニオブ成分に対するＮｂ−エトキシドまたはＮｂ−テ
トラメチルヘプタジオンであってもよい。
【００４７】前記基板は、Ｓｉ、ＳｉＯ2被覆のＳｉ、
あるいはＧａＡｓの少なくとも一つから構成される半導
体、サファイア、ＺｒＯ2、ＭｇＯ、ＳｒＴｉＯ3、Ｂａ
ＴｉＯ3、あるいはＰｂＴｉＯ3の少なくとも一つから構
成される単結晶絶縁体、または複雑な集積回路の少なく
とも一つであってもよい。
【００４８】Ｐｔ、Ａｌ、Ａｕ、あるいはＰｄを含有す
る金属電極、ＭＯx（０＜ｘ＜２）（ここで、ＭはＲ
ｕ、Ｒｈ、Ｉｒ、Ｏｓ、Ｒｅあるいはランタンストロン
チウムコバルト塩である）を含有する導電性酸化物電
極、ＴｉＮあるいはＺｒＮを含有する導電性窒化物電
極、およびＹＢａ2Ｃｕ2Ｏ7-xあるいはＢｉ2Ｓｒ2Ｃａ2
Ｃｕ3Ｏ10を含有する超電導性酸化物の少なくとも一つ
を含有する導電性材料により前記基板が被覆されてもよ
い。
【００４９】前記基板および前記被覆膜が接着層により
隔てられていてもよい。
【００５０】前記分解工程は、前記薄膜を４５０℃から
６００℃の範囲の第１の温度で堆積する工程と、該薄膜
を６００℃から７００℃の範囲の該第１の温度よりも高
い温度で堆積する工程と、からなってもよい。
【００５１】以下作用について説明する。
【００５２】上述の本発明による強誘電体薄膜の製造方
法は、低温で気化する成分を含まない強誘電体薄膜を製
造することを可能にする。本発明の製造方法によって得
られる強誘電体は層状構造を有する酸化物である。好ま
しくは、上記層状構造酸化物の材料は、ＡnＢｉ3Ｔｉ
n+1ＲＯ3n+9、ＡＢｉ2Ｒ2Ｏ9、Ｂｉ2n+2Ｔｉ
4-nＯ12-n、Ａn+1Ｂｉ4Ｔｉn+4Ｏ15+3nであり、ここで
Ａ＝Ｃａ、Ｐｂ、ＳｒあるいはＢａであり、Ｒ＝Ｎｂあ
るいはＴａであり、かつｎ＝０または１である（E.C.Su
bbaRaoによるJ. Phys. Chem. Solids、23(1962) 665;
B. AurivilliusによるArkiv Kemi、1 (1949) 463; E.C.
SabbaRaoによるJ. Chem. Phys.、 34 (1961) 695; G.A.
Smolenski、V.A. IsupovおよびA.I.Agranovskayaによ
るFiz Tverdogo Tela、3(1961) 895を参照）。これらの
化合物は擬似正方対称性を有し、擬似正方ｃ軸に沿って
（Ｂｉ2Ｏ2）2+層の間にペロブスカイトに類似した単位
が積層した構造を有する。これらの化合物の多数は、自
発分極を呈するその副格子中に揮発性成分を全く含有し
ない。酸素空孔などの欠陥の形成、およびそれによる疲
労などの劣化の問題は、このようにして最小限にとどめ
ることができる。
【００５３】本発明に用いられる物質は、上記すべての
物質に加えて、それらの物質の組み合わせおよび固溶体
を含む。好ましくは、それらの原料物質は層状構造酸化
物元素に対応する元素のアルキル、アルコキシド、β−
ディケトネート、またはメタロセンである。これらの有
機金属化合物は比較的低温で適当な蒸気圧を有するの
で、原料ガスの熱分解が抑制され、有機金属気相成長法
によって強誘電体膜を堆積する過程における組成の変動
を抑制する。
【００５４】また、原料物質を液体状態に保ち、バブラ
ーや直接液体注入システムを用いて気化することによっ
て、原料ガスの熱分解が抑制され、有機金属気相成長法
によって強誘電体膜を堆積する過程における組成の変動
を抑制する。
【００５５】上記の材料を用いて有機金属気相成長法で
強誘電体薄膜を堆積することによって、膜質の優れた強
誘電体薄膜が得られる。
【００５６】本発明に用いられる基板材料は、好ましく
は、Ｐｔ被覆シリコンウエハ（Ｐｔ／Ｔｉ／ＳｉＯ2／
Ｓｉ）、ＲｕＯx被覆シリコンウエハ（ＲｕＯx／ＳｉＯ
2／Ｓｉ）、サファイア、またはＭｇＯである。好まし
くは、素子における金属被覆は、Ｐｔ、ＭＯx（ここで
Ｍ＝Ｒｕ、Ｉｒ、Ｒｈ、Ｏｓなど）、ＹＢＣＯ（イット
リウム−バリウム−銅酸化物）、ＬＳＣＯ（ランタン−
ストロンチウム−コバルト塩）、Ａｕ、Ｐｄ、Ａｌまた
はＮｉである。好ましくは、ＴａのＮｂに対する比率は
０．４程度である。これらの材料を用いることによっ
て、強誘電体素子の特性及び信頼性が向上する。
【００５７】
【発明の実施の形態】有機金属化学気相成長は、適切に
配置された基板上に堆積する不揮発性固体を製造するた
めに、堆積すべき物質からなる揮発性化合物の化学反応
を本質的に包含する。ほとんどすべてのＭＯＣＶＤプロ
セスには、各種有機金属化合物とその他のガスとの共熱
分解プロセスが含まれる。このプロセスは、基本的な化
学気相成長プロセスの一種であり、前駆体、すなわち出
発物質の化学的性格が異なるのみである。このプロセス
の名称が示唆しているように、前駆体物質は有機金属化
合物である。基本的ＭＯＣＶＤプロセスにはいくつかの
種類が存在する。これらの変形プロセスは大きく分け
て、リアクタ中の温度がどのように維持されるかによっ
てホットウォールプロセスおよびコールドウォールプロ
セス、低圧プロセスおよび大気圧プロセス、固体原料ま
たは液体原料の配送システム、ならびに、プラズマＭＯ
ＣＶＤプロセスおよび光促進されたＭＯＣＶＤプロセス
に分類される。
【００５８】有機金属気相成長法を用いた強誘電体薄膜
堆積は、以前から行われていた。しかしながら近年報告
されている堆積物の大半は、チタン酸鉛およびチタン酸
／ジルコン酸鉛などのペロブスカイト型強誘電体である
（米国特許出願第07/999,738号、"Ferroelectric Thin
Films Made by Metalorganic Chemical Vapor Depo-sit
ion"、1992年12月31日出願、M. Okada、K. Tominaga、
T. Araki、S.Katayama、およびY. SakashitaによるJapa
n. J. Appl. Phys.、29(4)、1990、718-722；ならびに
B.S. Kwak、E.P. Boyd、およびA. Erbilによる Appl. P
hys. Lett. 53(18)、1988、1702-1704を参照）。ＭＯＣ
ＶＤ技術を用いて層状構造強誘電体薄膜を製造すること
は成功していない。強誘電体層状構造酸化物からなる膜
を製造する本発明のプロセスは、特定のクラスの層状構
造強誘電体物質（即ち、ＳｒＢｉ2Ｔａ2Ｏ9−ＳｒＢｉ2
Ｎｂ2Ｏ9の固溶体）を用いた特定の強誘電体素子（即
ち、不揮発メモリに適用される強誘電体キャパシタ）の
製造に関連して述べる本発明の特定の実施態様により実
証される。添付の図面ならびに本明細書中に示す本発明
の実施態様はあくまでも実施例に過ぎず、特許請求の範
囲に述べた発明を限定するものと解釈されるべきではな
いことは強調しておきたい。
【００５９】図２は、強誘電体物質が層状構造酸化物で
ある強誘電体キャパシタを示す模式的図である。強誘電
体キャパシタは、シリコン、シリコンチップ上に積層さ
れた二酸化シリコン層、ガリウム砒素、ＭｇＯ、サファ
イアなどを用いることができる基板材料１０の頂面上に
形成される。もちろん、基板１０は、二酸化シリコン
層、ポリシリコン層、イオン注入されたシリコン層を有
するシリコンチップ上に形成された各種回路素子を有す
る多層構造とすることができ、それによって複雑な集積
回路を形成できる。基板の頂面上には、標準的なＰＶＤ
プロセスまたは前述した薄膜堆積用の化学的プロセスの
いずれかを用いて薄い下部電極層１２が堆積される。下
部電極の材料は、Ｐｔ、Ａｕ、Ａｌ、ＰｂまたはＰｄな
どの金属、ＭＯx（０＜ｘ＜２）などの導電性酸化物
（ここで、Ｍ＝Ｒｕ、Ｒｈ、Ｉｒ、ＯｓまたはＲｅ）、
ＴｉＮおよびＺｒＮなどの導電性窒化物、あるいはＹＢ
ａ2Ｃｕ3Ｏ7-x、Ｂｉ2Ｓｒ2Ｃａ2Ｃｕ3Ｏ10などの超電
導性酸化物を用いることができる。必要な場合は、中間
接着層（１１）を設けて下部電極と基板材料との間の接
着度を改善することができる。例えば、Ｓｉ／ＳｉＯ2
基板の上にＰｔを堆積する場合には、ＰｔとＳｉＯ2と
の接着度を高めるために薄いＴｉ中間層が設けられる。
その後、層状構造酸化物である強誘電体物質１３は、後
述する本発明のプロセスに従って下部電極上に堆積され
る。上部電極の材料は、その後、シャドウマスクを介し
て堆積することによって必要な領域上に直接電極を形成
するか、あるいは、この材料をいったん強誘電体膜全面
上に堆積し、適切にマスキングを施した後に、反応性イ
オンエッチング、ウエットエッチング、イオンミリン
グ、プラズマエッチングなどの標準的ＶＬＳＩエッチン
グプロセスのいずれかを用いてエッチングすることによ
って、ウエハ上にキャパシタをいくつか形成する。上部
電極の材料は、ここでも、下部電極に用いられたものと
同一でもよいし、あるいはそれらを組み合わせたもので
もよい。必要な場合には、図３に示すように、バッファ
層１５および１６を、強誘電体層１３と下部電極１２と
の間、および強誘電体層１３と上部電極１４との間にそ
れぞれ追加して積層させることもできる。
【００６０】複雑な酸化膜の積層を達成するためには、
前駆体の選択がＭＯＣＶＤ法において最も重要なステッ
プである。ＭＯＣＶＤ法に用いるのに理想的な前駆体
は、低い気化温度での蒸気圧が高く、分解温度が低く、
気化温度と分解温度との間の「ウィンドウ」が大きく、
前駆体の有機成分から汚染されることがなく、周囲のさ
まざまな環境下で安定であり、しかも毒性を有さないと
いう各種要件をすべて満たさねばならない。本発明で
は、複雑な層状構造膜を成長させるために、さまざまな
型の有機金属化合物を前駆体として用いた。これらの化
合物には、金属アルキル、金属アルコキシド、金属β−
ディケトネート、およびメタロセンが含まれる。これら
の金属酸化物の前駆体の大半は、比較的低温で適当な蒸
気圧を有している。一般に、金属酸化物および金属β−
ディケトネートは、それらのアルキル化合物よりも揮発
性が低いが、取扱いがより容易で毒性もずっと低い。有
機金属前駆体の長所の一つとして、その化学的構造をわ
ずかに変化させることによって、その物理的・化学的特
性を適合させることができる点が挙げられる。例えば、
金属β−ディケトネートの揮発性は、キレート環上のア
ルキル基またはフルオロアルキル基を変えることによっ
て高めることができる。
【００６１】本発明で用いられるホットウォールＭＯＣ
ＶＤ装置４０の模式図を図４に示す。反応チャンバー５
０はステンレス製の管状であり、その内径は７５ｍｍで
ある。反応チャンバー５０は、堆積以前にメカニカルポ
ンプ５２により減圧される。この反応チャンバー５０内
の圧力は、MKS BARTRON圧力センサによりモニターされ
る。このセンサは、１２〜１０-3Torrの範囲の圧力をモ
ニターすることができる。反応チャンバー５０内の温度
は、抵抗加熱型３ゾーン式炉５８により維持される。生
成物および／または何らかの種類の未反応の試薬を濃縮
するために、反応チャンバー５０とメカニカルポンプ５
２との間にコールドトラップ６０が配置される。前駆体
物質は二つの接続配管を有するステンレス製のバブラー
６２中に封入される。一方の配管は手動式のバルブ６６
を備えたステンレス製の配管６４によってリアクタに接
続され、もう一方の配管はマスフローコントローラ７２
を備えたＮ2ガスボンベ７０に接続されている。これら
の前駆体の温度を制御するために、温度制御器を備え、
アルミニウムで覆われたマントルヒータを用いた。堆積
の間、前駆体を±５℃の範囲内で所望の温度に保った。
炉と前駆体バブラーとの間の経路を、加熱用テープによ
って２００〜３００℃の温度に加熱し、前駆体の凝縮ま
たは分解を防止した。図４では、配管の結合されたいく
つかのバブラー、マスフローコントローラおよびガスボ
ンベを備えた装置を示している。
【００６２】図５は、本発明で用いられるコールドウォ
ールＭＯＣＶＤ装置８０を模式的に示す図である。この
リアクタにおいては、基板のみが高温に加熱され、リア
クタの壁は２５０℃程度に維持される。最高９００℃ま
で昇温可能な直径３インチの基板加熱器を用いた。この
基板加熱器の温度は、位置に関係なく８℃の範囲内にあ
り、また、全成長プロセスを通じて時間の経過に伴う温
度変化は、１℃以内であった。ＩＮＣＯＮＥＬ製の基板
ホルダー８４を基板加熱器８２の上に直接配置し、基板
８６を保持するのに用いた。基板の温度は、基板ホルダ
ー８４の中央の内側に配置された熱電対８８によりモニ
ターした。試料を銀のペーストにより基板ホルダーの上
に接着した。銀のペーストは、試料の熱伝導および温度
の均一性を高めるために用いた。原材料混合物の導入口
９０と基板８６との間の間隔は、１．５〜１０ｃｍの範
囲内で変えることができる。バイパスラインおよびバブ
ラー加熱器の構成および制御は、ホットウォール装置の
場合と同様である。本発明において用いられるバブラー
は、直径１．５インチ、高さ６インチの円筒形状であ
る。
【００６３】図４および図５に示した従来のバブラーを
用いると、特に複雑な多成分系酸化物の場合は、化学量
論比を正確に制御することが時には困難になる。多くの
場合、前駆体物質は、昇華温度に近い温度で分解する固
体である。堆積の間、バブラーは試薬を十分に昇華させ
ることができるほどの高温に保たれる。その結果、堆積
中に成長用の試薬の相当量が分解し、組成の変動および
各操作毎の再現性の低下につながる。また、揮発性の原
料試薬を用いることは必ずしも可能ではない。このよう
な欠点に対処するため、本発明では、液体原料配送方法
を用いた。この方法によれば、試薬原料は液体状態に保
たれ（固体の原料については、液体の状態にするために
溶媒を添加する）、蒸発マトリックス構造上で高温で気
化される。その後、気化された原料は、蒸発マトリック
スを通って流れるキャリアガスにより、ＭＯＣＶＤのリ
アクタの熱分解チャンバーへと転送される。本発明の一
部として用いられる液体配送システムを図６に模式的に
示す。所望の薄膜化合物を得るための原料物質は、化学
量論的に混合され、エルレンマイヤーフラスコ１１０の
中に液体状態で保たれる。この原料は、図６に示す一連
の管を通してマスターフレックスエコノミードライブ１
２８（基本的には、液体流量計を備えたポンプである）
によりフラッシュ気化チャンバー１０２へと転送され
る。液体の流量を制御するために、ニードルバルブ１０
４をフローライン中に挿入した。また、このバルブ１０
４は、シリコーンチューブ１０６により原料側の端へと
接続され、かつステンレスチューブ１０８により気化チ
ャンバーの端へと接続されている。原料は、フラスコ１
１０からガラスロッドを通してシリコーンチューブ１０
６へと転送される。気化チャンバー１０２の原料側の端
は、フランジ１１４によってシールされている。液体原
料配送用の経路の働きをするステンレスチューブ１０８
は、フランジ１１４の中に形成された密着ホールを通し
て気化チャンバー１０２中に挿入されている。チャンバ
ー１０２のもう一方の端は、ＭＯＣＶＤのリアクタの熱
分解チャンバーに結合されている。この熱分解チャンバ
ーの温度は、プレヒートチャンバー温度制御器１３２に
よって制御した。気化チャンバー１０２はその全体が加
熱され、その温度は温度制御器１１８を用いて制御し
た。気化された原料を気化チャンバー１０２から熱分解
チャンバーに送り込むために、予め加熱されたキャリア
ガス（Ｎ2）を用いた。キャリアガスの流量は、マスフ
ローコントローラ１３０を用いて制御した。ガスを加熱
するために、キャリアガスをプレヒートチャンバー１２
０を通して送り込んだ。このシステム全体を直接液体注
入（ＤＬＩ）と名付けており、このような原料気化法を
用いて行われるＭＯＣＶＤプロセスは、ＤＬＩ−ＭＯＣ
ＶＤとして知られている。Kirlinによる米国特許第5,20
4,314号を参照。
【００６４】膜を堆積するために、基板を設置し、反応
チャンバーを密閉し、システムを所望の圧力になるよう
に真空排気する。その後、反応チャンバーおよび／また
は基板（ホットウォールおよびコールドウォール）は所
望の温度になるように加熱される。バブラー構造（図４
および図５）を原料物質の気化に用いる場合は、原料バ
ブラーを直接所望の温度になるように加熱する。ＤＬＩ
−ＭＯＣＶＤプロセスを行うことが好ましい場合には、
原料の液体（最終的な化合物中の各元素に対するそれぞ
れの前駆体の化学量論的混合物）は、気化チャンバーへ
と転送され、蒸発マトリックス上で２５０℃程度の温度
で気化され、かつ同じ温度に予め加熱されたキャリアＮ
2ガスにより堆積チャンバーへと運ばれる。堆積開始時
に、窒素キャリアガスを含有する原料蒸気はバイパスラ
インを通して送り込まれる。また、原料蒸気がチャンバ
ー内に逆に拡散するのを最小限にとどめるために、酸素
を反応チャンバーを通して送り込む。酸素は酸化剤とし
ても作用する。酸素の代わりに窒素酸化物を用いてもよ
い。バイパスプロセスは、堆積プロセスを開始する前の
約３分間の間に行われる。バイパスプロセスが終了する
と、バイパスバルブを閉じ、反応チャンバーのメインバ
ルブを開いて堆積を開始する。バブラーあるいはＤＬＩ
システムからの蒸気の流れは、所定の堆積時間の間維持
される。堆積が終了すると、気化チャンバーおよびキャ
リアガスを遮断し、リアクタを基準圧になるように真空
排気した後、空気を充填して大気圧に戻す。試料は、リ
アクタから除去する以前に１００℃よりも低くなるよう
に炉中で冷却される。
【００６５】層状構造酸化物を堆積するのに用いられる
前駆体は、金属アルキル、金属アルコキシド、金属β−
ディケトネート、およびメタロセンのいずれかを用いる
ことができる。例えば、ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9
またはＢａＢｉ2（ＴａxＮｂ2-x）Ｏ9を堆積するための
前駆体は好ましくは、 Ｂａ：Ｂａ（ｔｈｄ）2 （Ｂａ−テトラメチルヘプ
タジオン） Ｓｒ：Ｓｒ（ｔｈｄ）2 （Ｓｒ−テトラメチルヘプ
タジオン） Ｂｉ：Ｂｉ（Ｃ6Ｈ6）3 （Ｂｉ−トリフェニル） Ｔａ：Ｔａ（ＯＣ2Ｈ5）5 （Ｔａ−エトキシド） Ｎｂ：Ｎｂ（ＯＣ2Ｈ5）5 （Ｎｂ−エトキシド） ＤＬＩシステムを用いる場合は、これらの前駆体は、テ
トラヒドロフラン（Ｃ4Ｈ8Ｏ）、イソプロパノール（Ｃ
3Ｈ7Ｏ）およびテトラグライム（Ｃ10Ｈ22Ｏ5）のモル
比が８：２：１の混合物である溶媒を用いてさまざまな
化学量論比で混合される。従来のバブラー法を用いる場
合、各前駆体はバブラー中に充填され、その後、バブラ
ーを加熱して前駆体を気化させる。
【００６６】ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9は、４５０
℃〜８００℃の温度範囲で堆積され得る。堆積温度が高
いほど、堆積速度は高い。しかしながら、堆積温度が６
５０℃よりも高いと、不均一で質の低い膜が基板に堆積
される。質の優れた膜は、６００℃未満の温度で堆積さ
れ得る。低温での堆積の欠点は、堆積速度が遅いことで
ある。従って、２段階堆積方法が利用される。すなわ
ち、最初に低い温度（例えば、４５０℃〜６００℃）で
短時間（例えば、５分）膜を堆積し、次に、高い温度
（例えば、６００℃〜７００℃）で長時間（例えば、３
０〜１２０分）堆積し、所望の厚さの膜を得る。この２
段階堆積方法は１段階堆積方法、例えば、６５０℃で直
接堆積する方法、と比較して、質の優れた膜を生成す
る。キャパシタの応用のためには、強誘電体膜は普通多
結晶材料からできている下部電極上に堆積される。１段
階堆積方法については、堆積温度が高いとき、この多結
晶基板上で、不均一な核生成と、粒界の成長が同時に起
こる。従って、得られる膜は、表面モルフォロジーの荒
い、不均一な結晶構造を有する膜となる。一方、２段階
堆積方法を用いると、第１段階の堆積によって、基板上
に明確な粒界成長を生じることなく、薄い均一な核生成
層を形成する。この均一な核生成層によって、第２段階
の堆積においては、均一な核生成と粒界成長が起こる。
【００６７】優れた強誘電性を有する堆積膜を形成する
もう一つの重要なプロセスは、堆積後のアニーリングで
ある。ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9には、２段階アニ
ーリングが必要である。堆積されたままの膜は、６５０
℃〜７５０℃の範囲の温度で空気又は酸素中でアニール
される。第１アニールの後で、上部電極が強誘電体膜上
に堆積され、第２段階のアニールが行われる。第２段階
のアニールは７００℃〜８００℃の範囲の温度で、空気
又は酸素中で行われる。この工程によって、強誘電体キ
ャパシタの製造が完了する。
【００６８】液体原料搬送方法を用いた典型的なＳｒＢ
ｉ2Ｔａ2Ｏ9のＭＯＣＶＤ膜の堆積条件を表１に示す。
【００６９】
【表１】
【００７０】上述の堆積及び堆積後のアニール処理によ
れば、得られた膜は、鏡のようで、優れた強誘電性を有
する。図７及び９は、MOCVD ＳｒＢｉ2Ｔａ2Ｏ9膜の、
５Ｖでの１．４ｘ１０10サイクルの疲労試験の前後のヒ
ステリシスループをそれぞれ示す。また、図８は、ＭＯ
ＣＶＤ ＳｒＢｉ2Ｔａ2Ｏ9膜の分極の疲労サイクルに
よる変化を示す。試料は、疲労試験前は、Ｐｒ値 ４．
０７μＣ／ｃｍ2 Ｅｃ値 ７３ＫＶ／ｃｍを有した。
図から分かるように、試料は、１．４ｘ１０10サイクル
の疲労試験の後、わずか１％分極が低下したのみであ
る。１．４ｘ１０10サイクルの疲労試験後の無視できる
ような１％の損失は、不揮発メモリに応用するための要
求を確実に満足すると思われる。
【００７１】層状構造酸化物の優れた強誘電性は、図１
０〜図１２により説明することができる。本実施態様に
おいて、これらの図に示している強誘電体膜は、パルス
レーザー堆積（ＰＬＤ）法により堆積されたＳｒＢｉ2
（Ｔａ0.8Ｎｂ1.2）Ｏ9である。下部電極および上部電
極は、スパッタリングされたＰｔである。図１０は、Ｐ
ＬＤによって得られたＳｒＢｉ2（Ｔａ0.8Ｎｂ1.2）Ｏ9
膜の電圧を５Ｖ印加した際のヒステリシス特性を示して
いる。ヒステリシスループはこの電圧で十分に飽和され
ており、１１μＣ／ｃｍ2のＰr値を示しており、６５Ｋ
Ｖ／ｃｍのＥｃ値を示している。これらの膜に対する疲
労試験は、周波数１ＭＨｚの５Ｖ方形波ａ.ｃ.信号を用
いて行った。図１１は、１０9サイクルまで行われた疲
労試験の結果を示している。これらの膜は非常に低い疲
労速度を示している。疲労試験を行った後で測定したヒ
ステリシス特性を図１２に示す。これらの膜のヒステリ
シス特性は、疲労試験を行う前と後とで類似している。
これらの膜に対する漏れ電流密度の値を、印加電圧の関
数として測定した。３Ｖの電圧を印加した時に、これら
の膜は１０-7Ａ／ｃｍ2の漏れ電流密度を示した。これ
らの膜の抵抗の測定結果は、典型的には、１０-12ｏｈ
ｍ−ｃｍのオーダーであった。
【００７２】以上、図面を参照しながら記載した特定の
実施態様は、あくまでも例示を目的としたものであり、
添付の請求の範囲に記載する発明を限定するものと解釈
されるべきものではない。例えば、本発明のプロセス
は、強誘電体不揮発性ランダムアクセスメモリに適用す
るための、質の高い層状構造酸化物による薄膜の製造に
も用いることができる。このプロセスはまた、圧電性、
焦電性、電気光学的素子などのための他の用途で、これ
らの物質を製造するためにも適用されうる。このプロセ
スは、本発明で特定的に記載した（キャパシタ）以外の
構造（異なる大きさのものでありうる）にこれらの物質
を堆積させるためにも適用されうる。また、このプロセ
スを修正してさらに追加的工程を行うこともできる。し
かしながら、本発明の基本概念はその場合も同じであ
る。
【００７３】
【発明の効果】本発明の強誘電体薄膜の製造方法は、低
温で気化しやすい成分を含まない層状構造酸化物からな
る強誘電体薄膜を製造する信頼性の高い堆積プロセスを
提供する。従って、本発明の製造方法によって得られる
強誘電体薄膜を用いることによって、不揮発メモリにお
ける疲労、時間依存性の誘電破壊およびエージングなど
の劣化の問題を克服することが可能となる。
【００７４】本発明の製造方法によって得られる強誘電
体薄膜は優れた特性と信頼性を有しており、キャパシ
タ、不揮発メモリ素子、焦電赤外線センサ、光学表示素
子、光学スイッチ、圧電トランスデューサ、および表面
弾性波素子などの各種素子に適用することができる。
【図面の簡単な説明】
【図１】強誘電体物質の典型的なヒステリシスループを
示す図である。
【図２】典型的な強誘電体キャパシタを示す模式図であ
る。
【図３】バッファ層を備えた強誘電体キャパシタを示す
模式図である。
【図４】本発明の方法に従って強誘電体物質を成長させ
るためのホットウォールＭＯＣＶＤシステムを示す模式
図である。
【図５】強誘電体物質を成長させるためのコールドウォ
ールＭＯＣＶＤシステムを示す模式図である。
【図６】原料物質を気化させるための直接液体注入シス
テムを示す模式図である。
【図７】疲労サイクル前のＭＯＣＶＤ ＳｒＢｉ2Ｔａ2
Ｏ9膜のヒステリシス特性を示す図である。
【図８】ＭＯＣＶＤ ＳｒＢｉ2Ｔａ2Ｏ9膜の分極の疲
労サイクルによる変化を示す図である。
【図９】疲労サイクル後のＭＯＣＶＤ ＳｒＢｉ2Ｔａ2
Ｏ9膜のヒステリシス特性を示す図である。
【図１０】疲労サイクル以前のＰｔ／ＳｒＢｉ2（Ｔａ
0.8Ｎｂ1.2）Ｏ9／Ｐｔキャパシタのヒステリシス特性
を示す図である。ＳＢＴＮ膜は、パルスレーザー堆積法
により堆積した。
【図１１】電圧５Ｖ、周波数１ＭＨｚ（バイポーラ方形
波）の条件でのＰｔ／ＳｒＢｉ2（Ｔａ0.8Ｎｂ1.2）Ｏ9
／Ｐｔキャパシタの疲労のふるまいを示す図である。
【図１２】疲労サイクル後のＰｔ／ＳｒＢｉ2（Ｔａ0.8
Ｎｂ1.2）Ｏ9／Ｐｔキャパシタのヒステリシス特性を示
す図である。ＳＢＴＮ膜は、パルスレーザー堆積法によ
り堆積した。
【符号の説明】
４０ ＭＯＣＶＤ装置 ５０ 反応チャンバー ５８ 抵抗加熱型３ゾーン式炉 ６０ コールドトラップ ６２ バブラー ７２ マスフローコントロラー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シェン−シュン ペン アメリカ合衆国 バージニア 24060, ブラックスバーグ，フロイド ストリー ト 501 (72)発明者 ティンカイ リ アメリカ合衆国 バージニア 24060, ブラックスバーグ，アパートメント 322，ロードン ロード 301 (72)発明者 ヨンフェイ ツー アメリカ合衆国 バージニア 24060, ブラックスバーグ，アパートメント 132，ロードン ロード 301 (56)参考文献 特開 平６−140570（ＪＰ，Ａ) 特開 昭62−67175（ＪＰ，Ａ) 特開 昭49−80598（ＪＰ，Ａ) 特開 平７−252658（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) C01G 29/00 C01G 35/00 C23C 16/40 C30B 29/22

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】 有機金属化学気相成長により基板上に、
    層状構造を有する酸化物の強誘電体である強誘電体層状
    構造酸化物からなる薄膜を堆積する方法であって、 該基板を化学気相成長リアクタにおいて減圧下に維持す
    る工程と、 該基板を該化学気相成長リアクタにおいて加熱する工程
    と、 有機金属前駆体を気化させる工程と、 該前駆体の蒸気および／または希釈ガスを、キャリアガ
    スあるいは酸化剤の一方、またはその両方により該化学
    気相成長リアクタへと転送する工程と、 該蒸気を第１の温度で分解する工程と、 該蒸気を該第１の温度よりも高い第２の温度で分解し、
    強誘電体層状構造酸化物からなる薄膜を該基板上に形成
    する工程とを包含し、 前記強誘電体層状構造酸化物は以下に示す化合物の少な
    くとも一つであり、 ＡnＢｉ3Ｔｉn+1ＲＯ3n+9 ＡＢｉ2Ｒ2Ｏ9 Ｂｉ2n+2Ｔｉ4-nＯ12-n Ａn+1Ｂｉ4Ｔｉn+4Ｏ15+3n ここで、ＡはＣａ、Ｐｂ、Ｓｒ、またはＢａであり、Ｒ
    はＮｂまたはＴａであり、かつｎ＝０または１である、
    強誘電体薄膜の製造方法。
  2. 【請求項２】 前記第１の温度は、４５０℃から６００
    ℃の範囲である請求項１に記載の、強誘電体薄膜の製造
    方法。
  3. 【請求項３】 前記第２の温度は、５５０℃から７００
    ℃の範囲である請求項１に記載の、強誘電体薄膜の製造
    方法。
  4. 【請求項４】 前記強誘電体層状構造酸化物は、ＳｒＢ
    ｉ2（ＴａxＮｂ2-x）Ｏ9の組成（ここでｘは、０から２
    の範囲である）を有する請求項１に記載の、強誘電体薄
    膜の製造方法。
  5. 【請求項５】 前記前駆体は、前記層状構造酸化物膜中
    に含有される元素のアルキル、該層状構造酸化物膜中に
    含有される元素のアルコキシド、該層状構造酸化物膜中
    に含有される元素のβ−ディケトネート、該層状構造酸
    化物膜中に含有される元素のメタロセン、または該層状
    構造酸化物膜中に含有される元素のアルキル、アルコキ
    シド、β−ディケトネート、およびメタロセンのうち少
    なくとも二つの組み合わせである請求項１に記載の、強
    誘電体薄膜の製造方法。
  6. 【請求項６】 前記前駆体は、バリウム成分に対するＢ
    ａ−テトラメチルヘプタジオン、Ｂａ−ヘキサフルオロ
    アセチルアセトネート、Ｂａ−ペンタメチルシクロペン
    タジエニル、または、Ｂａ−ヘプタフルオロジメチルオ
    クタジオン、ストロンチウム成分に対するＳｒ−テトラ
    メチルヘプタジオン、Ｓｒ−ヘキサフルオロアセチルア
    セトネート、または、Ｓｒ−ヘプタフルオロジメチルオ
    クタジオン、ビスマス成分に対するＢｉ−テトラメチル
    ヘプタジオンまたはトリフェニルビスマス、タンタル成
    分に対するＴａ−エトキシド、Ｔａ−メトキシド、Ｔａ
    −テトラエトキシアセチルアセトネート、Ｔａ−ｎ−ブ
    トキシド、または、Ｔａ−トリフルオロエトキシド、お
    よびニオブ成分に対するＮｂ−エトキシドまたはＮｂ−
    テトラメチルヘプタジオンである請求項１に記載の、強
    誘電体薄膜の製造方法。
  7. 【請求項７】 前記前駆体の全ては溶媒に溶解され前駆
    体溶液を形成し、該溶媒は、芳香族炭化水素、環状炭化
    水素および鎖状炭化水素の内の１つまたは混合物である
    請求項６に記載の、強誘電体薄膜の製造方法。
  8. 【請求項８】 前記溶媒は、テトラヒドロフラン（Ｃ4
    Ｈ8Ｏ）、イソプロパノール（Ｃ3Ｈ7Ｏ）およびテトラ
    グライム（Ｃ10Ｈ22Ｏ5）のモル比が８：２：１である
    混合物である請求項７に記載の、強誘電体薄膜の製造方
    法。
  9. 【請求項９】 前記第２の温度での分解工程の後に、 前記薄膜を６５０℃から７５０℃の範囲の温度でアニー
    ルする工程と、 該薄膜の上に上部電極を堆積する工程と、 該薄膜および該上部電極を７００℃から８００℃の範囲
    の温度で、アニールする工程と、 をさらに包含する請求項１に記載の、強誘電体薄膜の製
    造方法。
  10. 【請求項１０】 前記減圧は、およそ１０-3Ｔｏｒｒか
    ら７６０Ｔｏｒｒの範囲である請求項９に記載の、強誘
    電体薄膜の製造方法。
  11. 【請求項１１】 前記前駆体は、バブラー中で６０℃か
    ら２５０℃の範囲の温度で気化される請求項９に記載
    の、強誘電体薄膜の製造方法。
  12. 【請求項１２】 前記前駆体は溶媒中で液体状態に保た
    れ、かつ蒸発マトリックス上で６０℃から３００℃の範
    囲の温度で気化される、請求項９に記載の、強誘電体薄
    膜の製造方法。
  13. 【請求項１３】 前記酸化剤は、酸素および窒素酸化物
    の少なくとも一つである請求項９に記載の、強誘電体薄
    膜の製造方法。
  14. 【請求項１４】 前記酸化剤は、前記化学気相成長リア
    クタに２００から２０００ｓｃｃｍの範囲で流入する請
    求項９に記載の、強誘電体薄膜の製造方法。
  15. 【請求項１５】 前記キャリアガスは、窒素および不活
    性ガスの少なくとも一つである請求項９に記載の、強誘
    電体薄膜の製造方法。
  16. 【請求項１６】 前記キャリアガス、該キャリアガスの
    混合物、および前記原料蒸気は、前記化学気相成長リア
    クタに１から２０００ｓｃｃｍの範囲で流入する請求項
    ９に記載の、強誘電体薄膜の製造方法。
  17. 【請求項１７】 前記希釈ガスは、窒素および不活性ガ
    スの少なくとも一つである請求項９に記載の、強誘電体
    薄膜の製造方法。
  18. 【請求項１８】 前記リアクタにおける前記蒸気の反応
    は、プラズマにより促進される請求項９に記載の、強誘
    電体薄膜の製造方法。
  19. 【請求項１９】 前記リアクタにおける前記蒸気の反応
    は、紫外線ランプによって促進される請求項９に記載
    の、強誘電体薄膜の製造方法。
  20. 【請求項２０】 前記強誘電体層状構造酸化物は、Ｓｒ
    Ｂｉ2（ＴａxＮｂ2-x）Ｏ9の組成（ここでｘは、０から
    ２の範囲である）を有する請求項９に記載の、強誘電体
    薄膜の製造方法。
  21. 【請求項２１】 前記リアクタの全体が加熱される請求
    項９に記載の、強誘電体薄膜の製造方法。
  22. 【請求項２２】 前記基板のみが加熱され、前記リアク
    タは低温に維持される請求項９に記載の、強誘電体薄膜
    の製造方法。
JP21077495A 1994-09-02 1995-08-18 強誘電体薄膜の製造方法 Expired - Fee Related JP3436617B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/300,339 1994-09-02
US08/300,339 US5478610A (en) 1994-09-02 1994-09-02 Metalorganic chemical vapor deposition of layered structure oxides
US08/454,029 US5527567A (en) 1994-09-02 1995-05-30 Metalorganic chemical vapor deposition of layered structure oxides
US08/454,029 1995-05-30

Publications (2)

Publication Number Publication Date
JPH0873222A JPH0873222A (ja) 1996-03-19
JP3436617B2 true JP3436617B2 (ja) 2003-08-11

Family

ID=26971725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21077495A Expired - Fee Related JP3436617B2 (ja) 1994-09-02 1995-08-18 強誘電体薄膜の製造方法

Country Status (2)

Country Link
US (1) US5527567A (ja)
JP (1) JP3436617B2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110529A (en) * 1990-07-06 2000-08-29 Advanced Tech Materials Method of forming metal films on a substrate by chemical vapor deposition
US7323581B1 (en) 1990-07-06 2008-01-29 Advanced Technology Materials, Inc. Source reagent compositions and method for forming metal films on a substrate by chemical vapor deposition
US5648114A (en) * 1991-12-13 1997-07-15 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US5679815A (en) * 1994-09-16 1997-10-21 Advanced Technology Materials, Inc. Tantalum and niobium reagents useful in chemical vapor deposition processes, and process for depositing coatings using the same
US5821598A (en) * 1995-02-01 1998-10-13 Research Corporation Technologies, Inc. Uncooled amorphous YBaCuO thin film infrared detector
US5572060A (en) * 1995-02-01 1996-11-05 Southern Methodist University Uncooled YBaCuO thin film infrared detector
JPH0931645A (ja) * 1995-07-21 1997-02-04 Sharp Corp 誘電体薄膜素子の製造方法
JP3500787B2 (ja) * 1995-08-22 2004-02-23 ソニー株式会社 ビスマス化合物の製造方法とビスマス化合物の誘電体物質
JP3612839B2 (ja) * 1996-02-13 2005-01-19 三菱電機株式会社 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置
KR100215861B1 (ko) * 1996-03-13 1999-08-16 구본준 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법
TW346676B (en) * 1996-05-14 1998-12-01 Matsushita Electron Co Ltd Method of manufacturing layered ferroelectric Bi containing film
EP0957516A1 (en) * 1996-08-20 1999-11-17 Hitachi, Ltd. Method for manufacturing oxide dielectric device, and memory and semiconductor device usign the device
US5882410A (en) * 1996-10-01 1999-03-16 Mitsubishi Denki Kabushiki Kaisha High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film
US6303391B1 (en) * 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
US6500489B1 (en) 1996-11-27 2002-12-31 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi alcoxides
KR100436054B1 (ko) * 1996-12-30 2004-12-04 주식회사 하이닉스반도체 강유전체캐패시터제조방법
US6090723A (en) * 1997-02-10 2000-07-18 Micron Technology, Inc. Conditioning of dielectric materials
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6177135B1 (en) 1997-03-31 2001-01-23 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi amides
US6527865B1 (en) 1997-09-11 2003-03-04 Applied Materials, Inc. Temperature controlled gas feedthrough
US6258170B1 (en) * 1997-09-11 2001-07-10 Applied Materials, Inc. Vaporization and deposition apparatus
JPH11121754A (ja) * 1997-10-14 1999-04-30 Sanyo Electric Co Ltd 薄膜トランジスタの製造装置及び製造方法
US6180420B1 (en) 1997-12-10 2001-01-30 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi carboxylates
US6297085B1 (en) * 1997-12-11 2001-10-02 Texas Instruments Incorporated Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
US6350643B1 (en) 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6787186B1 (en) 1997-12-18 2004-09-07 Advanced Technology Materials, Inc. Method of controlled chemical vapor deposition of a metal oxide ceramic layer
US6120846A (en) * 1997-12-23 2000-09-19 Advanced Technology Materials, Inc. Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition
US6010744A (en) * 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
US6846739B1 (en) * 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
US6117487A (en) * 1998-04-02 2000-09-12 Asahi Denka Kogyo Kabushiki Kaisha Process for forming metal oxide film by means of CVD system
US6284654B1 (en) * 1998-04-16 2001-09-04 Advanced Technology Materials, Inc. Chemical vapor deposition process for fabrication of hybrid electrodes
US6159855A (en) * 1998-04-28 2000-12-12 Micron Technology, Inc. Organometallic compound mixtures in chemical vapor deposition
US6216708B1 (en) 1998-07-23 2001-04-17 Micron Technology, Inc. On-line cleaning method for CVD vaporizers
WO2000034550A2 (en) * 1998-12-09 2000-06-15 Infineon Technologies Ag Cvd processes using bi aryl
JP2000353700A (ja) * 1999-06-14 2000-12-19 Mitsubishi Electric Corp 高誘電率薄膜の形成方法および半導体装置の製造方法
US6273951B1 (en) 1999-06-16 2001-08-14 Micron Technology, Inc. Precursor mixtures for use in preparing layers on substrates
TW456027B (en) 1999-08-18 2001-09-21 Matsushita Electronics Corp Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
JP2001144087A (ja) * 1999-11-12 2001-05-25 Natl Research Inst For Metals Ministry Of Education Culture Sports Science & Technology ５族元素による酸化物／半導体界面の安定化方法と安定化半導体
US6562678B1 (en) 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP2002093154A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 強誘電体メモリ
US8302884B1 (en) 2000-09-29 2012-11-06 Novellus Systems, Inc. Apparatus and method of effective fluid injection and vaporization for chemical vapor deposition application
US6730354B2 (en) 2001-08-08 2004-05-04 Agilent Technologies, Inc. Forming ferroelectric Pb(Zr,Ti)O3 films
KR100434516B1 (ko) * 2001-08-27 2004-06-05 주성엔지니어링(주) 반도체 제조장치
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP4708667B2 (ja) * 2002-08-08 2011-06-22 キヤノン株式会社 アクチュエータおよび液体噴射ヘッド
US7077891B2 (en) * 2002-08-13 2006-07-18 Air Products And Chemicals, Inc. Adsorbent sheet material for parallel passage contactors
US8617312B2 (en) * 2002-08-28 2013-12-31 Micron Technology, Inc. Systems and methods for forming layers that contain niobium and/or tantalum
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JP4251537B2 (ja) 2003-03-10 2009-04-08 日本碍子株式会社 酸化物被膜の製造方法
US7115528B2 (en) * 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
US9218901B2 (en) 2004-01-13 2015-12-22 Board Of Regents, University Of Houston Two terminal multi-layer thin film resistance switching device with a diffusion barrier and methods thereof
US8409879B2 (en) 2004-01-13 2013-04-02 Board Of Regents, University Of Houston Method of using a buffered electric pulse induced resistance device
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7273823B2 (en) * 2005-06-03 2007-09-25 Applied Materials, Inc. Situ oxide cap layer development
EP2448977B1 (en) * 2009-06-29 2015-08-19 Chevron Phillips Chemical Company LP The use of hydrogen scavenging catalysts to control polymer molecular weight and hydrogen levels in a polymerization reactor
EP3199664A1 (en) * 2016-01-29 2017-08-02 IMEC vzw Multi-solvent perovskite composition
CN110246689B (zh) 2018-03-09 2022-05-24 三星电子株式会社 陶瓷电介质及其制造方法和陶瓷电子组件及电子设备

Also Published As

Publication number Publication date
US5527567A (en) 1996-06-18
JPH0873222A (ja) 1996-03-19

Similar Documents

Publication Publication Date Title
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
US5572052A (en) Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5431958A (en) Metalorganic chemical vapor deposition of ferroelectric thin films
US5825057A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US5753934A (en) Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
EP0661754B1 (en) Structure comprising a ferroelectric crystal thin film, its production method and a device using said structure
KR100313425B1 (ko) 층진초격자 재료 제조를 위한 화학 기상 증착 방법
JP3310881B2 (ja) 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US20010055820A1 (en) Ferroelectric thin film device and method of producing the same
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JP2000067650A (ja) 強誘電体薄膜素子およびその製造方法
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
US5625587A (en) Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices
JPH0927602A (ja) キャパシタおよび高容量キャパシタの製造方法
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
KR19990006318A (ko) 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
US5620739A (en) Thin film capacitors on gallium arsenide substrate and process for making the same
JPH0689986A (ja) 電子デバイスおよびその製造方法
KR100445625B1 (ko) 비스무트화합물의제조방법및비스무트화합물의유전체물질
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
JP3633304B2 (ja) 強誘電体薄膜素子の製造方法
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
JPH05234419A (ja) 誘電体を用いた素子
JPH0657411A (ja) 誘電体薄膜の製造方法および装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees