KR100313425B1 - 층진초격자 재료 제조를 위한 화학 기상 증착 방법 - Google Patents

층진초격자 재료 제조를 위한 화학 기상 증착 방법 Download PDF

Info

Publication number
KR100313425B1
KR100313425B1 KR1019960700231A KR19960700231A KR100313425B1 KR 100313425 B1 KR100313425 B1 KR 100313425B1 KR 1019960700231 A KR1019960700231 A KR 1019960700231A KR 19960700231 A KR19960700231 A KR 19960700231A KR 100313425 B1 KR100313425 B1 KR 100313425B1
Authority
KR
South Korea
Prior art keywords
layered superlattice
superlattice material
substrate
treating
layered
Prior art date
Application number
KR1019960700231A
Other languages
English (en)
Other versions
KR960704350A (ko
Inventor
카로스 에이. 파즈 데 아라조
히토시 와타나베
마이클 씨. 스코트
타카시 미하라
Original Assignee
시메트릭스 코포레이션
올림푸스 옵티칼 컴패니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시메트릭스 코포레이션, 올림푸스 옵티칼 컴패니, 리미티드 filed Critical 시메트릭스 코포레이션
Publication of KR960704350A publication Critical patent/KR960704350A/ko
Application granted granted Critical
Publication of KR100313425B1 publication Critical patent/KR100313425B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1013—Thin film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

기판(17)은 산소로에서 선굽기 된다(412), 화학 기상증착공정(420)에 의해 층진초격자 산화물의 박막(60)이 기판(17)상에 형성된다. 박막(60)은 A-축 및 C-축 배향의 혼합된 상을 가지는 그레인을 제공하기 위해 RTP굽기(424)된다.
RTP굽기(424)에 앞서 이온주입(422)되고, RTP굽기 후 산소로에서 어닐된다(426). 전극(77)이 층진초격자 박막(60)사에 증착되고 그리고나서 전극은 산소로에서 어닐된다(432).

Description

층진 초격자 재료 제조를 위한 화학기상 증착 방법
발명의 배경
1. 발명의 분야
본 발명은 일반적으로 층진 초격자 재료의 제조에 관한 것으로서, 특히 층진 초격자 산화물을 제조하는데 유용한 화학 기상 증착 방법과 다른 층진 초격자 재료뿐만아니라 층진 초격자 산화물을 제조하는데 사용될 수 있는 화학기상증착 방법을 위한 프레커스에 관한 것이다.
2. 문제의 진술
국제공개공고 WO 93/12542 호에 1993년 6월 23일 공개된 출원계속중인 국제출원 PCT/US92/10627호에는 지.에이.스몰렌스키(G.A.Smolenskii), 브이.에이.이스포브(V.A.Isupov), 및 에이.아이.아그레노브스카야(A.I. Agranovskaya)에 의해 발견된 층진 초격자 재료[지.에이.스몰렌스키에 의해 편집된 책 Ferroelectrics and Related Materials, ISSN 0275-9608 의 제 15 장 (1984 년 연속 출판물 Ferroelectrics and Related Phenomena의 제 3 권), 특히 15.3 - 15장] 는 앞서 사용된 재료들 보다는 강유전체 및 고유전율 집적회로 응용에 훨씬 더 적합하다고 기술해 놓았다.
상기 출원은 강유전체와 비 강유전체 부격자와 같은 명백히 서로 다른 부격자가 교호하는 층을 포함하는 층진 초격자, 즉 단일 화학식으로 설명되는 결정격자를 자발적으로 형성한다고 기술해 놓았다; 상기 출원은 또한 층진 초격자 재료의 층진 본질은 지극히 낮은 피로 강유전성과 같은 중요한 특성을 향상 시킨다고 기술해 놓았다.
층진 초격자 산화물은 스트론튬, 칼슘, 바륨, 비스무스, 카드뮴, 납, 타이타늄, 탄탈륨, 하프늄(hafnium), 텅스텐, 니오븀 지르코늄, 비스무스, 스칸듐(Scandium), 이트륨, 란탄늄 및 란타니드(lanthanide), 안티모니, 크로뮴, 몰리브덴, 바나듐, 루테늄(ruthenium), 및 탈륨과 같은 금속의 복합 산화물을 포함한다. 각 층진 초격자 재료는 상기 금속중 둘 또는 그 이상을 포함한다 ; 예컨대 스트론튬, 비스무스 및 탄탈륨은 층진 조격자 재료 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9)을 형성한다.
층진 초격자 산화물을 제조하는 수많은 방법은 공지되었다. 예컨대 산화물의 분말 또는 구성 금속의 염이 혼합되고, 가압되고 그리고 고온에서 소결될 수 있다.
Soviet Physics-Solid State, V. 3, No. 3, pp.651 - 655 (1961.9)에 발표된 지.에이.스몰렌스키, 브이.에이.이스포브. 에이.아이.아그라노브스카야의 "Ferroelectrics of the Oxygen-Octahedral Type With Layered Structure"를 보라. 또는 고형산화물 및/또는 구성 금속의 탄산염이 고온에서 반응될 수 있다. J. Chem. Physics. V34, 695(1961)에 발표된 이.씨.수바라오(E.C.Subbarao)의 "Ferroelectricity in Mixed Bismuth Oxides With rayer-Type Structure" 및 Journal of Solid State Chemistry, Vol. 55, pp. 101--105 (1984)에 발표된 제이.고팔라크리쉬난(J. Gopalakrishnan), 에이.라마난(A. Ramanan). 씨.엔.라오(C.N. Rao), 디.에이.제퍼슨(D. A. Jefferson) 및 데이비드 제이.스미스(David J. Smith)의 "A Homologous Series of Recurrent Intergrowth structures of the Type Bi4Am+n-2Bm+nO3(m+n)+6Formed by Oxides ot the Aurivillius Family"를 보라 한 층진 초격자 산화물 비스무스 타이타네이트(Bi4Ti3O12)는 RF 스퍼터링, 펄스화 레이저 침적, 전자 싸이클로트론 공명 플라즈마 스퍼터링, 급속 퀘칭(quenching), 및 가수분해와 가열이 뒤에 수반되는 기재상의 졸-겔 프레커스 스핀닝에 의해 형상되었다. Appl. Phys. Lett., Vol 59, No. 10, 91년 11월에 발표된 피.씨.조씨,(P.C. Joshi), 압하이 만신히 (Abhai Mansingh), 엠.엔.카말라사난(M.N. Kamalasanan), 및 슈하스 챤드라 (Subhas Chandra)의 "Structural and Optical Properties of Ferroelectric Thin Films By Sol - gel Technique", IEEE Transactions On Electron Devices, 1974 년 8월, pp. 499 - 504 에 발표된 슈-야우 우(shu-Yau Wu)의 "A New Ferroelectric Memory Divice, Metal-Ferroelectric-Semiconductor Transistor", 도날드 알.램프(Donald R. Rampe)외에 부여된 미국특허 5,146,299 호를 보라, 램프의 특허는 또한 β -디케톤네이트(β -diketonate)와 프레커스로 사용된 플루오르화 수소로 화학기상 증착을 이용하여 층진 초격자 재료(층진 초격자 산화물이 아님)인 다수의 불화물을 제조하는 것을 기술해 놓았다. 그러나 램프는 제조된 블화물들이 층진 초격자라는 것을, 또는 불화물들은 모두가 강유전체라는 것을 제외하고는 어떠한 점에서나 비스무스 타이타네이트에 관련된다는 것을 인지하지 못했다.국제공개 공보 WO93/12538 호에 1993년 6월 24일에 공개된 출원 계속중인 국제특허출원 PCT/US92/10542 호는 층진 초격자 재료를 제조하는 방법을 기술해 놓았는데, 각 구성 금속은 반응해 금속-카르복시레이트 또는 금속-알콕사이드를 형성하고, 금속 카르복시레이트 및/또는 금속-알콕사이드는 공통 용제에 녹아 프레커스 액체를 형성하고, 프레커스 액체는 스핀닝, 연무, 또는 건조와 어닐링이 수반되는 다른 도포 공정에 의해 기재에 도포되어 고체 박을 형성한다.
화학기상증착(Chemical Vapor Depasition: CVD)은 집적회로에서 층을 형성시키기 위한 방법으로 잘 공지되어 있다.
엠.제이.쿠크(M.J. Cooke)의 책 Semiconductor Devices(Prentice Hall, New York, N.Y., pp. 196-198(1990))을 보라 특히 ABO3형태의 단순한 금속 산화물들은 유기 프레커스를 사용해 만들어졌다. 예컨대, Applied Physics Letters, Vol. 53, No. 18, 1988. 10. 31, pp. 1702-1704 에 발표된 비.에스.크왁(B.S. Kuak), 이.피. 보이드(E.P. Boyd)및 에이.에르빌(A. Erbil)의 "Metalorganic Chemical Vapor Deposition of PbTiO3Thin Films", Japanese Journal of Applied Physics, Vol 30, No. 98, 1991 9 월, pp. 2189 - 2192 에 발표된 타쿠마 카타야마(Takuma katayama), 마사시 후지모토(Masashi Fujimoto), 마사루 시미주(Masaru Shimizu), 및 타다시 시오사키(Tadashi Shiosaki) 의 "Growth and Properties of PbTiO3Thim Films Photoenhanced Chemical Vapor Deposition", Journal of Crystal Growth, 115 (1991)289-293에 발표된 동일 저자의 "Photo-MOCVD of PbTiO3Thin Films"를 보라 그러나 본 발명 이전에 어떤한 층진 초격자 산화물을 위해 CVD 가 사용되었다는 보고는 없었다. 층진 초격자 재료, 즉 층진 초격자 불화물을 위한 CVD 의 사용을 기술한 한 다른 명세서, 상기에서 언급된 램프와의 특허에서, 스퍼터링은 논의된 층진 초격자 산화물, 비스무스 타이타네이트만을 위한 증착 공정으로서 추천되었다.
게다가 형성된 비스무스 타이타네이트는 A - 축 지향 층진 초격자 재료와 비교해 훌륭한 강유전 특성을 제공하지 못하는 C - 축 지향이 되는 상태이다.
출원 계속중인 국제 공개공보 WO 93/12538 호에 기술된 액체 또는 연무 프레커스를 사용하는 제조 공정은 훌륭한 특성을 가지는 층진 초격자 재료를 제공한다.
그러나, 주어진 층진 초격자 재료의 구성 금속의 화합물이 용해되는 공통 용제가 이용되는 것을 필요로 한다.
다른한편, 선행기술의 CVD 공정은 심지어 ABO3형태 산화물에 대해서도 훌륭한 전기적 특성을 제공치 못한다.
따라서 공통 용제를 필요로 하지 않고 동시에 훌륭한 전기적 특성을 제공하는 축 지향이 되는 제조 공정을 가지는 것이 매우 바람직할 것이다.
3. 문제의 해결
본 발명은 혼합된 배향(orientation)을 가지는 작은 그레인(grain)과 훌륭한 전기적 특성이되는, 층진 초격자 재료, 특히 층진 초격자 산화물을 제조하는 CVD 공정을 제공함으로써 상기 문제점을 해결한다.
본 발명은 또한 CVD 공정에 의해 증착된 적어도 하나의 층진 초격자 박막을 가지는 집적 회로를 제조하는 방법을 제공한다. 바람직하게 집적회로는 비소멸성(non-Volatile)메모리이다.
본 발명은 메톡사이드(methoxides), 에톡사이드(ethoxides) 부톡사이드(butoxides), 프로폭사이드(propoxides)및 거의 모든 층진 초격자 재료를 위해 CVD 프레커스가 만들어질 수 있는 다른 화합물을 사용하는 CVD 프레커스를 만드는 방법을 제공한다. 층착은 400 ℃ 와 800 ℃ 사이에서 기재상에서 일어난다. 이것은 비교적 작은 그레인 바운드리를 가지는 비정질 또는 다결정상을 만든다.
본 발명은 층진 초격자 박막이 CVD 공정에서 만들어진후 결정화 또는 재결정화 단계를 제공한다. 바람직하게 박막은 급속 열 공정(RTP) 단계에서 결정화 또는 재결정화 된다. 바람직하게 온도는 초당 1 ℃에서 초당 300 ℃ 의 범위로 경사 상승해 500 ℃ 에서 850 ℃까지의 온도로 올라가 5초 내지 5분간의 유지 가간을 가진다. 대신에, 산소 노 어닐이 대신에 사용될 수 있거나 또는 RTP 단계와 함께 사용될 수 있다.
본 발명은 600 ℃ 내지 850 ℃ 에서 15분 또는 그 이상의 기간 동안 산소로 어닐이 수반되는, 층진 초격자 재료상의 전극 및 콘택 증착 공정을 제공한다.
본 발명은 또한 층진 초격자 박막의 형성후 및 RTP 단계전에 이온 주입 단계를 선택적으로 제공할 수 있다.
이 이온 주입단계는 많은 수의 다른 배향의 결정 핵형성 점을 제공하는 표면상의 이온 손상을 발생시킨다.
바람직하게 각 가열 단계, 즉 콘택형성후 CVD 공정, RTP, 및 어닐은 앞의 가열 단계와 동일하거나 또는 높은 온도에서 수행된다.
바람직하게 본 발명은 또한 CVD 증착 단계를 수행하기 전에 500 ℃ 와 1000 ℃ 사이의 온도에서 산소로에서 기재를 선굽기(prebaking)하는 단계를 포함한다.
상기 기술된 방법은 높은 분극도와 같은 훌륭한 전기적 특성을 가지는 층진 초격자 재료를 만든다. 이는 훌륭한 전기적 특성이 되는 결정 배향 때문인 것으로 여겨진다. 선행 기술의 열악한 전기적 특성은 기재의 표면 응력(stress)때문이었던 것으로 여겨진다.
이는 표면 응력이 비교적 열악한 C - 축상 형성을 야기시키는 것으로 여겨진다. 본 발명에 따른 공정 감소는 그러한 응력을 감소시켜 더 많은 X - 축 배향 그레인과 더 나은 결정 구조가 되게하는 것으로 여겨진다.
본 발명의 많은 다른 특징, 목적 및 장점들은 첨부 도면과 함께 명세를 일음으로써 명백해질 것이다.
제 1 도는 본 발명에 따른 CVD 시스템의 바람직한 실시예의 블럭도,
제 2 도는 바람직한 구성 부품의 배치를 보여주는 제 1 도 실시예의 CVD 증착 챔버와 프레커스 증기 발생기의 개략도,
제 3 도는 비소멸성 강유전체 메모리의 메모리셀을 보여주는 본 발명의 공정으로 제조될 수 있는 바와 같은 실험적인 집적회로의 단면도,
제 4 도는 본 발명에 따른 CVD 공정의 바람직한 실시예를 보여주는 흐름도,
제 5 도는 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9)의 CVD 제조를 위해 사용된 프레커스에 대한 네개의 대안 화학법.
바람직한 실시예의 설명
1. 개요
제 1 도를 보면, 본 발명에 따른 바람직한 CVD 시스템의 블럭도가 도시되어 있다. 시스템 (10)은 다수의 개스 소오스(12A, 12B 및 12C), 다수의 프레커스 증기 발생기(14A, 14B 및 14C)및 CVD 증착 챔버(16)를 포함한다.
소오스(12A - 12C)로 부터의 개스는 증기 발생기(14A - 14C)를 통과해 챔버(16)로 증기를 수송한다. 챔버에서 증기가 기재 지지대(18)상의 가열된 기재(17)와 접촉함에 따라 반응된다. 비록 세개의 개스 소오스(12A - 12C)와 세개의 증기 발생기 (14A - 14C)가 도시되어 있다하더라도, 시스템은 각각 두개정도, 또는 점선(19)으로 도시되는바와 같은 부가적인 수를 포함할 수 있다.
개스 소오스(12A - 12C) 증기 발생기(14A - 14C)및 증착챔버는 도관(20)및 밸브(22)로 서로 연결되어 소오스(12A - 12C)중 하나로 부터의 개스는 개스 증발기(14A - 14C)중 하나와 증착챔버(16)로 간다. 제 2 도에 도시된 바와 같이 바람직한 CVD 공정에서 소오스(12B)로부터의 아르곤은 각 증기 발생기(14A - 14C)로 가는 반면, 소오스(12A)로 부터의 산소는 증착 챔버(16)로 간다. 제 2 도에서 네개의 증기 발생(14A - 14D)가 도시되어 있다. 게가가 제 2 도에 도시된 바와 같이, 증기발생기(14A - 14D)로부터의 프레커스 증기는 다기관(manifold)로 들어가는데,여기에서 프레커스 증기는 혼합 기구(26)에 의해 산소와 혼합되고 그리고 배기펌프(28)에 의해 지판 지지대(18) 위쪽 아래로 흘러 지지대를 가로질러 흐른다. 제 5 도에 지시된 바와 같이, 전형적인 층진 초격자 박막, 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9)는 세개의 프레커스; 스트론튬 메톡사이드 [Sr(OCH3)2]와 같은 스트론튬 프레키스(531), 비스무스 메톡사이드[Bi(OCH3)3]와 같은 비스무스 프레커스, 및 탄탈륨 메톡사이드[Ta(OCH3)5]와 같은 탄탈륨 프커스로 만들어진다.
제 3 도는 본 발명을 사용해 제조될 수 있는 바와 같이, DRAM 메모리셀(50)내에 층진 초격자 재료(60)를 집적화 시켜 집적회로(70)를 형성하는 예를 도시하였다. 메모리셀(50)은 실리콘 기판(51), 필드 산화층 영역(54), 및 전기적으로 서로 연결된 두개의 전기 소자 : 트랜지스터(71)및 강유전성 스위칭 커패시터(72)를 포함한다.
트랜지스터(71)는 게이트(73), 소오스(74), 및 드레인(75)을 포함한다. 커패시터(72)는 제 1 전극(58), 강유전성 층진 초격자 재료(60)및 제 2 전극(77)을 포함한다.
56과 같은 절연체는 트랜지스터(71)의 드레인(75)이 캐패시터(72)의 제 1 전극(58)에 연결되는 곳을 제외하고는 소자(71, 72)를 분리시킨다. 47 및 78과 같은 전기적 콘택은 집적회로(70)의 다른 부분에 대한 소자의 (71, 72)의 전기적 접속을 만들어준다. 층(60)을 제조하는 공정을 제외하고는, 제 3 도에 도시된 바와 같은 집적회로 메모리의 완벽한 제조 공정의 상세한 예가 미국특허출원 제 919,186 호에기술되어 있다.
층(60)을 제조하기 위한 공정이 여기에서 토의된다.
전형적으로 층(60)은 200 Å 과 5000 Å 사이의 두께의 박막이다. 접적회로(70)를 묘사하는 제 4 도는 실제 전자 소자의 특정 부분의 실제 단면도를 의미하는 것이 아니라 가능한 본 발명의 구조와 공정을 보다 명확히, 충분히 나타내기 위해 사용되는 단지 이상화된 도면 이라는 것을 명심해야만 한다.
제 4 도를 보면, 본 발명의 공정을 보여주는 흐름도가 도시되어 있다. 층진 초격자 막막(60)이 CVD 증착단계(420)에서 만들어지면 이는 비정질 또는 다 결정 상태이다.
단계(420)에서 만들어진 후, 막(60)은 바람직하게는 RTP 단계(424)로 및 대안으로는 노어닐 단계(426)로 결정화 또는 재 결정화된다. 선택적으로 결정화 위치를 발생시키기 위해 RTP 단계 (424)에 앞서 이온 주입단계(422)가 수행될 수 있다. 만일 막이 단계 (420)후 비 정질이라면 PTR 공정(424)이 결정화 공정이지만, 만일막이 단계(420)후 다결정 이라면 RTP 공정(424)은 재결정화 공정이기 때문에 용어 결정화 또는 재결정화가 사용된다.
간단히 하기 위해 청구범위를 포함해 이후 논의에서 용어 "결정화"가 사용되는 곳은 결정화와 재결정화 둘다를 의미한다.
결정화 단계 (422, 424 및 426)후, 전극 또는 콘택(77)이 증착되고, 막 및 콘택(77)은 단계(432)에서 어닐되고, 그리고 나서 집적회로는 통상적인 공정으로 제조완료된다.
도시된 집적회로에서 층진 초격자 박막층(60)에 인접한 층(77)은 전극이지만, 다른 실시예에서 용어 "콘택"이 예컨대 배선층이 층진 초격자 재료와 직접 접촉하면 더 적절할 수 있기 때문에 용어 "전극 또는 콘택"이 상기에서 사용된다. 그러나, 전극(77) 또한 층진 초격자 재료(60)와 "접촉(콘택)"하기 때문에 넓은 의미로 단어 "콘택" 및 "전극"들은 서로 교환할 수 있다. 이후 간략함을 위해 전기적 콘택이 층(77)을 통해 층진 초격자 재료(60)에 만들어지는 층(77)을 언급하면 단어 "전극"이 사용되지만, 이는 "전극" 또는 "콘택"을 의미한다는 것을 이해해야 한다.
또한 층진 초격자 재료(60)는 강 유전성 또는 유전성 재료 또는 둘다 일수 있다는 것을 본 발명은 의도한다는 것을 명심해야한다. 즉, 바람직한 실시예에서 층진 초격자 재료(60)는 강 유전체 이지만 반면에, 다른 실시예에서 이는 유전체, 또는 강유전체 및 유전체 둘다 일 수 있다. 만일 유전체만 이라면 커패시터(72)는 유전체 커패시터이고, 집적회로(70)는 소멸성 메모리이다.
여기에서 기술된 특정공정 및 전자소자들은 예라는 것을 명심해야만 한다 : 즉, 제 3 도의 층들은 상기 및 하기에서 언급된 것들 보다는 많은 다른 재료로 만들어질 수 있고, 명세서에 포함될 수 있는 것보다는 많은 본 발명 공정의 많은 다른 변형이 있고, 그리고 방법 및 재료들은 집적회로(70)보다는 많은 다른 전자 소자에 사용될 수 있다는 것을 본 발명은 예상할 수 있다. 또한 단어 "기판"은 이 명세서에서 특정한 및 보편적인 의미 둘다로 사용된다는 것을 명심해야 한다. 특정한 의미에서, 기판은 통상적으로 실리콘 기판이라고 불리는 특정한 실리콘층(51)을 언급하는데, 이 위에 기술된 예시적인 전자소자(70)가 제조된다. 일반적인 의미로는기판은 위에 다른층 또는 층들이 형성되는, 어떠한 재료, 물체 및 층들을 의미한다. 예컨대 이러한 의미에서 층(51, 54, 56 및 58)들은 층진 초격자 재료의 층(60)을 위한 기판(17)을 구성한다.
여기에서 사용되는 바와 같이, 용어 화학량논은 일반적으로 소망된 최종 박막(60)을 구성하는 다양한 원소들 사이의 관계를 의미한다. "화학량논적인"박막은 박막(60)내의 다양한 원소들의 상대적인 비율이 재료(60)를 위한 화학 방정식에 주어진것과 같은 것이다.
여기에서 층진 초격자 재료의 결정학적인 배향은 C - 축 및 A - 축 배향으로 기술된다. C - 축은 층진 초격자 재료의 교대층의 면을 관통하는 결정축이다.
A 축은 그러한 평면에 평행한 네 축중하나이다.
A - 축 및 C - 축과 같은 다양한 축의 정의는 층진 초격자 재료에 대해 공지되었다. 본 발명에 따른 공정의 훌륭한 결과는 본 발명에 따른 공정이 열악한 전자적 특성을 주는 주된 상(phase)보다는 보다 혼합된 결정 상에서 배향된 그레인을 산출한다는 사실로 부터 나타난다고 여겨진다. 그러나 본 발명의 공정에 의해 만들어진 층진 초격자 재료의 완벽한 결정학적 이해는 아직까지 이루어지지 않았다. 따라서, 본 발명의 공정은 선행 기술의 공정 보다도 훌륭한 전기적 특성이 되지만, 훌륭한 특성에 대해 여기에서 주어진 이유는 이들 재료의 보다 완벽한 결정학적 이해가 획득되면 변경될 수 있다.
2. 제조 공정의 상세한 설명
층진 초격자 재료는 다음 화학식 하에서 보다 일반적으로 요약 될 수 있다.
이때 A1,A2----Aj 는 페로브스카이트-같은 구조에서 A 위치원소를 나타내는 것으로서, 스트론튬, 칼슘, 바륨, 비스무스, 납 및 다른 원소들과 같은 원소일 수 있으면, S1, S2, --- SK 는 초격자 발생원소로서, 보통 비스무스 이지만 이트륨, 스칸듐, 란탄늄, 안티모니, 크로뮴, 탈륨, 및 +3 가를 가지는 다른 원소들일 수 있고, B1, B2 --- Bℓ 은 페로브스 카이트 같은 구조에서 B - 위치원소를 나타내는 것으로서, 타이타늄, 탄탈륨, 하프늄, 텅스텐, 니오븀, 지르코늄, 및 다른 원소들과 같은 원소들일 수 있으며, 그리고 Q 는 음이온을 나타내는 것으로서, 산소, 불소, 염소, 및 산불화물(oxyfluoride) 산화염물(Oxychloride)등과 같은 이들 원소들의 혼성물과 같은 원소들일 수 있다. 이 명세서에서 우리는 주로 Q 가 산소를 포함하는 혼성물 뿐만 아니라 산소인 재료를 포함하는 층진 초격자 산화물에 관심을 둔다. 화학식(1)에서 윗첨자는 각 원소들의 원자가를 나타내고, 아래첨자는 화합물의 몰(mole)에서, 재료의 몰수를 또는 단위셀로 보면 단위셀에서 원소의 원자의수를 평균적으로 나타낸다. 아래첨자는 정수 또는 분수일 수 있다.
즉 화학식(1)은 단위셀이 재료전체에 걸쳐 변하는 경우를 포함할 수 있다. 예컨대 Sr0.75Ba0.25Bi2Ta2O9의 경우, 평균적으로 75 %의 Sr이 A 위치 원자이고, 25 % 의 Ba 가 A 위치원소이다.
만일 화합물에 단지 하나의 A 위치 원소가 있다면, 이는 "A1" 원소로 표현되고 그리고 W2 --- Wj 모두는 0 이다.
관일 화합물에 단지 하나의 B - 위치 원소만이 있다면, 이는 "B1" 원소로 표현되고 Y2 --- Yℓ 모두는 0 이되고, 그리고 초격자 발생 원소에 대해서도 비슷하다.
본 발명이 각 위치와 초격자 발생자가 다수의 원소를 가질 수 있는 경우를 포함하도록 의도 되었기 때문에 비록 화학식(1)이 보다 보편적인 형태로 적혀있다 하더라도, 보통의 경우 하나의 A - 위치 원소, 하나의 초격자 발생 원소 및 하나 또는 두개의 B - 위치원소가 있다. Z의 값은 다음식으로 알 수 있다.
층진 초격와 재료는 화학식(1)에 꼭 맞을 수 있는 모든 재료를 포함하지 않고, 다른 교대층과 함께 결정체를 자발적으로 형성할 수 있는 것들만 포함한다.
또한 여기서 용어 층진초적자 재료는 도핑된 층진 초격자 재료 또한 포함한다는 것을 명심해야한다. 즉, 화학식(1)에 포함된 어떠한 재료라도 실리콘, 케르마늄, 우라늄, 지르코늄, 주석 또는 하프늄과 같은 다양한 물질로 도핑될 수 있다. 예컨대, 스트론듐 비스무스 탄탈레이트는 화학식에 의해 주어지는 바와 같이 다양한 원소로 도핑될 수 있다.
M1은 Ca, Ba, Mg 또는 Pb 일수 있고, M2 는 Ta, Bi, 또는 Sb 일수 있으며, X와 Y 는 0과 1사이의 수이고 바람직하게는 1≤x≤0.2, 0≤y≤0.2 이며, M3는 Si, Ge, U, Zr, Sn 또는 Hf 일 수 있으며, α 는 바람직하게 0≤α≤0.1 이다. 이 화학식에 포함된 재료들은 또한 여기서 사용된 용어 층진 초격자 재료에 포함된다. 비슷하게, 상대적으로 작은 제 2 구성요소가 층진 초격자 재료에 부가될 수 있고 그리고 최종 재료는 본 발명안에 있게 된다. 예컨대 작은량의 화학식 ABO3의 산소 팔면제 재료가 아래 화학식으로 나타나는 바와 같이 스트론튬 비스무스 탄탈레이트에 부가될 수 있다.
A 는 Bi, Sr, Ca, Mg, Db, Y, Ba, Sn 및 Ln 일 수 있고; B는 Ti, Zr, Hf, Mn, Ni, Fe 및 Co 일수 있고; 및 X 는 0과 1사이의 숫자이고 바람직하게 0≤x≤0.2이다.
만찬가지로, 층진 초격자 재료는 작은 ABO3구성요소 또는 도펀트를 둘다에 의해 변경될 수 있다. 예컨대 다음 식에 따른 재료가 본 발명에 의해 예기된다.
A는 Bi, Sb, Y 및 Ln 일 수 있고 ; B는 Nb, Ta 및 Bi 일수 있고 ; Me는 Si, Ge, U, Ti, Sn 및 Zr일수 있고; 그리고 X는 0과 1사이의 숫자이고 바람직하게는 O≤x≤0.2이다.
제 1 도를 보면, 본 발명에 따른 CVD 시스템(10)의 바람직한 실시예는 다수의 개스 소오스(12A - 12C), 다수의 프레커스 증기 발생기(14A-14C), 질량 유량(mass flow) 제어기(110), 압력게이지(111), 기판지지대(18), 가열장치 및 UV 소오스(106)를 감싸는 증착챔버(16), 가열장치(105)로 가는 전력을 제어하는 기판온도 제어기(112), UV소오스(106)로 가는 전력을 제어하는 UV 제어기(114),챔버(16)로 부터 배출된 재료가 펌프(28)에 도달되기 전에 대부분 포획하는 콜드 트랩(118), 펌프(28), 바람직하게 흡수장치인 배출정화기(130), 개스 및 증기를 챔버(16)내외로 수송하기 위한 스테인레스 스틸 튜브인 도관(20), 및 도관(20)내로 개스 및 증기의 흐름을 제어하는데 사용되는 다양한 밸브(22)를 포함한다.
개스소오스는 바람직하게 산소 소오스(12a), 아르콘 소오스(12b) 및 다른 가스들의 하나 또는 그 이상(12c)의 소오스, 건식 질소와 같은 것을 포함한다. 다른 가스들의 하나 또는 그 이상의 소오스는 개스 소오스(N)으로 표시된다. 각 프레커스 증기 발생기(14c)는 통상적인 버블러 이지만 초음파 증발기 또는 다른 증발기 일수 있는 증기장치(141), 가열기(144)및 가열기(114)로 가는 전력을 제어하는 증기압제어장치(146), 도관(20C), 도관(20C)내의 압력을 측정하기 위한 압력 게이지(111)및 증발장치(141)내외로 가스 및 증기의 흐름과 증착 챔버(16)내로 가스 및 증기의 흐름을 제어하기 위한 다섯개의 밸브(148)를 포함한다. 파선으로 지시되는 밸브 배열(150)은 가스 소오스들(12A - 12C)중 어느 하나로 부터의 가스가 도관(20 및 20A - 20C)중 어느곳을 향해 갈수 있도록 배열된다.
본 발명 공정의 바람직한 실시예에서, 밸브(151에서 154)들은 개방되어 산소가 도관(20)내로 흘러가고, 아르곤이 도관(20A-20A)내로 흘러간다. 밸브(22)가 개방되면, 도관(20)내의 산소는 증착 챔버(16)내로 바로 흘러가는 반면 도관(20A-20C)내의 아르곤은 증기장치(141)내 프레커스를 통해간다. 각 도관(20 및 20A - 20C)상 질량 유량제어기(110)는 각 도관 내의 흐름을 조정하여 알맞은 량의 산소와 증기가 챔버(16)내로 들어간다. 반응되게될 프레커스들은 증기장치(14)내에 놓이고, 제 1 도에서 보편적으로 PA,PB 및 PH 으로 표시되는데, N 은 n 번째 프레커스를 나타낸다. 프레커스는 증착되기에 소망된 층진 초격자 재료에 다라 다르게 된다. 특정한 샘플들이 아래에서 보다 상세히 설명된다.
일반적으로, 비록 때때로 단일의 프레커스가 한 금속 이상을 포함할 수 있다하더라도, 층진 초격자 재료에 대한 화학식에서 각 급속에 대한 다른 프레커스가 있다. 일반적으로 서로다른 각 프레커스는 서로 다른 증기압을 가지게 된다. 따라서 챔버(16)내로 증기의 소망된 비율을 얻기 위해, 각 증기 장치(14A - 14C)로의 개스흐름은 다르게 된다. 각 증기장치(14A - 14C)가 가열되게되는 온도는 각 증기압 제어장치(146)에 의해 결정되는 반면, 개스의 흐름은 각 질량 유량제어기(109)에 의해 결정된다.
기판 가열기(105)는 전기 저항 가열기 또는 다른 가열 장치가 사용될 수 있다 하더라도, 할로켄 램프와 같은 하나 또는 그 이상의 적외선 램프인 것이 바람직하다.
UV 소오스(106)는 다니엘슨 형(Danielson type)UV 광선 소오스인것이 바람직 하지만, 프레커스의 반응을 조력하는 주파수로 동조된 Xe - Hg 램프 또는 UV 레이저일 수 있다.
UV 처리는 선택적이고 그리고 형성될 재료와 프레커스에 따라 사용되게 된다.
제 2 도를 보면, 바람직한 시스템을 보다 상세히 보여주는 CVD 장치(10)의 개략도가 도시되어있다.
장치에는 네개의 프레커스 증기 발생기(14A, 14B, 14C 및 14D)가 있다. 증착 챔버(16)는 밀폐된 상단부(224)와 개방된 하단부를 가지고 그리고 기판 지지대(18)바로 위에 위치된 중공 실린더형의 다기관(24)을 포함한다.
기판 지지대(18)는 중앙축(222)을 가지는 디스크를 가지는데, 지지대(18)는 높은 처리량과 균등성을 제공하기 위해 축에 대해 회전한다. 도관(20A - 20D)은 각각 증기 발생기(14A - 14D)와 다기관(24)의 상부부분사이에 연결되고 그리고 90 ° 의 간격으로 실린더의 주의둘레에 일정하게 이격되어 있다.
산소도관(20)은 다기관(24)의 상단부(224)에 연결된다.
날개판(vane)(27)세트를 포함하는 혼합장치(26)는 다기관(244)의 중간부분내에 위치한다. 각 프레커스 증기 발생기(14A∼14D)로 부터의 증기는 각 도관(20A ∼ 20B)을 통과해 다기관(24)으로 가는데, 다기관내의 날개판(26)은 증기가 기관지지대(18)를 향해 아래로 이동함에 따라 증기를 소용돌이 일으켜 산소와 혼합시킨다. 증기들은 가열된 기판(17)에서 반응해 기관상에 층진초격자 재료의 막을 형성한다.
펌프(28)은 불필요한 반응부산물, 주로 유기물과 반응치 않은 프레커스를 제거하고, 그리고 프레커스증기가 다기관(24)내로 이동해 통과하는데 조력한다.
제 4 도를 보면, 층진초격자 재료의 박막(60)을 준비하기 위한 본 발명에 따른 CVP 공정의 바람직한 실시예의 흐름도가 도시되어 있다. 공정의 제 1 단계(401∼403)는 프레커스(P1, P2…Pn)의 준비를 수반한다. 프레커스는 금속유기 화합물을 형성하기 위해 금속을 유기반응물과 반응시킴으로써 만들어 진다. 많은 경우에 있어서, 최종유기프레커스는 상업적으로 쉽사리 구입할 수 있다. 다른 경우에 있어서, 상업적으로 구입할 수 있는 금속의 증간화합물이 반응해 소망된 프레커스를 만들 수 있다. 모든 경우에 있어서, 바람직한 프레커스들은 금속유기액이다. 특정예들이 아래에서 설명된다. 종종 단계(401∼403)는 제시간에 상당히 분리될 수 있는 몇몇 단계를 포함할 수 있다.
제 1 단계에서 프레커스는 적합한 용제에 용해될 수 있고 그리고 긴 보존기간을 제공하기 위해 농축될 수 있다.
사용바로전에 용제는 증류해 제거될 수 있다. 또는 긴 보존기간을 가지는 금속의 중간화합물을 준비하거나 구입할 수 있어서 최종프레커스가 사용 바로전에 반응으로 만들어진다.
프레커스들이 준비되면, 증기장치(141, 제 1 도)로 이송되어 단계(404∼406)에서 증기화되고, 단계(407∼409)에서 증기압과 흐름은 증착챔버(16)에 적절한 량의 증기를 제공하기 위하여 조절된다. 앞서 지적한 바와같이, 단계(404∼409)는 비록 그들이 토의의 편의를 위해 도면에 독립적으로 도시되었다하더라도 보통 모두 동시에 이루어진다.
단계(4401∼403)와 동시에 기판(17)이 준비된다. 만일 기판이 메탈화된 기판이라면, 기판은 실리콘웨이퍼(51)상에 층(54,56및58)을 형성함으로써 단계(412)에서 준비되고 그리고나서 선급기(prebaked)된다. 선굽기 단계는 산소로에서 500℃와 100℃사이의 온도에서 굽는 것을 포함한다. 기판선 굽기는 표면으로부터 수분과 유기불순물을 제거해 금속층(58)외 내부 응력을 감소시켜, 이에의해 기판(17)과 층진초격자막(60)사이의 접착력을 증가시킨다. 이 선굽기 단계는 고품질의 전자장치를 준비하는데 있어서 중요하다. 만일 기판이 실리콘 또는 갈륨비소 단결정과 같은 메탈화 되지 않은 기판이라면, 기판은 단계(412)에서 건조된다.
단계(420)에서, 층진초격자 재료는 앞서 기술된 CVD 장치에 의해 기판상에 증착된다. 바람직하게, 증착동안 기판(17)의 온도는 400℃ 와 600℃ 사이이다.
정확한 온도는 만들어지는 재료에 따라 다르다.
증착챔버(16)내의 압력은 1과 850 토르(torr)사이이다.
개별적인 프레커스증기의 증기압은 프레커스에 따라 다르고 그리고 프레커스와 관련해 아래에서 논의 되게된다.
단계(420)에서 만들어진 막은 소망된 층진초격자 재료의 모든 금속 원소들을 포함하고, 그리고 소망된 최종 재료을 형성하기 위해 필요한 모든 산소는 아니지만 대부분의 산소를 포함한다. 또한 프레커스로부터의 다른 유기물을 포함한다. 이는 비정질형태, 부분적으로 결정형태, 또는 소망된 최종형태 보다는 다른 결정을 가지는 형태일 수 있다.
선행기술 CVD 공정은 낮은 분극률과 보자장(coercive field)이 되는 C-축 배향을 가지는 결정을 발생시키는 경향이 있는 것으로 여겨진다. 단계(422∼426)에서 막은 소망된 최종 층진초격자 재료를 형성하기 위해 처리된다.
바람직하게 집적회로 웨이퍼(70)는 이 처리전에 증착챔버에서 제거된다. 이는 챔버의 벽상에 있는 재료에 의해 가능한 오염의 문제 피한다. 바람직한 처리는 제 4 도의 실선을 후속하는 반면, 파선은 대체 또는 선택적인 처리를 나타낸다. 바람직한 처리는 RTP(금속열처리기)장치에서 집적회로 웨이퍼(70)를 가열하는 단계(424)를 포함한다. 바람직하게 온도는 초당 1℃ 에서 초당 300℃ 의 범위로 경사 상승되어 550℃ 에서 850℃의 온도까지 상승해 55초 내지 5분의 유지기간을 가진다.
이는 20내지 200nm 정도의 비교적 작은 평균 그레인 크기가 되고 그리고 그레인의 C축 및 A축 배향의 혼합상이 되거나 또는 주로 A축 배향상이 되는 것으로 여겨진다.
RTP단계는 핵형성, 즉 고체막(60)에 혼합된 배향의 층진초격자 재료의 작은 수 많은 결정 그레인의 발생을 촉진한다.
이들 그레인들은 다른 결정화가 일어나는 핵으로 역할한다.
몇몇 경우에 있어서, 특히 C-축 배향이 과도하면, RTP굽기단계(424)전에 이온주입단계(422)가 수행된다.
이온 주입단계(244)는 아르곤, 헬륨, 산소 또는 비슷한 이온으로의 주입을 수반한다.
이 단계는 혼합된 배향을 가지는 성장 그레인을 위한 부가적인 핵을 발생시킨다. 대안으로, 산소로 어닐이 RTP단계 대신에 또는 RTP단계와 병합해 사용될 수 있다.
바람직하게 어닐단계(426)는 RTP단계가 혼합된 결정 성장을 위한 많은 위치를 발생시키는 경향이 있기 때문에 RTP단계에 후속한다. CVD형성막이 심각한 산소 결함을 가지는 경우 산소로 어닐은 특히 유용하다.
상기 언급된 장점외에도, 박막(60) 처리단계(422∼426)는 그렇게 처리되지 않은 막보다 더 나은 화학량논의 막을 제공한다.
몇몇 경우에 있어서, 특히 1000Å보다 큰 막이 요구되면, 박막(60)을 형성하는 공정은 몇몇 층으로 이루어진다.
이는 내부 부분이 주로 C-축 배향 보다는 주로 혼합된 상이 되게한다. 이들 경우에 있어서, 단계(420∼428)들은 요구된 두께가 획득될 때 까지 반복된다.
만일단계(420∼428)가 반복된다면, 이들은 동일한 장치에서 수행되거나 또는 수행되지 않을 수도 있다. 전극(77) 또는 다른 실시예의 경우에 있어서 콘택층은 스퍼터링 또는 다른 적합한 공정으로 수행된다.
바람직하게 최상부 또는 제 2 전극(77)은 거의 2000Å 두께의 백금으로 만들어진다. 그리고나서 집적회로 웨이퍼는 단계(432)에서 어닐된다. 이 어닐은 RTP단계(424)및/또는 노어닐단계(426)보다 높은온도 또는 동일한 온도인 것이 바람직하다. 바람직하게 단계(432)에서 어닐온도는 15분 또는 그 이상의 시간주기동안 500℃ 와 800℃ 사이이다.
보통 이 어닐 시간은 120분 또는 그 보다 작지만 더 긴 시간이 때때로 요구된다.
어닐단계(432)는 상부전극(77)내와 전극(77)과 층진초격자 재료(60)사이의 계면내의 내부 응력을 풀어준다. 동시에, 어닐링단계(432)는 상부전극의 스퍼터링으로 기인된 층진초격자 재료(60)내의 미세구조(micro structure)를 재건하여 결과적으로 재료의 특성을 개선시킨다. 이 효과는 어닐(432)이 커패시터(72)의형상화(patterning)전후에 수행되든간에 동일하다. 그리고나서 집적회로(70)는 공지된 공정으로 단계(436)에서 완료된다.
본 발명의 공정예에 따라, 기판(17)은 확산로에서 30분 동안 800℃에서 분당 6 리터의 산소흐름으로 선굽기 되었다.
스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9) 박막(60)은 도관(20A)내 약 5 토르와 부분압으로, 비스무스 프레커스(PA제 1 도)로서 트리페닐 비스무스(BiPh3)를 사용하고, 도관(20B)내 약 5 토르의 부분압으로, 스트론튬 프레커스(PB제도)로서 로서 디피발로일메타나토 스트론튬(Sr[DPM]2을 사용하고, 그리고 도관(20C)내 약 5 토르의 부분압으로, 탄탈륨 프레커스로서 펜타에톡시 탄탈륨(Ta[OEt]6)을 사용하고, 상기에서 주어진 범위내의 온도, 바람직하게 약 500℃의 낮은 온도에 있는 기판(17)으로 준비될 수 있다. 125℃/초와 상승률로 725℃의 최대온도, 30초의 유지시간, 6분의 자연냉각 시간 및 거의 100∼200 /분의 분위기 산소 흐름을 가지는 RTP단계(424)및 거의 6리터/분의 산소흐름에서 30분간 800℃온도에서 어닐단계(436)후, 2000Å의 최종 두께를 가지는 훌륭한 전기적 특성의 스트론튬 비스무스 탄탈레이트(SRBi2Ta2O9)가 만들어질 수 있다.
본 발명의 다른 특징은 수 많은 다른 가능한 프레커스들이 사용될 수 있다는 것이다. 스트론튬 비스무스 탄탈레이트의 몇몇예가 제 5 도에 도시되어 있다. 동일한 족의 프레커스들, 예컨대, 때때로 한 금속을 위한 메톡사이드의 사용과 다른 금속을 위한 프로폭사이드의 사용은 더 나은 결과를 준다. 프레커스드로서 사용될 수 있는 전형적인 화학족들은 메톡사이드[M(OCH3)n], 에톡사이드[N(OC2H5)n], 프로폭사이드[M(OC3H7)n], 및 부톡사이드[M(OC4H9)n]을 포함하는 알콕사이드이다. 이때 M을 금속이고 n은 금속과 결합하는 알콕실 베이스의 숫자로서 금속의 원자가와 동일하다. 중합된 알콕사이드는 또한 CVD소오스로 사용될 수 있다. 알콕사이드 중합체 사슬의 길이는 1과 5단위체 단위사이이다. 사용될 수 있는 다른 화학족들은 다음 화학식을 가지는 아세틸아세토네이트 와 같은 베타-디케토네이트이다.
이때 M은 금속을 나타내고 그리고 n은 단위체의 숫자를 나타낸다. 그리고 다음 화학식을 가지는 벤조일아세토네이트와 같은 베타-디케토네이트이다.
앞서 지적된 바와 같이 층진초격자 재료는 스트론튬, 칼슘, 바륨, 비스무스, 카드륨, 란타늄 및 란타니드, 크로뮴, 몰리브덴, 바나듐, 루테늄 및 탈륨과 같은 금속을 포함할 수 있다. 몇몇 이들 금속들을 위해 사용될 수 있는 프레커스의 예가 표 1에 주어져 있다.
표 1
표 1에서 DPM은 보통 2,2,6,6,-테트라메틸-3,5-헵탄디온이라고 불리는 C11H19O2이다.
CVD로 증착후, 층진조격자 재료는 상기처리 단계에 앞선것보다는 높은 분극도 배향을 가지는 많은 그레인을 포함하는 상으로 결정화 되도록 처리되는 것이 본 발명의 특징이다.
여기서 높은 "높은 분극도 배향"이란 기판의 표면에 수직인 장(field)이 처리가 이루어지지 않은 것보다 더 높은 분극도를 발생하도록 그레인들이 배향되어 있다는 것을 의미한다.
상기에서 지적된 바와 같이, 처리는 RTP, 산소로 어닐링, 이온주입, 층진초격자 재료에 대한 콘택이 형형된 후의 제 2 어닐, 또는 이들의 조합을 포함한다.
지금까지 층진초격자 재료를 사용하는 전자 장치를 만들기 위한 CVD 공정이 기술되었다. 본 기술분야의 기술자는 본 발명의 개념을 벗어남이 없이 기술된 특정 실시예의 수 많은 사용법과 수정을 할 수 있음이 명백하다.
예컨대, 기판의 선굽기, RTP굽기, 및 콘택층(77)의 증착후 어닐이 층진초격자 재료제조를 위한 CVD공정의 중요한 부분으로써 확인되기에, 이들 공정들은 기술된 공정의 변형을 제공하기 위해 다른 CVD공정들과 결합될 수 있다.
또한 몇몇 경우에서 인용된 단계들은 다른 순서로 수행될 수 있다. 또는 등가구조 및 공정이 기술된 다양한 구조 및 공정들과 대체될 수 있다. 또는 다양한 다른 프레커스들이 사용될 수 있다.

Claims (10)

  1. 기판(17)을 제공하고, 상기기판(17)위에 층진초격자 재료(60)을 증착시키는 단계를 포함하는, 층진초격자 재료(60)을 포함하는 전자소자(70)를 제조하기 위한 방법에 있어서, 상기 증착단계는 화학기상증착공정(420)을 사용하여 상기기판(17)상에 층진초격자 재료(60)를 증착시키는 단계를 포함하고, 및 처리단계에 앞선것 보다는 높은 분극도 배향을 가지는 많은 그레인을 포함하는 상으로 결정화 되도록 상기 층진 초격자 재료(60)를 처리하는 단계(422,424,426)가 특징인 전자소자를 제조하기 위한 방법.
  2. 제 1 항에 있어서, 상기 처리단계는 상기 층진초격자 재료(60)를 RTP굽기(424)하는 단계를 포함하는 것이 특징인 방법.
  3. 제 1 항에 있어서, 상기 처리단계는 이온주입(422)을 포함하는 것이 특징인 방법.
  4. 제 1 항에 있어서, 상기처리단계는 산소로에서 어닐링(426)하는 단계를 포함하는 것이 특징인 방법.
  5. 제 1 항에 있어서, 상기 증착단계(420)에 앞서 상기기판(17)을 선굽기(412)하는 단계가 특징인 방법.
  6. 제 1 항에 있어서, 상기증착단계는: 금속 알콕사이드를 포함하는 프레커스를 제공하는단계: 상기 프레커스를 증기화시키는 단계(404); 및 상기 화학기상증착 공정(420)에서 상기 증기화된 프레커스를 사용하는 단계를 포함하는 것이 특징인 방법.
  7. 제 1 항에 있어서, 상기 처리단계(422,424,426)는 A-축 배향 그레인 및 C-축 배향 그레인 둘다를 포함하는 혼합상으로 상기 층진초격자 재료(60)를 결정화 시키는 것을 포함하는 것이 특징인 방법.
  8. 제 1 항에 있어서, 상기 처리단계(422,424,426)는 처리단계에 앞선 것보다는 A-축 배향을 가지는 많은 그레인을 포함하는 상으로 결정화 되도록 상기 층진초격자 재료를 처리하는 것을 포함하는 것이 특징인 방법.
  9. 제 1 항에 있어서, 상기층진초격자 재료(60)은 스트론튬, 칼슘, 바륨, 카드뮴, 납, 탄탈륨, 하프늄, 텅스텐, 니오븀 지르코늄, 비스무스, 스칸륨, 이트륨, 란탄륨, 및 란타니드, 안티모니, 크로뮴, 몰리브덴, 바나듐, 루테늄, 및 탈륨으로 구성된 그룹으로 부터의 금속을 포함하는 것이 특징인 방법.
  10. 제 1 항에 있어서, 상기층진초격자 재료(60)는 스트론튬 비스무스 탈레이트를 포함하는 것이 특징인 방법.
KR1019960700231A 1993-07-12 1994-06-30 층진초격자 재료 제조를 위한 화학 기상 증착 방법 KR100313425B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/090,767 US5648114A (en) 1991-12-13 1993-07-12 Chemical vapor deposition process for fabricating layered superlattice materials
US08090767 1993-07-12

Publications (2)

Publication Number Publication Date
KR960704350A KR960704350A (ko) 1996-08-31
KR100313425B1 true KR100313425B1 (ko) 2003-08-21

Family

ID=22224222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960700231A KR100313425B1 (ko) 1993-07-12 1994-06-30 층진초격자 재료 제조를 위한 화학 기상 증착 방법

Country Status (6)

Country Link
US (1) US5648114A (ko)
EP (1) EP0708983B1 (ko)
JP (1) JPH09504500A (ko)
KR (1) KR100313425B1 (ko)
DE (1) DE69428444T2 (ko)
WO (1) WO1995002897A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093566B1 (ko) 2010-03-31 2011-12-13 성균관대학교산학협력단 초격자구조의 다성분계 산화물 박막제조방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111124A (en) * 1997-10-30 2000-08-29 Advanced Technology Materials, Inc. Lewis base adducts of anhydrous mononuclear tris(β-diketonate) bismuth compositions for deposition of bismuth-containing films, and method of making the same
US5859274A (en) * 1997-10-30 1999-01-12 Advanced Technology Materials, Inc. Anhydrous mononuclear tris(β-diketonate) bismuth compositions for deposition of bismuth-containing films, and method of making the same
US6537830B1 (en) 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
KR100378070B1 (ko) * 1995-03-30 2003-08-21 소니 가부시끼 가이샤 비스무트층상 화합물의 제조방법
JP3292004B2 (ja) * 1995-10-24 2002-06-17 ソニー株式会社 ビスマス化合物の製造方法
US5972428A (en) * 1996-03-05 1999-10-26 Symetrix Corporation Methods and apparatus for material deposition using primer
JP3022328B2 (ja) * 1996-06-19 2000-03-21 日本電気株式会社 薄膜形成方法
WO1998008255A1 (fr) * 1996-08-20 1998-02-26 Hitachi, Ltd. Procede de fabrication de dispositif a oxyde dielectrique et memoire et semi-conducteur utilisant ce dispositif
US6500489B1 (en) 1996-11-27 2002-12-31 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi alcoxides
US6303391B1 (en) 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
KR100436054B1 (ko) * 1996-12-30 2004-12-04 주식회사 하이닉스반도체 강유전체캐패시터제조방법
US6177135B1 (en) 1997-03-31 2001-01-23 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi amides
US5853500A (en) * 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
KR100243298B1 (ko) * 1997-09-08 2000-02-01 윤종용 반도체장치의 커패시터 형성방법
US7005303B2 (en) * 1997-11-20 2006-02-28 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices
US6180420B1 (en) 1997-12-10 2001-01-30 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi carboxylates
US6133051A (en) * 1998-06-30 2000-10-17 Advanced Technology Materials, Inc. Amorphously deposited metal oxide ceramic films
JPH11288893A (ja) 1998-04-03 1999-10-19 Nec Corp 半導体製造装置及び半導体装置の製造方法
US6111122A (en) 1998-04-28 2000-08-29 Advanced Technology Materials, Inc. Group II MOCVD source reagents, and method of forming Group II metal-containing films utilizing same
JP3334605B2 (ja) * 1998-05-07 2002-10-15 三菱電機株式会社 電極形成用ｃｖｄ原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
US6203619B1 (en) 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
WO2000034550A2 (en) * 1998-12-09 2000-06-15 Infineon Technologies Ag Cvd processes using bi aryl
TW451275B (en) * 1999-06-22 2001-08-21 Tokyo Electron Ltd Metal organic chemical vapor deposition method and apparatus
US6500487B1 (en) * 1999-10-18 2002-12-31 Advanced Technology Materials, Inc Abatement of effluent from chemical vapor deposition processes using ligand exchange resistant metal-organic precursor solutions
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US6326315B1 (en) 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
US6607980B2 (en) 2001-02-12 2003-08-19 Symetrix Corporation Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same
US6890768B2 (en) * 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
JP4268804B2 (ja) * 2001-03-09 2009-05-27 シメトリックス・コーポレーション 超薄膜の上層を有する積層超格子材料の製造方法
CN100355042C (zh) * 2001-03-09 2007-12-12 塞姆特里克斯公司 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法
EP1411773A4 (en) * 2001-07-12 2005-12-14 Advanced Food Technologies Inc Snack snacks, ready-to-serve meals and the like with external and / or internal coating compositions
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
US6743643B2 (en) * 2001-11-29 2004-06-01 Symetrix Corporation Stacked memory cell having diffusion barriers
US6815223B2 (en) 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
US6843830B2 (en) * 2003-04-15 2005-01-18 Advanced Technology Materials, Inc. Abatement system targeting a by-pass effluent stream of a semiconductor process tool
KR100541814B1 (ko) * 2003-09-15 2006-01-11 삼성전자주식회사 화학기상증착장치
KR20050033216A (ko) * 2003-10-06 2005-04-12 동부아남반도체 주식회사 고밀도 플라즈마 설비
US7311947B2 (en) * 2003-10-10 2007-12-25 Micron Technology, Inc. Laser assisted material deposition
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
US20060286819A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for silicon based dielectric deposition and clean with photoexcitation
US7601652B2 (en) * 2005-06-21 2009-10-13 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
JP4891667B2 (ja) * 2005-08-22 2012-03-07 株式会社東芝 半導体装置の製造方法
FR2890662B1 (fr) * 2005-09-14 2008-09-19 St Microelectronics Sa Procede d'epitaxie a faible budget thermique et son utilisation
JP5137366B2 (ja) * 2006-01-24 2013-02-06 株式会社日立国際電気 基板処理システム及び液体材料供給装置
US7791055B2 (en) * 2006-07-10 2010-09-07 Micron Technology, Inc. Electron induced chemical etching/deposition for enhanced detection of surface defects
US7892978B2 (en) 2006-07-10 2011-02-22 Micron Technology, Inc. Electron induced chemical etching for device level diagnosis
US7807062B2 (en) * 2006-07-10 2010-10-05 Micron Technology, Inc. Electron induced chemical etching and deposition for local circuit repair
US7718080B2 (en) 2006-08-14 2010-05-18 Micron Technology, Inc. Electronic beam processing device and method using carbon nanotube emitter
US7791071B2 (en) 2006-08-14 2010-09-07 Micron Technology, Inc. Profiling solid state samples
US7833427B2 (en) 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
US10179948B2 (en) * 2014-04-24 2019-01-15 United Technologies Corporation Method and system for controlling coating in non-line-of-sight locations
US20170229647A1 (en) 2014-05-05 2017-08-10 Okinawa Institute Of Science And Technology School Corporation System and method for fabricating perovskite film for solar cell applications
EP3177753B1 (en) 2014-08-07 2022-08-10 Okinawa Institute of Science and Technology School Corporation System and method based on multi-source deposition for fabricating perovskite film

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH068509B2 (ja) * 1985-09-17 1994-02-02 勝 岡田 強誘電体薄膜の製造方法
US5260265A (en) * 1987-03-23 1993-11-09 Semiconductor Energy Laboratory Co., Ltd. Production of oxide superconducting films by multilayer deposition
KR910007384B1 (ko) * 1987-09-16 1991-09-25 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 초전도 산화물 형성방법 및 장치
DE3800712A1 (de) * 1988-01-13 1989-07-27 Philips Patentverwaltung Verfahren zur plasmaaktivierten reaktiven abscheidung von elektrisch leitendem mehrkomponentenmaterial aus einer gasphase
US5174926A (en) * 1988-04-07 1992-12-29 Sahagen Armen N Compositions for piezoresistive and superconductive application
US4912087A (en) * 1988-04-15 1990-03-27 Ford Motor Company Rapid thermal annealing of superconducting oxide precursor films on Si and SiO2 substrates
CA2003850C (en) * 1988-11-29 1998-07-28 Atsushi Tanaka Process for preparing a perovskite type superconductor film
US5006363A (en) * 1988-12-08 1991-04-09 Matsushita Electric Industries Co., Ltd. Plasma assited MO-CVD of perooskite dalectric films
US5138520A (en) * 1988-12-27 1992-08-11 Symetrix Corporation Methods and apparatus for material deposition
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
JP2970676B2 (ja) * 1990-02-20 1999-11-02 富士通株式会社 酸化物結晶薄膜の成長方法
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
US5206213A (en) * 1990-03-23 1993-04-27 International Business Machines Corp. Method of preparing oriented, polycrystalline superconducting ceramic oxides
US5278138A (en) * 1990-04-16 1994-01-11 Ott Kevin C Aerosol chemical vapor deposition of metal oxide films
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5206778A (en) * 1991-05-16 1993-04-27 International Business Machines Corporation Sense circuit for on-chip thermal shutdown
US5310990A (en) * 1991-06-03 1994-05-10 The United Stated Of America As Represented By The Secretary Of The Navy Method of laser processing ferroelectric materials
JP2650513B2 (ja) * 1991-06-24 1997-09-03 財団法人国際超電導産業技術研究センター Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ系超電導膜の製造方法
US5338951A (en) * 1991-11-06 1994-08-16 Ramtron International Corporation Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
US5258204A (en) * 1992-06-18 1993-11-02 Eastman Kodak Company Chemical vapor deposition of metal oxide films from reaction product precursors
US5406510A (en) * 1993-07-15 1995-04-11 Symetrix Corporation Non-volatile memory
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093566B1 (ko) 2010-03-31 2011-12-13 성균관대학교산학협력단 초격자구조의 다성분계 산화물 박막제조방법

Also Published As

Publication number Publication date
EP0708983A1 (en) 1996-05-01
EP0708983B1 (en) 2001-09-26
KR960704350A (ko) 1996-08-31
US5648114A (en) 1997-07-15
WO1995002897A1 (en) 1995-01-26
JPH09504500A (ja) 1997-05-06
DE69428444D1 (de) 2001-10-31
DE69428444T2 (de) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100313425B1 (ko) 층진초격자 재료 제조를 위한 화학 기상 증착 방법
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
US5527567A (en) Metalorganic chemical vapor deposition of layered structure oxides
JP3462852B2 (ja) 化学気相成長法によって薄膜を製造する方法と装置
US6110531A (en) Method and apparatus for preparing integrated circuit thin films by chemical vapor deposition
JP4067563B2 (ja) 低リーク電流および低分極疲労を有する電子デバイスを製造するためのｕｖ照射プロセス
US5811181A (en) Ferroelectric thin film, ferroelectric thin film covering substrate and manufacturing method of ferroelectric thin film
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
US6133092A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
EP1357586A2 (en) Vapor phase growth method of oxide dielectric film
US5976624A (en) Process for producing bismuth compounds, and bismuth compounds
KR100315885B1 (ko) 전자부품에서사용하기위한유전체박막형성방법
JPH09282943A (ja) 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
US6686210B1 (en) Methods for controlling the crystallographic texture of thin films with anisotropic ferroelectric polarization or permittivity
JPH06116093A (ja) ペロブスカイト型結晶化合物薄膜の製法
Yamakawa et al. Sol-gel derived SrBi2Ta2O9 thin films and electrical properties
JPH09263494A (ja) 安定化ジルコニア薄膜と単結晶シリコン基体との複合構造体およびその製造方法
JPH05263240A (ja) 誘電体薄膜の製造方法及びその装置
JPH06177041A (ja) 誘電体薄膜の製造方法
JPH0874049A (ja) 強誘電体薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091005

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee