JP4891667B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4891667B2
JP4891667B2 JP2006174262A JP2006174262A JP4891667B2 JP 4891667 B2 JP4891667 B2 JP 4891667B2 JP 2006174262 A JP2006174262 A JP 2006174262A JP 2006174262 A JP2006174262 A JP 2006174262A JP 4891667 B2 JP4891667 B2 JP 4891667B2
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon
bond
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006174262A
Other languages
English (en)
Other versions
JP2007088422A (ja
Inventor
野 弘 剛 西
藤 弘 一 加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006174262A priority Critical patent/JP4891667B2/ja
Priority to US11/507,007 priority patent/US7767538B2/en
Publication of JP2007088422A publication Critical patent/JP2007088422A/ja
Application granted granted Critical
Publication of JP4891667B2 publication Critical patent/JP4891667B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、シリコン酸化物よりも誘電率が大きなシリコン窒化膜または酸化アルミニウム膜または高誘電率(high-k)絶縁膜を有する半導体装置の製造方法に関する。
これまで、ＭＯＳトランジスタのゲート絶縁膜や、フラッシュメモリ等のトンネル絶縁膜および電極間絶縁膜には、シリコンの熱酸化によって生成する絶縁性の高いシリコン酸化膜が使用されてきた。他方、性能やコストパフォーマンスを向上させるためには素子の微細化が必要であり、ゲート絶縁膜、トンネル絶縁膜、電極間絶縁膜の膜厚もそれに伴って薄くしなければならない。しかし、絶縁膜の膜厚が１０ｎｍ程度以下になると、トンネル効果によって電子やホールが膜を透過する確率が増加し、膜の絶縁性が低下する。
このため、ＭＯＳトランジスタやフラッシュメモリ等の微細化を進めるためには、シリコン酸化膜よりも誘電率が大きな高誘電率絶縁膜を用いることが不可欠である。
他方、シリコン窒化膜はシリコン酸化膜（比誘電率３．９）よりも比誘電率が高く（７程度）、またパシベーション膜やバリア膜としてＬＳＩに使用されてきた実績があり、シリコン酸化膜に替わるゲート絶縁膜として最初に実用化が図られた。
しかし、シリコン基板上に直接形成されたシリコン窒化膜は、シリコン酸化膜に比べて、一般に大きな界面準位を示す。そのため現在は、表面側はシリコン窒化膜、基板との界面側はシリコン酸化膜である積層構造の膜がゲート絶縁膜として使用されている。
シリコン窒化膜／シリコン酸化膜の積層構造の膜は、例えば基板の熱酸化によって生成したシリコン酸化膜を窒素プラズマ雰囲気に暴露し、シリコン酸化膜表面を窒化することで形成することができる。
しかし、積層構造の膜全体の誘電率を上げるためにシリコン酸化膜を薄くすると、プラズマ窒化の際に窒素がシリコン酸化膜と基板との界面まで拡散し、界面準位が増加しやすくなる。そこで、まずアンモニアガスや窒素プラズマなどでシリコン基板を窒化することにより薄いシリコン窒化膜を形成し、さらに熱酸化を施すことにより、シリコン窒化膜とシリコン基板との界面にシリコン酸化膜を形成する方法が提案されている。
基板の窒化によりシリコン窒化膜を形成した後、このシリコン窒化膜とシリコン基板との界面にシリコン酸化膜を形成するプロセスでは、シリコン窒化膜を形成する際の温度が一つの重要な要素である。すなわち、窒化温度が低過ぎると耐酸化性の低い窒化膜が形成され、その後の熱酸化の際に窒化膜が酸化されて窒化膜の誘電率が低下しやすい。これは、低温でアンモニア窒化を行うと、アンモニアが完全には分解せず、ＮＨx（x=１，２）などの不純物を含有する膜が形成されやすく、さらにそのような窒化膜では、不純物が存在する箇所を通って酸素の拡散が起きやすいためである。また水素を含まない、窒素ガスのプラズマ窒化でシリコン窒化膜を形成する場合には、窒化温度が低すぎると、シリコンの窒化反応が途中までしか進行せずにダングリングボンドを多量に含むシリコン窒化膜が形成される。このような膜を酸素に暴露すると、酸素がダングリングボンドで解離して酸素原子等の活性な酸素が生成し、シリコン窒化膜や下地シリコンの酸化が進行しやすくなる。
シリコン窒化膜の耐酸化性は、窒化温度を上げると向上する。しかし、従来用いられてきたＲＴＡ(Rapid Thermal Annealing)装置で高温加熱を行うと、窒化膜が島状に形成され易いことが知られている。これは窒化温度がシリコン窒化膜の融点（約１９００℃）よりも低い約１０００℃以下であるので、歪んだ結合を有したシリコン窒化膜が生成され、そして、この歪みを緩和するためにシリコンのマイグレーションが起きるが、窒化温度が高いほどマイグレーション速度が増加するためと推測される。しかし、島状の窒化膜を酸化すると、膜の薄い箇所を通って拡散した酸素によって厚い酸化膜が部分的に生成され、膜全体の電気特性が低下する問題が生じる。
他方、シリコン窒化膜の誘電率はそれ程大きくないため、より大きな誘電率を有する絶縁膜が必要とされている。そのため、ＨｆＯ２，ＺｒＯ２，ＬａＡｌＯといった、遷移金属の酸化膜や、酸窒化膜、シリケート膜、窒化シリケート膜、アルミネート膜、窒化アルミネート膜などの開発が進められている。
このような高誘電率絶縁膜は、下地とは異なる元素から構成されているため、スパッタリングや化学気相成長法（ＣＶＤ( Chemical Vapor Deposition)）、原子層堆積法（ＡＬＤ(Atomic Layer Deposition)）等の堆積により成膜される。通常、成膜温度は、シリコンの熱酸化温度よりも低い。これは、成膜温度を上げ過ぎると、部分的な結晶化や相分離が進行し、不均一な厚さの膜が形成されるといった問題が生じるためである。ところが一般に、低い温度で形成した絶縁膜では、電子や正孔の捕獲が生じ易く、リーク電流のレベルも高い。この原因は十分明らかにされていないが、ＣＨｘ、ＮＨｘ、ＯＨ等の膜中不純物が一因と考えられている。但し、不純物の混入が少ない、スパッタリングや基板熱酸化等の方法で形成した膜であっても、成膜温度が低いと膜質の低い絶縁膜しか得られない。これは、不純物以外にも、膜質を劣化させる要因（ダングリングボンドや歪んだ結合など）があることを示している。
他方、高誘電率絶縁膜の電極として多結晶シリコン膜を用いた場合、多結晶シリコン膜の成膜時や、多結晶シリコン膜の不純物活性化のための加熱時に、多結晶シリコン膜と高誘電率絶縁膜が反応し、高誘電率絶縁膜のフェルミ準位が固定されるフェルミレベルピニングや、多結晶シリコン膜から高誘電率絶縁膜へシリコンが拡散して高誘電率絶縁膜の膜質が低下するといった問題が生じると報告されている。電極として金属膜や金属化合物を用いた場合にも、金属の種類によっては同様の問題が生じる。この場合には、高誘電率絶縁膜と電極の間に、極薄の反応抑制層の挿入が必要となる。
しかし、高誘電率絶縁膜と反応抑制層からなる絶縁膜全体の誘電率の低下を抑えるためには、反応抑制層も誘電率の高い材料でなければならず、反応抑制層として極薄のシリコン窒化膜や酸化アルミニウム膜などが有力視されている。通常、シリコン窒化膜はＳｉＣｌ４ガスとＮＨ３ガス、酸化アルミニウム膜は、Ａｌ（ＣＨ３）３ガスとＨ２Ｏガスなどを用いて、ＣＶＤやＡＬＤなどによって形成される。これらの膜も高誘電率絶縁膜と同様に比較的低い温度で成膜され、ＮＨｘ、ＣＨｘ、ＯＨ等の不純物や欠陥がある程度含まれている。膜に含有された不純物や欠陥は、電子・ホールの捕獲サイトやリーク電流源となって絶縁膜の電気特性を劣化させ、また電極と高誘電率絶縁膜との反応バリア性を低下させる問題を引き起こす。従来のＲＴＡ装置で加熱処理を施してもこれらを完全に除去することは困難であり、このため、十分なバリア性を確保し、良好な電気特性を示す絶縁膜を形成するためには、反応抑制層の膜厚を大きくしなければならず、絶縁膜全体の誘電率を高くできない問題があった。
なお、低誘電率膜にＣＯ２レーザーを照射して膜改質を行う技術は知られている（例えば特許文献１参照）。しかし、シリコン窒化膜または酸化アルミニウム膜または高誘電率絶縁膜の膜改質を行うことは特許文献１には開示されていない。
特開２００５−５４６１号公報
上述したように、通常、シリコン窒化膜や酸化アルミニウム膜、高誘電率絶縁膜の成膜温度はシリコン熱酸化膜の形成温度よりも低い。
他方、低温で形成されたシリコン熱酸化膜を窒素中で９００℃以上に加熱すると、膜のストレスが減少すると共に電気特性が向上することが知られている。これは、低温で形成されたシリコン酸化膜には電気特性を低下させる、歪んだ結合が含まれており、シリコン酸化膜を、粘性増加温度である約９５０℃以上に加熱すると、歪んだ結合が減少し、その結果、電気特性が向上すると考えられている。
成膜後にＲＴＡ装置などで加熱処理を施すと、シリコン窒化膜や酸化アルミニウム膜、高誘電率絶縁膜の電気特性が改善される。これは、加熱処理に伴う膜中不純物や歪み結合の減少によるものと考えられる。しかし、シリコン窒化膜や酸化アルミニウム膜、高誘電率絶縁膜に約１０００℃のＲＴＡ処理を施しても、シリコン熱酸化膜と同程度の膜質は得られない。この原因は明らかではないが、膜中不純物が完全には除去されないこと、またイオン結合を有する高誘電率絶縁膜は、共有性結合の割合が大きなシリコン酸化膜よりも粘性増加温度が高く、１０００℃程度の加熱では、膜中の歪んだ結合が十分緩和されないことに起因している可能性がある。
なお、粘性増加温度は材料に依存するが、経験的には融点の約２／３と言われている。シリコン酸化膜の融点は約１７００℃（１９３０Ｋ）であるから、その２／３は約１０４０℃（１３１５Ｋ）であり、前述の粘性増加温度９５０℃に近い。シリコン窒化膜や酸化アルミニウム膜の融点は約１９００℃，２０５０℃であり、現在、検討されている高誘電率絶縁膜の材料であるＨｆＯ２，ＺｒＯ２，Ｙ２Ｏ３，Ｌａ２Ｏ３の融点は、それぞれ約２７６０℃，２７２０℃，２４１０℃，２３１０℃である。したがって、粘性増加温度は、シリコン窒化膜では約１１８０℃、酸化アルミニウム膜では１２８０℃、ＨｆＯ２，ＺｒＯ２，Ｙ２Ｏ３，Ｌａ２Ｏ３では、それぞれ約１７５０℃，１７２０℃，１５１５℃，１４５０℃程度と推測される。このことから、１２００℃〜１７００℃以上に加熱しなければ、これらの絶縁膜では膜中の歪みが十分緩和されない可能性がある。
現在使用されているＲＴＡ装置は、シリコンの極薄熱酸化膜、極薄熱窒化膜の形成や浅い接合の形成を目的として開発されてきた。ここではシリコンを効果的に加熱することが重要であり、シリコンが吸収する光を試料に照射する。ＲＴＡ装置で比較的よく使用されるハロゲンランプの発光特性は、タングステンフィラメントの温度に若干依存するが、ランプの発光強度は１μｍ付近の波長にピークを持ち、約０．１μｍから３μｍまでの広い波長領域に分布している。
他方、シリコンは、バンドギャップである約１．１ｅＶ以上のエネルギーを持つ光、言い換えれば約１．１μｍ以下の波長の光を吸収する。したがって、ハロゲンランプの光を照射することで、シリコンを効率良く加熱できる。
これに対して、高誘電率絶縁膜のバンドギャップはシリコンよりもはるかに大きい。例えば、ＨｆＯ２のバンドギャップは、約６ｅＶである。
また、シリコン窒化膜や酸化アルミニウム膜、ＨｆＯ２膜、ＺｒＯ２膜、Ｙ２Ｏ３膜といった遷移重金属−酸素結合を有する遷移重金属酸(窒)化膜、ＨｆＳｉＯ膜、ＺｒＳｉＯ膜などの遷移重金属−酸素−シリコン結合を有する遷移重金属(窒化)シリケート膜、ＨｆＡｌＯ膜、ＬａＡｌＯ膜などの遷移重金属−酸素−アルミニウム結合を有する遷移重金属(窒化)アルミネート膜の赤外光吸収は約１．１μｍよりも大きな波長領域に存在する。
以上から、ハロゲンランプ光を照射しても、シリコン窒化膜や酸化アルミニウム膜、高誘電率絶縁膜にはほとんど吸収されないことがわかる。したがって、表面にシリコン窒化膜や酸化アルミニウム膜、高誘電率絶縁膜等の絶縁膜が形成されたシリコン基板にハロゲンランプ光を照射した場合、光吸収による絶縁膜の加熱はほとんど生じない。
他方シリコン基板では、吸収された光の一部は熱に変化するため、ハロゲンランプ光を照射することで加熱される。シリコン基板の温度が増加すると、シリコン基板から絶縁膜への熱伝導が生じ、絶縁膜の温度も上昇する。
このように従来のＲＴＡ装置で処理を行った場合、絶縁膜はシリコン基板からの熱伝導で加熱されるため、シリコン基板と同程度までしか温度を上げることができない。他方シリコン窒化膜や酸化アルミニウム膜、高誘電率絶縁膜が表面に形成されたシリコン基板を約１０００℃以上に加熱すると、シリコン基板から絶縁膜へシリコン原子が拡散し、絶縁膜の電気特性が劣化すると報告されている。以上から、従来のＲＴＡ装置を用いて処理した場合、シリコン基板上のシリコン窒化膜や酸化アルミニウム膜、高誘電率絶縁膜は１０００℃程度までしか加熱できないことがわかる。この加熱温度は、これら絶縁膜の粘性が増加し、欠陥が減少すると期待される温度(１２００℃〜１７００℃以上)に比べてはるかに低い。
また、酸化アルミニウム膜や高誘電率絶縁膜形成後、膜中のＮＨｘ、ＣＨｘ、ＯＨ等の不純物や酸素欠損等の欠陥を低減するために酸素元素を含むガス（Ｏ２，Ｏ３，Ｈ２Ｏなど）雰囲気でＲＴＡ装置による熱処理が行われる。しかし、十分な膜の改質を行うために、雰囲気中の酸素元素を含むガスの分圧を上げ過ぎると、絶縁膜とシリコン基板との間に厚いシリコン酸化膜が形成されやすくなる。これは、従来のＲＴＡ装置で加熱を行うと、前述したように、シリコン基板の温度が高くなり、シリコンの酸化反応が進行しやすいことが一因と考えられる。しかし、シリコン酸化膜の誘電率は低いため、厚い界面シリコン酸化膜が形成されると、絶縁膜全体の誘電率が低下する。
さて現在、動作速度を増加させるため、電子やホールの移動度がシリコンよりも大きな、ゲルマニウムをチャネルに用いたトランジスタの開発が進められており、このゲルマニウムトランジスタのゲート絶縁膜にも、ＺｒＯ２等の高誘電率絶縁膜の適用が検討されている。ゲルマニウムのバンドギャップは約０．６６ｅＶであり、約２μｍ以下の波長の光を吸収する。このため、従来のＲＴＡ装置でゲルマニウムも加熱することできる。
しかし、シリコン上に絶縁膜を形成した場合と同様に、高誘電率絶縁膜が形成されたゲルマニウムにハロゲンランプ光を照射しても、ゲルマニウムよりも高い温度に高誘電率絶縁膜を加熱することはできない。さらにゲルマニウムの融点は約９４５℃とシリコンよりも低い。これらの理由により、従来のＲＴＡ装置で処理を行うと、ゲルマニウム上に形成した高誘電率絶縁膜は低い温度までしか加熱できず、十分な膜改質を行うことが困難である。
またシリコン窒化膜は、従来の方法でシリコン基板やゲルマニウム基板上に直接形成すると大きな界面準位特性を示すため、単層で、トランジスタのゲート絶縁膜や、基板と金属高誘電率絶縁膜との間の反応抑制層に適用することができなかった。
また、極薄シリコン窒化膜は、シリコン窒化膜／シリコン酸化膜積層ゲート絶縁膜のベース膜や、金属高誘電率絶縁膜とシリコン基板または多結晶シリコン下部電極との反応抑制層としての適用が検討されているが、高温に加熱すると局所的な凝集が生じやすいため、成膜中や成膜後の処理温度をあまり上げることができず、膜厚が均一で、耐酸化性が十分高いシリコン窒化膜を形成することができなかった。
また、酸化アルミニウム膜やシリコン窒化膜を上部電極と金属高誘電率絶縁膜との反応を抑制する反応抑制層として適用した場合、従来のＲＴＡ装置では、ＣＶＤやＡＬＤによって形成された膜中の不純物や欠陥を完全に除去することができず、電極と高誘電率絶縁膜との反応を抑制するためには比較的厚いシリコン窒化膜を形成する必要があり、絶縁膜全体の誘電率が低下する問題が生じていた。
また、トランジスタのゲート絶縁膜やフラッシュメモリの電極間絶縁膜への適用を目的として、遷移金属の酸化膜や、酸窒化膜、窒化シリケートや窒化アルミネート膜の開発が進められているが、従来のＲＴＡ装置を用いて加熱処理を行うと、これら高誘電率絶縁膜を下地シリコン或いはゲルマニウムよりも高温に加熱することができず、膜中の欠陥を十分低下させることができなかった。
本発明は、上記事情を考慮してなされたものであって、良質なシリコン窒化膜、酸化アルミニウム膜、遷移金属高誘電率絶縁膜を形成することのできる半導体装置の製造方法を提供することを目的とする。
本発明の第１の態様による半導体装置の製造方法は、シリコンを主構成元素とする膜およびシリコン基板のいずれか一方上に、シリコン−窒素結合および金属−酸素結合のうち少なくとも一つの結合を有する絶縁膜を、化学気相成長法および原子層堆積法のいずれか一方を用いて形成するステップと、前記絶縁膜に最大強度の波長が１．１μｍ〜９μｍの範囲内に存在するパルス状赤外光を照射するステップと、を備えたことを特徴とする。
また、本発明の第２の態様による半導体装置の製造方法は、ゲルマニウムを主構成元素とする膜およびゲルマニウム基板のいずれか一方上に、シリコン−窒素結合および金属−酸素結合のうち少なくとも一つの結合を有する絶縁膜を、化学気相成長法および原子層堆積法のいずれか一方を用いて形成するステップと、前記絶縁膜に最大強度の波長が２μｍ〜１２．５μｍの範囲内に存在するパルス状赤外光を照射するステップと、を備えたことを特徴とする。
また、本発明の第３の態様による半導体装置の製造方法は、半導体を主構成元素とする膜および半導体基板のいずれか一方上に、シリコン−窒素結合、アルミニウム−酸素結合、遷移金属−酸素−シリコン結合、および遷移金属−酸素−アルミニウム結合、遷移金属−酸素結合の少なくとも一つの結合を有する絶縁膜を形成するステップと、最大強度の波長が前記絶縁膜に応じた波長領域内でかつ前記絶縁膜に吸収される波長のパルス状赤外光を前記絶縁膜に照射するステップと、を備えたことを特徴とする。
本発明によれば、良質なシリコン窒化膜、酸化アルミニウム膜、または遷移金属高誘電率絶縁膜を形成することができる。
本発明の実施形態を以下、図面を参照して詳細に説明する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは現実のものとは異なる。また、図面の相互間において同じ部分を指す場合であっても、互いの寸法や比率が異なって示されている部分もある。
（第１実施形態）
本発明の第１実施形態による半導体装置の製造方法を説明する。本実施形態の製造方法によって製造された半導体装置を図１に示す。この半導体装置は、フラッシュメモリであって、図１はそのメモリセルの断面図を示す。このメモリセルは、シリコン基板１に、離間されたソース領域３ａおよびドレイン領域３ｂが形成され、ソース領域３ａとドレイン領域３ｂとの間のシリコン基板１上にトンネル酸化膜５が形成されている。トンネル酸化膜５上に燐添加多結晶シリコンからなる浮遊電極７が形成され、浮遊電極７上に下部シリコン窒化膜９が形成されている。下部シリコン窒化膜９上にＨｆＳｉＯからなる高誘電率絶縁膜１１が形成され、この高誘電率絶縁膜１１上に上部シリコン窒化膜１３が形成されている。この上部シリコン窒化膜１３上には燐添加多結晶シリコンからなる制御電極１５が形成されている。
このメモリセルは、次のように形成される。まず、シリコン基板１を熱酸化することによってトンネル酸化膜５を形成する。続いて、ＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)を用いてトンネル酸化膜５上に燐添加多結晶シリコン膜７を成膜する。
次に、ハロゲンランプ光照射によって約６００度に加熱・保持した多結晶シリコン膜７にアンモニアガスを供給しながら、波長３μｍ、パルス幅５０ｆｓ（フェムト秒）の赤外レーザー光を照射して膜厚が１ｎｍの下部シリコン窒化膜９を形成した。続いて、下部シリコン窒化膜９上に膜厚が３０ｎｍのＨｆＳｉＯ膜１１を６００℃のＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)により形成した後、膜改質のためにハロゲンランプを用いたＲＴＡ装置で１０００℃、３０秒の熱処理を施した。
続いて、塩化珪素ガスとアンモニアガスのＡＬＤによって膜厚約１ｎｍの上部シリコン窒化膜１３を堆積する際に、波長３μｍ、パルス幅５０ｆｓの赤外レーザー光を照射した。上部シリコン窒化膜１３を成膜した後にＲＴＡ処理は施さなかった。
次に、制御電極として燐添加多結晶シリコン膜１５を堆積した後、活性化のために１０００℃、３０秒の熱処理を施した。続いて、図示しないレジストパターンを燐添加多結晶シリコン膜１５に形成し、このレジストパターンをマスクとして燐添加多結晶シリコン膜１５、上部シリコン窒化膜１３、ＨｆＳｉＯ膜１１、下部シリコン窒化膜９、燐添加多結晶シリコン膜７、トンネル酸化膜５をパターニングし、ゲート部を形成する。その後、このゲート部をマスクとして、シリコン基板１に不純物のイオン注入することにより、ソース領域３ａおよびドレイン領域３ｂを形成し、メモリセルを完成する。
このように形成されたメモリセルにおいては、膜厚１ｎｍの上部シリコン窒化膜１３を形成することで、制御電極１５形成後の熱処理による、ＨｆＳｉＯからなる高誘電率絶縁膜１１と制御電極１５との反応を十分抑制することができた。
次に、比較例として、図２示すフラッシュメモリのメモリセルを作成した。この比較例のメモリセルは、図１に示す本実施形態のメモリセルにおいて、下部シリコン窒化膜９、ＨｆＳｉＯからなる高誘電率絶縁膜１１、および上部シリコン窒化膜１３を下部シリコン窒化膜９Ａ、ＨｆＳｉＯからなる高誘電率絶縁膜１１Ａ、および上部シリコン窒化膜１３Ａにそれぞれ置き換えた構成となっている。この比較例のメモリセルの製造方法は、下部シリコン窒化膜および上部シリコン窒化膜の製法が本実施形態と異なるのみであり、それ以外の膜の形成は本実施形態と同様にして行う。
次に、この比較例によるメモリセルの下部シリコン窒化膜９Ａおよび上部シリコン窒化膜１３Ａの製法を説明する。
ハロゲンランプを用いたＲＴＡ装置で多結晶シリコン膜７を加熱しながらアンモニアガスを供給し、多結晶シリコン膜７とアンモニアガスを反応させることで膜厚が１ｎｍの下部シリコン窒化膜９Ａを形成した。なおこの場合、シリコン窒化膜中の不純物（ＮＨｘ）を十分低減させるため、多結晶シリコン膜７を１０００℃に加熱した。
次に、下部シリコン窒化膜９Ａ上に膜厚が３０ｎｍのＨｆＳｉＯ膜１１Ａを６００℃のＭＯＣＶＤにより形成した後、ＲＴＡ装置で１０００℃、３０秒の改質処理を施した。その後、上部シリコン窒化膜１１Ａを、塩化珪素ガスとアンモニアガスのＡＬＤによって形成した後、膜中に含まれる塩素や水素などの不純物を除去するため、ＲＴＡ装置で１０００℃に加熱した。
次に、制御電極１５として燐添加多結晶シリコン膜を形成した後、活性化のために１０００℃、３０秒の熱処理を施した。なおこの熱処理で、ＨｆＳｉＯ膜１１Ａと、制御電極１５との反応を十分抑制するためには、上部シリコン窒化膜１３Ａの膜厚を２ｎｍ以上にする必要があった。
次に、本実施形態と比較例の製造方法によって製造された、ＨｆＳｉＯからなる高誘電率絶縁膜のリーク電流特性を評価したところ、本実施形態による製造方法で形成したシリコン窒化膜９、１３で挟まれたＨｆＳｉＯ膜１１は、比較例の製造方法で形成したシリコン窒化膜９Ａ、１３Ａで挟まれたＨｆＳｉＯ膜１１Ａよりも、リーク電流が２桁小さかった。この原因を明らかするため、シリコン窒化膜９、９Ａ及びＨｆＳｉＯ膜１１、１１ＡのＸＰＳ分析を行ったところ、比較例の方法によって形成されたシリコン窒化膜９ＡからはＨが、ＨｆＳｉＯ膜１１ＡからはＳｉサブオキサイドが検出されたが、本実施形態の方法によって形成されたシリコン窒化膜９、ＨｆＳｉＯ膜１１では、それらは検出限界以下であった。
さらに、断面ＴＥＭ(Transmission Electron Microscope)で膜構造を評価したところ、本実施形態の方法によって形成された下部シリコン窒化膜９の膜厚は、ほぼ原子レベルで均一であるのに対し、比較例の方法で形成した下部シリコン窒化膜９Ａの膜厚は不均一であった。ＨｆＳｉＯ膜１１Ａ中に検出されたＳｉサブオキサイドは、シリコン窒化膜９Ａの薄い箇所を通って、下地シリコン膜からＨｆＳｉＯ膜１１Ａに拡散したシリコンから生成されたものと推測される。
成膜方法によるシリコン窒化膜の膜厚均一性の違いは次のように説明される。図３は、ＲＴＡ装置で広く使用される、ハロゲンランプ発光強度特性の一例を示す図である。ハロゲンランプは、波長１μｍの付近にピークを持ち、また０．１μｍから３μｍまでの広い波長領域に強度を持つことがわかる。
他方図４は、シリコンの消衰係数の波長依存性を示している。なお消衰係数は光の吸収しやすさを示す値であり、光吸収係数と比例関係にある（ｋ＝ｃα／（２ω）、ここでｋ：消衰係数，ｃ：光速度,α：光吸収係数，ω：光の角速度））。図４から、バンドギャップに相当する１．１μｍよりも波長が大きくなるに従ってシリコンの光吸収が小さくなること、しかし約３μｍよりも長波長側では光吸収がやや増加し、約９μｍより長い波長でほぼ一定となることがわかる。なお、約３μｍよりも長波長側に生じる光吸収は、シリコンの自由電子の励起に起因している。図３および図４から、多結晶シリコン膜７はハロゲンランプ照射光を吸収し、加熱されることがわかる。
さて、ハロゲンランプ光照射によって加熱された多結晶シリコン膜７をアンモニアガスに曝露すると、シリコン表面で分解したアンモニアによるシリコンの窒化反応が生じる、シリコン窒化膜が形成される。この窒化反応の際、結合の変化に伴ってシリコン窒化膜と下地シリコンの両方に局所的なストレスが発生する。比較例による方法のように多結晶シリコン膜７が１０００℃程度の高い温度に加熱され、膜を構成しているシリコン原子が比較的動き易くなっている状況では、シリコン窒化膜とシリコン膜との界面で、ストレスを緩和するようにシリコン原子の移動が生じる。この結果、比較例の方法では、シリコン窒化膜の凝集が進み、島状のシリコン窒化膜が形成される。
これに対して、本実施形態による方法では、多結晶シリコン膜７の温度が約６００℃と低い。このため、シリコン原子の移動はほとんど生じず、均一な膜厚のシリコン窒化膜９が形成される。但し一般に、６００℃程度の低い温度で形成されたシリコン窒化膜には不純物（ＮＨｘ）が多く残留している。ところが本実施形態では、アンモニアガス暴露と同時に、多結晶シリコン膜７表面に中心波長３μｍ、パルス幅５０ｆｓのレーザー光を照射している。３μｍ以上(特に約９〜１４μｍ)の波長領域に光吸収を持つシリコン窒化膜９や、多結晶シリコン膜７は、この波長の光をあまり吸収しない。他方、シリコン窒化膜９中の不純物ＮＨｘはこの波長の光を吸収し、温度が増加する。光照射時間が５０ｆｓと短いため、シリコン窒化膜９中の加熱されたＮＨｘから下地シリコン膜７への熱伝導はほとんど生じない。このように本実施形態による方法を用いると、下地多結晶シリコン膜７の温度を過剰に上げず、したがってシリコン窒化膜の凝集を抑制しつつ、シリコン窒化膜９中のＮＨｘを選択的に加熱・除去できるため、含有不純物（ＮＨｘ）が少なく、かつ膜厚が均一なシリコン窒化膜が形成されたと考えられる。
なお、本実施形態で形成したシリコン窒化膜９は、レーザー光照射によって励起されたＮＨｘからの熱伝導によって加熱され、短時間であっても、粘性増加温度である１２００℃（シリコン窒化膜の融点（約１９００℃）の２／３）近くまで温度が上昇している。これも、シリコン窒化膜の膜厚均一性向上に寄与していると考えられる。
またこの温度上昇により、膜の緻密性やバリア性も向上している。このため、本実施形態による方法を用いて形成した上部シリコン窒化膜１３は、比較例の方法で形成したシリコン窒化膜１３Ａよりも薄いにも関わらず、高誘電率絶縁膜１１と制御電極１５との反応を抑制できたと考えられる。
以上説明したように、本実施形態によれば、良質なシリコン窒化膜を形成することができる。
なお、本実施形態では、フラッシュメモリセルの浮遊電極と制御電極間に形成される高誘電率絶縁膜と、これら電極との反応抑制を目的として形成されるシリコン窒化膜の製法について説明したが、ＭＯＳトランジスタの高誘電率ゲート絶縁膜と上部電極との反応抑制層や、シリコン窒化膜／シリコン酸化膜積層ゲート絶縁膜のベース膜として、シリコン窒化膜を形成する場合においても適用することができる。これは、上述したように本実施形態の方法で形成したシリコン窒化膜は、膜厚が均一かつ緻密であり、反応抑制能力や耐酸化性が高いためである。
また、アンモニアの熱窒化といった、従来の方法でシリコン窒化膜をシリコン基板上に直接形成すると、そのシリコン窒化膜は大きな界面準位を示すことが知られている。これに対し、本実施形態の方法を適用してシリコン基板上に直接形成したシリコン窒化膜は、比較的小さな界面準位を有していた。これは、本実施形態の方法を用いて形成したシリコン窒化膜は、従来技術で形成された膜よりも高温に加熱されており、膜のストレスが小さいため、シリコン基板との界面にあまり歪みが印加されないためと推測される。したがって本実施形態の方法を適用して形成するシリコン窒化膜は、高誘電率ゲート絶縁膜と基板との界面反応抑制層や、単層でのゲート絶縁膜としても適用可能である。
また本実施形態ではシリコン窒化膜についての適用例について説明したが、ＣＶＤやＡＬＤで形成した酸化アルミニウム膜や遷移金属の高誘電率絶縁膜についても適用できる。これは、ＣＶＤやＡＬＤで形成した膜にはＮＨｘ、ＣＨｘ、ＯＨなどの不純物が残留しており、本発明を適用することによって、これら不純物を除去して膜のバリア性や電気特性を向上させることが可能である。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の製造方法について説明する。図５は本実施形態の製造方法によって製造された半導体装置の断面図である。この半導体装置はシリコン基板２１上に高誘電率ゲート絶縁膜２３が形成されている。この半導体装置は以下のように製造される。
まず、シリコン基板２１をウエット洗浄し、表面の不純物と自然酸化膜を除去した後、厚さ約５ｎｍのＨｆＳｉＯ膜を、ＭＯＣＶＤ法により約６００℃で形成した。さらに、膜中の不純物や欠陥を取り除くため、常圧の酸素雰囲気で、ＨｆＳｉＯ膜に波長が８．５μｍ、パルス幅が１０ｆｓの赤外レーザー光を照射し、高誘電率ゲート絶縁膜２３を形成した。
また、比較例１として、シリコン基板２１にＨｆＳｉＯ膜を形成するまでは本実施形態と同様にして形成し、その後、膜中の不純物や欠陥を取り除くため、常圧の酸素雰囲気で、ＨｆＳｉＯ膜に、連続光で波長域が５〜１５μｍの赤外線ランプ光を照射してゲート絶縁膜２３Ａを形成した（図６参照）。
さらに、比較例２として、シリコン基板２１にＨｆＳｉＯ膜を形成するまでは本実施形態と同様にして形成し、その後、膜中の不純物や欠陥を取り除くため、常圧の酸素雰囲気で、ＨｆＳｉＯ膜に、波長が１０．６μｍ、パルス幅が５０ｎｓのＣＯ２レーザー光を照射してゲート絶縁膜２３Ｂを形成した（図７参照）。
図８に、Ｓｉ基板上にＨｆＳｉＯ膜を堆積した試料のＦＴＩＲスペクトルを示す（Applied Physics Letters Vol.87 (2005)p.012902-1）。この図８からわかるように、ＨｆＳｉＯ膜は、Ｈｆ−Ｏ−Ｓｉの格子振動に対応した約１２００ｃｍ−１〜８００ｃｍ−１（約８μｍ〜１２μｍ）の赤外光を吸収する。したがって、ハロゲンランプ光を使用するＲＴＡ装置と異なり、上述した赤外線ランプ光、ＣＯ２レーザー光、パルス幅が１０ｆｓの赤外レーザー光のいずれを照射しても、ＨｆＳｉＯ膜を加熱することができる。
しかしながら、照射処理後の膜中不純物（炭素）は、比較例１、比較例２、本実施形態の順に多かった。また膜のリーク電流やトラップ特性は、本実施形態、比較例２、比較例１の順番に優れていた。
また、比較例１による製造方法によって製造された半導体装置においては、照射処理後のＨｆＳｉＯからなるゲート絶縁膜２３Ａとシリコン基板２１との界面には約３ｎｍの膜厚のシリコン酸化膜２２Ａが形成されていた（図６参照）。また、比較例２による製造方法によって製造された半導体装置においては、ＨｆＳｉＯからなるゲート絶縁膜２３Ｂとシリコン基板２１との界面には、厚さ１ｎｍのシリコン酸化膜２２Ｂが形成されていた（図７参照）。
これに対して、本実施形態の製造方法によって製造された半導体装置においては、ＨｆＳｉＯからなるゲート絶縁膜２３とシリコン基板２１との間にはシリコン酸化膜はほとんど形成されていなかった（図５参照）。
このように、ＨｆＳｉＯ膜の不純物や電気特性、界面酸化膜厚が異なるのは、赤外光の波長、パルス幅等によってＨｆＳｉＯ膜、シリコン基板の加熱され方に違いがあるためである。この機構に関して以下に説明する。
図９は、絶縁膜に赤外光を照射した場合の光吸収過程示したものである。ここで、ＥＶは絶縁膜の価電子帯、ＥＣは伝導帯のエネルギー準位であり、価電子帯と伝導帯との間には振動準位が存在している。最低振動準位と価電子帯とのエネルギー差よりも大きなエネルギーを持つ赤外光を絶縁膜に照射すると、価電子帯から振動準位へ電子が励起され、赤外光は絶縁膜に吸収される（図９参照）。赤外ランプ光のように、強度が比較的小さい光を照射した場合には、振動準位に励起された電子が、さらに高いエネルギー準位へと励起される、多光子吸収はほとんど生じない。すなわち絶縁膜では１光子吸収のみが起き、光強度は膜の深さ方向に指数関数的に減少する。したがって、シリコンの光吸収が小さく、絶縁膜は吸収する波長の赤外線ランプ光を絶縁膜とシリコンとの積層構造の試料に照射すると、光強度は図９（ａ）に示すようになる。絶縁膜に吸収された光の大半は熱に変換されること、シリコンの光吸収が小さいことから、光照射開始直後の温度分布は図１０（ｂ）に示すようになる。光照射開始からある程度以上時間が経過すると、絶縁膜の高温部から低温部へ、また絶縁膜からシリコン基板へ熱伝導が生じ、温度分布は図１０（ｃ）に示すように比較的ゆるやかになる。
このように、ハロゲンランプ光を用いた場合と異なり、赤外ランプ光を照射することで絶縁膜をシリコン基板よりも高い温度に加熱することが可能であるが、両者の温度差をあまり大きくすることはできない。このため赤外ランプ光照射による改質処理では、ＨｆＳｉＯ膜２３Ａの不純物を十分除去することができず、また処理時に、絶縁膜／シリコン基板界面に厚いシリコン酸化膜２２Ａが形成されやすい。
他方、赤外パルスレーザーのように、高い強度の赤外光を絶縁膜に照射すると、振動準位へ励起された電子が再度赤外光を吸収し、より高い振動準位、さらには伝導帯へと励起される（図１１参照）。この場合、伝導帯の電子は、伝導帯や振動準位の電子よりも高い効率で赤外光を吸収するため、赤外光照射により絶縁膜表面で伝導帯への電子励起が生じると、その部分の光吸収効率が増加する。この結果、強度の大きな赤外光を絶縁膜に照射すると、膜内の光強度は、表面から離れるにつれて急激に減少する（図１２（ａ）参照）。
強度が大きく、パルス幅が１ピコ秒以下であるようなパルス状赤外光を絶縁膜に照射した場合、光照射中の絶縁膜は非平衡状態にあり、温度を定義することはできない。光照射開始から１ピコ秒程度経過すると、赤外光吸収により生成した伝導帯電子は正孔と再結合し、この過程で生じたエネルギーの一部が膜の格子振動を励起する。この結果、絶縁膜は高温に加熱される。フェムト秒赤外レーザー光照射後、１ピコ秒程度経過した絶縁膜とシリコン基板との積層構造からなる試料では、光吸収強度分布を反映して、絶縁膜表面の温度は非常に高く、表面から離れるにつれて急激に温度が減少する温度分布を示すと推測される（図１２（ｂ）参照）。
なお、第１実施形態で使用したフェムト秒レーザー光（波長３μｍ）に比べて、本実施形態で試料に照射したフェムト秒レーザー光（波長８．５μｍ）は、シリコンの光吸収率が大きい（図４）。但し、第１実施形態では絶縁膜中の微量な不純物のみにレーザー光が吸収されるのに対し、本実施形態では絶縁膜自身がレーザー光を吸収する。このため、本実施形態においても、界面近傍のシリコンの温度をあまり増加させることなく、ＨｆＳｉＯ膜を高温（粘性増加温度程度）に加熱することができ、その結果、絶縁膜とシリコン基板との界面にほとんどシリコン酸化膜を形成することなく、ＨｆＳｉＯ膜の膜中不純物濃度を十分低減し、電気特性を大幅に向上させることができたと考えられる。
なお、比較例２のように、パルス幅５０ｎｓのＣＯ２レーザー光を照射することでＨｆＳｉＯ膜の膜質を改善することができるが、その改質度合いは、本実施形態のフェムト秒レーザー光照射処理に及ばない。
また、ＣＯ２レーザー光照射処理を行うと、絶縁膜／シリコン界面に、比較例１の赤外ランプ光照射処理よりも薄いが、ある程度の膜厚のシリコン酸化膜が形成される。これはパルス幅がフェムト秒のオーダの赤外レーザー光照射処理よりも、ＣＯ２レーザー光照射処理の方が、絶縁膜内部に対する表面の加熱選択性が低いためと考えられる。照射時間がナノ秒のオーダであるＣＯ２レーザー光は、一般に、パルス幅がフェムト秒のオーダのレーザー光よりも強度が小さく、多光子吸収多段階励起による伝導帯への電子励起が起きにくい。
また、照射時間がナノ秒のオーダであるため、光照射中に熱伝導が生じて絶縁膜内部の温度が上昇する。したがって、伝導帯への電子励起が生じるような、高い強度のＣＯ２レーザー光を絶縁膜に照射しても、表面だけでなく膜内部においても伝導帯への電子励起が生じ、温度が増加する（図１２（ｃ）参照）。このため、パルス幅がフェムト秒のオーダのレーザー光を照射した本実施形態の場合と異なり、急峻な温度分布が実現できない。
なお、第１実施形態では波長３μｍ、第２実施形態では波長８．５μｍのパルス状赤外
レーザーを使用したが、照射する赤外光の波長はこれらの波長３μｍ、８．５μｍに限定
されるものではない。１．１μｍ以上の長い波長におけるシリコンの光吸収は比較的小さい。他方、シリコン−窒素結合を有する絶縁膜は約１４μｍ以下（特に９μｍ以上〜１４μｍ以下)、アルミニウム−酸素結合を有する絶縁膜は約２０μｍ以下（特に９μｍ以上〜２０μｍ以下)、遷移金属−酸素−シリコン結合あるいは遷移金属−酸素−アルミニウム結合を有する絶縁膜は約１２μｍ以下（特に８μｍ以上〜１２μｍ以下)、遷移金属−酸素結合を有する絶縁膜は約４０μｍ以下（特に１２μｍ以上〜４０μｍ以下)の波長領域の（遠）赤外光を吸収する。
したがって、図１３に示すように、シリコン−窒素結合を有する絶縁膜、或いはアルミニウム−酸素結合を有する絶縁膜、或いは遷移金属−酸素−シリコン結合あるいは遷移金属−酸素−アルミニウム結合を有する絶縁膜、或いは遷移金属−酸素結合を有する絶縁膜を、半導体を主構成元素とする膜および半導体基板のいずれか一方上に形成した後（ステップＳ１）、最大強度の波長が、絶縁膜に応じた波長領域（シリコン−窒素結合を有する絶縁膜は１．１μｍ以上〜１４μｍ以下（より好ましくは９μｍ以上〜１４μｍ以下)、アルミニウム−酸素結合を有する絶縁膜は１．１μｍ以上〜２０μｍ以下（望むらくは９μｍ以上〜２０μｍ以下)、遷移金属−酸素−シリコン結合あるいは遷移金属−酸素−アルミニウム結合を有する絶縁膜は１．１μｍ以上〜１２μｍ以下（より好ましくは８μｍ以上〜１２μｍ以下)、遷移金属−酸素結合を有する絶縁膜は１．１μｍ〜４０μｍ（より好ましくは１２μｍ以上〜４０μｍ以下)）内で、かつ上記絶縁膜に吸収される波長のパルス状赤外光を上記絶縁膜に照射すると（ステップＳ２）、半導体膜や半導体基板の温度上昇を抑制しつつ、表面の絶縁膜を選択的に加熱することができる。
なお、絶縁膜中のシリコン−窒素結合あるいはアルミニウム−酸素結合、あるいは遷移金属−酸素−シリコン結合、あるいは遷移金属−酸素−アルミニウム結合、あるいは遷移金属−酸素結合は、例えば光電子分光法（ＸＰＳ（X-ray Photoelectron Spectroscopy））によって測定することができる。
なお、シリコン−窒素結合を有する絶縁膜は例えばシリコン窒化膜、シリコン酸窒化膜のいずれかである。また、アルミニウム−酸素結合を有する絶縁膜は、例えば酸化アルミニウム膜あるいは酸窒化アルミニウム膜のいずれかである。また、遷移金属−酸素−シリコン結合を有する絶縁膜は、例えばＨｆ，Ｚｒ，Ｙ，Ｌａ，Ｃｅ，Ｔａのうち少なくとも一つの金属元素のシリケート膜あるいは窒化シリケート膜である。また、遷移金属−酸素−アルミニウム結合を有する絶縁膜は、例えばＨｆ，Ｚｒ，Ｙ，Ｌａ，Ｃｅ，Ｔａのうち少なくとも一つの金属元素のアルミネート膜あるいは窒化アルミネート膜である。また、重金属−酸素結合を有する絶縁膜は、例えばＨｆ，Ｚｒ，Ｙ，Ｌａ，Ｃｅ，Ｔａのうち少なくとも一つの金属元素の酸化膜あるいは酸窒化膜である。
また、第１実施形態ではパルス幅が５０フェムト秒の赤外レーザー、第２実施形態ではパルス幅が１０フェムト秒の赤外レーザーを用いたが、照射赤外光のパルス幅が１ナノ秒以下であれば、光照射中に、表面から膜内部への熱伝導がそれほど生じず、絶縁膜の表面加熱を実現することが可能である。
また、上記実施形態ではＨｆＳｉＯ膜について説明したが、本発明は、他のＨｆ−酸素結合を含有する絶縁膜、例えばＨｆＯ２膜，ＨｆＯＮ膜，ＨｆＡｌＯ膜や、Ｈｆ以外のＺｒ、Ｙ、Ｌａ、Ｃｅ、Ｔａ等の金属元素と酸素との結合を含有する金属酸化膜、金属酸窒化膜、金属シリケート、金属アルミネート（例えばＬａＡｌＯ膜）、酸化アルミニウム膜などについても、適用可能である。
また、上記実施形態では、絶縁膜を全て形成した後にパルス幅がフェムト秒のオーダの赤外レーザー光照射による改質処理を施したが、ＡＬＤのように極薄膜の積層によって成膜する場合は、各層の形成毎に赤外光を照射し、膜の改質を行っても良い。
また、上述した実施形態では酸素雰囲気で赤外光照射を行った。このような酸素中の加熱は炭素等の不純物や酸素欠損の除去に有効である。しかし高い酸素分圧で高温加熱を行うと、絶縁膜とシリコン基板の界面に低誘電率のシリコン酸化膜が形成されやすい。したがって、赤外光照射時の雰囲気中の酸素分圧は高すぎないように制御する必要がある。なお、雰囲気中に酸素が存在しなくても、粘性増加温度以上に絶縁膜を加熱すると、膜中の歪んだ結合は減少する。したがって、歪んだ結合の除去を行うためだけであれば、不活性雰囲気、或いは真空雰囲気でパルス状赤外光を照射し、絶縁膜を加熱しても良い。
さらに、上記実施形態の製造方法は、シリコン基板上に形成したトランジスタの形成を例にとって説明したが、ゲルマニウム基板上のトランジスタに適用することもできる。ゲルマニウムは波長が２μｍ以上〜１２．５μｍ以下の範囲の赤外光を透過する。また１２．５μｍよりも長い波長の赤外光であっても、例えば２μｍよりも小さい波長の光に比べて、吸収率は数桁も小さい。従って、ゲルマニウムを主構成元素とする膜およびゲルマニウム基板上に、化学気相成長法或いは原子層堆積法のいずれかの方法で絶縁膜を成膜した後、絶縁膜に含有される不純物、すなわち酸素−水素結合および窒素−水素結合および炭素−水素結合が吸収し、かつ２μｍ以上〜１２．５μｍ以下の波長範囲に存在する波長のパルス状赤外光を照射することで、ゲルマニウム膜或いはゲルマニウム基板に対して高誘電率絶縁膜中の不純物を選択的に加熱し、これら不純物を除去して、絶縁膜の膜質を向上させることが可能である。
また、シリコン−窒素結合、アルミニウム−酸素結合、遷移金属−酸素−シリコン結合あるいは遷移金属−酸素−アルミニウム結合、シリコン−窒素結合、遷移金属−酸素結合のいずれかを有する絶縁膜を、ゲルマニウムを主構成元素とする膜およびゲルマニウム基板上に堆積した後、シリコン−窒素結合を有する絶縁膜では１．１μｍ以上〜１４μｍ以下（より好ましくは９μｍ以上〜１４μｍ以下)、アルミニウム−酸素結合を有する絶縁膜では１．１μｍ以上〜１２μｍ以下（より好ましくは９μｍ以上〜２０μｍ以下)、遷移金属−酸素−シリコン結合あるいは遷移金属−酸素−アルミニウム結合を有する絶縁膜では１．１μｍ以上〜１２μｍ以下（より好ましくは８μｍ以上〜１２μｍ以下)、遷移金属−酸素結合を有する絶縁膜では１．１μｍ以上〜４０μｍ以下（より好ましくは１２μｍ以上〜４０μｍ以下)）の波長範囲に存在し、かつ上記絶縁膜に吸収される波長のパルス状赤外光を上記絶縁膜に照射することで、ゲルマニウムの温度上昇を抑えながら、絶縁膜を高温に加熱し、絶縁膜を改質することができる。なお、照射赤外光のパルス幅は、シリコンの場合と同様に１ナノ秒以下であることが好ましい。
なおゲルマニウム中の不純物は、５００℃程度の加熱で活性化することができる。ゲルマニウムの温度がこれ以上高くなると、絶縁膜とゲルマニウムとの界面酸化膜から生成したＧｅＯの蒸発速度が増大する。さらにゲルマニウムの温度が高くなり、融点である約９４５℃に近づくと、ゲルマニウム原子の拡散が生じやすくなる。これらＧｅＯやＧｅ原子が取り込まれると絶縁膜の膜質が低下するため、ゲルマニウム上に高誘電率絶縁膜を形成した後の膜改質処理は、ゲルマニウムの温度を、例えば５００℃程度の低い温度に保持して行うことが好ましい。本実施形態を適用することで、ゲルマニウムの温度上昇を抑えながら、欠陥が減少する高温まで高誘電率絶縁膜を加熱することが可能である。
以上述べたように、本発明の各実施形態によれば、良質なシリコン窒化膜、酸化アルミニウム膜、遷移金属高誘電率絶縁膜を形成することができる。
また、上記実施形態の製造方法によって製造された半導体装置では、界面準位の小さなシリコン窒化膜ゲート絶縁膜や、均一膜厚の極薄シリコン窒化膜／シリコン酸化膜積層ゲート絶縁膜、或いは欠陥の少ない遷移金属高誘電率ゲート絶縁膜／電極間絶縁膜が形成されており、良好なトランジスタ特性や電荷保持特性を得ることができる。
また、本発明は、上述したような特定の実施形態に限定されるものではなく、さらなる効果や変形例は、当業者によって容易に導き出すことができる。すなわち、本発明にかかる実形態は、添付の特許請求の範囲およびその均等物にかかる発明の要旨を逸脱しない範囲で様々な変更が可能である。
また、本発明の各実施形態の製造方法によって製造された半導体装置は高品質の高誘電率絶縁膜を有しており、トランジスタやフラッシュメモリセルなどの漏れ電流低減や信頼性向上に有用である。
本発明の第１実施形態による製造方法によって製造された半導体装置の断面図。 第１実施形態の比較例による製造方法によって製造された半導体装置の断面図。 ハロゲンランプ相対光強度の波長分布を示す図。 シリコンの消衰係数の波長依存性を示す図。 本発明の第２実施形態による製造方法によって製造された半導体装置の断面図。 第２実施形態の比較例１による製造方法によって製造された半導体装置の断面図。 第２実施形態の比較例２による製造方法によって製造された半導体装置の断面図。 シリコン基板上に形成したＨｆＳｉＯ膜の光吸収の波長依存性を示す図。 強度の小さな赤外光照射による絶縁膜の電子励起過程を示す図。 絶縁膜／シリコン構造の試料に強度の小さな赤外ランプ光を照射した場合の光強度と温度分布を示す図。 強度の大きな赤外光照射による絶縁膜の電子励起過程を示す図。 絶縁膜／シリコン構造の試料に高強度の赤外パルスレーザー光を照射した場合の光強度と温度分布を示す図。 本発明の一実施形態による半導体装置の製造方法の製造工程を示すフローチャート。
符号の説明
１ シリコン基板
３ａ ソース
３ｂ ドレイン
５ トンネル酸化膜
７ 浮遊電極
９、９Ａ 下部シリコン窒化膜
１１、１１Ａ ＨｆＳｉＯからなる高誘電率絶縁膜
１３、１３Ａ 上部シリコン窒化膜
１５ 制御電極
２１ シリコン基板
２２Ａ、２２Ｂ シリコン酸化膜
２３、２３Ａ、２３Ｂ ＨｆＳｉＯからなる高誘電率絶縁膜

Claims (16)

  1. シリコンを主構成元素とする膜およびシリコン基板のいずれか一方上に、シリコン−窒素結合および金属−酸素結合のうち少なくとも一つの結合を有する絶縁膜を、化学気相成長法および原子層堆積法のいずれか一方を用いて形成するステップと、
    前記絶縁膜に、最大強度の波長が１．１μｍ〜９μｍの範囲内に存在しパルス幅が１ナノ秒以下であるパルス状赤外光を照射し、前記絶縁膜を改質するステップと、
    を備えたことを特徴とする半導体装置の製造方法。
  2. ゲルマニウムを主構成元素とする膜およびゲルマニウム基板のいずれか一方上に、シリコン−窒素結合および金属−酸素結合のうち少なくとも一つの結合を有する絶縁膜を、化学気相成長法および原子層堆積法のいずれか一方を用いて形成するステップと、
    前記絶縁膜に、最大強度の波長が２μｍ〜１２．５μｍの範囲内に存在しパルス幅が１ナノ秒以下であるパルス状赤外光を照射し、前記絶縁膜を改質するステップと、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 前記絶縁膜は、酸素−水素結合、窒素−水素結合、および炭素−水素結合のうち少なくとも一つの結合を有することを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 半導体を主構成元素とする膜および半導体基板のいずれか一方上に、シリコン−窒素結合、アルミニウム−酸素結合、遷移金属−酸素−シリコン結合、および遷移金属−酸素−アルミニウム結合、遷移金属−酸素結合の少なくとも一つの結合を有する絶縁膜を形成するステップと、
    最大強度の波長が前記絶縁膜に応じた波長領域内でかつ前記絶縁膜に吸収される波長を有しパルス幅が１ナノ秒以下であるパルス状赤外光を前記絶縁膜に照射し、前記絶縁膜を改質するステップと、
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記絶縁膜はシリコン−窒素結合を有し、前記パルス状赤外光は最大強度の波長が１．１μｍ以上でかつ１４μｍ以下の範囲にあることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記シリコン−窒素結合を有する絶縁膜はシリコン窒化膜、シリコン酸窒化膜のいずれかであることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記絶縁膜はアルミニウム−酸素結合を有し、前記パルス状赤外光は最大強度の波長が１．１μｍ以上でかつ２０μｍ以下の範囲にあることを特徴とする請求項４記載の半導体装置の製造方法。
  8. 前記アルミニウム−酸素結合を有する絶縁膜は酸化アルミニウム膜、酸窒化アルミニウム膜のいずれかであることを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記絶縁膜は遷移金属−酸素−シリコン結合を有し、前記パルス状赤外光は最大強度の波長が１．１μｍ以上でかつ１２μｍ以下の範囲にあることを特徴とする請求項４記載の半導体装置の製造方法。
  10. 前記遷移金属−酸素−シリコン結合を有する絶縁膜は、Ｈｆ，Ｚｒ，Ｙ，Ｌａ，Ｃｅ，Ｔａのうち少なくとも一つの金属元素のシリケート膜あるいは窒化シリケート膜であることを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記絶縁膜は遷移金属−酸素−アルミニウム結合を有し、前記パルス状赤外光は最大強度の波長が１．１μｍ以上でかつ１２μｍ以下の範囲にあることを特徴とする請求項４記載の半導体装置の製造方法。
  12. 前記遷移金属−酸素−アルミニウム結合を有する絶縁膜は、Ｈｆ，Ｚｒ，Ｙ，Ｌａ，Ｃｅ，Ｔａのうち少なくとも一つの金属元素のアルミネート膜あるいは窒化アルミネート膜であることを特徴とする請求項１１記載の半導体装置の製造方法。
  13. 前記絶縁膜は遷移金属−酸素結合を有し、前記パルス状赤外光は最大強度の波長が１．１μｍ以上でかつ４０μｍ以下の範囲にあることを特徴とする請求項４記載の半導体装置の製造方法。
  14. 前記遷移金属−酸素結合を有する絶縁膜は、Ｈｆ，Ｚｒ，Ｙ，Ｌａ，Ｃｅ，Ｔａのうち少なくとも一つの金属元素の酸化膜あるいは酸窒化膜であることを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記半導体を主構成元素とする膜および前記半導体基板は、シリコンを主構成元素とする膜およびシリコン基板であるか、またはゲルマニウムを主構成元素とする膜およびゲルマニウム基板であることを特徴とする請求項４乃至１４のいずれかに記載の半導体装置の製造方法。
  16. 前記パルス状赤外光の照射によって、前記絶縁膜を１０００℃より高い温度に加熱することを特徴とする請求項１乃至１５のいずれかに記載の半導体装置の製造方法。
JP2006174262A 2005-08-22 2006-06-23 半導体装置の製造方法 Expired - Fee Related JP4891667B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006174262A JP4891667B2 (ja) 2005-08-22 2006-06-23 半導体装置の製造方法
US11/507,007 US7767538B2 (en) 2005-08-22 2006-08-21 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005240192 2005-08-22
JP2005240192 2005-08-22
JP2006174262A JP4891667B2 (ja) 2005-08-22 2006-06-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007088422A JP2007088422A (ja) 2007-04-05
JP4891667B2 true JP4891667B2 (ja) 2012-03-07

Family

ID=37767842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006174262A Expired - Fee Related JP4891667B2 (ja) 2005-08-22 2006-06-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7767538B2 (ja)
JP (1) JP4891667B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090311483A1 (en) * 2006-04-04 2009-12-17 Technion Research & Development Foundation Ltd. Articles with Two Crystalline Materials and Method of Making Same
JP4455621B2 (ja) * 2007-07-17 2010-04-21 株式会社東芝 エージングデバイス
JP4594973B2 (ja) 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
JP5489449B2 (ja) * 2008-12-10 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5336877B2 (ja) * 2009-02-17 2013-11-06 株式会社東芝 半導体装置，及び半導体装置の製造方法
JP5150606B2 (ja) * 2009-11-16 2013-02-20 株式会社東芝 不揮発性半導体記憶装置
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8357574B2 (en) * 2010-10-14 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating epitaxial structures
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
TW201306082A (zh) * 2011-04-18 2013-02-01 Tokyo Electron Ltd 電漿評估方法、電漿處理方法及電漿處理裝置
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
WO2012176295A1 (ja) * 2011-06-23 2012-12-27 三菱電機株式会社 列車情報管理装置および列車情報管理方法
US9166163B2 (en) * 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
KR101680152B1 (ko) 2012-08-24 2016-11-28 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 게르마늄 층 상에 질화 산화 알루미늄 막을 구비하는 반도체 구조 및 그 제조방법
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9337316B2 (en) * 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
US9553172B2 (en) 2015-02-11 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648114A (en) * 1991-12-13 1997-07-15 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP2753954B2 (ja) * 1993-07-31 1998-05-20 株式会社半導体エネルギー研究所 ガラス基板処理方法
JPH07135208A (ja) * 1993-11-10 1995-05-23 Sony Corp 絶縁膜の形成方法
JP2001044419A (ja) * 1999-07-14 2001-02-16 Texas Instr Inc <Ti> 高ｋ誘電体を有するゲート積層の形成方法
US7101811B2 (en) * 2003-05-08 2006-09-05 Intel Corporation Method for forming a dielectric layer and related devices
JP2004356322A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体製造装置
JP4361762B2 (ja) 2003-06-11 2009-11-11 東京エレクトロン株式会社 熱処理方法
JP4215607B2 (ja) * 2003-09-26 2009-01-28 三洋電機株式会社 光起電力装置の製造方法
US20070030568A1 (en) * 2005-07-26 2007-02-08 Tohoku University Future Vision Inc. High-reflectance visible-light reflector member, liquid-crystal display backlight unit employing the same, and manufacture of the high-reflectance visible-light reflector member

Also Published As

Publication number Publication date
JP2007088422A (ja) 2007-04-05
US7767538B2 (en) 2010-08-03
US20070042612A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP4891667B2 (ja) 半導体装置の製造方法
US7772678B2 (en) Metallic compound thin film that contains high-k dielectric metal, nitrogen, and oxygen
JP4104834B2 (ja) Ｍｉｓ型電界効果トランジスタの製造方法
US8168547B2 (en) Manufacturing method of semiconductor device
KR101340098B1 (ko) 반도체 장치의 제조 방법
US7629243B2 (en) Method for manufacturing semiconductor device
TW200843042A (en) Non-volatile memory device and method for fabricating the same
JP5221121B2 (ja) 絶縁膜の形成方法
JP2005217409A (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
US7029999B2 (en) Method for fabricating transistor with polymetal gate electrode
CN1551371A (zh) 半导体器件及其制造方法
JP5468227B2 (ja) 半導体記憶素子、半導体記憶素子の製造方法
JP2005317647A (ja) 半導体装置及びその製造方法
JP4309320B2 (ja) 半導体装置及びその製造方法
KR100791007B1 (ko) 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법
JP2006253440A (ja) 半導体装置の製造方法および半導体装置
JP2009176803A (ja) 半導体装置およびその製造方法
JP3647850B2 (ja) 半導体装置およびその製造方法
KR101151153B1 (ko) 플래시 메모리 소자의 제조방법
JP5057957B2 (ja) 半導体装置及びその製造方法
KR100482738B1 (ko) 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
JP2006253267A (ja) 半導体装置の製造方法および半導体装置
JP2007129253A (ja) 半導体装置およびその製造方法
KR20100018751A (ko) 플래시 메모리 소자의 제조방법
JP2008243996A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100312

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees