JP5221121B2 - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法 Download PDF

Info

Publication number
JP5221121B2
JP5221121B2 JP2007336730A JP2007336730A JP5221121B2 JP 5221121 B2 JP5221121 B2 JP 5221121B2 JP 2007336730 A JP2007336730 A JP 2007336730A JP 2007336730 A JP2007336730 A JP 2007336730A JP 5221121 B2 JP5221121 B2 JP 5221121B2
Authority
JP
Japan
Prior art keywords
film
metal
sio
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007336730A
Other languages
English (en)
Other versions
JP2009158782A5 (ja
JP2009158782A (ja
Inventor
英夫 北川
尚武 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Canon Inc
Original Assignee
Canon Anelva Corp
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp, Canon Inc filed Critical Canon Anelva Corp
Priority to JP2007336730A priority Critical patent/JP5221121B2/ja
Priority to US12/342,349 priority patent/US7923360B2/en
Priority to CN2008101906925A priority patent/CN101471255B/zh
Priority to KR1020080135473A priority patent/KR101138273B1/ko
Publication of JP2009158782A publication Critical patent/JP2009158782A/ja
Publication of JP2009158782A5 publication Critical patent/JP2009158782A5/ja
Application granted granted Critical
Publication of JP5221121B2 publication Critical patent/JP5221121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、絶縁膜の形成方法に関するものであり、とくに半導体装置における高誘電率ゲート絶縁膜としての使用に適する絶縁膜の形成方法に関する。
近年、ＬＳＩのデザインルールの微細化にともない、ゲート絶縁膜の酸化膜換算膜厚（ＥＯＴ）の薄膜化が進み、例えば国際半導体技術ロードマップ（ＩＴＲＳ）では、２００８年に１ｎｍ以下のＥＯＴの達成が必要であるとされている。しかし、半導体装置のゲート絶縁膜の材料として従来用いられてきたＳｉＯ２又はＳｉＯＮを上記膜厚程度まで薄膜化すると、膜の絶縁性が急激に低下し、リーク電流が極めて大きくなる。これは、絶縁膜厚が数分子層分に相当するまで薄くなり、直接トンネル電流が急激に増加する為である。一方、近年急速に普及した携帯電子機器では、バッテリー駆動時間を長くするため、素子の消費電力を可能な限り小さくする事が求められている。そのため、従来用いられてきたＳｉＯ２膜又はＳｉＯＮ膜に代わり、金属酸化物などの高誘電率絶縁膜（所謂Ｈｉｇｈ−ｋ膜）の導入が検討されている。Ｈｉｇｈ−ｋ膜は、高い誘電率を有しているので物理膜厚を厚くしてもＳｉＯ２膜と同等のＥＯＴを得ることが可能となり、且つ、物理膜厚が厚いためリーク電流を低く抑える事が可能である。
Ｈｉｇｈ−ｋ膜の材料としては、現在、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）が、最も実用化が近いと言われている。ＨｆＳｉＯＮ膜の成膜方法としては、有機金属材料を使ったＣＶＤ法、原子層堆積法（ＡＬＤ法）、スパッタ法などが検討されているが、炭素不純物の混入が少ない点で、スパッタ法が有利である。
ここで、スパッタ法を用いたＨｆＳｉＯＮ膜の形成プロセスの一例を、図６を用いて説明する。図６において、１０１はＳｉ基板、１０２はＳｉＯ２膜、１０５は金属Ｈｆ膜、１０７はＨｆＳｉＯ２膜、１０８はＨｆＳｉＯＮ膜である。まず、洗浄したＳｉ基板１０１上に熱酸化法により薄いＳｉＯ２膜１０２を形成し、その上にＨｆ原子をスパッタ法により堆積させて金属Ｈｆ膜１０５を形成する。次に、熱酸化或いは酸素プラズマ等を用いたラジカル酸化を行う。これにより、金属Ｈｆ膜１０５が酸化されて酸素が導入されると共に、金属Ｈｆ膜１０５中のＨｆ原子がＳｉＯ２膜１０２中に拡散し且つＳｉＯ２膜１０２中のＳｉ原子が金属Ｈｆ膜１０５中に拡散する。かくして、金属シリケート膜すなわちＨｆＳｉＯ２膜１０７が形成される。これにより、低比誘電率のＳｉＯ２膜１０２の膜厚は減少する。その後、窒素プラズマ等を用いたラジカル窒化を行うことで、ＨｆＳｉＯ２膜１０７が窒化されて窒素が導入され、ＨｆＳｉＯＮ膜１０８が形成される。ＨｆＳｉＯＮ膜１０８の比誘電率が高いこと、及びＳｉＯ２膜１０２の膜厚が減少したことから、ＨｆＳｉＯＮ膜１０８及びＳｉＯ２膜１０２からなるＥＯＴの小さい絶縁膜が形成される。
ところで、上記の方法には、Ｈｆの拡散の制御が難しく、所要の膜厚を持つ絶縁膜を生産性良く形成することが困難であるという問題があった。即ち、特開２００２−３１４０７４号公報（特許文献１）に開示されている如く、拡散促進のため高温で熱酸化を行うと、下地のＳｉ基板が酸化されてＳｉＯ２膜の膜厚が大幅に増加し、ＥＯＴを低減する事は困難であった。また、RTA(Rapid Thermal Annealing)やフラッシュランプアニールを用いても、拡散の制御は容易ではなかった。高真空雰囲気での酸化は、膜厚制御しながら拡散させる事が可能であったが、処理に時間がかかりすぎ、スループットが低いという問題点があった。逆に低温でラジカル酸化を施すと、拡散は非常に緩やかであるため、短時間の酸化処理を行った場合、酸化後にも厚いＳｉＯ２膜が残り、ＥＯＴの小さい膜の形成が困難であった。また、Ｈｆの拡散が少ないため、出来上がった膜がＨｆＳｉＯＮ膜ではなく耐熱性の低いＨｆＯＮ膜となり、後工程のアニール処理で結晶化が起り、リーク電流が増加するという問題点もあった。また、酸化時間を長くすると、拡散は進行するが、酸素原子の方が先にＳｉ基板まで到達してしまい、ＳｉＯ２膜厚が増加するという問題点があった。
一方、特許第３７４６９６８号公報（特許文献２）には、シリコン基板の表面にシリコン酸化膜を形成し、該シリコン酸化膜の表面にシリコン窒化膜を形成し、該シリコン窒化膜の表面に高誘電率膜を形成する方法が開示されている。ここでは、シリコン窒化膜を形成する際に、シリコン酸化膜を窒素プラズマに暴露している。しかし、この窒素プラズマ暴露は、シリコン酸化膜の表面を窒化することで、絶縁膜として残留するシリコン窒化膜を形成するものであって、このシリコン窒化膜はシリコン酸化膜と高誘電率膜とを分離している。
特開２００２−３１４０７４号公報 特許第３７４６９６８号公報
以上の様に、Ｈｉｇｈ−ｋ膜の成膜においては、Ｈｆの制御が難しく、所要の膜厚を持つ絶縁膜を生産性良く形成することが困難であるという問題があった。
本発明は、以上のような技術的課題に鑑みて、Ｈｆ等の金属の拡散の制御が容易で、所要の膜厚を持つ絶縁膜を生産性良く形成することが可能な絶縁膜の形成方法を提供することを目的とするものである。
本発明によれば、上記の目的を達成するものとして、
シリコン基板の上に絶縁膜を形成する方法であって、前記絶縁膜は金属シリケート膜を含んでなり、前記方法は、
前記シリコン基板の表層部を酸化してシリコン酸化膜を形成する第１の工程と、
前記シリコン酸化膜の表面に金属イオンを含まない希ガスイオンを照射して前記シリコン酸化膜の前記シリコン基板には到達しない表層部をＳｉ−Ｏ結合の切断された結合欠陥が生じている反応促進層とする第２の工程と、
非酸化性雰囲気中において前記反応促進層の上に金属膜を堆積する第３の工程と、
前記金属膜を酸化すると共に前記金属膜から前記シリコン酸化膜へと金属を拡散させ金属シリケート膜を形成する第４の工程と、
を含むことを特徴とする絶縁膜の形成方法が提供される。
また、本発明によれば、上記の目的を達成するものとして、
シリコン基板の上に絶縁膜を形成する方法であって、前記絶縁膜は金属シリケート膜を含んでなり、前記方法は、
前記シリコン基板の表層部を酸化してシリコン酸化膜を形成する第１の工程と、
前記シリコン酸化膜の表面に金属イオンを含まない希ガスイオンまたは窒素若しくは酸素若しくはそれらの化合物のイオンを、２ｅＶ以上２０ｅＶ以下の入射エネルギーで照射して、前記シリコン酸化膜の前記シリコン基板には到達しない表層部をＳｉ−Ｏ結合の切断された結合欠陥が生じている反応促進層とする第２の工程と、
非酸化性雰囲気中において前記反応促進層の上に金属膜を堆積する第３の工程と、
前記金属膜を酸化すると共に前記金属膜から前記シリコン酸化膜へと金属を拡散させ金属シリケート膜を形成する第４の工程と、
を含むことを特徴とする絶縁膜の形成方法が提供される。
本発明の一態様においては、前記方法は、前記第４の工程後、更に前記金属シリケート膜を窒化する第５の工程を有する。
本発明の一態様においては、前記イオンの入射エネルギーは、２ｅＶ以上且つ２０ｅＶ以下である。本発明の一態様においては、前記イオンは希ガスイオンまたは窒素または酸素及びそれらの化合物のイオンである。
本発明の一態様においては、前記第２の工程はスパッタ法によりなされる。本発明の一態様においては、前記第２の工程により、前記反応促進層が金属シリケート膜とされる。本発明の一態様においては、前記第４の工程の酸化はラジカル酸化によりなされる。本発明の一態様においては、前記第５の工程の窒化はラジカル窒化によりなされる。
本発明は、第１の工程と第２の工程との間にシリコン酸化膜の表面にイオンを照射してシリコン酸化膜の表層部をＳｉ−Ｏ結合の切断された反応促進層とする工程を有する。これにより、金属の拡散の制御が容易になり、所要の膜厚を持つ絶縁膜を生産性良く形成することが可能になる。
以下、図面を参照しながら、本発明による絶縁膜の形成方法の実施形態を詳細に説明する。
図１は、本発明の第一の実施形態を説明するための工程断面図である。ここで、１０１はシリコン基板であるＳｉ基板、１０２はシリコン酸化膜であるＳｉＯ２膜、１０３は照射されるイオン、１０４はイオン照射により形成された反応促進層、１０５は金属膜である金属Ｈｆ膜、をそれぞれ示している。また、１０６は金属シリケート膜であるＨｆＳｉＯｘ膜、１０７は金属シリケート膜であるＨｆＳｉＯ２膜、１０８は窒化金属シリケート膜であるＨｆＳｉＯＮ膜、をそれぞれ示している。
絶縁膜は、ＨｆＳｉＯＮ膜１０８と、該ＨｆＳｉＯＮ膜１０８及びＳｉ基板１０１の間の残留シリコン酸化膜とにより形成される。ここで、残留シリコン酸化膜が存在することで、界面特性が向上し、絶縁膜の電気的絶縁性が高められる。但し、残留シリコン酸化膜は、窒化金属シリケート膜１０４より比誘電率が小さいので、残留シリコン酸化膜の膜厚は、窒化金属シリケート膜１０４の膜厚より小さくするのが好ましい。例えば、窒化金属シリケート膜１０４の膜厚は1.0〜2.0ｎｍであり、残留シリコン酸化膜１０５の膜厚は 0.5〜1.0nｍである。シリコン基体１０１は、例えば（１００）面方位を有する単結晶シリコンからなり、さらにリンがドープされ、抵抗値が０．１Ω・ｃｍから１０Ω・ｃｍまでの範囲に制御されたもの等を使用することができる。なお、本発明においては、シリコン基体１０１は、上記の例に限らず、膜が堆積される表面にシリコン原子が露出しているものであれば、上記以外の異なる面方位、ドーパント及び抵抗値を有するものであっても良い。また、例えば、シリコン以外の材料からなる基材上に、エピタキシャル法によりシリコンを成長させた物などであっても良い。
まず、洗浄したＳｉ基板１０１上に熱酸化法により薄いＳｉＯ２膜１０２を形成する。この段階で形成されるシリコン酸化膜すなわちＳｉＯ２膜１０２を、初期シリコン酸化膜（初期酸化膜）すなわち初期ＳｉＯ２膜という。ＳｉＯ２膜１０２の膜厚は、たとえば1.0〜2.0ｎｍである。次に、ＳｉＯ２膜１０２の表面にイオン１０３を照射し、これによりＳｉＯ２膜１０２の表層部に結合欠陥を生じさせる。このＳｉＯ２膜１０２の一部である表層部を反応促進層１０４と呼ぶ。イオン１０３の入射エネルギーは、ＳｉＯ２膜１０２の表層部内のＳｉ−Ｏ結合を切断して結合欠陥を生じさせるに十分であり、且つ反応促進層１０４がＳｉ基板１０１まで到達しないように、選択される。このようなイオン１０３の入射エネルギーは、たとえば２ｅＶ以上且つ２０ｅＶ以下である。次に、結合欠陥が導入された反応促進層１０４の上に非酸化性雰囲気中で金属Ｈｆ膜１０５をスパッタ法により堆積させる。金属Ｈｆ膜１０５の堆積の際に、ＳｉＯ２膜１０２の反応促進層１０４の部分では、基板温度を高温にしなくても、Ｈｆ原子とＳｉＯ２とが容易に混合し、酸素含有量が少ないＨｆＳｉＯｘ膜１０６が形成される。ここで、ｘは０＜ｘ＜２である。次に、金属Ｈｆ膜１０５及びＨｆＳｉＯｘ膜１０６に対して酸化処理としての酸素プラズマ等を用いたラジカル酸化を行い、化学量論組成比に近いＨｆＳｉＯ２膜１０７を形成する。このラジカル酸化を用いることで、金属Ｈｆ膜１０５及びＨｆＳｉＯｘ膜１０６を低温で酸化することができる。
上記工程後、ＨｆＳｉＯ２膜１０７に対して窒化処理としての窒素プラズマ等を用いたラジカル窒化を行い、ＨｆＳｉＯＮ膜１０８を形成し、該ＨｆＳｉＯＮ膜１０８を絶縁膜として使用する。このラジカル窒化を用いることで、ＨｆＳｉＯ２膜１０７を低温で窒化することができる。
尚、本実施形態では、酸化処理のみを施したＨｆＳｉＯ２膜１０７を絶縁膜として使用することもできる。この場合、最後の窒化処理は施さなくてもよい。
金属Ｈｆ膜を酸化する工程において、Ｈｆ原子は反応促進層１０４より下のＳｉＯ２膜１０２の部分へと更に拡散し、最終的に残留する低誘電率のＳｉＯ２膜１０２の部分すなわち残留ＳｉＯ２膜の膜厚は、イオン照射を行わない場合と比較して大幅に薄膜化する。残留ＳｉＯ２膜の膜厚は、たとえば0.5〜1.0ｎｍとすることができる。その結果、ＨｆＳｉＯＮ膜１０８の比誘電率が小さいことと併せて、よりＥＯＴの小さい絶縁膜が形成されるのである。
反応促進層１０４を形成するためのイオン照射方法は、以下の通りである。２０ｅＶ以下という低い入射エネルギーでのイオン照射は、通常のイオン注入装置では困難である。そのため、電子温度が制御されたプラズマ中にＳｉＯ２膜１０２付のＳｉ基板１０１を挿入し、基板−プラズマ間のシース電位により加速されたイオンを用いるのが最も簡便且つ信頼性の高い方法である。そして、電子温度は、プラズマ生成方法や投入する高周波電力、処理圧力などの外部パラメータにより、制御する事が可能である。
図２に、表面波干渉プラズマを用いた場合の、シース電位の圧力依存性の一例を示す。Ｎ2が１００％の放電では、圧力を０．１Ｔｏｒｒと０．５Ｔｏｒｒとの間で変化させる事で、５〜９Ｖのシース電位を制御する事が出来る。また、Ｈｅを９０％添加した放電では、圧力を０．１Ｔｏｒｒと１．０Ｔｏｒｒとの間で変化させる事で、５〜１４Ｖのシース電位を制御する事が可能となる。なお、Ｈｅを９０％添加したN2プラズマにおいても、イオン種はＮ+とＮ2 +とが混合されたものであり、Ｈｅ＋イオンはほとんど存在しない事が確認されている。図２のデータを取得するために用いた装置では、シース電位は１４Ｖまでしか制御出来なかったが、プラズマ発生方法などを変更する事で、２０Ｖというシース電位は容易に達成する事が可能である。
次に、反応促進層１０４を形成するのに適するイオン種及び入射エネルギーについて述べる。先ず、イオン種については、膜中に不要な不純物元素を打ち込まない、という観点から、希ガス（Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ）イオン、並びに、窒素、酸素及びそれらの化合物の分子イオンのみに限定される。窒素、酸素及びそれらの化合物の分子イオンとしては、Ｎ+、Ｎ2 +、Ｏ+、Ｏ2 +、ＮＯ+、Ｎ2Ｏ+、ＮＯ2 +が例示される。Ｓｉ及び金属たとえばＨｆなども、膜構成元素であるため、可能性はある。しかし、これらの元素は、単体または酸化／窒化物でプラズマを形成することが容易ではなく、現実的ではない。更に、ＳｉまたはＨｆのイオンを入射させた場合、反応促進層の形成のみならず、膜の堆積も起る。そのため、物理膜厚が増加してしまい、ＥＯＴの小さい膜を形成するという当初の目的を達成する事が困難になりがちである。
図３に、シース電位とイオン注入深さとの関係を示す。図は、Ｎ2プラズマ中にＳｉＯ２膜１０２付のＳｉ基板１０１を挿入する事で、ＳｉＯ２膜１０２中へのＮ+及びＮ2 +のイオン注入を行った結果である。注入深さは、ＳＩＭＳを用いて計測して得られるピーク濃度の１／１０になる深さとして、定義している。図３より、シース電位が増加すると共に注入深さも増加し、Ｎ+の場合、シース電位が約２０Ｖで注入深さが２ｎｍに達する事が分かる。また、Ｎ+よりＮ2 +イオンの方が注入深さが深くなるという結果が示されている。
図４に、各入射イオンエネルギーで起る反応を、様々なイオン種について整理した結果を示す。この結果は、図３に示した実験結果の他に、半経験的分子軌道法による分子動力学シミュレーションやモンテカルロ法によるイオン注入シミュレーションを用い、反応形態を予測したものである。図４では、イオン種として、Ｎ+、Ｎ2 +、Ｈｅ+、Ｎｅ+、Ａｒ+を示している。
先ず、Ｎ+は、反応性が非常に高いため、１ｅＶという低エネルギーにおいても、Ｓｉ−Ｏの結合を切断して挿入される反応が起る。更に、５ｅＶという低エネルギーでＯ原子の弾き出しが起る。一方で、Ｎ+は、反応性が高く、注入イオンは表面近傍に止まりやすいため、注入深さが２ｎｍに達するエネルギーは、図示したイオン種の中で最も高い。
次に、Ｎ2 +は、Ｎ+に比べると反応性が低いため、Ｓｉ−Ｏ結合の切断やＯ原子の弾き出しなどの反応が起る閾値エネルギーは、Ｎ+より高い値となる。
Ｎ2 +の場合は小さいながらも反応性が多少あるが、希ガスの場合は反応性はない。そこで、希ガスの場合の結合切断や弾き出しの閾値は、Ｎ2 +より更に高い値となる。一方、イオンの到達深さは、被照射物であるＳｉＯ２膜１０２を構成するＳｉ原子やＯ原子に近い質量のイオンで最も浅くなり、それより重いイオン或いは軽いイオンほど、注入深さが深くなる。そのため、Ｎｅ＋の注入深さが最も浅く、Ｎｅ＜Ａｒ＜Ｋｒの順に深くなっていく。また、Ｈｅ+は、質量が軽く且つイオンのサイズも小さいため、その注入深さは極めて深くなる。
これらの結果を整理した図４を用いて、イオン種及びエネルギーについての反応促進層１０４の形成の適性を示せば、以下の様になる。
先ず、Ｎ+及びＮ2 +は、入射エネルギーの許容幅すなわちＳｉ−Ｏ結合の切断やＯ原子の弾き出しを生ずる入射エネルギー範囲が広く、好適である。入射エネルギー許容幅が最も広いのはＮ+であるが、Ｎ+の場合には、反応性が高くＳｉＯ２膜１０２中に窒素が残留しやすいことに注意を要する。一方、Ｎ2 +の場合は、Ｎ+よりややエネルギー許容幅は狭いが、Ｓｉ−Ｏ結合を切断した後のＮ2 +はＮ2分子として気相に脱離しやすいため、ＳｉＯ２膜１０２中の窒素量を抑制したい場合は、こちらを用いる方が好ましい。
図４中にはＯ+及びＯ2 +が記載されていないが、それはこれらのイオンを生成するための酸素プラズマ照射が好ましくないと考えられるからであり、その理由は以下の通りである。酸素イオン照射のため酸素プラズマを発生させると、イオンよりはるかに多量の酸素ラジカルが発生する。これらの酸素ラジカルは、ＳｉＯ２膜１０２中を容易に拡散してＳｉ基板１０１まで到達し、その表層部を酸化し、かくしてＳｉＯ２膜厚を増加させる。その結果、反応促進層１０４が形成される前にＳｉＯ２膜厚が大幅に増加してしまうのである。そして、ＳｉＯ２膜厚の増加量は初期ＳｉＯ２膜１０２の膜厚に依存し、この初期酸化膜厚が２ｎｍ以下の場合に急激に増大する。そのため、初期酸化膜厚２ｎｍ以下であることが多い実際での使用には、好ましくはない。
ＮＯ+、Ｎ2Ｏ+、ＮＯ2 +の結果もまた、図４中には示されていないが、これらのイオンは、酸素イオンとは違って好適である。その理由は、これらのイオンが、Ｏ２／Ｎ２混合ガスのプラズマで生成され、活性な酸素ラジカルの生成量が少ないからである。ＮＯ+、Ｎ2Ｏ+、ＮＯ2 +は、分子サイズも大きいので、Ｎ2 +に近い効果が得られると期待される。
希ガスイオンに関しては、Ｎ+やＮ2 +と比較して、エネルギー許容幅が狭い。特に、Ｈｅ＋では、注入深さが深いため、ＳｉＯ２膜１０２の表層部のみに反応促進層を導入する事が出来る入射イオンエネルギー条件はないと言って良い。一方、Ｎｅ+やＡｒ＋では、１０〜１５ｅＶ程度の入射イオンエネルギーを用いる事で、好適な反応促進層１０４の形成が可能である。図４には示していないが、Ｋｒ+及びＸｅ+でも同様の効果を得る事が出来る。
図５に、図１の工程に従い但しイオン照射を行わずに、熱処理（熱酸化１，２）またはプラズマ酸化により初期ＳｉＯ２膜を形成し、ＨｆＳｉＯＮ膜の形成までを行った場合に、得られたＥＯＴの初期酸化膜厚に対する依存性を、実線で示した。条件により多少の違いはあるが、初期酸化膜厚を薄くする事で、目標であるＥＯＴ＝１ｎｍを達成しようとすると、約０．５ｎｍの初期酸化膜厚が必要になると推定される。しかし、現在、この膜厚で高品質なＳｉＯ２膜を得る事は容易ではない。
このように、ＥＯＴが思ったように減少しない原因を調査するため、ＴＥＭを用いてＨｆＳｉＯＮ膜の断面観察を行い、ＨｆＳｉＯＮ膜及びＳｉＯ２膜の膜厚を測定した。その結果、ＳｉＯ２膜の膜厚減少量は、熱酸化の場合で約０．６ｎｍ、プラズマ酸化の場合で約０．３ｎｍであった。これらの結果から、ＳｉＯ２中へのＨｆの拡散は予想外に小さく、ＨｆＳｉＯＮ膜の下には厚いＳｉＯ２膜が残留し、これがＥＯＴを増加させている原因である事が分かった。しかし、より酸化を強める方向で条件を変化させても、ＥＯＴの顕著な減少は見られなかった。これは、Ｈｆの拡散よりも、酸素原子がＳｉ基板まで拡散し、Ｓｉ基板を酸化する反応の方が早い事を示している。
一方、図１の工程に従い、イオン照射を行って、ＨｆＳｉＯＮ膜１０８の形成までを行った場合に、得られたＥＯＴの初期酸化膜厚に対する依存性を、破線で示した。本発明によれば、ＳｉＯ２膜の膜厚減少量を１ｎｍまたはそれ以上まで増やす事が出来、その結果、図５に破線で示す如く、比較的厚い初期酸化膜を用いても、十分ＥＯＴの小さい膜を得る事が可能となる。また、約１ｎｍの初期酸化膜厚で、ＥＯＴ＝１ｎｍが達成可能である。
先にも述べた通り、図３に示したイオン注入深さは、注入された原子の濃度がピークの１／１０になる深さを示している。実際に金属拡散を増速させるほど多量の結晶欠陥が導入されるのは、ピーク濃度の１／２程度の深さまでであると推定され、その深さは濃度が１／１０になる深さの約６０％程度の深さである。そこで、最もシース電位の低い条件では、ミキシングされる深さ（多量の結晶欠陥が導入される深さ）は０．９ｎｍ前後となる。また、熱酸化等の酸化処理により更に０．３ｎｍ程度ＳｉＯ２膜の膜厚が減少する。その結果、初期酸化膜厚が１ｎｍ程度であれば、ＥＯＴ＝１ｎｍを達成する事が可能となる。
以下、実施例を挙げて本発明による絶縁膜の形成方法をより具体的に説明するが、本発明はこれら実施例に限定されるものではない。
［実施例１］
本発明の第１の実施例として、初期膜厚１．８ｎｍのＳｉＯ２膜１０２の表面にイオン照射工程で窒素プラズマを照射して、ＳｉＯ２膜１０２の表層部を反応促進層１０４とした例を示す。本実施例では、イオン照射工程で、図２のデータを取得した装置であるところの表面波干渉プラズマ処理装置を使用した。
まず、第１の工程として、Ｓｉ基板１０１を洗浄して自然酸化膜を除去した後、ＲＴＰ装置を用いてＳｉ基板１０１の表層部を酸化して、膜厚１．８ｎｍのＳｉＯ２膜１０２を形成した。
次に、ＳｉＯ２膜１０２付のＳｉ基板１０１をプラズマ処理室内に導入し、温度１００℃に設定した基板支持台上に設置した。そして、真空容器に５００ｓｃｃｍのＮ2ガスを導入し、圧力を６０Ｐａに調整し、３０００Ｗの高周波電力を印加して、Ｎ+及びＮ2からなる窒素プラズマを発生させた。この窒素プラズマに、ＳｉＯ２膜１０２の表面を３０秒間連続して曝すことで、入射エネルギー１０ｅＶでのイオン照射工程を行った。これにより、ＳｉＯ２膜１０２の表層部（厚さ０．７ｎｍ）が反応促進層１０４とされた。
次に、第２の工程として、ＳｉＯ２膜１０２付のＳｉ基板１０１を真空中に保持したまま金属Ｈｆ成膜室に移動させ、スパッタ法により、非酸化性雰囲気中で金属Ｈｆ膜１０５を厚さ０．８ｎｍに堆積した。これにより、反応促進層１０４へと金属Ｈｆが拡散して、ＨｆＳｉＯｘ膜１０６が形成された。
次に、第３の工程として、膜１０５，１０６，１０２付のＳｉ基板１０１を真空中に保持したままプラズマ酸化処理室に移動させ、温度３００℃に設定した基板支持台上に設置した。そして、真空容器に１０００ｓｃｃｍのＯ２ガスを導入し、圧力を１００Ｐａに調整し、３０００Ｗの高周波電力を印加して、酸素プラズマを発生させた。この酸素プラズマに金属Ｈｆ膜１０５を５秒間連続して曝した。これによるラジカル酸化で、膜１０５、１０６がＨｆＳｉＯ２膜１０７に転化した。
次に、第４の工程として、膜１０７，１０２付のＳｉ基板１０１をプラズマ窒化処理室内に導入し、温度３００℃に設定した基板支持台上に設置した。そして、真空容器に２００ｓｃｃｍのN2ガスを導入し、圧力を２５Ｐａに調整し、３０００Ｗの高周波電力を印加して、窒素プラズマを発生させた。この窒素プラズマにＨｆＳｉＯ２膜１０７を３０秒間連続して曝した。これによるラジカル窒化で、ＨｆＳｉＯ２膜１０７がＨｆＳｉＯＮ膜１０８に転化した。
その後、１０００℃で５秒間のアニールを行い、ゲート電極を形成して、本発明サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
比較のために、上記イオン照射工程を行わなかったこと以外は同様にして比較サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
その結果、ＥＯＴの値は、イオン照射工程を行って得られた本発明サンプルでは約１．４ｎｍであったのに対し、イオン照射工程を行わなかった比較サンプルでは約１．７ｎｍであった。以上のように、スパッタにより金属Ｈｆ膜を形成する前に窒素プラズマ照射を行う事で、ＥＯＴは約０．３ｎｍ減少し、本発明の有効性が確認された。
［実施例２］
本発明の第２の実施例として、初期膜厚１．４ｎｍのＳｉＯ２膜１０２の表面にイオン照射工程で窒素プラズマを照射して、ＳｉＯ２膜１０２の表層部を反応促進層１０４とした例を示す。本実施例では、イオン照射工程で、図２のデータを取得した装置であるところの表面波干渉プラズマ処理装置を使用した。
まず、第１の工程として、Ｓｉ基板１０１を洗浄して自然酸化膜を除去した後、ＲＴＡ 装置を用いてＳｉ基板１０１の表層部を酸化して、膜厚１．４ｎｍのＳｉＯ２膜１０２を形成した。
次に、ＳｉＯ２膜１０２付のＳｉ基板１０１をプラズマ処理室内に導入し、温度１００℃に設定した基板支持台上に設置した。そして、真空容器に２００ｓｃｃｍのＮ2ガスを導入し、圧力を２５Ｐａに調整し、３０００Ｗの高周波電力を印加して、Ｎ+及びＮ2 ＋からなる窒素プラズマを発生させた。この窒素プラズマに、ＳｉＯ２膜１０２の表面を５秒間連続して曝すことで、入射エネルギー１０ｅＶでのイオン照射工程を行った。これにより、ＳｉＯ２膜１０２の表層部（厚さ０．５ｎｍ）が反応促進層１０４とされた。
次に、第２の工程として、ＳｉＯ２膜１０２付のＳｉ基板１０１を真空中に保持したまま金属Ｈｆ成膜室に移動させ、スパッタ法により、非酸化性雰囲気中で金属Ｈｆ膜１０５を厚さ０．５ｎｍに堆積した。これにより、反応促進層１０４へと金属Ｈｆが拡散して、ＨｆＳｉＯｘ膜１０６が形成された。
次に、第３の工程以降を実施例１と同様にして行い、本発明サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
比較のために、上記イオン照射工程を行わなかったこと以外は同様にして比較サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
その結果、ＥＯＴの値は、イオン照射工程を行って得られた本発明サンプルでは約１．２ｎｍであったのに対し、イオン照射工程を行わなかった比較サンプルでは約１．５ｎｍであった。以上のように、スパッタにより金属Ｈｆ膜を形成する前に窒素プラズマ照射を行う事で、ＥＯＴは約０．３ｎｍ減少し、初期膜厚１．４ｎｍのＳｉＯ２膜１０２の場合にも本発明の有効性が確認された。
［実施例３］
本発明の第３の実施例として、初期膜厚１．８ｎｍのＳｉＯ２膜１０２の表面にイオン照射工程でＮｅプラズマを照射して、ＳｉＯ２膜１０２の表層部を反応促進層１０４とした例を示す。本実施例では、イオン照射工程で、図２のデータを取得した装置であるところの表面波干渉プラズマ処理装置を使用した。
まず、第１の工程として、Ｓｉ基板１０１を洗浄して自然酸化膜を除去した後、ＲＴＰ装置を用いてＳｉ基板１０１の表層部を酸化して、膜厚１．８ｎｍのＳｉＯ２膜１０２を形成した。
次に、ＳｉＯ２膜１０２付のＳｉ基板１０１をプラズマ処理室内に導入し、温度１００℃に設定した基板支持台上に設置した。そして、真空容器に１００ｓｃｃｍのＮｅガスを導入し、圧力を１０Ｐａに調整し、３０００Ｗの高周波電力を印加して、Ｎｅプラズマを発生させた。このＮｅプラズマに、ＳｉＯ２膜１０２の表面を１０秒間連続して曝すことで、入射エネルギー１５ｅＶでのイオン照射工程を行った。これにより、ＳｉＯ２膜１０２の表層部（厚さ０．８ｎｍ）が反応促進層１０４とされた。
次に、第２の工程として、ＳｉＯ２膜１０２付のＳｉ基板１０１を真空中に保持したまま金属Ｈｆ成膜室に移動させ、スパッタ法により、非酸化性雰囲気中で金属Ｈｆ膜１０５を厚さ０．８ｎｍに堆積した。これにより、反応促進層１０４へと金属Ｈｆが拡散して、ＨｆＳｉＯｘ膜１０６が形成された。
次に、第３の工程以降を実施例１と同様にして行い、本発明サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
比較のために、上記イオン照射工程を行わなかったこと以外は同様にして比較サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
その結果、ＥＯＴの値は、イオン照射工程を行って得られた本発明サンプルでは約１．５ｎｍであったのに対し、イオン照射工程を行わなかった比較サンプルでは約１．７ｎｍであった。以上のように、スパッタにより金属Ｈｆ膜を形成する前に窒素プラズマ照射を行う事で、ＥＯＴは約０．２ｎｍ減少し、イオン照射工程でＮｅプラズマを用いる場合にも本発明の有効性が確認された。
［実施例４］
本発明の第４の実施例として、初期膜厚１．４ｎｍのＳｉＯ２膜１０２の表面にイオン照射工程でＮｅプラズマを照射して、ＳｉＯ２膜１０２の表層部を反応促進層１０４とした例を示す。本実施例では、イオン照射工程で、図２のデータを取得した装置であるところの表面波干渉プラズマ処理装置を使用した。
まず、第１の工程として、Ｓｉ基板１０１を洗浄して自然酸化膜を除去した後、ＲＴＰ装置を用いてＳｉ基板１０１の表層部を酸化して、膜厚１．４ｎｍのＳｉＯ２膜１０２を形成した。
次に、ＳｉＯ２膜１０２付のＳｉ基板１０１をプラズマ処理室内に導入し、温度１００℃に設定した基板支持台上に設置した。そして、真空容器に２００ｓｃｃｍのＮｅガスを導入し、圧力を２５Ｐａに調整し、３０００Ｗの高周波電力を印加して、Ｎｅプラズマを発生させた。このＮｅプラズマに、ＳｉＯ２膜１０２の表面を１５秒間連続して曝すことで、入射エネルギー１５ｅＶでのイオン照射工程を行った。これにより、ＳｉＯ２膜１０２の表層部（厚さ０．６ｎｍ）が反応促進層１０４とされた。
次に、第２の工程として、ＳｉＯ２膜１０２付のＳｉ基板１０１を真空中に保持したまま金属Ｈｆ成膜室に移動させ、スパッタ法により、非酸化性雰囲気中で金属Ｈｆ膜１０５を厚さ０．５ｎｍに堆積した。これにより、反応促進層１０４へと金属Ｈｆが拡散して、ＨｆＳｉＯｘ膜１０６が形成された。
次に、第３の工程以降を実施例１と同様にして行い、本発明サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
比較のために、上記イオン照射工程を行わなかったこと以外は同様にして比較サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
その結果、ＥＯＴの値は、イオン照射工程を行って得られた本発明サンプルでは約１．３ｎｍであったのに対し、イオン照射工程を行わなかった比較サンプルでは約１．５ｎｍであった。以上のように、スパッタにより金属Ｈｆ膜を形成する前に窒素プラズマ照射を行う事で、ＥＯＴは約０．２ｎｍ減少し、初期膜厚１．４ｎｍのＳｉＯ２膜１０２で、イオン照射工程でＮｅプラズマを用いる場合にも本発明の有効性が確認された。
［実施例５］
本発明の第５の実施例として、初期膜厚１．８ｎｍのＳｉＯ２膜１０２の表面にイオン照射工程でＡｒプラズマを照射して、ＳｉＯ２膜１０２の表層部を反応促進層１０４とした例を示す。本実施例では、イオン照射工程で、図２のデータを取得した装置であるところの表面波干渉プラズマ処理装置を使用した。
まず、第１の工程として、Ｓｉ基板１０１を洗浄して自然酸化膜を除去した後、ＲＴＰ装置を用いてＳｉ基板１０１の表層部を酸化して、膜厚１．８ｎｍのＳｉＯ２膜１０２を形成した。
次に、ＳｉＯ２膜１０２付のＳｉ基板１０１をプラズマ処理室内に導入し、温度１００℃に設定した基板支持台上に設置した。そして、真空容器に１００ｓｃｃｍのＡｒガスを導入し、圧力を１０Ｐａに調整し、３０００Ｗの高周波電力を印加して、Aｒプラズマを発生させた。このＡｒプラズマに、ＳｉＯ２膜１０２の表面を２０秒間連続して曝すことで、入射エネルギー１５ｅＶでのイオン照射工程を行った。これにより、ＳｉＯ２膜１０２の表層部（厚さ０．７ｎｍ）が反応促進層１０４とされた。
次に、第２の工程として、ＳｉＯ２膜１０２付のＳｉ基板１０１を真空中に保持したまま金属Ｈｆ成膜室に移動させ、スパッタ法により、非酸化性雰囲気中で金属Ｈｆ膜１０５を厚さ０．５ｎｍに堆積した。これにより、反応促進層１０４へと金属Ｈｆが拡散して、ＨｆＳｉＯｘ膜１０６が形成された。
次に、第３の工程以降を実施例１と同様にして行い、本発明サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
比較のために、上記イオン照射工程を行わなかったこと以外は同様にして比較サンプルを作成し、そのＭＯＳキャパシタ特性を測定した。
その結果、ＥＯＴの値は、イオン照射工程を行って得られた本発明サンプルでは約１．６ｎｍであったのに対し、イオン照射工程を行わなかった比較サンプルでは約１．７ｎｍであった。以上のように、スパッタにより金属Ｈｆ膜を形成する前に窒素プラズマ照射を行う事で、ＥＯＴは約０．１ｎｍ減少し、イオン照射工程でＡｒプラズマを用いる場合にも本発明の有効性が確認された。
本発明の第一の実施形態を説明するための工程断面図である。 イオン照射工程での圧力及びガス組成の変化によるシース電位の変化の例を示す図である。 イオン照射工程でのイオン注入深さのシース電位依存性の測定結果を示す図である。 イオン照射工程で使用される様々なイオンとＳｉＯ２膜との反応形態の入射イオンエネルギー依存性を示す図である。 本発明及び従来例における初期酸化膜厚と絶縁膜のＥＯＴとの関係を示す図である。 従来のスパッタ法を用いたＨｆＳｉＯＮ膜の形成プロセスの一例を示す工程断面図である。
符号の説明
１０１ Ｓｉ基板
１０２ ＳｉＯ２膜
１０３ イオン
１０４ 反応促進層
１０５ 金属Ｈｆ膜
１０６ ＨｆＳｉＯｘ膜
１０７ ＨｆＳｉＯ２膜
１０８ ＨｆＳｉＯＮ膜

Claims (10)

  1. シリコン基板の上に絶縁膜を形成する方法であって、前記絶縁膜は金属シリケート膜を含んでなり、前記方法は、
    前記シリコン基板の表層部を酸化してシリコン酸化膜を形成する第１の工程と、
    前記シリコン酸化膜の表面に金属イオンを含まない希ガスイオンを照射して前記シリコン酸化膜の前記シリコン基板には到達しない表層部をＳｉ−Ｏ結合の切断された結合欠陥が生じている反応促進層とする第２の工程と、
    非酸化性雰囲気中において前記反応促進層の上に金属膜を堆積する第３の工程と、
    前記金属膜を酸化すると共に前記金属膜から前記シリコン酸化膜へと金属を拡散させ金属シリケート膜を形成する第４の工程と、
    を含むことを特徴とする絶縁膜の形成方法。
  2. 前記第４の工程の後、更に前記金属シリケート膜を窒化する第５の工程を有することを特徴とする、請求項１に記載の絶縁膜の形成方法。
  3. 前記第５の工程の窒化はラジカル窒化によりなされることを特徴とする、請求項２に記載の絶縁膜の形成方法。
  4. 前記イオンの入射エネルギーは、２ｅＶ以上且つ２０ｅＶ以下であることを特徴とする、請求項１〜３のいずれか一項に記載の絶縁膜の形成方法。
  5. 前記イオンは希ガスイオンまたは窒素、酸素もしくはそれらの化合物のイオンであることを特徴とする、請求項１〜４のいずれか一項に記載の絶縁膜の形成方法。
  6. 前記第３の工程はスパッタによりなされることを特徴とする、請求項１〜５のいずれか一項に記載の絶縁膜の形成方法。
  7. 前記第２の工程により、前記反応促進層が金属シリケート膜とされることを特徴とする、請求項１〜６のいずれか一項に記載の絶縁膜の形成方法。
  8. 前記第４の工程の酸化はラジカル酸化によりなされることを特徴とする、請求項１〜７のいずれか一項に記載の絶縁膜の形成方法。
  9. 前記反応促進層の形成は表面波干渉プラズマにより行うことを特徴とする、請求項１〜８のいずれか１項に記載の絶縁膜の形成方法。
  10. シリコン基板の上に絶縁膜を形成する方法であって、前記絶縁膜は金属シリケート膜を含んでなり、前記方法は、
    前記シリコン基板の表層部を酸化してシリコン酸化膜を形成する第１の工程と、
    前記シリコン酸化膜の表面に金属イオンを含まない希ガスイオンまたは窒素若しくは酸素若しくはそれらの化合物のイオンを、２ｅＶ以上２０ｅＶ以下の入射エネルギーで照射して、前記シリコン酸化膜の前記シリコン基板には到達しない表層部をＳｉ−Ｏ結合の切断された結合欠陥が生じている反応促進層とする第２の工程と、
    非酸化性雰囲気中において前記反応促進層の上に金属膜を堆積する第３の工程と、
    前記金属膜を酸化すると共に前記金属膜から前記シリコン酸化膜へと金属を拡散させ金属シリケート膜を形成する第４の工程と、
    を含むことを特徴とする絶縁膜の形成方法。
JP2007336730A 2007-12-27 2007-12-27 絶縁膜の形成方法 Active JP5221121B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007336730A JP5221121B2 (ja) 2007-12-27 2007-12-27 絶縁膜の形成方法
US12/342,349 US7923360B2 (en) 2007-12-27 2008-12-23 Method of forming dielectric films
CN2008101906925A CN101471255B (zh) 2007-12-27 2008-12-26 形成介电膜的方法
KR1020080135473A KR101138273B1 (ko) 2007-12-27 2008-12-29 절연막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007336730A JP5221121B2 (ja) 2007-12-27 2007-12-27 絶縁膜の形成方法

Publications (3)

Publication Number Publication Date
JP2009158782A JP2009158782A (ja) 2009-07-16
JP2009158782A5 JP2009158782A5 (ja) 2011-01-27
JP5221121B2 true JP5221121B2 (ja) 2013-06-26

Family

ID=40799022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007336730A Active JP5221121B2 (ja) 2007-12-27 2007-12-27 絶縁膜の形成方法

Country Status (4)

Country Link
US (1) US7923360B2 (ja)
JP (1) JP5221121B2 (ja)
KR (1) KR101138273B1 (ja)
CN (1) CN101471255B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723205B2 (en) * 2005-09-27 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
US8148275B2 (en) * 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
WO2010050291A1 (ja) 2008-10-31 2010-05-06 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
CN102007583B (zh) * 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2011151366A (ja) * 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
DE112011104624B4 (de) 2010-12-28 2019-01-24 Canon Anelva Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
WO2014035933A1 (en) * 2012-08-28 2014-03-06 Applied Materials, Inc. Methods and apparatus for forming tantalum silicate layers on germanium or iii-v semiconductor devices
US10861694B2 (en) * 2017-01-17 2020-12-08 Zf Friedrichshafen Ag Method of manufacturing an insulation layer on silicon carbide

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4427182B2 (ja) * 1997-09-22 2010-03-03 ノバルティス バクシンズ アンド ダイアグノスティックス，インコーポレーテッド 抗原を安定化するための緩衝液
AU6004101A (en) 2000-04-24 2001-11-07 Beijing Normal University Method for fabricating silicon-on-insulator
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
US6720241B2 (en) 2001-06-18 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
AU2003281112A1 (en) * 2002-07-16 2004-02-02 Nec Corporation Semiconductor device, production method and production device thereof
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
JP2005222977A (ja) * 2004-02-03 2005-08-18 Hitachi Ltd 半導体装置の製造方法
JP2005311061A (ja) * 2004-04-21 2005-11-04 Nippon Telegr & Teleph Corp <Ntt> 絶縁層及びその製造方法
KR101216199B1 (ko) * 2006-03-09 2012-12-27 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하기 위한 방법 및 장치
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system

Also Published As

Publication number Publication date
KR20090071505A (ko) 2009-07-01
CN101471255B (zh) 2012-08-29
JP2009158782A (ja) 2009-07-16
US7923360B2 (en) 2011-04-12
US20090170340A1 (en) 2009-07-02
KR101138273B1 (ko) 2012-04-24
CN101471255A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
JP5221121B2 (ja) 絶縁膜の形成方法
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
JP2009545895A (ja) 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善
JP2016063232A (ja) ＳｉＮの堆積
JP2013545275A (ja) 化学気相成長法による低温での誘電体膜の作製
JP2007088422A (ja) 半導体装置の製造方法
JP2008532282A (ja) 窒化ゲート誘電体を形成する方法
JP3746478B2 (ja) 半導体装置の製造方法
KR101078498B1 (ko) 절연체 박막의 제조 방법
JP2005166696A (ja) 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法
CN101620995A (zh) 栅极介质层及其制造方法、半导体器件及其制造方法
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
JP2006245528A (ja) 誘電体膜及びその形成方法
JP2004266263A (ja) 半導体装置の製造方法
JP2009158784A (ja) 絶縁膜の形成方法
JP2005079563A (ja) 電子デバイスの製造方法
JP2002540628A (ja) 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法
JP4933256B2 (ja) 半導体微細構造物を形成する方法
JP5141321B2 (ja) 半導体装置の製造方法
JP2006216774A (ja) 絶縁膜の成膜方法
JP2006066706A (ja) 高誘電体膜、この高誘電体膜を用いた電界効果トランジスタおよび半導体集積回路装置ならびに高誘電体膜の製造方法
JP4629325B2 (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110705

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120919

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20121016

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20121102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5221121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250