CN102007583B - 介电膜的制造方法、半导体装置的制造方法以及介电膜 - Google Patents

介电膜的制造方法、半导体装置的制造方法以及介电膜 Download PDF

Info

Publication number
CN102007583B
CN102007583B CN2009801128230A CN200980112823A CN102007583B CN 102007583 B CN102007583 B CN 102007583B CN 2009801128230 A CN2009801128230 A CN 2009801128230A CN 200980112823 A CN200980112823 A CN 200980112823A CN 102007583 B CN102007583 B CN 102007583B
Authority
CN
China
Prior art keywords
film
dielectric film
molar fraction
manufacture method
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801128230A
Other languages
English (en)
Other versions
CN102007583A (zh
Inventor
北野尚武
中川隆史
辰巳彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN102007583A publication Critical patent/CN102007583A/zh
Application granted granted Critical
Publication of CN102007583B publication Critical patent/CN102007583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0676—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2

Abstract

本发明提供具有高介电常数的介电膜的制造方法。本发明的实施方式是在基板上制造包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的介电膜的方法。所述制造方法包括以下步骤：形成具有非晶态结构的金属氮氧化合物，其中，所述金属氮氧化合物的元素A、元素B和N的表示为B/(A+B+N)的摩尔分数为0.015≤B/(A+B+N)≤0.095，元素A、元素B和N的表示为N/(A+B+N)的摩尔分数为0.045≤N/(A+B+N)，并且元素A和O的表示为O/A的摩尔分数为1.0＜O/A＜2.0；以及对具有非晶态结构的所述金属氮氧化合物进行700℃以上的退火处理，从而形成包括立方晶体混入百分比为80％以上的晶相的金属氮氧化合物。

Description

介电膜的制造方法、半导体装置的制造方法以及介电膜
技术领域
本发明涉及介电膜和使用介电膜的半导体装置的制造方法。 
背景技术
半导体装置的发展伴随着元件的日益增高的集成化，从而引起各元件更加微型化同时工作电压下降。例如，在随着元件的微型化出现将电荷保持层和栅电极分离的阻断膜的MONOS(金属氧化物-氮化物-氧化物半导体)型非易失性半导体装置的领域中，元件的微型化已经产生对阻断膜的高介电常数的需求。同样，在FG(浮动栅极)型非易失性半导体装置的领域中，元件的微型化已经产生针对浮动电极和栅电极之间的绝缘膜的高介电常数的需求。此外，在高级CMOS装置研发的领域中，正在考虑通过使用高介电常数材料增加栅极绝缘膜的物理厚度来降低栅极泄漏电流的技术。此外，鉴于上述半导体装置的制造工艺期间进行的1000℃的退火处理，高介电常数膜需要耐热。此外，为了抑制半导体装置的工作电压的变化，高介电常数膜的表面需要具有优良的平坦性。 
作为用于增加介电膜的相对介电常数的方式，正在考虑使用作为相对介电常数比传统的SiO2膜、SiN膜或组合这两者的SiON膜的相对介电常数高的介电膜的HfO2、ZrO2和Al2O3。另外，近来为了抑制与较薄介电膜相关的泄漏电流，正在对在由HfO2、ZrO2或Al2O3构成的层叠(堆叠)结构上或者在HfO2或ZrO2上掺杂金属元素的介电膜进行研究。 
高介电常数膜的形成方法包括CVD(化学气相沉积)法、原 子层吸收/沉积法和溅射法。CVD法涉及形成工艺期间的孕育时间，因此在膜厚度可控制性、面内均匀性和再现性方面存在问题。另一方面，对于溅射法，存在由于等离子损伤或被处理基板的氧化因而形成界面层的问题。 
作为利用ALD法或CVD法形成高介电常数的介电膜的技术，专利文献1公开了具有表示为0.05＜X＜0.3的组成的、由AlxM(1-x)Oy(其中，M是能够形成晶态电介质的Hf和Zr等的金属)构成的非晶态膜，其中，非晶态氧化铝包含在晶态电介质中。该技术的特征是，对于非晶态铝酸锆(zircon aluminate)，可以获得25～28的高相对介电常数。另外，在专利文献1中描述了ZrO2的相对介电常数为30。 
另外，作为通过溅射形成高介电常数的介电膜的方法，专利文献2公开了通过利用电子回旋共振的溅射方法，在实现理论配比成分的范围内并在由于靶表面氧化引起的溅射率的下降率达到最大的氧供给量范围内形成ZrO2的技术。 
此外，专利文献3描述了其中使用HfO2或Y2O3的陶瓷靶作为溅射靶、并且利用作为金属元素的钇(Y)和氮来掺杂HfO2的介电膜。根据专利文献3，描述了通过将上述Y等的原子半径大的元素添加至单斜HfO2，使立方晶体的聚合能量减少并稳定，因此，HfO2的晶系从单斜变为正方然后变为立方。结果，描述了可以获得相对介电常数为70的、由HfYO构成的高介电常数膜。另外，在氮逐渐替代单斜HfO2中的氧时，随着氮的量增多，晶系从单斜变为正方、棱形、然后变为立方。 
专利文献4描述了对于由ZrxSi(1-x)O(2-y)(0.81≤x≤0.99，0.04≤y≤0.25)构成的介电膜，使用Zr和Si靶，通过在氩气和氧气的混合气氛下使用溅射法形成非晶形膜、并随后在包含氧气的气氛下对该非晶形膜进行750℃以上的退火处理，来形成具有 正方晶体的介电膜。 
非专利文献1描述了在利用RF溅射法所形成的HfO2的表面上层叠(堆叠)TiN的介电膜。根据非专利文献1，描述了当在HfO2上层叠TiN的状态下进行结晶时，形成具有立方晶相的HfO2，并且获得相对介电常数值为50的介电膜。 
专利文献
专利文献1：日本特开2004-214304 
专利文献2：日本特许3748218 
专利文献3：日本特许3981094 
专利文献4：日本特开2007-299878 
非专利文献
非专利文献1：Symposium on VLSI Technology Digest of Technical Papers，2008，p.152 
发明内容
然而，上述技术分别具有以下问题。 
对于专利文献1所述的ZrO2中包含5～30％的Al的技术，出现以下问题：尽管在非晶态结构的情况下获得25～28的高相对介电常数，然而该值仍然低于具有晶态结构的ZrO2的相对介电常数30。 
专利文献2所述的利用电子回旋共振形成ZrO2的技术的问题在于，通过660℃～680℃的退火处理所获得的ZrO2的相对介电常数值是12，该值显著低于专利文献1所述的介电膜。专利文献2的问题还在于没有提到ZrO2的晶态结构。 
专利文献3所述的形成HfYO膜的技术的优点在于，可以获得相对介电常数值为70的高介电常数膜。然而，存在以下问题：在使用由HfO2和Y2O3构成的陶瓷靶作为溅射靶的溅射方法的 情况下溅射率下降，这大大放缓了介电膜的沉积速率。 
专利文献4所述的形成由ZrxSi(1-x)O(2-y)(0.81≤x≤0.99，0.04≤y≤0.25)构成的、并具有正方晶态结构的介电膜的技术的问题在于，与专利文献1所述的ZrO2相比，所获得的介电膜的相对介电常数值20～26较低。 
非专利文献1所述的通过在利用RF溅射法形成的HfO2的表面上层叠TiN的状态下进行结晶来形成具有立方晶体的HfO2的技术的优点在于，可以获得相对介电常数值为50的高介电常数膜。然而，存在以下问题：在使用由HfO2金属氧化物构成的陶瓷靶作为溅射靶的溅射方法的情况下溅射率下降，这大大放缓了介电膜的沉积速率。另外，由于获得高介电常数需要在HfO2膜上层叠TiN并且对TiN进行退火处理，因此担心由于退火工艺期间HfO2和TiN之间的界面反应所引起的氧化而出现膜质量下降。此外，示出了尽管通过700℃～800℃的退火处理获得相对介电常数50，但在800℃以上的退火处理之后相对介电常数下降至30以下。因此，由TiN和HfO2的层叠膜所形成的立体晶体的HfO2的问题还在于缺乏相对于1000℃的退火处理的耐热性。 
鉴于上述传统问题提出了本发明，因此本发明的目的在于提供用于形成能够解决上述问题并降低由于溅射率下降所引起的沉积速率下降、并且具有高的相对介电常数、针对1000℃的退火处理的耐热性和优良的膜表面平坦性的介电膜的制造方法。 
本发明人为了解决上述问题所进行的专心研究已经发现：通过形成具有特定组成和非晶态结构的金属氮氧化合物并且进一步进行退火处理，可以获得具有高相对介电常数、相对于1000℃的高温耐热性和优良的平坦性的介电膜，这样产生了本发明。 
本发明的第一方面是一种介电膜的制造方法，所述介电膜包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物，所述制造方法包括以下步骤：形成具有非晶态结构的金属氮氧化合物，其中，所述金属氮氧化合物的元素A、元素B和N的表示为B/(A+B+N)的摩尔分数为0.015≤B/(A+B+N)≤0.095，元素A、元素B和N的表示为N/(A+B+N)的摩尔分数为0.045≤N/(A+B+N)，并且元素A和O的表示为O/A的摩尔分数为1.0＜O/A＜2.0；以及对具有非晶态结构的所述金属氮氧化合物进行700℃以上的退火处理，从而形成包括立方晶体混入百分比为80％以上的晶相的金属氮氧化合物。 
本发明的第二方面是一种非易失性半导体装置的制造方法，所述非易失性半导体装置包括：至少具有包含半导体层的表面的基板；形成在所述基板上的栅电极；以及顺次层叠在所述基板和所述栅电极之间的层叠型栅极绝缘膜，其中，通过根据本发明的第一方面所述的制造方法来形成构成所述层叠型栅极绝缘膜的绝缘膜中的至少一层。 
本发明的第三方面是一种非易失性半导体装置的制造方法，所述非易失性半导体装置包括：至少具有包含半导体层的表面的基板；形成在所述基板上的栅电极；以及在所述基板和所述栅电极之间顺次层叠绝缘膜、浮动电极和绝缘膜的结构，其中，通过根据本发明的第一方面所述的制造方法来形成在所述栅电极和所述浮动电极之间形成的绝缘膜的至少一部分。 
本发明的第四方面是一种半导体装置的制造方法，所述半导体装置在至少具有包含半导体层的表面的基板上具有：源极区域；漏极区域；以及隔着绝缘膜形成的栅电极，其中，通过根据本发明的第一方面所述的制造方法来形成所述绝缘膜。 
本发明的第五方面是一种介电膜，其包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物，其中，元素A、元素B和N的表示为B/(A+B+N)的摩尔分数为0.015≤B/(A+B+N)≤0.095，元素A、元素B和N的表示为N/(A+B+N)的摩尔分数为0.045≤N/(A+B+N)，并且元素A和O的表示为O/A的摩尔分数为1.0＜O/A＜2.0。 
本发明的第六方面是一种存储有程序的计算机可读存储介质，所述程序用于使计算机执行MIS电容器中包括的高介电常数膜的形成方法，其中，所述形成方法包括以下步骤：第一步骤，通过使用包含Hf或Hf和Zr的混合物的金属靶以及Al的金属靶的物理气相沉积，在具有二氧化硅膜的硅基板上沉积包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的介电膜，其中，通过设置氧供给量以使得元素A和O的摩尔分数O/A落入1.0＜O/A＜2.0的范围内，来沉积所述介电膜；第二步骤，通过使用金属靶的物理气相沉积，在所述介电膜上沉积从TiN膜、Ti、TaN、W、Pt、Ru、Al和Si中选择的膜；以及第三步骤，在所述第一步骤或所述第二步骤之后进行退火处理并使所述介电膜结晶。 
本发明的第七方面是一种存储有程序的计算机可读存储介质，所述程序用于使计算机执行包括高介电常数膜的MOSFET的形成方法，其中，所述形成方法包括以下步骤：第一步骤，通过STI在硅基板上形成元件隔离区域；第二步骤，通过热氧化法在进行了元件隔离的硅基板上形成二氧化硅膜；第三步骤，通过使用Hf和Al的金属靶的物理气相沉积，在所述二氧化硅膜上沉积包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的介电膜，其中，通过设置氧供给量以使得元素A和O的摩尔分数O/A落入 1.0＜O/A＜2.0的范围内，来沉积所述介电膜；第四步骤，在所述介电膜上形成栅电极膜；第五步骤，使用光刻法和RIE处理所述栅电极膜；第六步骤，进行离子注入，并使用处理后的栅电极膜作为掩模来形成扩展区域；第七步骤，在形成了所述扩展区域的硅基板上沉积氮化硅膜和二氧化硅膜；第八步骤，通过对所沉积的氮化硅膜和二氧化硅膜进行回蚀刻，形成栅极侧壁；以及第九步骤，进行离子注入，并在所述扩展区域下形成源极-漏极区域。 
本发明的第八方面是一种存储有程序的计算机可读存储介质，所述程序用于使计算机执行包括高介电常数膜的非易失性存储元件或FG非易失性半导体元件的形成方法，其中，所述形成方法包括以下步骤：第一步骤，通过STI在硅基板上形成元件隔离区域；第二步骤，通过热氧化法在进行了元件隔离的硅基板上形成第一绝缘膜；第三步骤，通过LPCVD在所述第一绝缘膜上形成第二绝缘膜；第四步骤，使用MOCVD、ALD和PVD中的任意方法，在所述第二绝缘膜上形成第三绝缘膜；第五步骤，通过使用Hf和Al的金属靶的物理气相沉积，在所述第三绝缘膜上形成包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的、作为第四绝缘膜的高介电常数膜，其中，通过设置氧供给量以使得元素A和O的摩尔分数O/A落入1.0＜O/A＜2.0的范围内，来沉积作为所述第四绝缘膜的高介电常数膜；第六步骤，使用MOCVD、ALD和PVD中的任意方法，在所述第四绝缘膜上形成第五绝缘膜；第七步骤，在所述第五绝缘膜上形成栅电极膜；第八步骤，使用光刻技术和RIE技术处理所述栅电极膜；第九步骤，进行离子注入，并使用处理后的栅电极膜作为掩模来形成扩展区域；第十步骤，在形成了所述扩展区域的硅基板上沉积氮化硅膜和 二氧化硅膜；第十一步骤，通过对所沉积的氮化硅膜和二氧化硅膜进行回蚀刻，形成栅极侧壁；以及第十二步骤，进行离子注入，并在所述扩展区域下形成源极-漏极区域。 
根据本发明，可以获得具有(1)40以上的相对介电常数值、(2)针对1000℃的高温退火的耐热性以及(3)优良的平坦性的介电膜。结果，即使当将根据本发明的介电膜的制造方法应用于均包括高温退火处理工艺的CMOS晶体管元件的栅极绝缘膜的制造方法、MONOS非易失性半导体元件的阻断绝缘膜的制造方法、或FG非易失性半导体元件的浮动电极和栅电极之间的绝缘膜的制造方法时，也可以实现由于介电常数较高所引起的等效氧化膜厚度(EOT)变薄。 
附图说明
图1是根据本发明的其上形成有介电膜的MIS电容器的横截面图； 
图2是示出用于形成具有非晶态结构的金属氮氧化合物膜的工艺的处理设备示例的概图； 
图3是示出HfAlON膜的组成x对Al靶功率的依赖性的图； 
图4是示出图1所示的MIS电容器的EOT和物理膜厚度之间的关系的图； 
图5是示出图1所示的MIS电容器的相对介电常数和介电膜组成之间的关系的图； 
图6是示出图1所示的MIS电容器的EOT和物理膜厚度对退火温度的依赖性的图； 
图7是示出图1所示的MIS电容器的相对介电常数和介电膜组成之间的关系的图； 
图8是示出图1所示的MIS电容器的相对介电常数和介电膜 组成之间的关系的图； 
图9是示出介电膜的XRD光谱和退火温度之间的关系的图； 
图10是示出介电膜的XRD光谱的图； 
图11是示出介电膜的XRD光谱中的峰强度比[220]/[111]的关系的图； 
图12是示出介电膜的AFM图像的图； 
图13是示出介电膜的表面平坦性和介电膜组成之间的关系的图； 
图14是示出介电膜中所包含的氧的摩尔分数和介电膜的沉积工艺期间的氧供给量之间的关系的图； 
图15是示出介电膜的横截面TEM图像的图； 
图16是示出介电膜的XRD光谱的图； 
图17是示出介电膜的沉积工艺期间的沉积速率和氧供给量之间的关系的图； 
图18是根据第一实施例的MIS电容器的横截面图； 
图19是示出根据第二实施例的半导体装置制造方法的工艺的图； 
图20是示出根据第三实施例的半导体装置制造方法的工艺的图； 
图21是根据第四实施例的半导体装置的横截面图；以及 
图22是示出用于实现第一至第四实施例的控制机构的示意图。 
具体实施方式
在下文，将参考附图来详细说明本发明的实施例。 
现在将使用MIS(金属绝缘体半导体)电容器的例子来说明 根据本发明所形成的介电膜，在该MIS电容器中，在表面上具有二氧化硅膜的硅基板上形成使用Hf作为元素A并使用Al作为元素B的HfAlON膜作为介电膜。 
如图1所示，在表面上具有膜厚度为3nm～5nm的二氧化硅膜2的硅基板1上沉积具有非晶态结构的HfAlON膜3。 
图2示出在形成具有非晶态结构的HfAlON膜的工艺中使用的处理设备示例的概图。 
膜形成处理室100被配置成可由加热器101加热至预定温度。被处理基板102被配置成可由加热器105经由嵌入基板支撑台103中的基座104加热至预定温度。从膜厚度均匀性的角度而言，优选基板支撑台103能够以预定转动速度转动。将靶106和126设置在膜形成处理室100中俯瞰被处理基板102的位置。 
经由例如Cu等的金属制成的垫板107和127，将靶106和126设置在靶保持件108和128上。或者，可以将靶106和126与垫板107和127组合的靶组件的外形作为单个部件由靶材构成，并将其作为靶来安装。换言之，还可以采用将靶安装在靶保持件上的结构。 
为溅射放电供电的直流电源110和130连接至由例如Cu等的金属制成的靶保持件108和128，并且通过绝缘体109和129与处于接地电位的膜形成处理室100的壁绝缘。 
从溅射面看，用于实现磁控溅射的磁体111和131位于靶106和126后方。由磁体保持件112和132保持磁体111和131，并且磁体111和131被配置成可通过未示出的磁体保持件转动机构转动。为了确保靶的均匀侵蚀，在放电期间转动磁体111和131。 
将靶106和126设置在相对于基板102斜向上偏移的位置。换言之，靶106和126的溅射面的中心点位于从基板102的中心点的法线偏移预定距离的位置。 
将遮蔽板116设置在靶106和126与被处理基板102之间，并且控制利用从被供电的靶106和126放出的溅射粒子进行的被处理基板102上的膜形成。 
在本实施例中，使用由Hf制成的金属靶106和由Al制成的金属靶126。通过经由靶保持件108和128以及垫板107和127从直流电源110和130分别向金属靶106和126供电，进行介电膜3的沉积。这样，从惰性气体源201经由阀202和222、质量流量控制器203和223、以及阀204和224在靶附近向处理室100引入惰性气体。另外，从氧气源205经由阀206、质量流量控制器207和阀208向处理室100中的基板附近引入包括氧气的活性气体。此外，从氮气源209经由阀210、质量流量控制器211和阀212向处理室100中的基板附近引入包括氮气的活性气体。引入的惰性气体和活性气体经传导阀117由排气泵118排出。 
通过以下进行膜形成：将基板温度设置为30℃，将Hf靶功率设置为600W，将Al靶功率设置为0W～300W，使用Ar作为惰性气体，将Ar供给量设置为60sccm，将作为活性气体的氮气的供给量设置为1.5sccm～5sccm，并且将作为活性气体的氧气的供给量设置为0sccm～40sccm。 
此时，由向Al靶施加的功率来调节HfAlON膜的摩尔分数Al/(Hf+Al+N)。图3示出HfAlON膜的摩尔分数Al/(Hf+Al+N)对Al靶功率的依赖性。通过使用XPS(X射线光电子能谱法)进行分析来估算组成。确认通过以这种方式调整Al靶功率，可以将摩尔分数Al(Hf+Al+N)控制在0～0.20的范围内。另外，由氧气供给量调节摩尔分数O/A。此外，由氮气供给量调节摩尔分数N/(Hf+Al+N)。 
使用上述形成工艺，以5nm～25nm的膜厚度形成HfAlON膜、不包含Al的HfON膜、不包含N的HfAlO膜以及不包含N和Al的 HfO2膜。 
接着，通过在氮气气氛中进行600℃～1000℃的退火处理，使所形成的HfAlON膜、HfON膜、HfAlO膜和HfO2膜结晶，以生成介电膜3。 
然后，通过溅射法在介电膜3上沉积膜厚度为10nm的TiN膜4。或者，可以通过在介电膜3上沉积TiN膜4之后进行退火处理来完成结晶。 
接着，使用光刻技术和RIE(活性离子蚀刻)技术将TiN膜4加工成预定大小，以形成MIS电容器结构。在这种情况下，假定硅基板1是下电极且TiN膜4是上电极，评价电特性。 
图4示出HfAlON膜的摩尔分数Al/(Hf+Al+N)变化的样本、HfAlO膜的摩尔分数Al/(Hf+Al)变化的样本、以及形成了HfON膜的样本的等效氧化膜厚度(EOT)和物理膜厚度之间的关系。在这种情况下，进行膜的形成，使得HfAlON膜的O/Hf值为1.9且N/(Hf+Al+N)值为0.08。通过1000℃的退火处理，使所有的样本结晶。 
现在将说明等效氧化膜厚度(EOT)。无论绝缘膜类型如何，假定绝缘膜材料是二氧化硅膜，则通过根据电容进行逆运算所获得的绝缘膜的电膜厚度被称为等效氧化膜厚度。即，如果εh表示绝缘膜的相对介电常数、ε0表示二氧化硅膜的相对介电常数、并且dh表示绝缘膜的厚度，则可以通过以下等式(1)表示等效氧化膜厚度de。 
de＝dh×(ε0/εh)         (1) 
以上等式(1)表示，当绝缘膜中使用介电常数εh比二氧化硅膜的相对介电常数ε0大的材料时，等效氧化膜厚度de等同于比绝缘膜的膜厚度dh薄的二氧化硅膜的膜厚度。二氧化硅膜的相对介电常数ε0约为3.9。因此，例如，对于由εh＝39的高介电常数 材料构成的膜，即使将其物理厚度dh设置为15nm，等效氧化膜厚度(电厚度)de也取值为1.5nm。这样，可以在将绝缘膜的电容维持在与膜厚度为1.5nm的二氧化硅膜相同的水平的同时显著降低泄漏电流。 
根据图4，确认物理厚度为11nm的HfAlON膜的EOT为4.6nm，并且与物理厚度相同的HfAlO膜(EOT＝5.5nm)和HfON膜(EOT＝5.3nm)相比较，实现了EOT的薄型化。 
图5示出从在图4中获得的EOT和物理厚度推导出的相对介电常数的值。图中的附图标记X表示摩尔分数Al/(Hf+Al+N)和摩尔分数Al/(Hf+Al)。由图5所示，HfAlON膜的相对介电常数为48，这明显大于HfAlO膜和HfON膜的15～35的相对介电常数值。 
接着，图6示出摩尔分数Al/(Hf+Al)为0.03的HfAlO膜的EOT和物理厚度对退火温度的依赖性。由图6所确认，与进行了850℃的退火处理的HfAlO膜相比较，由于相对介电常数值减小，进行了1000℃的退火处理的HfAlO膜表现出EOT的增大。该结果显示，不包含N的HfAlO膜不具有相对于1000℃的退火处理的耐热性，由此表明包含N提供了相对于1000℃的高温退火的耐热性。 
图7示出通过1000℃的退火处理而结晶的HfAlON膜的相对介电常数和摩尔分数Al/(Hf+Al+N)之间的关系。由图7所确认，当摩尔分数Al/(Hf+Al+N)在0.015～0.095的范围内时，获得40以上的相对介电常数值。因此，需要HfAlON膜的摩尔分数Al/(Hf+Al+N)在0.015～0.095的范围内，并且优选在0.02～0.07的范围内从而获得显著的EOT薄型化效果。 
图8示出通过1000℃的退火处理而结晶的HfAlON膜(Al/(Hf+Al+N)＝0.02)的相对介电常数和摩尔分数N/(Hf+Al+N) 之间的关系。由图8所确认，当摩尔分数N/(Hf+Al+N)落入大于或等于0.045的范围时，获得40以上的相对介电常数值。小于0.045的摩尔分数N/(Hf+Al+N)导致较低的耐热性，并且相对介电常数由于1000℃的退火处理而减小。 
随后，图9示出摩尔分数Al/(Hf+Al+N)为0.03并且摩尔分数N/(Hf+Al+N)为0.08的HfAlON膜的X射线衍射光谱对退火温度的依赖性。由图9所确认，HfAlON膜在从刚沉积(as-deposited)状态到600℃的退火温度的范围内具有非晶态结构，并且在700℃以上的退火温度下结晶。另外，在光谱的2θ＝30°、50°和60°附近，可以观察到表示立方晶体和四方晶体的晶体取向的[111]、[220]和[311]的峰。对XRD光谱中立方晶体和四方晶体的混入百分比的估算表明，立方晶体的混入百分比为80％以上。因此，根据本发明的介电膜具有主要包括立方晶体的晶相，并且如果介电膜包含80％以上的立方晶体，则可以充分发挥介电膜的效果。 
其次，利用X射线衍射法评价HfAlON膜(摩尔分数Al/(Hf+Al+N)＝0.03、摩尔分数N/(Hf+Al+N)＝0.08)和HfAlO膜(摩尔分数Al/(Hf+Al)＝0.03)的晶态结构。图10中示出各个X射线衍射光谱。根据图10，显然HfAlON膜和HfAlO膜两者均具有主要包括立方晶体的晶体结构。如上所示，包含Al和N的HfAlON膜中较高的介电常数和提高的耐热性不能归因于如以上列出的文献所述的晶系的变化。图11示出图10所示的HfAlON膜和HfAlO膜的X射线衍射光谱中的[220]的峰强度和[111]的峰强度之间的比较的结果。根据图11，显然HfAlON膜的[220]/[111]的峰强度比高于HfAlO膜的峰强度比。因此，可以认为包含Al和N的HfAlON膜中较高的介电常数和提高的耐热性与晶相的取向有关。 
接着，图12示出通过退火处理而结晶的HfO2膜和HfAlON膜(摩尔分数Al/(Hf+Al+N)＝0.025、摩尔分数N/(Hf+Al+N)＝0.08)的表面平坦性的AFM评价结果。该图中的RMS(均方根)表示介电膜表面的均方根粗糙度。由图12所确认，与HfO2膜相比较，HfAlON膜的RMS值较小，因此具有优良的平坦性。 
图13示出HfO2膜、HfON膜和摩尔分数Al/(Hf+Al+N)变化的HfAlON膜(摩尔分数N/(Hf+Al+N)＝0.08)的由AFM测量出的RMS和摩尔分数Al/(Hf+Al+N)之间的关系。根据图13，显然通过在HfO2膜中加入N，RMS值下降，并且通过加入N和Al这两者，RMS值进一步下降。特别地，确认为当摩尔分数Al/(Hf+Al+N)在0.025～0.08的范围内时，形成RMS值小并且平坦性优良的介电膜。 
接着，图14中示出沉积的HfO2膜的摩尔分数O/Hf和沉积期间的氧气流量之间的关系。利用XPS测量氧的摩尔分数。由图14所确认，在氧气流量大于或等于20sccm的区域中，氧的摩尔分数为构成理想配比的2.0。 
接着，图15示出在如图14所示的氧气流量为18sccm(点A)以及氧气流量为60sccm(点B)的情况下形成的、由HfO2构成的金属氧化物膜的横截面TEM图像。根据图15，显然在条件A下获得的HfO2为非晶态，且具有优良的表面平坦性。另一方面，确认在条件B下获得的HfO2已结晶，并且平坦性显著劣化。 
图16示出在条件A和B下形成的HfO2的X射线衍射光谱。另外，该图中示出在对在条件A下形成的HfO2进行600℃的退火处理的情况下的X射线衍射光谱。该图中的附图标记M表示单斜晶体特有的峰。根据图16，显然在条件A下获得的HfO2在刚沉积状态下为非晶态，并且通过进行600℃的退火处理使其结晶成主要包括立方晶体的晶相。另一方面，确认在条件B下获得 的HfO2的晶相是单斜晶相。对各个相对介电常数值(k)进行的测量表明，对于条件A下的HfO2，k＝28，并且对于条件B下的HfO2，k＝17。另外，通过在如图14所示的、介电膜的摩尔分数O/Hf取值为1.0的氧气流量条件(条件C)下形成HfO2并评价其电特性，确认泄漏电流值增加。因此，如图所示，根据本发明，为了获得主要包括相对介电常数高的立方晶体的晶相，重要之处在于将膜中的摩尔分数O/Hf设置为1.0＜O/Hf＜2.0，在非晶态状态下进行形成，且随后通过退火处理实现结晶成立方晶体。 
上面已经说明了不包含Al和N的HfO2膜的沉积条件、摩尔分数O/Hf和沉积速率之间的关系。然而，确认即使在包含Al和N的HfAlON膜的沉积条件下，也可以通过设置氧气流量使摩尔分数O/Hf落入1.0＜O/Hf＜2.0的范围来形成非晶态状态的HfAlON膜、并随后通过退火处理使HfAlON膜结晶成主要包括立方晶体的晶体结构，获得高介电常数膜。 
接着，图17示出HfAlON膜的沉积速率对氧气流量的依赖性。从图17确认，尽管在氧气流量大于或等于20sccm的范围内沉积速率小于或等于2nm/min，但在氧气流量小于20sccm的范围内沉积速率大幅增加至10nm/min以上。这是因为，当氧供给量为20sccm时金属靶表面发生氧化且溅射率下降。因此，示出在氧气流量为20sccm时的摩尔分数O/Hf落入1.0＜O/Hf＜2.0的范围内的情况下，可以在未使沉积速率下降的情况下，实现根据本发明的介电膜的形成。 
接着，对所形成的介电膜的膜厚度的面内均匀性和膜形成期间真空容器中的压力之间的关系进行研究。结果确认，在真空容器内的压力小于或等于1×10-1Pa的区域中，获得±1％以下的均匀性。 
另外，尽管在以上实施例中已经说明了使用元素A为Hf的 HfAlON膜作为介电膜的情况，但确认对于Hf中包含Zr作为元素A的HfZrAlON膜，可以实现相同的效果。 
如上所述，为了制造相对介电常数值大于或等于40、具有对于1000℃的高温退火的耐热性、并且表面平坦性优良的介电膜，对于包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物，需要：将元素A、元素B和N的表示为B/(A+B+N)的摩尔分数设置为0.015≤B/(A+B+N)≤0.095的范围，将表示为N/(A+B+N)的摩尔分数设置为0.045≤N/(A+B+N)的范围，并且将表示为O/A的摩尔分数设置为1.0＜(O/A)＜2.0的范围；形成具有非晶态结构的金属氮氧化合物；并且，对具有非晶态结构的金属氮氧化合物进行700℃以上的退火处理，以形成包括主要包含立方晶体的晶相的介电膜。 
另外，优选地，形成具有非晶态结构的金属氮氧化合物的步骤是在由作为氧气和氮气的混合气体的活性气体以及惰性气体构成的混合气氛下在真空容器中对构成金属氮氧化合物的金属靶进行磁控溅射的步骤，并且优选地，对活性气体的供给量进行设置，使得金属氮氧化合物的摩尔分数O/A落入1.0＜(O/A)＜2.0的范围内。此外，为了抑制沉积速率下降，优选地，将活性气体供给量设置为等于或低于由于金属靶的表面的氧化所引起的溅射率的下降率达到最大时的供给量。此外，为了使所形成的介电膜具有±1％以下的膜厚度均匀性，优选地，将膜形成期间真空容器内的压力设置为1×10-1Pa以下。 
尽管上面已经说明了在二氧化硅膜上形成介电膜的情况，但是布置并不受限，并且可以通过将根据本发明的方法应用于MONOS非易失性存储器的阻断膜、FG非易失性存储元件的浮动电极和栅电极之间的绝缘膜、或MOS晶体管的一部分，来获 得充分的效果。 
更具体地，根据本发明的方法可以应用于具有介电膜作为绝缘膜的半导体装置的制造方法，这些制造方法包括但不限于以下制造方法。 
根据本发明实施方式的半导体装置的制造方法是非易失性半导体装置的制造方法，所述非易失性半导体装置包括：至少具有包含半导体层的表面的基板；形成在所述基板上的栅电极；以及顺次层叠在所述基板和所述栅电极之间的层叠型栅极绝缘膜，其中，通过根据本发明的制造方法来形成构成所述层叠型栅极绝缘膜的绝缘膜中的至少一层。 
另外，根据本发明另一实施方式的半导体装置的制造方法是非易失性半导体装置的制造方法，所述非易失性半导体装置包括：至少具有包含半导体层的表面的基板；形成在所述基板上的栅电极；以及在所述基板和所述栅电极之间顺次层叠绝缘膜、浮动电极和绝缘膜的结构，其中，通过根据本发明的制造方法来形成在所述栅电极和所述浮动电极之间形成的绝缘膜的至少一部分。 
此外，根据本发明又一实施方式的半导体装置的制造方法是半导体装置的制造方法，其中，所述半导体装置在至少具有包含半导体层的表面的基板上具有源极区域、漏极区域以及隔着绝缘膜形成的栅电极，其中，通过根据本发明的制造方法来形成所述绝缘膜。 
在本发明中，在制造高介电常数膜时，对于包括包含由Hf(铪)或Hf和Zr(锆)的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的介电膜，重要之处在于：元素A、元素B和N的摩尔分数以及元素A和O的摩尔分数分别落入上述特定范围内；形成具有非晶态结构的金属氮氧化合物；并且， 对具有非晶态结构的金属氮氧化合物进行700℃以上的退火处理。因此，对于例如MIS电容器或半导体装置等的包括高介电常数膜的装置，在形成该高介电常数膜时，可以应用上述根据本发明的方法。 
实施例
第一实施例(使用共溅射的实施例)
现在将参考附图来详细说明本发明的第一实施例。 
图18是示出具有通过根据本发明的方法所形成的介电膜的MIS电容器的图。例如图2所示的根据本实施例的基板处理设备利用溅射法在表面上具有膜厚度为3nm～5nm的二氧化硅膜302的硅基板301上沉积具有非晶态结构的HfAlON膜303。使用Hf和Al的金属靶作为靶106和126。使用氩气、氧气和氮气作为溅射气体。 
可在27℃～600℃范围内任意设置基板温度，可在50W～1000W范围内任意设置靶功率，可在0.02Pa～0.1Pa范围内任意设置溅射气体压力，可在1sccm～200sccm范围内任意设置Ar气体流量，可在1sccm～100sccm范围内任意设置氧气流量，并且可在1sccm～50sccm范围内任意设置氮气流量。 
在这种情况下，根据本实施例的基板处理设备通过以下进行膜形成：控制加热器105以将基板温度设置为30℃，控制直流电源110以将Hf靶功率设置为600W，控制直流电源130以将Al靶功率设置在50W～500W范围内，控制排气泵118等以将溅射气体压力设置为0.03Pa，控制质量流量控制器230以将Ar气体流量设置为25sccm，并且控制质量流量控制器211以将氮气流量设置在0～20sccm范围内。另外，为了沉积具有非晶态结构的HfAlON膜，根据本实施例的基板处理设备控制质量流量控制器207来设置氧供给量，以使图14所示的摩尔分数O/A落入 1.0＜(O/A)＜2.0的范围内。 
使用上述形成工艺，将Al摩尔分数为0.015≤Al/(Hf+Al+N)≤0.095、N摩尔分数为0.045≤N/(Hf+Al+N)、并且Hf和O的摩尔分数为1.0＜O/Hf＜2.0的HfAlON膜形成为5nm～25nm的膜厚度。 
接着，通过使用溅射法在HfAlON膜上沉积膜厚度为10nm的TiN膜304。将Ti的金属靶用作靶。将氩气和氮气用作溅射气体。例如，根据本实施例的基板处理设备包括与膜形成处理室100分离的第二膜形成处理室，并且在第二膜形成处理室中还包括向该第二膜形成处理室供给Ti靶和溅射气体的供给机构。根据本实施例的基板处理设备包括用于进行例如溅射等的使用Ti靶的物理气相沉积的物理气相沉积机构。 
可在27℃～600℃范围内任意设置基板温度，可在50W～1000W范围内任意设置靶功率，可在0.02Pa～0.1Pa范围内任意设置溅射气体压力，可在1sccm～200sccm范围内任意设置Ar气体流量，并可在1sccm～50sccm范围内任意设置氮气流量。 
在本实施例中，对物理气相沉积机构进行控制，从而在基板温度为30℃、Ti靶功率为750W、溅射气体压力为0.03Pa、Ar气体流量为30sccm、并且氮气流量为10sccm时进行膜形成。 
此外，尽管在本实施例中沉积TiN膜304，但还可以适当使用Ti、TaN、W、Pt、Ru、Al和Si。或者，可以沉积选自由这些元素构成的组的膜。 
接着，根据本实施例的基板处理设备在氮气气氛中进行700℃的退火处理2分钟或1000℃的退火处理10秒，以使HfAlON膜结晶，从而获得介电膜303。在这种情况下，既可在沉积TiN膜304之后进行退火处理，也可在沉积TiN膜304之前进行退火处理。另外，在这种情况下，虽然在氮气气氛下进行退火处理，但也可适当使用氧气或者例如Ar等的惰性气体。或者， 可以在选自由这些气体构成的组的气氛下进行退火。换言之，根据本实施例的基板处理设备包括用于对基板施加退火处理的退火处理机构。另外，根据本实施例的基板处理设备可以单独包括退火处理用的室。 
接着，使用光刻技术和RIE技术将TiN膜304处理成期望大小，以形成MIS电容器结构。 
评价如上所述制成的介电膜303的相对介电常数。结果确认，当HfAlON膜的Al摩尔分数Al/(Hf+Al+N)在0.015～0.095(包含端点)范围内，并且HfAlON膜的N摩尔分数N/(Hf+Al+N)大于或等于0.045时，获得40以上的相对介电常数值。另外，通过测量经过了700℃以上的退火处理的介电膜303的X射线衍射，确认介电膜303具有主要包括立方晶体的晶体结构。此外，表面平坦性的AFM评价表明，与不包含Al和N的HfO2膜和HfON膜相比较，实现了优良的表面平坦性。 
如所示，根据本实施例，确认通过执行以下步骤可以获得相对介电常数值为40以上、并且具有对于1000℃的高温退火处理的耐热性和优良的表面平坦性的高介电常数膜：形成表示为HfAlON(Al摩尔分数为0.015≤Al/(Hf+Al+N)≤0.095，并且N摩尔分数为0.045≤N/(Hf+Al+N))并且具有非晶态结构的金属氮氧化合物的步骤；以及对具有非晶态结构的金属氮氧化合物进行700℃以上的退火处理、从而形成包括主要包含立方晶体的晶相的金属氮氧化合物的步骤。 
另外，根据本实施例，确认即使当将以Hf和Zr为元素A的HfZrAlON用作介电膜303时，也可以获得相同的效果。 
此外，确认对于在介电膜303上没有沉积TiN膜304的结构，也可以实现相同的效果。 
此外，确认通过使用选自由Ti、TaN、W、Pt、Ru、Al和Si 构成的组的材料来代替TiN膜304，也可以实现相同的效果。 
第二实施例(应用于栅极绝缘膜的实施例)
现在将参考附图来详细说明本发明的第二实施例。 
图19是示出根据本发明第二实施例的半导体装置制造方法的工艺的图。 
首先，如由图19中的工艺1所示，根据本实施例的基板处理设备使用STI(浅沟槽隔离)技术在硅基板401的表面上形成元件隔离区域402。然后，根据本实施例的基板处理设备使用热氧化法在硅基板401的元件隔离表面上形成膜厚度为1.8nm的二氧化硅膜403。随后，根据本实施例的基板处理设备使用与第一实施例相同的方法形成膜厚度在1nm～10nm范围内的HfAlON膜。接着，根据本实施例的基板处理设备在氮气气氛下进行1000℃的退火处理10秒，以使HfAlON膜结晶，从而获得介电膜404。 
随后，根据本实施例的基板处理设备首先在介电膜404上形成厚度为150nm的多硅405，如图19中的工艺2所示使用光刻技术和RIE技术处理栅电极，然后进行离子注入，从而使用栅电极作为掩模自对准地形成扩展区域406。 
此外，如由图19中的工艺3所示，根据本实施例的基板处理设备顺次沉积氮化硅膜和二氧化硅膜，随后进行回蚀刻以形成栅极侧壁407。根据本实施例的基板处理设备在该状态下再次进行离子注入，并且通过活性退火形成源极-漏极区域408。此外，可以通过活性退火工艺进行HfAlON膜的结晶。在这种情况下，可以省略沉积HfAlON膜之后的结晶退火工艺。 
对所制成的半导体装置的电特性的评价表明，与不包含Al和N的HfO2膜相比，对于Al摩尔分数在0.015≤Al/(Hf+Al+N)≤0.095范围内并且N摩尔分数在0.045≤N/(Hf+Al+N)范围内的、作为介电膜404的HfAlON膜，相对介电常数增加，并且可以降 低泄漏电流。另外，通过测量经过了退火处理的介电膜404的X射线衍射，确认介电膜404具有主要包括立方晶体的晶体结构。 
如图所示，根据本实施例，通过在MOSFET(金属氧化物半导体场效应晶体管)栅极绝缘膜的一部分中包括HfAlON膜的半导体装置的制造方法中实施根据本发明的介电膜的制造方法，可以获得能够降低栅极泄漏电流的半导体装置。此外，根据本实施例，确认当将包含Zr的HfZrAlON膜用作介电膜时，也可以实现相同的效果。 
第三实施例(应用于非易失性存储元件的阻断膜的实施例)
图20是示出根据本发明第三实施例的半导体元件的制造工艺的横截面图。 
首先，如由图20中的工艺1所示，根据本实施例的基板处理设备使用STI(浅沟槽隔离)技术在硅基板501的表面上形成元件隔离区域502。然后，根据本实施例的基板处理设备使用热氧化法，在硅基板501的元件隔离表面上形成30 
Figure BPA00001235418400231
～100 
Figure BPA00001235418400232
的二氧化硅膜作为第一绝缘膜503。随后，根据本实施例的基板处理设备使用LPCVD(低压化学气相沉积)法形成30 
Figure BPA00001235418400233
～100 的氮化硅膜作为第二绝缘膜504。接着，根据本实施例的基板处理设备形成5 
Figure BPA00001235418400235
～50 
Figure BPA00001235418400236
的氧化铝膜作为第三绝缘膜505。对于氧化铝层，可以使用MOCVD(金属有机化学气相沉积)法、ALD(原子层沉积)法或PVD(物理气相沉积)法。随后，根据本实施例的基板处理设备使用与第一实施例相同的方法形成膜厚度为5nm～20nm的HfAlON膜作为第四绝缘膜506。接着，根据本实施例的基板处理设备形成5 
Figure BPA00001235418400237
～50 
Figure BPA00001235418400238
的氧化铝膜作为第五绝缘膜507。可以使用MOCVD法、ALD法或PVD法作为形成方法。 
随后，根据本实施例的基板处理设备形成厚度为150nm的多硅膜作为栅电极508，如图20中的工艺2所示使用光刻技术和 RIE(活性离子蚀刻)技术处理栅电极，然后进行离子注入，从而使用栅电极作为掩模自对准地形成扩展区域509。 
此外，如图20中的工艺3所示，根据本实施例的基板处理设备顺次沉积氮化硅膜和二氧化硅膜，随后进行回蚀刻以形成栅极侧壁510。根据本实施例的基板处理设备在该状态下再次进行离子注入，并且通过活性退火形成源极-漏极区域511。 
对所制成的半导体装置的电特性的评价表明，与不包含Al和N的HfO2膜相比，对于Al摩尔分数在0.015≤Al/(Hf+Al+N)≤0.095范围内且N摩尔分数在0.045≤N/(Hf+Al+N)范围内的、作为第四绝缘膜506的HfAlON膜，相对介电常数增加，并且可以降低泄漏电流。另外，通过测量经过了退火处理的第四绝缘膜506的X射线衍射，确认第四绝缘膜506具有主要包括立方晶体的晶体结构。 
如图所示，根据本实施例，通过在MONOS非易失性存储元件的阻断绝缘膜的一部分中包括HfAlON膜的半导体装置的制造方法中实施根据本发明的介电膜的制造方法，可以获得能够降低栅极泄漏电流的半导体装置。此外，根据本实施例，确认当将包含Zr的HfZrAlON膜用作介电膜时，也可以实现相同的效果。 
此外，尽管在本实施例中使用多硅膜作为栅电极，但当使用TiN、TaN、W、WN、Pt、Ir、Pt、Ta或Ti作为栅电极时，可实现相同的效果。 
另外，尽管在本实施例中通过离子注入之后的活性退火来进行第一绝缘膜503、第二绝缘膜504、第三绝缘膜505、第四绝缘膜506和第五绝缘膜507的退火处理，但可在形成各个绝缘膜之后进行退火处理。 
此外，尽管在本实施例中将由第三绝缘膜505、第四绝缘膜 506和第五绝缘膜507构成的层叠膜用作非易失性半导体存储元件的阻断层，但使用由第三绝缘膜505和第四绝缘膜506构成的层叠膜也可实现相同的效果。 
第四实施例(应用于FG非易失性半导体元件的实施例)
现在将参考附图来详细说明本发明的第四实施例。 
图21是根据本发明第四实施例的半导体装置的横截面图。本实施例与第三实施例的不同之处在于，现在要由多硅601构成的层来形成第三实施例中的半导体元件的第二绝缘膜504。第二绝缘膜504之后的形成工艺与第三实施例相同。 
对所制成的半导体装置的电特性的评价表明，与不包含Al和N的HfO2膜相比，对于Al摩尔分数在0.015≤Al/(Hf+Al+N)≤0.095的范围内且N摩尔分数为0.045≤N/(Hf+Al+N)范围内的、作为第四绝缘膜的HfAlON膜，相对介电常数增加，并且可以降低泄漏电流。另外，通过测量经过了退火处理的第四绝缘膜的X射线衍射，确认第四绝缘膜具有主要包括立方晶体的晶体结构。 
如图所示，根据本实施例，通过在具有浮动电极的FG非易失性存储元件的阻断绝缘膜(多晶硅层间绝缘膜)的一部分中包括HfAlON膜的半导体装置的制造方法中实施根据本发明的介电膜的制造方法，可以获得能够降低栅极泄漏电流的半导体装置。此外，根据本实施例，确认当将包含Zr的HfZrAlON膜用作介电膜时，也可实现相同的效果。 
此外，尽管在本实施例中使用多硅膜作为栅电极，但当使用TiN、TaN、W、WN、Pt、Ir、Pt、Ta或Ti作为栅电极时，可实现相同的效果。 
另外，尽管在本实施例中通过离子注入之后的活性退火来进行第一绝缘膜、第二多硅膜、第三绝缘膜、第四绝缘膜和第五绝缘膜的退火处理，但可在形成各个绝缘膜之后进行退火处 理。 
此外，尽管在本实施例中将由第三绝缘膜、第四绝缘膜和第五绝缘膜构成的层叠膜用作非易失性半导体存储元件的阻断层，但使用由第三绝缘膜和第四绝缘膜构成的层叠膜也可实现相同的效果。 
图22是示出用于实施第一至第四实施例的控制机构的示意图。控制机构300连接至能够实施第一至第四实施例的基板处理设备301。控制机构300包括输入单元300b、具有程序和数据的存储单元300c、处理器300d和输出单元300e。控制机构300基本具有计算机配置并且控制基板处理设备301。 
在图22中，可将基板处理设备301用作根据上述第一至第四实施例的基板处理设备。因此，控制机构300可以通过使处理器300d执行存储单元300c中所存储的控制程序来控制基板处理设备301的操作。换言之，在控制机构300的控制下，基板处理设备301能够进行以上在第一至第六实施例中所述的操作。 
可以与基板处理设备301分开地设置控制机构300，或者将控制机构300内置于基板处理设备301中。 
要注意，实现以下操作的处理方法也包括在前述实施方式的范围中：使存储介质存储使得前述实施方式的配置得以运行从而实现前述实施方式的功能的程序，读出该存储介质中所存储的程序作为代码，并且在计算机上执行该程序。换言之，计算机可读存储介质也包括在实施方式的范围中。此外，除了存储有上述计算机程序的存储介质以外，该计算机程序自身也包括在前述实施方式的范围中。 
例如，可以使用软(floppy，注册商标)盘、硬盘、光盘、磁光盘、CD-ROM、磁带、非易失性存储卡和ROM作为存储介质。 
此外，除通过上述存储介质中存储的程序单独执行处理的 配置外，该程序与其它软件和扩展板的功能协作在OS上运行以执行前述实施方式的操作的配置也包括在前述实施方式的范围中。 

Claims (13)

1.一种介电膜的制造方法，所述介电膜包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物，所述制造方法包括以下步骤：
形成具有非晶态结构的金属氮氧化合物，其中，所述金属氮氧化合物的元素A、元素B和N的表示为B/(A+B+N)的摩尔分数为0.015≤B/(A+B+N)≤0.095，元素A、元素B和N的表示为N/(A+B+N)的摩尔分数为0.045≤N/(A+B+N)，并且元素A和O的表示为O/A的摩尔分数为1.0＜O/A＜2.0；以及
对具有非晶态结构的所述金属氮氧化合物进行700℃以上的退火处理，从而形成包括立方晶体混入百分比为80％以上的晶相的金属氮氧化合物。
2.根据权利要求1所述的介电膜的制造方法，其特征在于，
形成具有非晶态结构的金属氮氧化合物的步骤是如下步骤：在由惰性气体和作为氧气和氮气的混合气体的活性气体构成的混合气氛中，在真空容器中对构成所述金属氮氧化合物的金属靶进行磁控溅射，以及
对所述活性气体的供给量进行设置，以使得所述金属氮氧化合物的元素A和O的摩尔分数O/A落入1.0＜O/A＜2.0的范围内。
3.根据权利要求2所述的介电膜的制造方法，其特征在于，
将所述活性气体的供给量设置为等于或低于由于所述金属靶的表面的氧化导致的溅射率的下降率达到最大时的供给量。
4.根据权利要求2所述的介电膜的制造方法，其特征在于，将所述真空容器内的压力设置为1×10-1Pa以下。
5.根据权利要求1所述的介电膜的制造方法，其特征在于，所述介电膜的相对介电常数等于或大于40。
6.一种半导体装置的制造方法，所述半导体装置具有介电膜作为绝缘膜，
其中，通过根据权利要求1所述的制造方法来形成所述介电膜。
7.一种非易失性半导体装置的制造方法，所述非易失性半导体装置包括：
至少具有包含半导体层的表面的基板；
形成在所述基板上的栅电极；以及
顺次层叠在所述基板和所述栅电极之间的层叠型栅极绝缘膜，
其中，通过根据权利要求1所述的制造方法来形成构成所述层叠型栅极绝缘膜的绝缘膜中的至少一层。
8.一种非易失性半导体装置的制造方法，所述非易失性半导体装置包括：
至少具有包含半导体层的表面的基板；
形成在所述基板上的栅电极；以及
在所述基板和所述栅电极之间顺次层叠绝缘膜、浮动电极和绝缘膜的结构，
其中，通过根据权利要求1所述的制造方法来形成在所述栅电极和所述浮动电极之间形成的绝缘膜的至少一部分。
9.一种半导体装置的制造方法，所述半导体装置在至少具有包含半导体层的表面的基板上具有：
源极区域；
漏极区域；以及
隔着绝缘膜形成的栅电极，
其中，通过根据权利要求1所述的制造方法来形成所述绝缘膜。
10.一种介电膜，其包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物，
其中，元素A、元素B和N的表示为B/(A+B+N)的摩尔分数为0.015≤B/(A+B+N)≤0.095，元素A、元素B和N的表示为N/(A+B+N)的摩尔分数为0.045≤N/(A+B+N)，并且元素A和O的表示为O/A的摩尔分数为1.0＜O/A＜2.0。
11.一种MIS电容器中包括的高介电常数膜的形成方法，其中，所述形成方法包括以下步骤：
第一步骤，通过使用包含Hf或Hf和Zr的混合物的金属靶以及Al的金属靶的物理气相沉积，在具有二氧化硅膜的硅基板上沉积包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的介电膜，其中，通过设置氧供给量以使得元素A和O的摩尔分数O/A落入1.0＜O/A＜2.0的范围内，来沉积所述介电膜；
第二步骤，通过使用金属靶的物理气相沉积，在所述介电膜上沉积从TiN膜、Ti、TaN、W、Pt、Ru、Al和Si中选择的膜；以及
第三步骤，在所述第一步骤或所述第二步骤之后进行退火处理并使所述介电膜结晶。
12.一种包括高介电常数膜的MOSFET的形成方法，其中，所述形成方法包括以下步骤：
第一步骤，通过STI在硅基板上形成元件隔离区域；
第二步骤，通过热氧化法在进行了元件隔离的硅基板上形成二氧化硅膜；
第三步骤，通过使用Hf和Al的金属靶的物理气相沉积，在所述二氧化硅膜上沉积包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的介电膜，其中，通过设置氧供给量以使得元素A和O的摩尔分数O/A落入1.0＜O/A＜2.0的范围内，来沉积所述介电膜；
第四步骤，在所述介电膜上形成栅电极膜；
第五步骤，使用光刻法和RIE处理所述栅电极膜；
第六步骤，进行离子注入，并使用处理后的栅电极膜作为掩模来形成扩展区域；
第七步骤，在形成了所述扩展区域的硅基板上沉积氮化硅膜和二氧化硅膜；
第八步骤，通过对所沉积的氮化硅膜和二氧化硅膜进行回蚀刻，形成栅极侧壁；以及
第九步骤，进行离子注入，并在所述扩展区域下形成源极-漏极区域。
13.一种包括高介电常数膜的非易失性存储元件或FG非易失性半导体元件的形成方法，其中，所述形成方法包括以下步骤：
第一步骤，通过STI在硅基板上形成元件隔离区域；
第二步骤，通过热氧化法在进行了元件隔离的硅基板上形成第一绝缘膜；
第三步骤，通过LPCVD在所述第一绝缘膜上形成第二绝缘膜；
第四步骤，使用MOCVD、ALD和PVD中的任意方法，在所述第二绝缘膜上形成第三绝缘膜；
第五步骤，通过使用Hf和Al的金属靶的物理气相沉积，在所述第三绝缘膜上形成包括包含由Hf或Hf和Zr的混合物构成的元素A、由Al构成的元素B、以及N和O的金属氮氧化合物的、作为第四绝缘膜的高介电常数膜，其中，通过设置氧供给量以使得元素A和O的摩尔分数O/A落入1.0＜O/A＜2.0的范围内，来沉积作为所述第四绝缘膜的高介电常数膜；
第六步骤，使用MOCVD、ALD和PVD中的任意方法，在所述第四绝缘膜上形成第五绝缘膜；
第七步骤，在所述第五绝缘膜上形成栅电极膜；
第八步骤，使用光刻技术和RIE技术处理所述栅电极膜；
第九步骤，进行离子注入，并使用处理后的栅电极膜作为掩模来形成扩展区域；
第十步骤，在形成了所述扩展区域的硅基板上沉积氮化硅膜和二氧化硅膜；
第十一步骤，通过对所沉积的氮化硅膜和二氧化硅膜进行回蚀刻，形成栅极侧壁；以及
第十二步骤，进行离子注入，并在所述扩展区域下形成源极-漏极区域。
CN2009801128230A 2008-10-31 2009-09-02 介电膜的制造方法、半导体装置的制造方法以及介电膜 Active CN102007583B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008282163 2008-10-31
JP2008-282163 2008-10-31
PCT/JP2009/065306 WO2010050292A1 (ja) 2008-10-31 2009-09-02 誘電体膜ならびに半導体装置の製造方法、誘電体膜、および、記録媒体

Publications (2)

Publication Number Publication Date
CN102007583A CN102007583A (zh) 2011-04-06
CN102007583B true CN102007583B (zh) 2013-02-13

Family

ID=42128660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801128230A Active CN102007583B (zh) 2008-10-31 2009-09-02 介电膜的制造方法、半导体装置的制造方法以及介电膜

Country Status (5)

Country Link
US (2) US7867847B2 (zh)
JP (1) JP4494525B1 (zh)
KR (1) KR101126650B1 (zh)
CN (1) CN102007583B (zh)
WO (1) WO2010050292A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052587B1 (ko) 2008-10-31 2011-07-29 캐논 아네르바 가부시키가이샤 유전체막 및 유전체막을 사용하는 반도체 디바이스
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2011151366A (ja) * 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
JP5570951B2 (ja) * 2009-12-26 2014-08-13 キヤノンアネルバ株式会社 反応性スパッタリング方法及び反応性スパッタリング装置
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
JP5390715B2 (ja) * 2010-12-01 2014-01-15 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
WO2012090482A1 (ja) 2010-12-28 2012-07-05 キヤノンアネルバ株式会社 半導体装置の製造方法および装置
JP2015198185A (ja) * 2014-04-02 2015-11-09 東京エレクトロン株式会社 成膜方法及び成膜装置
CN107419220B (zh) * 2016-05-23 2020-05-19 高雄第一科技大学 非晶相碳/m金属层形成于基板的制造方法
US10418522B2 (en) * 2016-12-20 2019-09-17 Goforward Technology Inc. Optoelectronic device and method for making the same
CN114000114B (zh) * 2021-09-14 2022-08-30 中南大学 介电材料、有机晶体管及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821647B2 (en) 2001-04-19 2004-11-23 Tdk Corporation Phosphor thin film preparation method, and EL panel
US7005198B2 (en) 2001-04-19 2006-02-28 The Westaim Corporation Phosphor thin film, preparation method, and EL panel
US6627251B2 (en) * 2001-04-19 2003-09-30 Tdk Corporation Phosphor thin film, preparation method, and EL panel
JP3748218B2 (ja) 2001-09-10 2006-02-22 日本電信電話株式会社 Ｍｉｓ型半導体装置の製造方法
JP4290421B2 (ja) 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
AU2003213420A1 (en) 2003-03-17 2004-10-11 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP3981094B2 (ja) 2004-03-11 2007-09-26 株式会社東芝 半導体装置
JP2006108355A (ja) * 2004-10-05 2006-04-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2006135084A (ja) * 2004-11-05 2006-05-25 Fujitsu Ltd 半導体装置およびその製造方法
JP2007067229A (ja) * 2005-08-31 2007-03-15 National Institute Of Advanced Industrial & Technology 絶縁ゲート型電界効果トランジスタの製造方法
JP2007134650A (ja) * 2005-11-14 2007-05-31 Toshiba Corp 半導体装置及びその製造方法
JP4967407B2 (ja) * 2006-03-29 2012-07-04 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007288084A (ja) * 2006-04-20 2007-11-01 Elpida Memory Inc 絶縁膜及びその形成方法
JP4177857B2 (ja) 2006-04-28 2008-11-05 株式会社東芝 半導体装置およびその製造方法
KR100843550B1 (ko) * 2006-11-06 2008-07-04 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조방법
US7786539B2 (en) 2007-01-15 2010-08-31 Elpida Memory, Inc. Dieletric film layered product
JP4280871B2 (ja) * 2007-01-15 2009-06-17 エルピーダメモリ株式会社 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法
JP2008205065A (ja) * 2007-02-19 2008-09-04 Toshiba Corp 半導体装置及びその製造方法
JP4358252B2 (ja) 2007-03-27 2009-11-04 株式会社東芝 不揮発性半導体メモリのメモリセル
US7857946B2 (en) 2007-04-26 2010-12-28 Canon Anelva Corporation Sputtering film forming method, electronic device manufacturing method, and sputtering system
WO2008149446A1 (ja) 2007-06-07 2008-12-11 Canon Anelva Corporation 半導体製造装置および方法
WO2009031232A1 (ja) 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
US8012822B2 (en) 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films
US8148275B2 (en) 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
JP5221121B2 (ja) 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
KR101052587B1 (ko) * 2008-10-31 2011-07-29 캐논 아네르바 가부시키가이샤 유전체막 및 유전체막을 사용하는 반도체 디바이스
US7947582B2 (en) * 2009-02-27 2011-05-24 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2007-288084A 2007.11.01
JP特开2008-198982A 2008.08.28

Also Published As

Publication number Publication date
JP4494525B1 (ja) 2010-06-30
JPWO2010050292A1 (ja) 2012-03-29
US20110064642A1 (en) 2011-03-17
CN102007583A (zh) 2011-04-06
US20100221885A1 (en) 2010-09-02
KR101126650B1 (ko) 2012-03-26
US7867847B2 (en) 2011-01-11
KR20100085989A (ko) 2010-07-29
US8178934B2 (en) 2012-05-15
WO2010050292A1 (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
CN102007583B (zh) 介电膜的制造方法、半导体装置的制造方法以及介电膜
KR101234185B1 (ko) 유전체와 반도체 장치의 제조 방법, 프로그램, 및 기록 매체
CN102224578B (zh) 介电膜、介电膜的生产方法、半导体装置和记录介质
Kim et al. Ferroelectricity in undoped-HfO 2 thin films induced by deposition temperature control during atomic layer deposition
US7241673B2 (en) Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices
JP2010074172A (ja) チタン酸ストロンチウムベースの誘電体層を有するキャパシタを備えたメモリセルの形成方法およびそれから得られるデバイス
Zhang et al. Effects of Hf buffer layer at the Y-doped HfO2/Si interface on ferroelectric characteristics of Y-doped HfO2 films formed by reactive sputtering
Zhang et al. Investigation of temperature-dependent ferroelectric properties of Y-doped HfO2 thin film prepared by medium-frequency reactive magnetron co-sputtering
US8232189B2 (en) Dielectric film manufacturing method
JP2005259954A (ja) 半導体装置
Chou et al. Wake-up free Hf0. 5Zr0. 5O2 thin film with enhanced ferroelectricity and reliability synthesized by atomic layer crystallization induced by substrate biasing
Lee et al. Dysprosium Incorporation for Phase Stabilization of Atomic-Layer-Deposited HfO2 Thin Films
US20110038094A1 (en) Capacitor
Bhanu et al. Conduction mechanisms responsible for leakage currents in RF sputtered HfO2 high-κ gate-oxide thin film MOS capacitors
Hsain et al. Wake-up free ferroelectric hafnia-zirconia capacitors fabricated via vacuum-maintaining atomic layer deposition
KR101356699B1 (ko) 반도체 메모리 소자 및 그 제조 방법
Chiang et al. A Comprehensive Study of Thermal Stability on Microstructure and Residual Stress for ALD HfZrO2 Films at 28nm HKMG CMOS Applications
Zhao et al. Properties of HfTaxOy high-k layers deposited by ALCVD

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant