JP4177857B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4177857B2
JP4177857B2 JP2006125735A JP2006125735A JP4177857B2 JP 4177857 B2 JP4177857 B2 JP 4177857B2 JP 2006125735 A JP2006125735 A JP 2006125735A JP 2006125735 A JP2006125735 A JP 2006125735A JP 4177857 B2 JP4177857 B2 JP 4177857B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
tetragonal
oxygen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006125735A
Other languages
English (en)
Other versions
JP2007299878A (ja
Inventor
野 恒 洋 井
崎 靖 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006125735A priority Critical patent/JP4177857B2/ja
Priority to US11/790,854 priority patent/US8115261B2/en
Priority to KR1020070041398A priority patent/KR100838916B1/ko
Priority to CNB2007101009376A priority patent/CN100524643C/zh
Publication of JP2007299878A publication Critical patent/JP2007299878A/ja
Application granted granted Critical
Publication of JP4177857B2 publication Critical patent/JP4177857B2/ja
Priority to US13/348,772 priority patent/US20120108078A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
半導体技術の微細化により、半導体装置中の絶縁膜の薄膜化が進展してきた。ＳｉＯ２は優れた絶縁膜材料であって、従来から使われてきた。しかし、例えばゲート絶縁膜においてはＳｉＯ２膜の膜厚が数原子層といったサイズまで薄膜化が進展してきているため、絶縁膜を通してリークする電流量を抑制することが原理的に困難になってきた。ＳｉＯ２に替えて誘電率のより高い物質を絶縁膜として用いれば、電気的にはあたかも薄いＳｉＯ２膜であるかのように振舞うと考えられる。ＳｉＯ２膜の場合の数原子層といった膜厚よりも厚くても電気的に同等であるため、リーク電流の抑制が可能になると考えられる。
また、フラッシュメモリなどには制御ゲートと浮遊ゲートとの間を隔てる電極間絶縁膜があるが、こちらも素子の小型化に伴って高い誘電率が求められている現状である。
このような背景から誘電率の高い絶縁膜（ｈｉｇｈ−ｋ膜）が研究され、ハフニウムを含むゲート絶縁膜が現時点で有望と考えられている。しかしハフニウムを含むゲート絶縁膜の誘電率は、最大の値でも２５程度である。実際にはハフニウムの比率がより低い組成で使われる可能性も高いため、ｈｉｇｈ−ｋ膜とはいっても１２程度の比誘電率しか実現できていない。
第一原理計算から、ジルコニア（酸化ジルコニウム）またはハフニア（酸化ハフニウム）を正方晶の結晶構造とすることが出来れば、比誘電率が大きく増大する可能性があることが、例えば非特許文献１に示唆されている。このような可能性を実験的に確かめることを主な目的として、ジルコニアまたはハフニアにイットリウムを添加することで正方晶構造とさせることがを実験的に試みている（例えば、非特許文献２参照）。
さらに、非特許文献３には、ハフニアにシリコンを添加することで誘電率が増大することが示されている。
G.-M.Ringanese, X.Gonze, G.Jun, K.Cho, A.Pasquarello, Phys.Rev.B69, 184301(2004). H.Kita, K.Kyuno, A.Toriumi, Appl.Phys.Lett.86,102906(2005). 富田一行、喜多浩之、弓野健太郎、鳥海明、２００６年春応用物理学術講演会予稿集２５ｐ−Ｖ−３。
しかしながら、非特許文献２に記載の技術では、Ｘ線回折プロファイルから明白であるように、最大の比誘電率を与えるような結晶構造であると示唆されているところの正方晶を作製することに成功していない。
また非特許文献２では、半導体プロセスに馴染みの薄い希土類元素やアルカリ土類元素を用いて誘電率の増大を図っている。これらの元素はジルコニアまたはハフニアに固溶するため、誘電率を高めることが容易であると考えられていた。しかし、極度に汚染を嫌う現実の半導体ラインにおいて、希土類やアルカリ土類元素を導入することで発生する可能性があるような副作用や悪影響の全てを見積もることは容易ではない。このため、希土類元素やアルカリ土類元素の導入のためのコストは莫大になることが予想できる。
非特許文献３に記載の誘電体は、後述するように、ゲート絶縁膜として実際のＬＳＩの製造に用いれば例えば直接に接するチャネル領域への応力により移動度を低下させたり、あるいはゲート絶縁膜が格子緩和して元の比誘電率に戻ってしまったり、さらにはゲート絶縁膜が応力により自己破壊を起こしてしまう懸念があり、素子性能が劣化する可能性がある。
本発明は、上記事情を考慮してなされたものであって、誘電率が可及的に高くかつ製造コストが安価である半導体装置およびその製造方法を提供することを目的とする。
本発明の第１の態様による半導体装置の製造方法は、半導体基板上に、（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２−ｙ（０．８１≦ｘ≦０．９９、０．０４≦ｙ≦０．２５、０≦ｚ≦１）を含むアモルファス膜を形成するステップと、酸素を含む雰囲気下において前記アモルファス膜に７５０℃以上のアニール処理を施し、正方晶である（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２を含む絶縁膜にするステップと、を備えたことを特徴とする。
また、本発明の第２の態様による半導体装置は、半導体基板上に設けられた（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２（０．８１≦ｘ≦０．９９、０≦ｚ≦１）を含む絶縁膜を備え、前記絶縁膜は正方晶の蛍石型結晶構造を主相とし、前記絶縁膜中の正方晶の分子容Ｖｍは、前記（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２あたり、０．０３３５３ｎｍ３≦Ｖｍ≦０．０３４２４ｎｍ３の範囲にあり、前記絶縁膜の物理膜厚は１１０ｎｍ以下であることを特徴とする。
本発明によれば、誘電率が可及的に高くかつ製造コストが安価である半導体装置およびその製造方法を提供することができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
本発明の各実施形態では、ジルコニアやハフニアなどに、一般的には固溶しないと考えられているＳｉを導入することで誘電率の増大を図っている。ＳｉＯ２を６原子％から１４原子％の範囲でＳｉの添加させることによって、従来知られている正方晶よりも格子定数が約１％小さい正方晶の薄膜を作製する。この薄膜は正方晶中の酸素イオンの稼動範囲が増大するような結晶構造を有している。このため、分極率が約８％増大していることにより、通常のジルコニアやハフニアの比誘電率の１７よりも大きい、２０以上２６以下である誘電率を実現できる。
（第１実施形態）
本発明の第１実施形態による半導体装置の製造方法を説明する。
まず、図１のステップＳ１に示すように、希フッ酸によって自然酸化膜を除去した単結晶シリコン基板上に、Ｚｒ０．８６Ｓｉ０．１４Ｏ１．７５なる組成の、酸素が化学量論比より欠損したアモルファス絶縁膜を成膜した。成膜方法はスパッタ法であり、ＺｒおよびＳｉのターゲットを用い、アルゴンおよび酸素の混合雰囲気中で成膜した。
続いて、図１のステップＳ２に示すように、Ｚｒ０．８６Ｓｉ０．１４Ｏ１．７５からなるアモルファス絶縁膜が形成された基板を熱処理チャンバーに入れ、熱処理を行った。熱処理の温度は８００℃であり、熱処理時間は３０秒間、熱処理の雰囲気ガスは窒素と酸素の混合ガスであり、酸素が僅かに１ｐｐｍの割合で含まれている、窒素が主体のガスである。なお、熱処理の圧力は大気圧であった。Ｚｒ０．８６Ｓｉ０．１４Ｏ１．７５からなるアモルファス絶縁膜は、上記熱処理によって酸素欠損が補われ、Ｚｒ０．８６Ｓｉ０．１４Ｏ２からなる絶縁膜となった。
次に、このＺｒ０．８６Ｓｉ０．１４Ｏ２からなる絶縁膜に対してＸ線回折測定を行った。測定の結果、得られたＸ線回折プロファイルを図２に示す。図２に示すＸ線回折プロファイルは、図３に示す計算された正方晶のジルコニアのＸ線回折プロファイルと類似している。このため、本実施形態の製造方法で作製したＺｒ０．８６Ｓｉ０．１４Ｏ２からなる絶縁膜は、正方晶のジルコニアと考えられる。しかし、本実施形態の製造方法で作製したＺｒ０．８６Ｓｉ０．１４Ｏ２からなる絶縁膜の格子定数をＸ線回折によって測定し、例えばActa Cryst. 15, 1187, 62に記載されている正方晶のジルコニアの格子定数（ａ＝ｂ＝０．３６４０ｎｍ、ｃ＝０．５２７０ｎｍ）と比較したところ、約１％小さい値（ａ＝ｂ＝０．３６０５ｎｍ±０．０００３ｎｍ、ｃ＝０．５２０６ｎｍ±０．０００６ｎｍ）となっていた。なお、図３は、ジルコニア結晶構造の多態に対する計算されたＸ線回折ピーク強度を示す図である。
従来困難であった正方晶のジルコニア型結晶を有する絶縁膜を本実施形態の製造方法で作製することが可能になった理由として、絶縁膜にかかっている応力の存在が考えられる。すなわち本実施形態の製造方法によれば、まず酸素が化学量論比より欠損したようなＺｒ０．８６Ｓｉ０．１４Ｏ１．７５からなるアモルファス絶縁膜を作製した。その後、酸素欠損を補うようなアニールを行うことで、絶縁膜の体積が増大する。しかしながら、絶縁膜は基板に付着しているため面内方向には膨張することが出来ない。このため絶縁膜に圧縮応力が加わり、結果として絶縁膜の結晶の格子定数が約１％縮小したと考えられる。
次に、図４にジルコニアの温度−圧力の相図を示す（J.M.Leger, P.E.Tomaszewski, A.Atouf, and A.S.Pereira, Phys.Rev.B47,14075(1993)参照）。図４から明らかなように、ジルコニアは、高圧化するにつれて、正方晶が結晶状態として安定に存在しうる温度が低下している。したがって本実施形態に示す製造方法では、室温で正方晶が安定化される条件が満たされたゆえに、正方晶を作製することに成功したと考えられる。
ここで、従来技術で述べた非特許文献３に記載された絶縁膜を考える。この非特許文献３に記載の絶縁膜は、ハフニアにシリコンを添加することで誘電率を増大させたものである。非特許文献３の記載の絶縁膜では原子のモル分極率が０．００６６９ｎｍ３以上０．００６７３ｎｍ３以下の範囲にあってほとんど変化せず、分子容（またはモル体積）を約９％縮小することによって誘電率の増大を実現している構造であった。本発明者の計算によれば、このように小さな分子容を実現するためには、絶縁膜中の歪による応力が約９ＧＰａと莫大な値になっているはずである。例えば、ハフニアに圧力を印加しながら格子定数の変化を調べた結果を図１３に示す（Osamu Ohtaka, Hiroshi Fukui, Taichi Kunisada, Tomoyuki Fujisawa, Kenichi Funakoshi, Wataru Utsumi, Tetsuo Irifune, Koji Kuroda, and Takumi Kikegawa, J. Am. Ceram. Soc., 84 [6] 1369-73 (2001)参照）。図１３の横軸は印加する圧力を示し、縦軸は、上記印加する圧力でのハフニアの結晶の単位格子の体積Ｖと大気圧でのハフニアの結晶の単位格子の体積Ｖ０との比を示す。図１３からわかるように、熱平衡状態では大気圧で単斜晶のハフニアは、高圧下で斜方晶Ｉへと相転移し、さらに高圧で斜方晶IIへと相転移する。これらの結晶構造は正方晶とは異なるが、例えば単斜晶では約９％の分子容の縮小を起こさせるためには約１０ＧＰａに及ぶ莫大な圧力を加えねばならないことが示されている。逆に言えば、９％の分子容の縮小を引き起こしているハフニア膜中には、１０ＧＰａに及ぶ莫大な応力が発生していることを意味し、天然に産出する鉱石ではダイヤモンドに次いで２番目に硬いサファイアでも巨視的な大きさの結晶ではこの応力には耐えがたいことが知られている。より厳密な見積もりでも膜中応力は８ＧＰａを下らない。このため、非特許文献３に記載の絶縁膜をゲート絶縁膜として実際のＬＳＩに用いれば、例えば直接に接するチャネル領域への応力により移動度を低下させたり、あるいはゲート絶縁膜が格子緩和して元の比誘電率に戻ってしまったり、さらにはゲート絶縁膜が応力により自己破壊を起こしてしまう懸念が生じる。
これに対して、本実施形態における絶縁膜中の応力は１ＧＰａ以下であり、非特許文献３に示す絶縁膜中の応力よりもはるかに小さい。このため、素子特性が劣化することがない。
また、本実施形態においては、ジルコニアの添加元素として半導体プロセスに非常に良く使用されるＳｉを用いているため、製造コストは可及的に安価となる。
また、本実施形態で製造した絶縁膜は後述するように、比誘電率が通常のジルコニアの比誘電率の１７よりも大きい２０以上２６以下であり、非常に高い値の誘電率を有している。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の製造方法を説明する。
まず、図１のステップＳ１に示すように、希フッ酸によって自然酸化膜を除去した単結晶シリコン基板上に、Ｚｒ０．８１Ｓｉ０．１９Ｏ１．８０なる組成の、酸素が化学量論比より欠損したアモルファス絶縁膜を成膜した。成膜方法はスパッタ法であり、ＺｒおよびＳｉのターゲットを用い、アルゴンおよび酸素の混合雰囲気中で成膜した。
続いて、図１のステップＳ２に示すように、Ｚｒ０．８１Ｓｉ０．１９Ｏ１．８０からなるアモルファス絶縁膜が形成された基板を熱処理チャンバーに入れ、熱処理を行った。熱処理の温度は８００℃であり、熱処理時間は８分間、熱処理の雰囲気ガスはアルゴンと酸素の混合ガスであり、酸素が僅かに１０ｐｐｍの割合で含まれている、アルゴンが主体のガスである。なお、熱処理の圧力は大気圧であった。上記Ｚｒ０．８１Ｓｉ０．１９Ｏ１．８０からなるアモルファス絶縁膜は、この熱処理によって酸素欠損が補われ、Ｚｒ０．８１Ｓｉ０．１９Ｏ２からなる絶縁膜となった。
次に、このＺｒ０．８１Ｓｉ０．１９Ｏ２からなる絶縁膜に対してＸ線回折測定を行った。測定の結果、得られたＸ線回折プロファイルを図５に示す。図５に示すＸ線回折プロファイルは、図３に示す計算された正方晶のジルコニアのＸ線回折プロファイルと類似している。このため、本実施形態の製造方法で作製したＺｒ０．８１Ｓｉ０．１９Ｏ２からなる絶縁膜は、正方晶のジルコニアと考えられる。しかし、本実施形態の製造方法で作製したＺｒ０．８１Ｓｉ０．１９Ｏ２からなる絶縁膜の格子定数をＸ線回折によって測定し、例えばActa Cryst. 15, 1187, 62に記載されている正方晶ジルコニアの格子定数（ａ＝ｂ＝０．３６４０ｎｍ，ｃ＝０．５２７０ｎｍ）と比較すると、約１％小さい値（ａ＝ｂ＝０．３５９５ｎｍ±０．０００５ｎｍ，ｃ＝０．５１９０ｎｍ±０．０００７ｎｍ）となっていた。このことは、第１実施形態の場合と同様に、本実施形態の製造方法によって製造された絶縁膜に圧縮応力が加わり、結果として絶縁膜の結晶の格子定数が約１％縮小したと考えられる。
したがって、本実施形態も第１実施形態と同様に、誘電率が可及的に高くかつ製造コストが安価で素子性能が劣化しない半導体装置を得ることができる。
なお、図５に示すＸ線回折プロファイルを詳細に検討すると、僅かに単斜晶ジルコニアのピーク（符号１０で示す）が混入していることが分かった。この理由としてＳｉの混入量が増え、Ｓｉ／（Ｓｉ＋Ｚｒ）比で１９原子％になったことが考えられる。しかし、この程度の僅かな単斜晶混入であれば、依然誘電率が高い膜としての利用価値は高い。
（第３実施形態）
次に、本発明の第３実施形態による半導体装置の製造方法を説明する。
まず、図１のステップＳ１に示すように、希フッ酸によって自然酸化膜を除去した単結晶シリコン基板上に、Ｚｒ０．９９Ｓｉ０．０１Ｏ１．９０なる組成の、酸素が化学量論比より欠損したアモルファス絶縁膜を成膜する。成膜方法はスパッタ法であり、ＺｒおよびＳｉのターゲットを用い、アルゴンおよび酸素の混合雰囲気中で成膜する。
続いて、図１のステップＳ２に示すように、Ｚｒ０．９９Ｓｉ０．０１Ｏ１．９０からなるアモルファス絶縁膜が形成された基板を熱処理チャンバーに入れ、熱処理を行った。熱処理の温度は１０５０℃であり、熱処理時間は２分間、熱処理の雰囲気ガスは純酸素である。なお、熱処理の圧力は大気圧であった。この熱処理によって、Ｚｒ０．９９Ｓｉ０．０１Ｏ１．９０からなるアモルファス絶縁膜はＺｒ０．９９Ｓｉ０．０１Ｏ２からなる絶縁膜となった。
本実施形態の製造方法によって製造された、Ｚｒ０．９９Ｓｉ０．０１Ｏ２からなる絶縁膜に対してＸ線回折測定を行ったところ、正方晶のジルコニアのＸ線回折プロファイルと類似していた。このため、本実施形態の製造方法で作製したＺｒ０．９９Ｓｉ０．０１Ｏ２からなる絶縁膜は、正方晶のジルコニアと考えられる。
したがって、本実施形態も第１実施形態と同様に、誘電率が可及的に高くかつ製造コストが安価で素子性能が劣化しない半導体装置を得ることができる。
以上説明したことからわかるように、熱処理時間が３０秒から８分までの範囲のいずれでも、熱処理温度が８００℃から１０５０℃の範囲のいずれでも、雰囲気ガスの酸素濃度が１ｐｐｍから１００％までの範囲のいずれでも、正方晶となることである。また、雰囲気ガス圧力が１０−２Ｐａから１０５Ｐａ（大気圧）まで変化させても正方晶となった。
比較のために酸素欠損していないＺｒ１−ｘＳｉｘＯ２なる組成の絶縁膜を比較例として成膜すると、単斜晶か立方晶しか出現しない。そして、この比較例のＺｒ１−ｘＳｉｘＯ２なる組成の絶縁膜を熱処理すると簡単に単斜晶と立方晶の比率が変化してしまうことが解った。
したがって、上記第１乃至第３実施形態の製造方法によれば、非常に広い熱処理条件範囲にて正方晶が保たれる。このように上記第１乃至第３実施形態の製造方法によって製造した正方晶のＺｒＳｉＯでは熱処理条件の範囲が広く、実際の半導体装置を製造するにあたって各種製造段階にて様々な熱処理を行っても正方晶が十分に保たれることが解った。このことは、非特許文献３に示す材料で懸念されたような、実際のＬＳＩプロセスに用いることが出来ない、といったことが全く問題にならないことを意味し、実用上の価値は大変大きいものである。
なお、第１乃至第３実施形態においては、ＺｒｘＳｉ１−ｘＯ２−ｙ（ただし０．８１≦ｘ≦０．９９、０．１０≦ｙ≦０．２５）の酸素欠損のあるアモルファス膜を成膜したが、Ｚｒの代わりにＨｆを用いて、ＨｆｘＳｉ１−ｘＯ２−ｙ（ただし０．８１≦ｘ≦０．９９、０．１０≦ｙ≦０．２５）の酸素欠損のあるアモルファス絶縁膜を成膜しても全く同様に正方晶を出現させることが可能であると考えられる。
なぜならばＺｒとＨｆは化学的性質が互いに類似しており、２００６年現在の科学技術をもってしても、通常入手可能なＺｒにおいてはＨｆが１％程度混入してしまい、互いの分離は可能ではあるが非常に高コストな（両者の僅かな差異を際立たせるような）手段に拠らざるを得ないのが現状である。ＨｆにおいてもＺｒが１％程度混入してしまうことは全くＺｒと同様である。このような事実からも両者の差異が僅かであることは明白であるが、例えばＺｒの酸化物とＨｆの酸化物を比較した場合、図６（O.Ohtaka, H.Fukui, T.Kunisada, T.Fujisawa, K.Funakoshi, W.Utsumi, T.Irifune, K.Kuroda, T.Kikegawa, J. Am. Ceram. Soc., 84 [6] 1369-73 (2001)参照）に示すような、ほぼ完全に相似といえるような相図がＨｆの酸化物に対しても得られることが知られている。したがってＺｒの酸化物の正方晶が安定化したような機構と全く同様の機構によってＨｆの酸化物の正方晶が安定化するものと容易に推測可能である。
（第４実施形態）
次に、本発明の第４実施形態による半導体装置の製造方法を説明する。
まず、図１のステップＳ１に示すように、希フッ酸処理によって界面酸化層を剥離したシリコン基板上にＺｒｘＳｉ１−ｘＯ２−ｙ膜を成膜した。作製した膜は、（ｘ，ｙ）の組が（１．００，０．０４６）、（０．９９，０．０５６）、（０．９８，０．０５３）、（０．９４，０．０５３）、（０．９０，０．０４３）、（０．８６，０．０４７）、（０．８６，０．０４９）、（０．８６，０．０５７）、（０．８６，０．０５９）、（０．８６，０．０６１）、（０．８６，０．０６２）、（０．８６，０．１１６）、（０．８１，０．０８３）なる組成の酸素欠損のある絶縁膜と、ｘが１．００、０．９９、０．９８、０．９０、０．８７、０．７０なる組成の酸素欠損がない絶縁膜である。酸素欠損のある絶縁膜についてはＸＰＳ測定を行い、図７に示すように酸素欠損によるＺｒ−Ｓｉ結合が観測されることを確認した。
酸素欠損のない絶縁膜の場合、堆積してもアニールを施しても、アモルファスか単斜晶か立方晶しか作製できなかった。
次に、図１のステップＳ２に示すように、酸素欠損のある絶縁膜をアニールした。この場合、（７５０℃，窒素中，３０秒）、（７５０℃，窒素中，６０秒）、（７５０℃，窒素中，２分）、（７５０℃，窒素中，４分）、（７５０℃，窒素中，８分）、（７５０℃，酸素３％窒素９７％，３０秒）、（７５０℃，酸素３％窒素９７％，６０秒）、（７５０℃，酸素３％窒素９７％，２分）、（７５０℃，酸素３％窒素９７％，４分）、（７５０℃，酸素３％窒素９７％，８分）、（７５０℃，酸素中％，３０秒）、（７５０℃，酸素中％，１分）、（７５０℃，酸素中％，２分）、（７５０℃，酸素中％，４分）、（７５０℃，酸素中％，８分）、（１０００℃，窒素中，３０秒）、（１０００℃，窒素中，６０秒）、（１０００℃，窒素中，２分）、（１０００℃，窒素中，４分）、（１０００℃，窒素中，８分）、（１０００℃，酸素３％窒素９７％，３０秒）、（１０００℃，酸素３％窒素９７％，６０秒）、（１０００℃，酸素３％窒素９７％，２分）、（１０００℃，酸素３％窒素９７％，４分）、（１０００℃，酸素３％窒素９７％，８分）、（１０００℃，酸素中％，３０秒）、（１０００℃，酸素中％，１分）、（１０００℃，酸素中％，２分）、（１０００℃，酸素中％，４分）、（１０００℃，酸素中％，８分）、といったいずれのアニール条件でもほぼ純粋な正方晶を作製することができた。
この場合のアニール処理には２つの目的があり、第１の目的は酸素欠損を補填すること、第２の目的は熱処理に対する構造の安定性すなわち緩和や自己破壊がないことを確認することである。本実施形態の結果はどちらの目的も達成されたことを意味する。特に第２の目的であるところの、上記のように幅広い熱処理条件を経ても全く同じ正方晶のまま保たれることは、様々な熱処理過程を経るような実際のＬＳＩプロセスへの適用を考えた場合、大変に有用なことである。
さらにアニール条件を詳細に調べたところ、雰囲気中の酸素濃度を１％以上にすることで、シリコン基板との界面に、ゲート絶縁膜としては好ましくない微細なシリサイド結晶が成長することを完全に抑制することも可能になることを確認した。したがって雰囲気中の酸素濃度が１％以上であることが、より好ましいアニール条件である。
特に、（０．８６，０．０４９）なる組成の絶縁膜において、１１０ｎｍ、５０ｎｍ、２０ｎｍ、１０ｎｍ、５ｎｍなる膜厚の試料を準備し、（７５０℃，酸素中％，３０秒）、（８００℃，窒素中％，３０秒）、（１０００℃，酸素中％，３０秒）なる条件にてアニールすることによって酸素欠損を補填した。１０ｎｍ、５ｎｍの絶縁膜については、インプレーンＸ線回折実験を行い、結晶構造を調べたところ、図８に示すように紛れもない正方晶の蛍石型結晶構造であった。なお、膜厚が１０ｎｍの絶縁膜については、（８００℃，窒素中％，３０秒）の条件でアニールしたものについてのみインプレーンＸ線回折実験を行い、その結果を図８に示す。
正方晶のシリコン添加ジルコニア膜を作製した例は、従来は複数あったが、多くは粉末試料や焼結試料であったり、ゾルゲル法などによって作製された１μｍ程度の厚い膜であった。
したがって、本実施形態で開示するような、５ｎｍ、１０ｎｍといったゲート絶縁膜やインターポリ絶縁膜にも適用可能な薄膜の例は未だかつて無かったものである。Ｘ線回折データ（格子定数）から計算したこれらの膜の分子容Ｖｍは、ＺｒｘＳｉ１−ｘＯ２あたり、０．０３３５３ｎｍ３≦Ｖｍ≦０．０３４２４ｎｍ３の範囲であり、また分子容の縮小率も３％であった。このため、分子容の縮小率が９％である非特許文献３に記載の絶縁膜とは異なって膜中応力がＬＳＩプロセスに耐えられる程度であることが再確認される。
本実施形態の製造方法により、膜中応力がＬＳＩプロセスに耐えられる程度となっている理由は、製造方法の違いによると推測される。本実施形態の製造方法では、アモルファスなＺｒＳｉＯ膜を作製後、準熱平衡的な過程であるアニールによって正方晶を出現させているため、準熱平衡的な過程が膜中応力を低下させているのであろうと推測される。
一方、非特許文献３の方法では、ＨｆＯ２ターゲットとＳｉＯ２ターゲットからのスパッタによりＨｆＳｉＯ膜を作製している。非熱平衡的なスパッタプロセスが大きな膜中応力を発生させうることはよく知られていることである。
本実施形態において、アニール後に酸素欠損が補填された絶縁膜に対して、比誘電率を測定した。アニール前の組成は（１．００，０．０４６）、（０．９９，０．０５６）、（０．９８，０．０５３）、（０．９４，０．０５３）、（０．９０，０．０４３）、（０．８６，０．０４７）であり、アニール後の組成はそれぞれ順に （１．００，０．００）、（０．９９，０．００）、（０．９８，０．００）、（０．９４，０．００）、（０．９０，０．００）、（０．８６，０．００）であって酸素欠損が補填されている。測定には上記アニール後の膜上に金電極を形成し、電極抵抗が十分に低いことを確認した上で行った。
比誘電率の測定結果を図９に示す。図９において、横軸は（Ｓｉ／（Ｓｉ＋Ｚｒ））×１００（原子％）を示し、縦軸は絶縁膜の比誘電率、すなわち絶縁膜の誘電率εと真空の誘電率ε０との比を示す。図９からわかるように、ＺｒｘＳｉ１−ｘＯ２膜における０．８６≦ｘ≦０．９４の範囲（Ｚｒ１−ｚＳｉｚＯ２膜における０．０６≦ｚ≦０．１４の範囲）で比誘電率が２０以上２６以下の範囲にあった。従来知られているＺｒＯ２膜では比誘電率が１７程度であるため、誘電率増大の効果があることが確認された。
また、本実施形態において、アニール後に酸素欠損が補填された絶縁膜に対して、上記測定された比誘電率および格子定数と、クラウジウス−モソッティの式を用いて、原子のモル分極αを計算したところ、０．００６７９ｎｍ３＜α≦０．００７３５ｎｍ３といった値に増大していた。この結果は、非特許文献３に記されているような、結晶系を正方晶に変化させることで誘電率が増大しても、原子のモル分極がほとんど変化していない、といった結果とは明白に異なるものであり、非特許文献３とは異なる物質の作製に成功したものと考えられる。
本実施形態によって得られたＺｒｘＳｉ１−ｘＯ２からなる絶縁膜の結晶構造を詳細に調べてみたところ、単に正方晶であるのみならず、誘電率の高い方の結晶軸を有効利用できる配向が得られていることが分かった。すなわち、トランジスタのゲート電極や、フラッシュメモリの電極間絶縁膜や、キャパシタ絶縁膜の誘電率として実デバイスに影響するものは、膜厚方向の誘電率である。したがって、より誘電率が高い結晶軸が膜厚方向へ配向していれば、より高い誘電率が得られることになる。
実験結果として、Ｚｒの組成ｘが０．９０の試料は、正方晶における誘電率が高い結晶軸である〔１１０〕方向、すなわちａ’軸方向が、膜厚方向と略平行になるような配向であったことが確認され、実際に誘電率も最大であった（図９参照）。ここで、単位胞の２倍の胞を考えることで、単位胞における〔１１０〕方向を、単位胞の２倍の胞のａ’軸とした。なお、このようなａ’軸の記載を省略して単にａ軸と記している文献もある。
一方、Ｚｒの組成ｘが０．９４の試料は、正方晶における誘電率が低い結晶軸であるｃ軸が膜厚方向と略平行に配向されていることが確認され、実際に誘電率も正方晶としては最も低い値であった。なお、本実施形態によって得られたＺｒｘＳｉ１−ｘＯ２からなる絶縁膜は、単位胞の２倍の胞におけるｃ’軸と、単位胞のｃ軸は完全に一致し、しかもａ’軸とｃ’軸の長さの違いは例えば３％程度であり、しかも必ずａ’軸の長さ＜ｃ’軸の長さである。
さらにはＺｒの組成ｘが０．８６の試料は、正方晶ではあるものの配向がほとんど認められない状態であったことが確認され、実際に誘電率もＺｒの組成ｘが０．９０の試料の誘電率よりも低く、Ｚｒの組成ｘが０．９４の試料の誘電率よりも高い値であった（図９参照）。第一原理計算による予想が、定量的には実験値とかなり違いがあったものの、定性的には実験的に実証された。
図１４に、Ｚｒの組成ｘが０．８６、０．９０、０．９４、０．９８、１．００である場合のＺｒｘＳｉ１−ｘＯ２からなる絶縁膜のＸ線回折プロファイルを示す。なお図１４のピーク強度は対数プロットになっている。なお、本明細書では、この図１４に示すＸ線回折プロファイルのみ単位胞の２倍の胞を用いて回折ピーク指数付けを行っている。すなわち、ａｂｃといった回折指数ではなくて、ａ’ｂ’ｃといった回折指数である。すなわち、図１４において、１１１，００２，２００，１１２，２０２，２２０，１１３，３１１，２２２は回折指数ａ’ｂ’ｃを示している。
Ｚｒの組成ｘが０．８６の試料は、互いに等価であるａ’軸方向の回折ピーク２００とｂ’軸方向の回折ピーク０２０の和であるところの回折指数２００の回折ピークは、単体であるｃ軸方向の回折指数００２のピークより大きく、同様に回折指数３１１であるピークは等価である回折指数１３１との和であるが、単体である回折指数１１３のピークよりも大きい。これらのピーク強度には微細な原子位置変位などの影響もあるため必ずしも２：１の強度比になるわけではないが、無配向な試料であれば大小関係が逆転するほど強度比が変化するようなことはほとんど無い。実際、強度比は２：１に近く、したがってＺｒ組成ｘが０．８６の試料は無配向であると言える。また、Ｚｒの組成ｘが０．９０の試料は、回折指数２００などのａ’軸方向の回折ピークが非常に強く、かつａ’軸が膜厚方向を向いていた。Ｚｒの組成ｘが０．９４の試料は、回折指数００２、１１２、２０２、１１３といった、ｃ軸方向の成分が入ったピークが比較的強く、ｃ軸方向に配向していた。
Ｚｒの酸化物の正方晶が安定化したような機構と全く同様の機構によってＨｆの酸化物の正方晶が安定化するものと容易に推測可能であるのは、上述した場合と同様である。
なお、本実施形態において、熱処理温度は７５０℃以上１０００℃以下であったが、７５０℃以上１１００℃以下の範囲であってもよい。
（第５実施形態）
次に、本発明の第５実施形態による半導体装置を説明する。本実施形態の半導体装置は、第１乃至第４実施形態の製造方法によって製造された半導体装置の絶縁膜を、（Ｚｒ１−ｚＨｆｚ）ｘＳｉ１−ｘＯ２―ｙ（ただし０≦ｚ≦１、０．８６≦ｘ≦０．９９、０．０４≦ｙ≦０．２５）からなる絶縁膜に置き換えた構成となっている。
ＺｒＯ２とＨｆＯ２はいかなる比率にても混晶を作ることが知られている。ＨｆＯ２とＺｒＯ２の全ての比率での相図を図１０に示す（Ruh,H.J.Garrett,R.F.Domagla,and N.M.Tallan, J.Amer.Ceram.Soc., 51, [1] 27 (1968)参照）。この図１０に示す相図は極めて単純な図であり、例えば正方晶、立方晶、単斜晶といった各相の領域はＺｒＯ２から（ＨｆｚＺｒ１−ｚ）Ｏ２を経てＨｆＯ２へ至る全ての組成において存在し、各相の境界線は事実上互いに交わらない。ＺｒとＨｆの化学的性質が極めて似ているためにこのような相図が得られると考えられる。
したがって、第１乃至第４実施形態の場合と同様に、（Ｚｒ１−ｚＨｆｚ）ｘＳｉ１−ｘＯ２―ｙ（ただし０≦ｚ≦１、０．８６≦ｘ≦０．９９、０．０４≦ｙ≦０．２５）からなるアモルファス絶縁膜をアニールすることで（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２（０≦ｚ≦１、０．８６≦ｘ≦０．９９）のように酸素欠損を補い、正方晶を出現させることができる。正方晶による誘電率増大は、ＺｒＯ２でもＨｆＯ２でも得られている以上、両者の連続的な中間状態である（Ｚｒ１−ｚＨｆｚ）Ｏ２でも得られ、しかもＳｉを微量（ここではｘ）添加することで正方晶化した場合でも同様である。
したがって、本実施形態のように、（Ｚｒ１−ｚＨｆｚ）ｘＳｉ１−ｘＯ２の材料を絶縁膜に用いても、第１実施形態乃至第４実施形態と同様の効果が得られる。
以上説明したように、本発明の第１乃至第５の実施形態のそれぞれによれば、ジルコニア系、ハフニア系、またはそれらの混合系の高誘電率の絶縁膜において、従来の半導体プロセスとの整合性が高いＳｉ添加によって、従来のジルコニア系あるいはハフニア系の高誘電率の絶縁膜では達成できなかったような高い誘電率の絶縁体を実現することができる。
また、本発明の第１乃至第５の実施形態のそれぞれによれば、膜中応力が１ＧＰａ以下であり、誘電率の増大機構に対する分子容の影響が小さいため、膜中歪が少なく、緩和の問題や応力による自己破壊の問題を防ぐことが可能となる。
（第６実施形態）
次に、本発明の第６実施形態による半導体装置を説明する。
本実施形態の半導体装置は、第１乃至第５実施形態のいずれかに示した酸素が補填された絶縁膜を、例えばＭＯＳのゲート絶縁膜、あるいは特にＣＭＯＳのゲート絶縁膜、あるいはフラッシュメモリ中の電極間絶縁膜に用いた構成となっている。
本実施形態の第１具体例によるＣＭＯＳＦＥＴを有する半導体装置の断面を図１１に示す。この第１具体例による半導体装置は、半導体基板２０に形成されたｎチャネルＭＯＳＦＥＴ３２およびｐチャネルＭＯＳＦＥＴ３３を備えている。ｎチャネルＭＯＳＦＥＴ３２は、半導体基板２０に形成されたｐウェル領域２２に設けられ、ｐウェル領域２２上に形成されたゲート絶縁膜２４と、このゲート絶縁膜２４上に形成されたゲート電極２５と、ゲート電極２５の両側のｐウェル領域２２に形成されたｎ＋不純物領域からなるソース・ドレイン領域２８と、ゲート電極２５の側面に形成された絶縁体からなるゲート側壁２７とを備えている。
また、ｐチャネルＭＯＳＦＥＴ３３は、半導体基板２０に形成されたｎウェル領域２３に設けられ、ｎウェル領域２３上に形成されたゲート絶縁膜２４と、このゲート絶縁膜２４上に形成されたゲート電極２６と、ゲート電極２６の両側のｎウェル領域２３に形成されたｐ＋不純物領域からなるソース・ドレイン領域２９と、ゲート電極２６の側面に形成された絶縁体からなるゲート側壁２７とを備えている。なお、ｐウェル領域２２と、ｎウェル領域２３は、素子分離領域２１によって素子分離されている。また、ソース・ドレイン領域２８，２９はそれぞれゲート絶縁膜２４下に延びているエクステンション領域を備えている。
この第１具体例による半導体装置においては、ｎチャネルＭＯＳＦＥＴ２２およびｐチャネルＭＯＳＦＥＴ２３のゲート絶縁膜２４として上記第１乃至第５実施形態のいずれかに示した酸素が補填された絶縁膜を用いている。
次に、本実施形態の第２具体例による半導体装置を、図１２を参照して説明する。この具体例の半導体装置は、フラッシュメモリであって、メモリセル５０の断面を図１２に示す。このメモリセル５０は、半導体基板４０上に形成されたゲート絶縁膜４２と、このゲート絶縁膜４２上に形成されたゲート電極４４と、ゲート電極４４の両側の半導体基板４０に形成されたソース・ドレイン領域４９と、ゲート電極４４の側面に形成された絶縁体からなるゲート側壁４８とを備えている。ゲート電極４４はゲート絶縁膜４２上に形成された浮遊ゲート４５と、浮遊ゲート４６上に形成された電極間絶縁膜４６と、電極間絶縁膜４６上に形成された制御ゲート４７とを備えている。そして。本具体例においては、電極間絶縁膜として、上記第１乃至第５実施形態のいずれかに示した酸素が補填された絶縁膜を用いている。
本実施形態の第１具体例のゲート絶縁膜２４および第２具体例の電極間絶縁膜は、本発明の第１乃至第５の実施形態のいずれかに示した酸素が補填された絶縁膜を用いているので、膜中応力が１ＧＰａ以下であり、誘電率の増大機構に対する分子容の影響が小さいため、膜中歪が少なく、緩和の問題や応力による自己破壊の問題を防ぐことが可能となり、素子特性が劣化することを防止することができる。
本発明の各実施形態による半導体装置の製造方法の工程を示すフローチャート。 本発明の第１実施形態の製造方法によって製造された絶縁膜の結晶状態が正方晶を示すＸ線回折プロファイル。 ジルコニア結晶構造の多態に対する計算されたＸ線回折ピーク強度。 ジルコニアの温度−圧力相図。 本発明の第２実施形態の製造方法によって製造された絶縁膜の結晶状態が正方晶を示すＸ線回折プロファイル。 ハフニアの温度−圧力の相図。 本発明の第４実施形態の製造方法によって製造された酸素欠損のある絶縁膜のＸＰＳによるＺｒ−Ｓｉ結合存在を示す図。 第４実施形態の製造方法によって製造された絶縁膜の膜厚が１０ｎｍあるいは５ｎｍの薄膜でも正方晶が得られたことを示すＸ線回折プロファイル。 第４実施形態の製造方法によって製造された絶縁膜の電気特性を調べることによって確認された比誘電率を示す図。 ＨｆＯ２とＺｒＯ２の全ての比率での相図。 本発明の第６実施形態の第１具体例によるＣＭＯＳデバイスの断面図。 第６実施形態の第２具体例によるフラッシュメモリを示す断面図。 ハフニアの結晶の単位格子の体積の圧力依存性を示す図。 Ｚｒの組成ｘが０．８６、０．９０、０．９４、０．９８、１．００である場合のＺｒｘＳｉ１−ｘＯ２からなる絶縁膜のＸ線回折プロファイルを示す図。
符号の説明
１０ 僅かに含まれる単斜晶による回折ピーク
２０ 半導体基板
２１ 素子分離領域
２２ ｐウェル領域
２３ ｎウェル領域
２４ ゲート絶縁膜
２５ ゲート電極
２６ ゲート電極
２７ ゲート側壁
２８ ソース・ドレイン領域
２９ ソース・ドレイン領域
３２ ｎチャネルＭＯＳＦＥＴ
３３ ｐチャネルＭＯＳＦＥＴ
４０ 半導体基板
４２ ゲート絶縁膜
４４ ゲート電極
４５ 浮遊ゲート
４６ 電極間絶縁膜
４７ 制御ゲート
４８ ゲート側壁
４９ ソース・ドレイン

Claims (9)

  1. 半導体基板上に、（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２−ｙ（０．８１≦ｘ≦０．９９、０．０４≦ｙ≦０．２５、０≦ｚ≦１）を含むアモルファス膜を形成するステップと、
    酸素を含む雰囲気下において前記アモルファス膜に７５０℃以上のアニール処理を施し、正方晶である（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２を含む絶縁膜にするステップと、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記アニ−ル処理を行う際の雰囲気圧力は大気圧であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記酸素を含む雰囲気における酸素含有量は、１％以上であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 半導体基板上に設けられた（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２（０．８１≦ｘ≦０．９９、０≦ｚ≦１）を含む絶縁膜を備え、
    前記絶縁膜は正方晶の蛍石型結晶構造を主相とし、
    前記絶縁膜中の正方晶の分子容Ｖｍは、前記（ＨｆｚＺｒ１−ｚ）ｘＳｉ１−ｘＯ２あたり、０．０３３５３ｎｍ３≦Ｖｍ≦０．０３４２４ｎｍ３の範囲にあり、
    前記絶縁膜の物理膜厚は１１０ｎｍ以下であることを特徴とする半導体装置。
  5. 前記絶縁膜中の正方晶の単位格子の格子定数ａ、ｂ、ｃはそれぞれ、０．３５９０ｎｍ≦ａ≦０．３６０８ｎｍ、０．３５９０ｎｍ≦ｂ≦０．３６０８ｎｍ、０．５１８３ｎｍ≦ｃ≦０．５２１２ｎｍの範囲にあることを特徴とする請求項４記載の半導体装置。
  6. 前記絶縁膜の比誘電率は２０以上、２６以下であり、
    前記絶縁膜を構成する原子のモル分極αが０．００６７９ｎｍ３＜α≦０．００７３５ｎｍ３であることを特徴とする請求項４または５記載の半導体装置。
  7. 前記絶縁膜中の正方晶におけるａ’軸は、前記絶縁膜の膜厚方向に実質的に平行であることを特徴とする請求項４乃至６のいずれかに記載の半導体装置。
  8. 前記絶縁膜はＣＭＯＳＦＥＴのゲート絶縁膜であることを特徴とする請求項４乃至７のいずれかに記載の半導体装置。
  9. 前記絶縁膜はフラッシュメモリの電極間絶縁膜であることを特徴とする請求項４乃至７のいずれかに記載の半導体装置。
JP2006125735A 2006-04-28 2006-04-28 半導体装置およびその製造方法 Expired - Fee Related JP4177857B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006125735A JP4177857B2 (ja) 2006-04-28 2006-04-28 半導体装置およびその製造方法
US11/790,854 US8115261B2 (en) 2006-04-28 2007-04-27 Semiconductor device and method for manufacturing the same
KR1020070041398A KR100838916B1 (ko) 2006-04-28 2007-04-27 반도체 장치 및 그 제조 방법
CNB2007101009376A CN100524643C (zh) 2006-04-28 2007-04-28 半导体装置及其制造方法
US13/348,772 US20120108078A1 (en) 2006-04-28 2012-01-12 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006125735A JP4177857B2 (ja) 2006-04-28 2006-04-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007299878A JP2007299878A (ja) 2007-11-15
JP4177857B2 true JP4177857B2 (ja) 2008-11-05

Family

ID=38647556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006125735A Expired - Fee Related JP4177857B2 (ja) 2006-04-28 2006-04-28 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US8115261B2 (ja)
JP (1) JP4177857B2 (ja)
KR (1) KR100838916B1 (ja)
CN (1) CN100524643C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
WO2010048975A1 (de) * 2008-10-31 2010-05-06 Leybold Optics Gmbh Hafniumoxid-beschichtung
US20100279124A1 (en) 2008-10-31 2010-11-04 Leybold Optics Gmbh Hafnium or zirconium oxide Coating
EP2379767B1 (de) * 2008-10-31 2020-06-10 Bühler Alzenau GmbH Hafnium- oder zirkoniumoxid-beschichtung
CN102007583B (zh) 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜
WO2010098121A1 (ja) 2009-02-27 2010-09-02 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
FR2948691B1 (fr) * 2009-07-30 2013-02-15 Snecma Methode de fabrication d'une couche de revetement ceramique recouvrant un substrat
CN102208346B (zh) * 2011-04-22 2013-08-28 南京大学 非易失性电荷捕获型存储器件、其制备方法及应用
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
JP6841666B2 (ja) * 2017-01-13 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 結晶構造制御方法および熱処理方法
FI130118B (fi) * 2020-03-30 2023-03-06 Turun Yliopisto Menetelmä, puolijohderakenne ja tyhjiökäsittelyjärjestelmä

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034627B2 (ja) * 2001-09-28 2008-01-16 テキサス インスツルメンツ インコーポレイテツド 集積回路及びその製造方法
JP3776889B2 (ja) * 2003-02-07 2006-05-17 株式会社東芝 半導体装置およびその製造方法
KR100889362B1 (ko) * 2004-10-19 2009-03-18 삼성전자주식회사 다층 유전체막으로 이루어진 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
CN100524643C (zh) 2009-08-05
US20120108078A1 (en) 2012-05-03
JP2007299878A (ja) 2007-11-15
US20070252232A1 (en) 2007-11-01
KR100838916B1 (ko) 2008-06-16
KR20070106451A (ko) 2007-11-01
US8115261B2 (en) 2012-02-14
CN101064252A (zh) 2007-10-31

Similar Documents

Publication Publication Date Title
JP4177857B2 (ja) 半導体装置およびその製造方法
TWI423334B (zh) 作為閘極介電質之經Ｚｒ取代ＢａＴｉＯ3膜之原子層沈積（ＡＬＤ）
KR101052587B1 (ko) 유전체막 및 유전체막을 사용하는 반도체 디바이스
He et al. Review and perspective of Hf-based high-k gate dielectrics on silicon
TWI721157B (zh) 半導體強介電質記憶元件之製造方法及半導體強介電質記憶電晶體
TW200926293A (en) Lanthanide dielectric with controlled interfaces
TW200302547A (en) Preparation of stack high-k gate dielectrics with nitrided layer
JP2006210518A (ja) 絶縁膜、および半導体装置
JP2006344837A (ja) 半導体装置及びその製造方法
Karbasian et al. Ferroelectricity in HfO 2 thin films as a function of Zr doping
JP3981094B2 (ja) 半導体装置
KR100845377B1 (ko) 절연막 및 반도체 장치
Chen et al. Ferroelectricity in the Al doped HfO2
Demkov et al. Integrated films of transition metal oxides for information technology
JPWO2006025350A1 (ja) 半導体装置及びその製造方法
WO2009093171A1 (en) Improved phase control in hf- or zr-based high-k oxides
JP4357224B2 (ja) 半導体装置
Muralidharan An Investigation into the $ HfO_2/Si $ Interface: Materials Science Challenges and their Effects on MOSFET Device Performance
JP2002270828A (ja) 半導体装置及びその製造方法
Fachmann et al. Tuning the dielectric properties of hafnium silicate films
Wang et al. Tunable defect engineering of Mo/TiON electrode in angstrom-laminated HfO2/ZrO2 ferroelectric capacitors towards long endurance and high temperature retention
CN115261788B (zh) 一种提高HfO2铁电性的方法
KR100793471B1 (ko) 반도체 장치 및 그 제조 방법
Zhao et al. HfOxNy AND HfSixOyNz HIGH-K LAYERS DEPOSITED BY MOCVD IN MIXED GAS FLOWS OF N2O AND O2
JP2009164635A (ja) 高誘電率薄膜を用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080815

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees