JP3981094B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3981094B2 JP3981094B2 JP2004068913A JP2004068913A JP3981094B2 JP 3981094 B2 JP3981094 B2 JP 3981094B2 JP 2004068913 A JP2004068913 A JP 2004068913A JP 2004068913 A JP2004068913 A JP 2004068913A JP 3981094 B2 JP3981094 B2 JP 3981094B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- dielectric constant
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
Preprint:arXiv:cond-mat/0301016 v1 2 Jan 2003, Xinyuan Zhao and David Vanderbilt. 強靭ジルコニア−タフなセラミックス−内田老鶴舗,堀三郎著,1990年,p.18,図2.3(d)
(RはY,Ce,Mg,Ca,Lu,Yb,Tm,Er,Ho,Dy,Tb,Gd,Eu,Nd,PrおよびLaからなる群から選択され、δは原子価数を補償する値であり、xおよびyは、xy平面において次の関係を満足する正の値である。)
y≧0.121−(0.121/0.034)x
y≦0.184−(0.184/0.143)x
(RはY,Ce,Mg,Ca,Lu,Yb,Tm,Er,Ho,Dy,Tb,Gd,Eu,Sm,Nd,PrおよびLaからなる群から選択され、δは原子価数を補償する値であり、xおよびyは、いずれも正の値である。)
本発明者らは、x>0およびy>0に加えて、以下の2つの不等式で確定される領域において、金属サイトおよびガス原子サイトの置換による結晶構造の相転移が生じて、比誘電率が上昇することを見出し、本発明を成すに至ったものである。
y≦0.184−(0.184/0.143)x
前記組成式(1)におけるxおよびyの範囲を、xy平面に斜線で示したのが図1のグラフである。x軸上の範囲は、R成分の元素を添加した際に正方晶がみられる組成範囲であり、y軸上の範囲は、窒素を添加することによって正方晶がみられる組成範囲である。図示するように、Y等のR成分および窒素は、本発明の実施形態における絶縁膜には必須であるので、y軸上(x=0)およびx軸上(y=0)は、いずれも除かれる。
y≦0.184−(0.184/0.116)x
ここで、D’(0.067,0)、C’(0.116,0)である。
まず、Si基板(電気伝導率3〜6Ωcm程度)に希フッ酸処理を施して、自然酸化膜を除去した。Si基板上には、ソース領域、ドレイン領域、およびチャネル領域を常法により設けた。このSi基板上に、スパッタリング法によりHf0.94Y0.06N0.04O2-δを約100nmnの膜厚で成膜した。ターゲットとしては、HfおよびYの金属ターゲットを用い、スパッタガスとしてはアルゴンおよび酸素および窒素を用いた。基板温度は27℃〜600℃、ターゲットパワーは200W〜50W、スパッタガス圧は0.5Pa〜0.2Paの範囲内で、適宜決定することができる。ここでは、基板温度30℃、ターゲットパワー315W、スパッタガス圧0.5Paとして、成膜を行なった。Hfターゲットに投入するパワーと、Yターゲットに投入するパワーとの比率を調節するとともに、酸素および窒素のガス分圧を調整して、Hf0.94Y0.06N0.04O2-δの膜組成を実現した。
本実施形態においては、上述したようなHfRON膜をゲート絶縁膜として用いて、図9に示すようなMISFETを製造した。図示するように、ソース領域23およびドレイン領域24が形成されたSi基板25のチャネル領域には、ゲート絶縁膜22を介してゲート電極21が設けられている。
図12に、本実施形態にかかるMISFETの断面図を示す。図示するMISFETは、ゲート絶縁膜22とゲート電極21との間に介在絶縁膜33を有する以外は、図9に示したMISFETと同様である。介在絶縁膜33は、シリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜から選択される少なくとも1種により形成することができ、単層および積層膜のいずれとしてもよい。
Si基板(電気伝導率6〜12Ωcm程度)上に、ソース領域およびドレイン領域を形成し、SiO2によりゲートのパターンを作製した。ダミーゲートを作製後、側壁を形成し、ダミーゲートを除去した。その後、Hf0.90Y0.10O1.95からなるゲート絶縁膜を成膜し、原子状窒素による窒化によってHf0.90Y0.10N0.05O2-δとした。ゲート絶縁膜上には、HfN、TaN、TiN、TaSiN、Ir、Os、Pt,Ru、Rhなどからなる金属ゲート電極を作製した。
Ce,Mg,Caを添加した場合も、HfO2が正方晶となって、比誘電率が高められる。これは、HfO2結合においてHfサイトの平均原子半径がCe,Mg,Ca置換によっても増加し、配意する酸素の数が増えた方が安定になる機構が同じであるためである。
表面の自然酸化膜を除去したSi基板上に、TiN、TiAlN、TaN、TaAlN、TaSiN、HfN、ZrN、Pt、Ir、Ru、RuO2、SrRuO3などの金属薄膜をスパッタ法により成膜した。こうした金属膜は、CVD法あるいはゾルゲル法などにより成膜してもよい。その上に、Hf0.91Y0.09O1.95からなる高誘電率絶縁膜をスパッタ法により成膜した。高誘電率絶縁膜の成膜には、CVD法あるいはゾルゲル法などを採用することもできる。
トランジスタのソースおよびドレイン領域を作製後、SiO2あるいはSiONあるいはSiNなどによるトンネル絶縁膜を作製後、浮遊電極を作製する。さらにHf0.88Y0.12N0.02O1.94なるインターポリ絶縁膜を作製することで、不揮発性メモリ素子を作製することが可能である。本発明の実施形態にかかるHfRNO膜は、高い比誘電率を有しているため、不揮発メモリ素子の微細化にも有用である。
13…Hf原子とO原子またはN原子または空隙サイトとの相対的に短い距離
14…Hf原子とO原子またはN原子または空隙サイトとの相対的に長い距離
21…ゲート電極; 22…ゲート絶縁膜; 23…ソース領域
24…ドレイン領域; 25…Si基板; 31…保護膜; 32…側壁構造物
33…介在絶縁膜。
Claims (5)
- 基板と、
前記基板上に設けられた非晶質絶縁膜とを具備し、
前記非晶質絶縁膜は、下記組成式(1)で表わされ、正方晶または立方晶の蛍石型あるいは欠陥蛍石型の原子間結合を含むことを特徴とする半導体装置。
Hf(1-x)RxNyO(2-δ) (1)
(RはY,Ce,Mg,Ca,Lu,Yb,Tm,Er,Ho,Dy,Tb,Gd,Eu,Sm,Nd,PrおよびLaからなる群から選択され、δは原子価数を補償する値であり、xおよびyは、xy平面において次の関係を満足する正の値である。)
y≧0.121−(0.121/0.034)x
y≦0.184−(0.184/0.143)x - 前記組成式(1)におけるxおよびyは、xy平面において次の関係を満足する正の値であることを特徴とする請求項1に記載の半導体装置。
y≧0.121−(0.121/0.067)x
y≦0.184−(0.184/0.116)x - 前記基板は、ソース領域およびドレイン領域がチャネル領域を介して形成された半導体基板であり、前記チャネル領域上にはゲート電極が配置され、前記非晶質絶縁膜は、前記半導体基板と前記ゲート電極との間に設けられたゲート絶縁膜であることを特徴とする請求項1または2に記載の半導体装置。
- 前記ゲート絶縁膜と前記ゲート電極との間に、シリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜から選択される少なくとも1種からなる介在絶縁膜をさらに具備することを特徴とする請求項3に記載の半導体装置。
- 前記非晶質絶縁膜は、シリコン酸化膜およびシリコン窒化膜から選択される少なくとも1種を表面に有することを特徴とする請求項3または4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068913A JP3981094B2 (ja) | 2004-03-11 | 2004-03-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068913A JP3981094B2 (ja) | 2004-03-11 | 2004-03-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005259954A JP2005259954A (ja) | 2005-09-22 |
JP3981094B2 true JP3981094B2 (ja) | 2007-09-26 |
Family
ID=35085391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004068913A Expired - Fee Related JP3981094B2 (ja) | 2004-03-11 | 2004-03-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3981094B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7867847B2 (en) | 2008-10-31 | 2011-01-11 | Canon Anelva Corporation | Method of manufacturing dielectric film that has hafnium-containing and aluminum-containing oxynitride |
US8524617B2 (en) | 2009-02-27 | 2013-09-03 | Canon Anelva Corporation | Methods for manufacturing dielectric films |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135084A (ja) * | 2004-11-05 | 2006-05-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
KR101183418B1 (ko) * | 2005-12-30 | 2012-09-14 | 엘지디스플레이 주식회사 | 외부 전극 형광램프 및 이를 이용한 액정표시장치의백라이트 유닛 |
JP4719035B2 (ja) * | 2006-03-13 | 2011-07-06 | 株式会社東芝 | 不揮発性半導体メモリ装置及びその製造方法 |
JP2007266474A (ja) * | 2006-03-29 | 2007-10-11 | Hitachi Ltd | 半導体記憶装置 |
JP4649357B2 (ja) | 2006-03-30 | 2011-03-09 | 株式会社東芝 | 絶縁膜および半導体装置 |
FR2915623B1 (fr) * | 2007-04-27 | 2009-09-18 | St Microelectronics Crolles 2 | Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium. |
JP4552973B2 (ja) * | 2007-06-08 | 2010-09-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
WO2010106922A1 (ja) | 2009-03-19 | 2010-09-23 | 株式会社 東芝 | 半導体装置及びその製造方法 |
JP5576719B2 (ja) | 2010-06-10 | 2014-08-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5598916B2 (ja) * | 2010-09-13 | 2014-10-01 | 独立行政法人物質・材料研究機構 | ゲート電極及びその製造方法 |
KR102656062B1 (ko) * | 2018-09-19 | 2024-04-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
-
2004
- 2004-03-11 JP JP2004068913A patent/JP3981094B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7867847B2 (en) | 2008-10-31 | 2011-01-11 | Canon Anelva Corporation | Method of manufacturing dielectric film that has hafnium-containing and aluminum-containing oxynitride |
US8178934B2 (en) | 2008-10-31 | 2012-05-15 | Canon Anelva Corporation | Dielectric film with hafnium aluminum oxynitride film |
US8524617B2 (en) | 2009-02-27 | 2013-09-03 | Canon Anelva Corporation | Methods for manufacturing dielectric films |
Also Published As
Publication number | Publication date |
---|---|
JP2005259954A (ja) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7135361B2 (en) | Method for fabricating transistor gate structures and gate dielectrics thereof | |
KR101052587B1 (ko) | 유전체막 및 유전체막을 사용하는 반도체 디바이스 | |
TWI428984B (zh) | 具有控制界面之鑭系元素介電質 | |
JP3703373B2 (ja) | Mosfetおよびゲート誘電体の製造方法 | |
US7560395B2 (en) | Atomic layer deposited hafnium tantalum oxide dielectrics | |
US7741170B2 (en) | Dielectric structure in nonvolatile memory device and method for fabricating the same | |
US6573193B2 (en) | Ozone-enhanced oxidation for high-k dielectric semiconductor devices | |
US6617639B1 (en) | Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling | |
US6642131B2 (en) | Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film | |
US7081421B2 (en) | Lanthanide oxide dielectric layer | |
JP3981094B2 (ja) | 半導体装置 | |
JP4177857B2 (ja) | 半導体装置およびその製造方法 | |
JP2004247736A (ja) | 高温度における高kゲート誘電体用の界面層成長 | |
JPH11135774A (ja) | 高誘電率シリケート・ゲート誘電体 | |
JP2003069011A (ja) | 半導体装置とその製造方法 | |
JPWO2004008544A1 (ja) | 半導体装置、その製造方法およびその製造装置 | |
US7601578B2 (en) | Defect control in gate dielectrics | |
KR20170121082A (ko) | 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터 | |
JP2006344837A (ja) | 半導体装置及びその製造方法 | |
JP2008288226A (ja) | 半導体装置およびその製造方法 | |
KR100845377B1 (ko) | 절연막 및 반도체 장치 | |
JP2000049349A (ja) | 集積回路に電界効果デバイスを製造する方法 | |
US20040169240A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US7115461B2 (en) | High permittivity silicate gate dielectric | |
US7253063B2 (en) | Method of fabricating a composite gate dielectric layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070628 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3981094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |